JP2006174425A - 高周波スイッチ回路及び半導体装置 - Google Patents

Abstract

【課題】小型かつ高性能の高周波スイッチ回路を提供する。
【解決手段】入出力端子１６１及び１６２と接地端子１８１及び１８２との間、及び入出力端子１６１〜１６３の間に、直列接続された複数のＦＥＴ１１１〜１１８及び１２１〜１２８によって構成されたスイッチ部をそれぞれ設ける。また、一方の端子が各ＦＥＴ１１１〜１１８及び１２１〜１２８のゲート電極に接続され、他方の端子にスイッチ部をオン状態とオフ状態とに切り替える制御電圧１７１及び１７２が印加される複数のゲートバイアス抵抗１３１〜１３８、１４１〜１４８を設ける。各スイッチ部に含まれるＦＥＴのうち、スイッチ部がオフ状態であるときに信号電力が印加される側のＦＥＴ１１４、１１５、１２４及び１２５については、ゲート電極に接続されるゲートバイアス抵抗１３４、１３５、１４４及び１４５の抵抗値を最も大きくする。
【選択図】図１

Description

本発明は、高周波スイッチ回路及び半導体装置に関し、より特定的には、電界効果トランジスタを用いた高周波スイッチ回路、及びこの高周波スイッチ回路を集積化した半導体装置に関する。

近年、移動体通信機器の高性能化に伴い、端末機に用いられる高周波半導体装置の小型化及び高性能化が強く求められている。特に、アンテナ切り替えを行う高周波スイッチ回路には、低挿入損失化及び低歪化を同時に達成することが要求されている。そこで、多段接続された電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：以下、ＦＥＴと記す）を用いて、高周波スイッチ回路を構成する方法が提案されている。

図１２は、特許文献１に記載された従来の高周波スイッチ回路を示す図である。図１２に示す従来の高周波スイッチ回路は、第１〜第３の入出力端子７〜９と、受信トランスファー用のＦＥＴ１１ａ及び１１ｂと、送信トランスファー用のＦＥＴ１２と、受信シャント用のＦＥＴ２１と、送信シャント用のＦＥＴ２２ａ及び２２ｂと、抵抗値Ｒのゲートバイアス抵抗３１ａ、３１ｂ、３２ａ、３２ｂ、３３及び３４と、第１及び第２の制御端子４１及び４２とを備えている。この従来の高周波スイッチ回路は、一般に、第１の入出力端子７を受信端子、第２の入出力端子８を送信端子、及び第３の入出力端子９をアンテナ端子とした状態で使用される。

まず、高周波信号受信時には、第１の制御端子４１にＨｉｇｈ電圧が、第２の制御端子４２にＬｏｗ電圧が印加される。これにより、ＦＥＴ１１ａ、１１ｂ、２２ａ及び２２ｂがオン状態に、ＦＥＴ１２及び２１がオフ状態になるので、第１の入出力端子７と第３の入出力端子９とが短絡状態となる。従って、第３の入出力端子９から入力される受信信号は、第１の入出力端子７から出力される。
また、高周波信号送信時には、第１の制御端子４１にＬｏｗ電圧が、第２の制御端子４２にＨｉｇｈ電圧が印加される。これにより、ＦＥＴ１１ａ、１１ｂ、２２ａ及び２２ｂがオフ状態に、ＦＥＴ１２及び２１がオン状態になるので、第２の入出力端子８と第３の入出力端子９とが短絡状態となる。従って、第２の入出力端子８から入力される送信信号は、第３の入出力端子９から出力される。

この従来の高周波スイッチ回路では、受信トランスファー用にＦＥＴ１１ａ及び１１ｂが、また送信シャント用にＦＥＴ２２ａ及び２２ｂが、それぞれ２段に直列接続されている。従って、送信時に第２の入出力端子８から入力された高周波信号電圧は、ＦＥＴ１１ａ、１１ｂ、２２ａ、及び２２ｂによって分圧されることになる。その結果、第２の入出力端子８から大きな信号が入力された場合でも、ＦＥＴ１１ａ、１１ｂ、２２ａ、及び２２ｂはオフ状態を維持し易くなり、ＦＥＴが１個しかない場合と比べて、優れた歪特性や高い入力飽和電力を得ることができる。

ここで、ゲートバイアス抵抗３１ａ、３１ｂ、３２ａ、３２ｂ、３３、及び３４は、高周波信号の漏洩を防ぐ目的で設けられており、図１２に示した２段に直列接続されたＦＥＴのゲート電極に接続する場合、信号漏洩による性能劣化を防止するために４０〜５０ｋΩ程度の抵抗値Ｒがそれぞれ必要となる。このことは、２個以上のＦＥＴが多段に直列接続された図１３に示す高周波スイッチ回路に関しても同様であり、同じ抵抗値Ｒの抵抗を複数用いて構成される。
特開平８−２３２７０号公報

上記図１２や図１３に示した従来の高周波スイッチ回路では、ＦＥＴのゲートに挿入する全てのゲートバイアス抵抗に、４０〜５０ｋΩ程度という大きな値Ｒの抵抗が一律に使用されている。しかしながら、半導体プロセスでシート抵抗値の大きい材料を使用することは困難であるため、４０〜５０ｋΩ程度の抵抗素子を半導体基板上に形成すると、基板上での面積が大きくなる。このため、従来の高周波スイッチ回路では、チップサイズが増大して、回路のコストが高くなるという課題がある。

それ故に、本発明の目的は、信号漏洩による性能の劣化やチップサイズの増大を招くことなく、小型かつ高性能の高周波スイッチ回路及びその高周波スイッチ回路を用いた半導体装置を提供することである。

本発明は、高周波信号の流れを制御する高周波スイッチ回路、及びその高周波スイッチ回路を用いた半導体装置に向けられている。そして、上記目的を達成させるために、本発明の高周波スイッチ回路は、複数の電界効果トランジスタと、所定の条件に従った抵抗値を持つ複数の抵抗素子とを備えて、以下の構成によって実現される。なお、複数の電界効果トランジスタは、１つのマルチゲート電界効果トランジスタに置き換えることが可能である。

まず、複数の電界効果トランジスタを、高周波信号を入出力する入出力端子と接地端子との間に直列接続し、かつ、複数の抵抗素子を、一方の端子を複数の電界効果トランジスタのゲート電極に個々に接続し、他方の端子に複数の電界効果トランジスタをオン状態とオフ状態とに切り替えるための制御電圧を印加する構成が考えられる。この場合には、入出力端子に接続された電界効果トランジスタのゲート電極に接続された抵抗素子を、複数の抵抗素子の内で最も大きい抵抗値に設計する。

ここで、入出力端子から接地端子までの間に、第１〜第ｎ（ｎは２以上の整数）の順序でｎ個の電界効果トランジスタが直列接続されている場合、第１〜第ｎの電界効果トランジスタのゲート電極に接続される第１〜第ｎの抵抗素子の抵抗値Ｒｇｓ（１）〜Ｒｇｓ（ｎ）を、Ｒｇｓ（１）＞Ｒｇｓ（２）≧…≧Ｒｇｓ（ｎ−１）≧Ｒｇｓ（ｎ）に基づいて設定することが好ましい。

また、複数の電界効果トランジスタを、高周波信号を入出力する２つの入出力端子の間に直列接続し、かつ、複数の抵抗素子を、一方の端子を複数の電界効果トランジスタのゲート電極に個々に接続し、他方の端子に複数の電界効果トランジスタをオン状態とオフ状態とに切り替えるための制御電圧を印加する構成が考えられる。この場合には、複数の電界効果トランジスタがオフ状態のときに信号電力が印加されるオフ時活性入出力端子側に接続された電界効果トランジスタのゲート電極に接続された抵抗素子を、複数の抵抗素子の内で最も大きい抵抗値に設計する。

ここで、オフ時活性入出力端子から他方の入出力端子までの間に、第１〜第ｍ（ｍは２以上の整数）の順序でｍ個の電界効果トランジスタが直列接続されている場合、第１〜第ｍの電界効果トランジスタのゲート電極に接続される第１〜第ｍの抵抗素子の抵抗値Ｒｇ（１）〜Ｒｇ（ｍ）を、Ｒｇ（１）＞Ｒｇ（２）≧…≧Ｒｇ（ｍ−１）≧Ｒｇ（ｍ）に基づいて設定することが好ましい。

さらには、複数の電界効果トランジスタを入出力端子と接地端子との間に直列接続する上記構成と、複数の電界効果トランジスタを２つの入出力端子の間に直列接続する上記構成とを、各々１つ又は複数組み合わすことも可能である。
これらの高周波スイッチ回路は、半導体基板上に集積化することができる。

上記の本発明によれば、多段に直列接続された複数の電界効果トランジスタ又はマルチゲート電界効果トランジスタのゲート電極に接続される複数の抵抗素子の抵抗値を、高周波信号入力側に最も近いゲート電極に接続される抵抗素子だけ最大値に設定する。これにより、本発明の高周波スイッチ回路は、従来と同等の性能を保ちつつ、半導体基板上での基板占有面積（チップサイズ）を大幅に縮小することができる。

〔第１の実施形態〕
図１は、本発明の第１の実施形態に係る高周波スイッチ回路１００を示す図である。図１に示す高周波スイッチ回路１００は、多段に直列接続されたＦＥＴ群を４つ含んだ構成であり、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）回路として機能する。この高周波スイッチ回路１００は、ＦＥＴ１１１〜１１８及び１２１〜１２８と、ゲートバイアス抵抗１３１〜１３８及び１４１〜１４８と、コンデンサ１５１〜１５４と、第１〜第３の入出力端子１６１〜１６３と、第１及び第２の制御端子１７１及び１７２と、接地端子１８１及び１８２とを備えている。第１〜第３の入出力端子１６１〜１６３は、高周波信号を入出力するための端子である。

図１において、ＦＥＴ１１１〜１１４は、第１のスイッチ部を構成し、第３の入出力端子１６３と第１の入出力端子１６１との間に直列接続で挿入される。ＦＥＴ１１５〜１１８は、第２のスイッチ部を構成し、第１の入出力端子１６１と接地端子１８１との間に直列接続で挿入される。ＦＥＴ１２１〜１２４は、第３のスイッチ部を構成し、第３の入出力端子１６３と第２の入出力端子１６２との間に直列接続で挿入される。ＦＥＴ１２５〜１２８は、第４のスイッチ部を構成し、第２の入出力端子１６２と接地端子１８２との間に直列接続で挿入される。なお、この実施形態では、各スイッチ部が４つのＦＥＴで構成されている場合を例示しているが、複数であればＦＥＴの数は特に問わない。

入出力端子間に、信号の伝送経路と直列に挿入された第１及び第３のスイッチ部は、高周波信号の流れの通過／遮断を切り替えるトランスファー回路として機能する。一方、入出力端子と接地端子との間に、信号の伝送経路と並列に挿入された第２及び第４のスイッチ部は、漏れ信号を接地へ逃がすシャント回路として機能する。このように、高周波スイッチ回路１００は、２つのトランスファー回路と２つのシャント回路とを組み合わせることで構成されている。

上記のように構成された高周波スイッチ回路１００の動作を、以下に説明する。
第１の入出力端子１６１から第３の入出力端子１６３へ高周波信号を伝送する場合には、第１の制御端子１７１にＨｉｇｈ電圧（例えば３Ｖ）が印加され、第２の制御端子１７２にＬｏｗ電圧（例えば０Ｖ）が印加される。この電圧印加によって、ＦＥＴ１１１〜１１４及び１２５〜１２８はオン状態に、ＦＥＴ１１５〜１１８及び１２１〜１２４はオフ状態になり、第１の入出力端子１６１と第３の入出力端子１６３とが短絡状態となる。従って、第１の入出力端子１６１から入力される高周波信号が、第３の入出力端子１６３へ伝送される。これに対して、第２の入出力端子１６２から第３の入出力端子１６３へ高周波信号を伝送する場合には、第１の制御端子１７１にＬｏｗ電圧が印加され、第２の制御端子１７２にＨｉｇｈ電圧が印加される。この電圧印加によって、ＦＥＴ１１１〜１１４及び１２５〜１２８はオフ状態に、ＦＥＴ１１５〜１１８及び１２１〜１２４はオン状態になり、第２の入出力端子１６２と第３の入出力端子１６３とが短絡状態となる。従って、第２の入出力端子１６２から入力される高周波信号が、第３の入出力端子１６３へ伝送される。

ここで、ＦＥＴの浮遊容量を考慮した高周波スイッチ回路１００の動作を考える。図２は、高周波スイッチ回路１００における、オフ状態のＦＥＴの容量成分を示す図である。この図２には、第１の入出力端子１６１から第３の入出力端子１６３へ高周波信号を伝送する場合、オフ状態のＦＥＴ１１５〜１１８及び１２１〜１２４に生じる浮遊容量Ｃ１１〜Ｃ１８及びＣ２１〜Ｃ２８の成分を表している。なお、第２の入出力端子１６２から第３の入出力端子１６３へ高周波信号を伝送する場合も、オフ状態となるＦＥＴ１１１〜１１４及び１２５〜１２８に対して下記と同様の理論が適用されることは言うまでもない。

第１の入出力端子１６１から第３の入出力端子１６３へ高周波信号を伝送する場合、上述したようにＦＥＴ１１１〜１１４及び１２５〜１２８はオン状態に、ＦＥＴ１１５〜１１８及び１２１〜１２４はオフ状態に制御される。このとき、第１の入出力端子１６１から入力された高周波信号の電圧は、オフ状態のＦＥＴの浮遊容量Ｃ１１〜Ｃ１８及びＣ２１〜Ｃ２８によってそれぞれ分圧される。このため、図２に示すＢ点、Ｃ点及びＤ点の電圧は、それぞれＡ点電圧の３／４倍、２／４倍及び１／４倍になる。また、図２に示すＦ点、Ｇ点及びＨ点の電圧は、それぞれＥ点電圧の３／４倍、２／４倍及び１／４倍になる。すなわち、信号経路から離れるに従ってＦＥＴにかかる電圧が低下するが、その電圧低下に比例して信号経路に影響を及ぼす度合いは小さくなる。このことから、抵抗素子であるゲートバイアス抵抗１３５〜１３８及び１４１〜１４４の値も、信号経路に影響を及ぼす度合いに応じて小さくすることができる。

そこで、第１の実施形態に係る高周波スイッチ回路１００では、シャント回路を構成するＦＥＴ１１５〜１１８のゲートバイアス抵抗１３５〜１３８について、高周波信号電力が印加される入出力端子１６１に最も近いゲートバイアス抵抗１３５の抵抗値Ｒｇｓ（１）だけを最大に設定して、他のゲートバイアス抵抗１３６〜１３８の抵抗値Ｒｇｓ（２）〜Ｒｇｓ（４）を最大値よりも小さく設定している。このようにゲートバイアス抵抗１３５〜１３８の抵抗値を設定することで、抵抗値の総合計を小さくしつつ、信号経路に及ぼす影響を低減させることが可能となる。

ここで、ゲートバイアス抵抗１３５〜１３８の抵抗値Ｒｇｓ（１）〜Ｒｇｓ（４）は、入出力端子１６１からの距離に応じて徐々に小さくなるように設定されることが好ましい。例えば、抵抗値Ｒｇｓ（１）〜Ｒｇｓ（４）を、それぞれ４０ｋΩ、３０ｋΩ、２０ｋΩ及び１０ｋΩと設定する。なお、抵抗値は、等差や等比で可変させる必要はない。また、抵抗値Ｒｇｓ（２）〜Ｒｇｓ（４）に関しては、その一部又は全部が同じ抵抗値であっても構わない。例えば、抵抗値Ｒｇｓ（１）〜Ｒｇｓ（４）を、それぞれ４０ｋΩ、２０ｋΩ、２０ｋΩ及び１０ｋΩと設定する。

この抵抗値Ｒｇｓ（１）〜Ｒｇｓ（４）の設定条件は、下記の式［１］によって一般式化される。式［１］は、入出力端子から接地端子までの間に、第１〜第ｎ（ｎは２以上の整数）の順序でｎ個のＦＥＴが直列接続されている場合における、第１〜第ｎのＦＥＴのゲート電極に接続される第１〜第ｎのゲートバイアス抵抗の抵抗値Ｒｇｓ（１）〜Ｒｇｓ（ｎ）の設定条件を与える式である。
Ｒｇｓ（１）＞Ｒｇｓ（２）≧…≧Ｒｇｓ（ｎ−１）≧Ｒｇｓ（ｎ） … ［１］

さらに、第１の実施形態に係る高周波スイッチ回路１００では、トランスファー回路を構成するＦＥＴ１２１〜１２４のゲートバイアス抵抗１４１〜１４４について、トランスファー回路がオフ状態であるときに高周波信号電力が印加される側の入出力端子（以下、オフ時活性入出力端子という）１６１に最も近いゲートバイアス抵抗１４１の抵抗値Ｒｇ（１）だけを最大に設定して、他のゲートバイアス抵抗１４２〜１４４の抵抗値Ｒｇ（２）〜Ｒｇ（４）を最大値よりも小さく設定している。このようにゲートバイアス抵抗１４１〜１４４の抵抗値を設定することで、抵抗値の総合計を小さくしつつ、信号経路に及ぼす影響を低減させることが可能となる。

ここでも、ゲートバイアス抵抗１４１〜１４４の抵抗値Ｒｇ（１）〜Ｒｇ（４）は、オフ時活性入出力端子１６１からの距離に応じて徐々に小さくなるように設定されることが好ましい。例えば、抵抗値Ｒｇ（１）〜Ｒｇ（４）を、それぞれ５０ｋΩ、４０ｋΩ、３０ｋΩ及び２０ｋΩと設定する。なお、抵抗値は、等差や等比で可変させる必要はない。また、抵抗値Ｒｇ（２）〜Ｒｇ（４）に関しては、その一部又は全部が同じ抵抗値であっても構わない。例えば、抵抗値Ｒｇ（１）〜Ｒｇ（４）を、それぞれ５０ｋΩ、３０ｋΩ、２０ｋΩ及び２０ｋΩと設定する。

この抵抗値Ｒｇ（１）〜Ｒｇ（４）の設定条件は、下記の式［２］によって一般式化される。式［２］は、オフ時活性入出力端子から他方の入出力端子までの間に、第１〜第ｍ（ｍは２以上の整数）の順序でｍ個のＦＥＴが直列接続されている場合における、第１〜第ｍのＦＥＴのゲート電極に接続される第１〜第ｍのゲートバイアス抵抗の抵抗値Ｒｇ（１）〜Ｒｇ（ｍ）の設定条件を与える式である。
Ｒｇ（１）＞Ｒｇ（２）≧…≧Ｒｇ（ｍ−１）≧Ｒｇ（ｍ） … ［２］

次に、上述した条件に従ってゲートバイアス抵抗の抵抗値を設定した場合であっても、本発明の高周波スイッチ回路１００が、従来の高周波スイッチ回路と同等の性能を確保しつつ、半導体基板上での高周波スイッチ回路の基板占有面積（チップサイズ）が大幅に縮小されることを、図３Ａ、図３Ｂ、図４及び図５を参照して説明する。

図３Ａは、高周波スイッチ回路１００の挿入損失の入力電力依存性を示す図である。図３Ｂは、高周波スイッチ回路１００の高調波歪の入力電力依存性を示す図である。なお、高周波スイッチ回路１００では、第１の入出力端子１６１から第３の入出力端子１６３への経路が有効である場合の特性と、第２の入出力端子１６２から第３の入出力端子１６３への経路が有効である場合の特性とが、同じである。従って、図３Ａ及び図３Ｂに示す結果は、これらいずれの場合の特性にも該当する。

図３Ａにおいて、縦軸は挿入損失を、横軸は入力電力を表す。図３Ａから分かるように、高周波スイッチ回路１００における低入力電力時の挿入損失は、従来の高周波スイッチ回路と同等（約０．３ｄＢ）である。また、高周波スイッチ回路１００における挿入損失が劣化する入力電力も、従来の高周波スイッチ回路と同等（約３３ｄＢｍ）である。
また、図３Ｂにおいて、縦軸は高調波歪を、横軸は入力電力を表す。図３Ｂから分かるように、高周波スイッチ回路１００における低入力電力時の２次及び３次高調波歪は、従来の高周波スイッチ回路と同等（２次高調波歪：約−７８ｄＢｃ、３次高調波歪：約−８３ｄＢｃ）である。また、高周波スイッチ回路１００における２次及び３次高調波歪が劣化する入力電力も、従来の高周波スイッチ回路と同等（２次高調波歪：約３３ｄＢｍ、３次高調波歪：約３２ｄＢｍ）である。

図４は、高周波スイッチ回路１００の主要部（図１において点線で囲まれた部分及び７つの端子）を半導体基板上に集積化した結果を示す図である。図５は、従来の高周波スイッチ回路（すなわち、高周波スイッチ回路１００と同じ構成を有し、ゲートバイアス抵抗にはすべて同じ抵抗値Ｒを有する抵抗素子を使用した高周波スイッチ回路）の主要部を、図４と同じデザインルールに従って半導体基板上に集積化した結果を示す図である。なお、図１、図４及び図５では、同じ要素には同じ参照符号が付されている。

図４と図５とを対比すれば分かるように、高周波スイッチ回路１００では、ゲートバイアス抵抗１３１〜１３８及び１４１〜１４８の面積が、従来の高周波スイッチ回路よりも小さくて済む。このため、高周波スイッチ回路１００を用いれば、従来の高周波スイッチ回路よりも、チップサイズを約２０％縮小する（横幅Ｗを小さくする）ことができる。

以上のように、本発明の第１の実施形態に係る高周波スイッチ回路１００によれば、多段に直列接続された複数のＦＥＴのゲート電極に接続される複数のゲートバイアス抵抗の抵抗値を、高周波信号が入力される入出力端子側に最も近いゲート電極に接続されるゲートバイアス抵抗だけ最大に設定する。これにより、第１の実施形態に係る高周波スイッチ回路１００は、従来と同等の性能を保ちつつ、半導体基板上での基板占有面積（チップサイズ）を大幅に縮小することができる。

〔第２の実施形態〕
図６は、本発明の第２の実施形態に係る高周波スイッチ回路２００を示す図である。図６に示す高周波スイッチ回路２００は、マルチゲートＦＥＴを４つ含んだ構成であり、ＳＰＤＴ回路として機能する。この高周波スイッチ回路２００は、マルチゲートＦＥＴ２１１、２１２、２２１及び２２２と、ゲートバイアス抵抗２３１〜２３８及び２４１〜２４８と、コンデンサ２５１〜２５４と、第１〜第３の入出力端子１６１〜１６３と、第１及び第２の制御端子１７１及び１７２と、接地端子１８１及び１８２とを備えている。

図６で分かるように、第２の実施形態に係る高周波スイッチ回路２００は、上記第１の実施形態に係る高周波スイッチ回路１００の第１〜第４のスイッチ部に、それぞれ１つのマルチゲートＦＥＴを用いた構成である。このマルチゲートＦＥＴは、周知のように、複数のゲート電極（図６の例では、１ａ〜４ａ、１ｂ〜４ｂ、１ｃ〜４ｃ、及び１ｄ〜４ｄ）を有するＦＥＴであり、ゲート電極が１つである複数のＦＥＴを直列接続した構成と等価である。そして、入出力端子間に、信号の伝送経路と直列に挿入されたマルチゲートＦＥＴ２１１及び２２１は、高周波信号の流れの通過／遮断を切り替えるトランスファー回路として機能する。入出力端子と接地端子との間に、信号の伝送経路と並列に挿入されたマルチゲートＦＥＴ２１２及び２２２は、漏れ信号を接地へ逃がすシャント回路として機能する。

このように、第２の実施形態に係る高周波スイッチ回路２００は、上記第１の実施形態に係る高周波スイッチ回路１００と同様、マルチゲートＦＥＴを用いた２つのトランスファー回路と２つのシャント回路とを組み合わせることで構成されている。従って、第１の入出力端子１６１から第３の入出力端子１６３へ高周波信号を伝送する場合、及び第２の入出力端子１６２から第３の入出力端子１６３へ高周波信号を伝送する場合において、オフ状態時にマルチゲートＦＥＴが有する浮遊容量に対する考え方は同じである。
以下、高周波スイッチ回路１００と異なる部分を中心に、高周波スイッチ回路２００を説明する。

第１の入出力端子１６１から第３の入出力端子１６３へ高周波信号を伝送する場合には、第１の制御端子１７１にＨｉｇｈ電圧が印加され、第２の制御端子１７２にＬｏｗ電圧が印加される。この電圧印加によって、マルチゲートＦＥＴ２１１及び２２２はオン状態に、マルチゲートＦＥＴ２１２及び２２１はオフ状態になり、第１の入出力端子１６１と第３の入出力端子１６３とが短絡状態となる。従って、第１の入出力端子１６１から入力される高周波信号が、第３の入出力端子１６３へ伝送される。これに対して、第２の入出力端子１６２から第３の入出力端子１６３へ高周波信号を伝送する場合には、第１の制御端子１７１にＬｏｗ電圧が印加され、第２の制御端子１７２にＨｉｇｈ電圧が印加される。この電圧印加によって、マルチゲートＦＥＴ２１１及び２２２はオフ状態に、マルチゲートＦＥＴ２１２及び２２１はオン状態になり、第２の入出力端子１６２と第３の入出力端子１６３とが短絡状態となる。従って、第２の入出力端子１６２から入力される高周波信号が、第３の入出力端子１６３へ伝送される。

この高周波スイッチ回路２００においても、上記高周波スイッチ回路１００と同様に、信号経路から離れるに従ってゲート電極にかかる電圧が低下するが、その電圧低下に比例して信号経路に影響を及ぼす度合いは小さくなる。よって、ゲートバイアス抵抗２３１〜２３８及び２４１〜２４８の値も、信号経路に影響を及ぼす度合いに応じて小さくすることができる。

そこで、第２の実施形態に係る高周波スイッチ回路２００では、シャント回路を構成するマルチゲートＦＥＴ２１２のゲートバイアス抵抗２３５〜２３８について、高周波信号電力が印加される入出力端子１６１に最も近いゲートバイアス抵抗２３５の抵抗値Ｒｇｓ（１）だけを最大に設定して、他のゲートバイアス抵抗２３６〜２３８の抵抗値Ｒｇｓ（２）〜Ｒｇｓ（４）を最大値よりも小さく設定している。このようにゲートバイアス抵抗２３５〜２３８の抵抗値を設定することで、抵抗値の総合計を小さくしつつ、信号経路に及ぼす影響を低減させることが可能となる。もちろんこの場合でも、ゲートバイアス抵抗２３５〜２３８の抵抗値Ｒｇｓ（１）〜Ｒｇｓ（４）は、上記式［１］に従って、入出力端子１６１からの距離に応じて徐々に小さくなるように設定されることが好ましい。ゲートバイアス抵抗２４５〜２４８についても同様である。

さらに、第２の実施形態に係る高周波スイッチ回路２００では、トランスファー回路を構成するＦＥＴ２２１のゲートバイアス抵抗２４１〜２４４について、オフ時活性入出力端子１６１に最も近いゲートバイアス抵抗２４１の抵抗値Ｒｇ（１）だけを最大に設定して、他のゲートバイアス抵抗２４２〜２４４の抵抗値Ｒｇ（２）〜Ｒｇ（４）を最大値よりも小さく設定している。このようにゲートバイアス抵抗２４１〜２４４の抵抗値を設定することで、抵抗値の総合計を小さくしつつ、信号経路に及ぼす影響を低減させることが可能となる。もちろんこの場合でも、上記式［２］に従って、オフ時活性入出力端子１６１からの距離に応じて徐々に小さくなるように設定されることが好ましい。ゲートバイアス抵抗２３１〜２３４についても同様である。

図３Ａ及び図３Ｂに対応した高周波スイッチ回路２００の特性が、図７Ａ及び図７Ｂである。図７Ａは、高周波スイッチ回路２００の挿入損失の入力電力依存性を示す図である。図７Ｂは、高周波スイッチ回路２００の高調波歪の入力電力依存性を示す図である。
図７Ａから分かるように、高周波スイッチ回路２００における低入力電力時の挿入損失は、従来の高周波スイッチ回路と同等（約０．３ｄＢ）である。また、高周波スイッチ回路２００における挿入損失が劣化する入力電力も、従来の高周波スイッチ回路と同等（約３３ｄＢｍ）である。また、図７Ｂから分かるように、高周波スイッチ回路２００における低入力電力時の２次及び３次高調波歪は、従来の高周波スイッチ回路と同等（２次高調波歪：約−７８ｄＢｃ、３次高調波歪：約−８３ｄＢｃ）である。また、高周波スイッチ回路２００における２次及び３次高調波歪が劣化する入力電力も、従来の高周波スイッチ回路と同等（２次高調波歪：約３３ｄＢｍ、３次高調波歪：約３２ｄＢｍ）である。

図８は、高周波スイッチ回路２００の主要部（図６において点線で囲まれた部分及び７つの端子）を半導体基板上に集積化した結果を示す図である。図９は、従来の高周波スイッチ回路（すなわち、高周波スイッチ回路２００と同じ構成を有し、ゲートバイアス抵抗にはすべて同じ抵抗値Ｒを有する抵抗素子を使用した高周波スイッチ回路）の主要部を、図８と同じデザインルールに従って半導体基板上に集積化した結果を示す図である。なお、図６、図８及び図９では、同じ要素には同じ参照符号が付されている。

まず、図５と図９とを対比すれば分かるように、多段に直列接続された複数のＦＥＴに代えてマルチゲートＦＥＴを採用すれば、高周波スイッチ回路のチップサイズを約１０％縮小することができる。加えて、図８と図９とを対比すれば分かるように、高周波スイッチ回路２００では、ゲートバイアス抵抗２３１〜２３８及び２４１〜２４８の面積が、従来の高周波スイッチ回路よりも約２０％小さくて済む。従って、高周波スイッチ回路２００を用いれば、従来の高周波スイッチ回路よりも、チップサイズを約３０％縮小する（縦幅Ｈを小さくする）ことができる。

以上のように、本発明の第２の実施形態に係る高周波スイッチ回路２００によれば、マルチゲートＦＥＴの複数のゲート電極に接続される複数のゲートバイアス抵抗の抵抗値を、高周波信号が入力される入出力端子側に最も近いゲート電極に接続されるゲートバイアス抵抗だけ最大に設定する。これにより、第２の実施形態に係る高周波スイッチ回路２００は、従来と同等の性能を保ちつつ、半導体基板上での基板占有面積（チップサイズ）を大幅に縮小することができる。

なお、上記第１及び第２の実施形態では、２つのトランスファー回路と２つのシャント回路とを組み合わせた構成を説明した。しかし、これらトランスファー回路及びシャント回路は、以下のようにそれぞれ単独でスイッチ回路として機能させることも可能である。

図１０Ａは、シャント回路だけで構成される高周波スイッチ回路３００の例である。この高周波スイッチ回路３００において、入出力端子１６１から入出力端子１６３へ高周波信号を伝達させる場合、制御端子１７２に負電圧を印加してＦＥＴ１１５〜１１８をオフ状態にさせる。逆に、入出力端子１６１から入出力端子１６３へ高周波信号を伝達させない場合、制御端子１７２に０Ｖ電圧を印加してＦＥＴ１１５〜１１８をオン状態にさせる。図１０Ｂは、ＦＥＴ１１５〜１１８がオン状態における高周波スイッチ回路３００の等価回路図である。このＦＥＴ１１５〜１１８のオン抵抗Ｒ１〜Ｒ４を十分小さい値に設定することにより、入出力端子１６１から見た回路の入力インピーダンスＺｉｎを短絡させることができる。例えば、特性インピーダンスが５０Ωであれば、入出力端子１６１から入力された高周波信号が、インピーダンスミスマッチによって全反射を起こして、入出力端子１６３に伝達されない状態を作ることができる。このようにして、信号伝達のスイッチングを実現できる。

図１１Ａは、トランスファー回路だけで構成される高周波スイッチ回路４００の例である。この高周波スイッチ回路４００において、入出力端子１６１から入出力端子１６３へ高周波信号を伝達させる場合、制御端子１７１に０Ｖ電圧を印加してＦＥＴ１１１〜１１４をオン状態にさせる。逆に、入出力端子１６１から入出力端子１６３へ高周波信号を伝達させない場合、制御端子１７１に負電圧を印加してＦＥＴ１１１〜１１４をオフ状態にさせる。図１１Ｂは、ＦＥＴ１１１〜１１４がオフ状態における高周波スイッチ回路４００の等価回路図である。このＦＥＴ１１１〜１１４のオフ容量Ｃ１〜Ｃ４を十分小さい値に設定することにより、入出力端子１６１から入出力端子１６３への伝達を制御することができるので、信号伝達のスイッチングを実現できる。
なお、上記高周波スイッチ回路３００及び４００は、マルチゲートＦＥＴで構成してもよい。

本発明の高周波スイッチ回路は、従来の高周波スイッチ回路と同等の性能を保ちつつ、チップサイズを縮小することができるという効果を奏するので、アンテナ切り替え回路等の各種の高周波スイッチ回路に利用することができる。

本発明の第１の実施形態に係る高周波スイッチ回路１００を示す図 高周波スイッチ回路１００におけるオフ状態のＦＥＴの容量成分を示す図 高周波スイッチ回路１００の挿入損失の入力電力依存性を示す図 高周波スイッチ回路１００の高調波歪の入力電力依存性を示す図 高周波スイッチ回路１００を半導体基板上に集積化した結果を示す図 従来の高周波スイッチ回路を半導体基板上に集積化した結果を示す図 本発明の第２の実施形態に係る高周波スイッチ回路２００を示す図 高周波スイッチ回路２００の挿入損失の入力電力依存性を示す図 高周波スイッチ回路２００の高調波歪の入力電力依存性を示す図 高周波スイッチ回路２００を半導体基板上に集積化した結果を示す図 従来の高周波スイッチ回路を半導体基板上に集積化した結果を示す図 シャント回路だけで構成される高周波スイッチ回路３００の例 高周波スイッチ回路３００のＦＥＴオン状態における等価回路図 トランスファー回路だけで構成される高周波スイッチ回路４００の例 高周波スイッチ回路４００のＦＥＴオフ状態における等価回路図 従来の高周波スイッチ回路を示す図 従来の他の高周波スイッチ回路を示す図

符号の説明

１００、２００、３００、４００ 高周波スイッチ回路
１１ａ、１１ｂ、１２、２１、２２ａ、２２ｂ、１１１〜１１８、１２１〜１２８ ＦＥＴ
３１ａ、３１ｂ、３２ａ、３２ｂ、３３、３４、１３１〜１３８、１４１〜１４８、２３１〜２３８、２４１〜２４８ ゲートバイアス抵抗
１５１〜１５４、２５１〜２５４ コンデンサ
７〜９、１６１〜１６３ 入出力端子
４１、４２、１７１、１７２ 制御端子
１８１、１８２ 接地端子
２１１、２１２、２２１、２２２ マルチゲートＦＥＴ

Claims (13)

1. 高周波信号の流れを制御する高周波スイッチ回路であって、
   高周波信号を入出力する入出力端子と接地端子との間に、直列接続されて挿入される複数の電界効果トランジスタと、
   一方の端子が前記複数の電界効果トランジスタのゲート電極に個々に接続され、他方の端子に前記複数の電界効果トランジスタをオン状態とオフ状態とに切り替えるための制御電圧が印加される複数の抵抗素子とを備え、
   前記入出力端子に接続された電界効果トランジスタのゲート電極に接続された抵抗素子が、前記複数の抵抗素子の内で最も大きい抵抗値であることを特徴とする、高周波スイッチ回路。
2. 前記入出力端子から接地端子までの間に、第１〜第ｎ（ｎは２以上の整数）の順序でｎ個の電界効果トランジスタが直列接続されており、
   前記第１〜第ｎの電界効果トランジスタのゲート電極に接続される第１〜第ｎの抵抗素子の抵抗値Ｒｇｓ（１）〜Ｒｇｓ（ｎ）は、下記の式に基づいて設定されることを特徴とする、請求項１に記載の高周波スイッチ回路。
   ［式］ Ｒｇｓ（１）＞Ｒｇｓ（２）≧…≧Ｒｇｓ（ｎ−１）≧Ｒｇｓ（ｎ）
3. 高周波信号の流れを制御する高周波スイッチ回路であって、
   高周波信号を入出力する２つの入出力端子の間に、直列接続されて挿入される複数の電界効果トランジスタと、
   一方の端子が前記複数の電界効果トランジスタのゲート電極に個々に接続され、他方の端子に前記複数の電界効果トランジスタをオン状態とオフ状態とに切り替えるための制御電圧が印加される複数の抵抗素子とを備え、
   前記複数の電界効果トランジスタがオフ状態のときに信号電力が印加されるオフ時活性入出力端子側に接続された電界効果トランジスタのゲート電極に接続された抵抗素子が、前記複数の抵抗素子の内で最も大きい抵抗値であることを特徴とする、高周波スイッチ回路。
4. 前記オフ時活性入出力端子から他方の入出力端子までの間に、第１〜第ｍ（ｍは２以上の整数）の順序でｍ個の電界効果トランジスタが直列接続されており、
   前記第１〜第ｍの電界効果トランジスタのゲート電極に接続される第１〜第ｍの抵抗素子の抵抗値Ｒｇ（１）〜Ｒｇ（ｍ）は、下記の式に基づいて設定されることを特徴とする、請求項３に記載の高周波スイッチ回路。
   ［式］ Ｒｇ（１）＞Ｒｇ（２）≧…≧Ｒｇ（ｍ−１）≧Ｒｇ（ｍ）
5. 高周波信号の流れを制御する高周波スイッチ回路であって、
   高周波信号を入出力する入出力端子と接地端子との間に挿入されるマルチゲート電界効果トランジスタと、
   一方の端子が前記マルチゲート電界効果トランジスタが有する複数のゲート電極に個々に接続され、他方の端子に前記マルチゲート電界効果トランジスタをオン状態とオフ状態とに切り替えるための制御電圧が印加される複数の抵抗素子とを備え、
   前記入出力端子に最も近い位置にあるゲート電極に接続された抵抗素子が、前記複数の抵抗素子の内で最も大きい抵抗値であることを特徴とする、高周波スイッチ回路。
6. 前記マルチゲート電界効果トランジスタは、前記入出力端子から接地端子までの間に、第１〜第ｎ（ｎは２以上の整数）の順序でｎ個のゲート電極を有しており、
   前記第１〜第ｎのゲート電極に接続される第１〜第ｎの抵抗素子の抵抗値Ｒｇｓ（１）〜Ｒｇｓ（ｎ）は、下記の式に基づいて設定されることを特徴とする、請求項５に記載の高周波スイッチ回路。
   ［式］ Ｒｇｓ（１）＞Ｒｇｓ（２）≧…≧Ｒｇｓ（ｎ−１）≧Ｒｇｓ（ｎ）
7. 高周波信号の流れを制御する高周波スイッチ回路であって、
   高周波信号を入出力する２つの入力端子の間に挿入されるマルチゲート電界効果トランジスタと、
   一方の端子が前記マルチゲート電界効果トランジスタが有する複数のゲート電極に個々に接続され、他方の端子に前記マルチゲート電界効果トランジスタをオン状態とオフ状態とに切り替えるための制御電圧が印加される複数の抵抗素子とを備え、
   前記マルチゲート電界効果トランジスタがオフ状態のときに信号電力が印加されるオフ時活性入出力端子側に最も近い位置にあるゲート電極に接続された抵抗素子が、前記複数の抵抗素子の内で最も大きい抵抗値であることを特徴とする、高周波スイッチ回路。
8. 前記マルチゲート電界効果トランジスタは、前記オフ時活性入出力端子から他方の入出力端子までの間に、第１〜第ｍ（ｍは２以上の整数）の順序でｍ個のゲート電極を有しており、
   前記第１〜第ｍのゲート電極に接続される第１〜第ｍの抵抗素子の抵抗値Ｒｇ（１）〜Ｒｇ（ｍ）は、下記の式に基づいて設定されることを特徴とする、請求項７に記載の高周波スイッチ回路。
   ［式］ Ｒｇ（１）＞Ｒｇ（２）≧…≧Ｒｇ（ｍ−１）≧Ｒｇ（ｍ）
9. 高周波信号の流れを制御する高周波スイッチ回路であって、
   高周波信号を入出力する第１の入出力端子と第３の入出力端子との間に、直列接続されて挿入される複数の電界効果トランジスタＡと、
   高周波信号を入出力する第２の入出力端子と第３の入出力端子との間に、直列接続されて挿入される複数の電界効果トランジスタＢと、
   前記第１の入出力端子と接地端子との間に、直列接続されて挿入される複数の電界効果トランジスタＣと、
   前記第２の入出力端子と接地端子との間に、直列接続されて挿入される複数の電界効果トランジスタＤと、
   一方の端子が前記複数の電界効果トランジスタＡのゲート電極に個々に接続され、他方の端子に前記複数の電界効果トランジスタＡをオン状態とオフ状態とに切り替えるための第１の制御電圧が印加される複数の抵抗素子Ａと、
   一方の端子が前記複数の電界効果トランジスタＢのゲート電極に個々に接続され、他方の端子に前記複数の電界効果トランジスタＢをオン状態とオフ状態とに切り替えるための第２の制御電圧が印加される複数の抵抗素子Ｂと、
   一方の端子が前記複数の電界効果トランジスタＣのゲート電極に個々に接続され、他方の端子に前記複数の電界効果トランジスタＣをオン状態とオフ状態とに切り替えるための前記第２の制御電圧が印加される複数の抵抗素子Ｃと、
   一方の端子が前記複数の電界効果トランジスタＤのゲート電極に個々に接続され、他方の端子に前記複数の電界効果トランジスタＤをオン状態とオフ状態とに切り替えるための前記第１の制御電圧が印加される複数の抵抗素子Ｄとを備え、
   前記第３の入出力端子に接続された電界効果トランジスタＡのゲート電極に接続された抵抗素子Ａが、前記複数の抵抗素子Ａの内で最も大きい抵抗値であり、
   前記第３の入出力端子に接続された電界効果トランジスタＢのゲート電極に接続された抵抗素子Ｂが、前記複数の抵抗素子Ｂの内で最も大きい抵抗値であり、
   前記第１の入出力端子に接続された電界効果トランジスタＣのゲート電極に接続された抵抗素子Ｃが、前記複数の抵抗素子Ｃの内で最も大きい抵抗値であり、
   前記第２の入出力端子に接続された電界効果トランジスタＤのゲート電極に接続された抵抗素子Ｄが、前記複数の抵抗素子Ｄの内で最も大きい抵抗値であることを特徴とする、高周波スイッチ回路。
10. 前記第３の入出力端子から前記第１の入出力端子までの間に、第１〜第ｍ（ｍは２以上の整数）の順序でｍ個の電界効果トランジスタＡが直列接続されており、
    前記第３の入出力端子から前記第２の入出力端子までの間に、第１〜第ｍの順序でｍ個の電界効果トランジスタＢが直列接続されており、
    前記第１の入出力端子から接地端子までの間に、第１〜第ｎ（ｎは２以上の整数）の順序でｎ個の電界効果トランジスタＣが直列接続されており、
    前記第２の入出力端子から接地端子までの間に、第１〜第ｎの順序でｎ個の電界効果トランジスタＤが直列接続されており、
    前記第１〜第ｍの電界効果トランジスタＡのゲート電極に接続される第１〜第ｍの抵抗素子Ａの抵抗値Ｒｇ（１）〜Ｒｇ（ｍ）及び前記第１〜第ｍの電界効果トランジスタＢのゲート電極に接続される第１〜第ｍの抵抗素子Ｂの抵抗値Ｒｇ（１）〜Ｒｇ（ｍ）は、下記の式１に基づいて設定され、
    前記第１〜第ｎの電界効果トランジスタＣのゲート電極に接続される第１〜第ｎの抵抗素子Ｃの抵抗値Ｒｇｓ（１）〜Ｒｇｓ（ｎ）及び前記第１〜第ｎの電界効果トランジスタＤのゲート電極に接続される第１〜第ｎの抵抗素子Ｄの抵抗値Ｒｇｓ（１）〜Ｒｇｓ（ｎ）は、下記の式２に基づいて設定されることを特徴とする、請求項９に記載の高周波スイッチ回路。
    ［式１］ Ｒｇ（１）＞Ｒｇ（２）≧…≧Ｒｇ（ｍ−１）≧Ｒｇ（ｍ）
    ［式２］ Ｒｇｓ（１）＞Ｒｇｓ（２）≧…≧Ｒｇｓ（ｎ−１）≧Ｒｇｓ（ｎ）
11. 高周波信号の流れを制御する高周波スイッチ回路であって、
    高周波信号を入出力する第１の入出力端子と第３の入出力端子との間に挿入されるマルチゲート電界効果トランジスタＡと、
    高周波信号を入出力する第２の入出力端子と第３の入出力端子との間に挿入されるマルチゲート電界効果トランジスタＢと、
    前記第１の入出力端子と接地端子との間に挿入されるマルチゲート電界効果トランジスタＣと、
    前記第２の入出力端子と接地端子との間に挿入されるマルチゲート電界効果トランジスタＤと、
    一方の端子が前記マルチゲート電界効果トランジスタＡが有する複数のゲート電極に個々に接続され、他方の端子に前記マルチゲート電界効果トランジスタＡをオン状態とオフ状態とに切り替えるための第１の制御電圧が印加される複数の抵抗素子Ａと、
    一方の端子が前記マルチゲート電界効果トランジスタＢが有する複数のゲート電極に個々に接続され、他方の端子に前記マルチゲート電界効果トランジスタＢをオン状態とオフ状態とに切り替えるための第２の制御電圧が印加される複数の抵抗素子Ｂと、
    一方の端子が前記マルチゲート電界効果トランジスタＣが有する複数のゲート電極に個々に接続され、他方の端子に前記マルチゲート電界効果トランジスタＣをオン状態とオフ状態とに切り替えるための前記第２の制御電圧が印加される複数の抵抗素子Ｃと、
    一方の端子が前記マルチゲート電界効果トランジスタＤが有する複数のゲート電極に個々に接続され、他方の端子に前記マルチゲート電界効果トランジスタＤをオン状態とオフ状態とに切り替えるための前記第１の制御電圧が印加される複数の抵抗素子Ｄと、
    前記第３の入出力端子に最も近い位置にあるゲート電極に接続された抵抗素子Ａが、前記複数の抵抗素子Ａの内で最も大きい抵抗値であり、
    前記第３の入出力端子に最も近い位置にあるゲート電極に接続された抵抗素子Ｂが、前記複数の抵抗素子Ｂの内で最も大きい抵抗値であり、
    前記第１の入出力端子に最も近い位置にあるゲート電極に接続された抵抗素子Ｃが、前記複数の抵抗素子Ｃの内で最も大きい抵抗値であり、
    前記第２の入出力端子に最も近い位置にあるゲート電極に接続された抵抗素子Ｄが、前記複数の抵抗素子Ｄの内で最も大きい抵抗値であることを特徴とする、高周波スイッチ回路。
12. 前記マルチゲート電界効果トランジスタＡは、前記第３の入出力端子から前記第１の入出力端子までの間に、第１〜第ｍ（ｍは２以上の整数）の順序でｍ個のゲート電極を有しており、
    前記マルチゲート電界効果トランジスタＢは、前記第３の入出力端子から前記第２の入出力端子までの間に、第１〜第ｍの順序でｍ個のゲート電極を有しており、
    前記マルチゲート電界効果トランジスタＣは、前記第１の入出力端子から接地端子までの間に、第１〜第ｎ（ｎは２以上の整数）の順序でｎ個のゲート電極を有しており、
    前記マルチゲート電界効果トランジスタＤは、前記第２の入出力端子から接地端子までの間に、第１〜第ｎの順序でｎ個のゲート電極を有しており、
    前記第１〜第ｍのゲート電極に接続される第１〜第ｍの抵抗素子Ａの抵抗値Ｒｇ（１）〜Ｒｇ（ｍ）及び前記第１〜第ｍのゲート電極に接続される第１〜第ｍの抵抗素子Ｂの抵抗値Ｒｇ（１）〜Ｒｇ（ｍ）は、下記の式１に基づいて設定され、
    前記第１〜第ｎのゲート電極に接続される第１〜第ｎの抵抗素子Ｃの抵抗値Ｒｇｓ（１）〜Ｒｇｓ（ｎ）及び前記第１〜第ｎのゲート電極に接続される第１〜第ｎの抵抗素子Ｄの抵抗値Ｒｇｓ（１）〜Ｒｇｓ（ｎ）は、下記の式２に基づいて設定されることを特徴とする、請求項１１に記載の高周波スイッチ回路。
    ［式１］ Ｒｇ（１）＞Ｒｇ（２）≧…≧Ｒｇ（ｍ−１）≧Ｒｇ（ｍ）
    ［式２］ Ｒｇｓ（１）＞Ｒｇｓ（２）≧…≧Ｒｇｓ（ｎ−１）≧Ｒｇｓ（ｎ）
13. 半導体基板上に、請求項１〜９のいずれかに記載の高周波スイッチ回路が集積化されている、半導体装置。

Images