JPH0738404A - 出力切替増幅装置 - Google Patents
出力切替増幅装置Info
- Publication number
- JPH0738404A JPH0738404A JP5200997A JP20099793A JPH0738404A JP H0738404 A JPH0738404 A JP H0738404A JP 5200997 A JP5200997 A JP 5200997A JP 20099793 A JP20099793 A JP 20099793A JP H0738404 A JPH0738404 A JP H0738404A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- gate
- grounded
- fet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 低消費電力化と同時に小型化・低コスト化を
可能にした出力切替増幅装置を提供する。 【構成】 ソース接地ＦＥＴ５のドレイン端子に、複数
のゲート接地ＦＥＴ６1 〜６n のソース端子の各々を接
続し、該各ゲート接地ＦＥＴのドレイン端子の各々を個
々の出力端子４1 〜４n に接続し、各ゲート接地ＦＥＴ
のゲート端子に印加する電圧を変化させて、ソース接地
ＦＥＴのゲート端子に入力した信号を通過させるゲート
接地ＦＥＴを選択すると共に該信号のレベル制御を行な
う。
可能にした出力切替増幅装置を提供する。 【構成】 ソース接地ＦＥＴ５のドレイン端子に、複数
のゲート接地ＦＥＴ６1 〜６n のソース端子の各々を接
続し、該各ゲート接地ＦＥＴのドレイン端子の各々を個
々の出力端子４1 〜４n に接続し、各ゲート接地ＦＥＴ
のゲート端子に印加する電圧を変化させて、ソース接地
ＦＥＴのゲート端子に入力した信号を通過させるゲート
接地ＦＥＴを選択すると共に該信号のレベル制御を行な
う。
Description
【０００１】
【産業上の利用分野】本発明は、高周波通信装置に利用
して好適な出力切替増幅装置に関するものである。
して好適な出力切替増幅装置に関するものである。
【０００２】
【従来の技術】通信機器、例えば移動通信用端末機器に
おいては、局部発振器の出力を送信側と受信側に時分割
で供給する必要がある。このようなときの出力切替で
は、多端子スイッチと、局部発振器の安定化および出力
レベル調整のための緩衝増幅器とを組合せる必要があ
る。
おいては、局部発振器の出力を送信側と受信側に時分割
で供給する必要がある。このようなときの出力切替で
は、多端子スイッチと、局部発振器の安定化および出力
レベル調整のための緩衝増幅器とを組合せる必要があ
る。
【０００３】図６に緩衝増幅器１の出力側に多端子スイ
ッチ２を接続した従来の出力切替増幅装置のブロック図
を示す。３は入力端子、４1 〜４5 は出力端子である。
しかしこの構成では、緩衝増幅器１が１個で済み簡単な
構成となるものの、スイッチ２での損失を考慮して緩衝
増幅器１の出力を増大させる必要があり、緩衝増幅器１
の消費電力が増大する。
ッチ２を接続した従来の出力切替増幅装置のブロック図
を示す。３は入力端子、４1 〜４5 は出力端子である。
しかしこの構成では、緩衝増幅器１が１個で済み簡単な
構成となるものの、スイッチ２での損失を考慮して緩衝
増幅器１の出力を増大させる必要があり、緩衝増幅器１
の消費電力が増大する。
【０００４】一方、図７は多端子スイッチ２の各出力側
に緩衝増幅器１1 〜１5 を接続した別の従来の出力切替
増幅装置のブロック図である。この図７の従来例では、
多端子スイッチ１が電力損失の小さい入力側に入るため
に、緩衝増幅器１1 〜１5 の消費電力は低くなるが、必
要とする緩衝増幅器の数が多いうえ、それらをオン・オ
フする機能が必要となり、構成が複雑で小型化が難しい
ばかりか、コスト的にも不利となる。
に緩衝増幅器１1 〜１5 を接続した別の従来の出力切替
増幅装置のブロック図である。この図７の従来例では、
多端子スイッチ１が電力損失の小さい入力側に入るため
に、緩衝増幅器１1 〜１5 の消費電力は低くなるが、必
要とする緩衝増幅器の数が多いうえ、それらをオン・オ
フする機能が必要となり、構成が複雑で小型化が難しい
ばかりか、コスト的にも不利となる。
【０００５】
【発明が解決しようとする課題】以上のように、移動通
信用端末機器に用いる出力切替増幅装置には極限の低消
費電力化と小型化および低コスト化が要求されている
が、前述の従来例ではこれらの要求を満足できなかっ
た。
信用端末機器に用いる出力切替増幅装置には極限の低消
費電力化と小型化および低コスト化が要求されている
が、前述の従来例ではこれらの要求を満足できなかっ
た。
【０００６】本発明の目的は、低消費電力化と同時に小
型化・低コスト化を可能にした出力切替増幅装置を提供
することである。
型化・低コスト化を可能にした出力切替増幅装置を提供
することである。
【０００７】
【課題を解決するための手段】本発明の目的は、ゲート
端子に入力信号が印加するソース接地ＦＥＴのドレイン
端子に対し、複数のゲート接地ＦＥＴのソース端子の各
々を接続すると共に、該各ゲート接地ＦＥＴのドレイン
端子の各々を個々の出力端子に接続し、上記各ゲート接
地ＦＥＴのゲート端子に印加する電圧を変化させること
によって、上記複数のゲート接地ＦＥＴのうちから、上
記ソース接地ＦＥＴのゲート端子に入力した信号を通過
させるゲート接地ＦＥＴを選択すると共に、該信号のレ
ベル制御を行なうこと特徴とする出力切替増幅装置によ
って達成される。
端子に入力信号が印加するソース接地ＦＥＴのドレイン
端子に対し、複数のゲート接地ＦＥＴのソース端子の各
々を接続すると共に、該各ゲート接地ＦＥＴのドレイン
端子の各々を個々の出力端子に接続し、上記各ゲート接
地ＦＥＴのゲート端子に印加する電圧を変化させること
によって、上記複数のゲート接地ＦＥＴのうちから、上
記ソース接地ＦＥＴのゲート端子に入力した信号を通過
させるゲート接地ＦＥＴを選択すると共に、該信号のレ
ベル制御を行なうこと特徴とする出力切替増幅装置によ
って達成される。
【０００８】
【実施例】以下、本発明の実施例について説明する。図
１はその一実施例の出力切替増幅装置の回路図である。
１つのソース接地ＦＥＴ（ＣＳＦ）５のドレイン端子に
ｎ個のゲート接地ＦＥＴ（ＣＧＦ）６1 〜６n のソース
端子を接続している。７は入力端子３に接続される回路
と整合をとるための入力整合回路、８1 〜８n 出力端子
４1 〜４5 に接続される回路と整合をとるための出力整
合回路、９1 〜９nはゲート接地用の容量、１０1 〜１
０n は各ゲート接地ＦＥＴ６1 〜６n のドレインに電源
電圧Ｖdd1 〜Ｖddn を与えるためのコイルである。
１はその一実施例の出力切替増幅装置の回路図である。
１つのソース接地ＦＥＴ（ＣＳＦ）５のドレイン端子に
ｎ個のゲート接地ＦＥＴ（ＣＧＦ）６1 〜６n のソース
端子を接続している。７は入力端子３に接続される回路
と整合をとるための入力整合回路、８1 〜８n 出力端子
４1 〜４5 に接続される回路と整合をとるための出力整
合回路、９1 〜９nはゲート接地用の容量、１０1 〜１
０n は各ゲート接地ＦＥＴ６1 〜６n のドレインに電源
電圧Ｖdd1 〜Ｖddn を与えるためのコイルである。
【０００９】この実施例の出力切替増幅装置において
は、各ゲート接地ＦＥＴ６1 〜６n のゲート端子に異な
った制御電圧（Ｖc1 〜Ｖcn）を印加することによっ
て、出力端子４1 〜４5 のうちの出力が現れる端子の選
択と、その時の信号増幅を同時に行うことができる。
は、各ゲート接地ＦＥＴ６1 〜６n のゲート端子に異な
った制御電圧（Ｖc1 〜Ｖcn）を印加することによっ
て、出力端子４1 〜４5 のうちの出力が現れる端子の選
択と、その時の信号増幅を同時に行うことができる。
【００１０】図２にゲート接地ＦＥＴ６（６1 〜６n ）
の等価回路図を示す。Ｃｄｓはドレイン・ソース間容
量、Ｒｄｓはドレイン・ソース間抵抗、Ｒｓはソース抵
抗、Ｒｄはドレイン抵抗、Ｃｇｓはゲート・ソース間容
量、Ｃｇｄはゲート・ドレイン間容量、Ｒｇはゲート抵
抗、Ｒｓはソース抵抗、Ｒｄはドレイン抵抗、Ｃｏは容
量９（９1 〜９n ）である。
の等価回路図を示す。Ｃｄｓはドレイン・ソース間容
量、Ｒｄｓはドレイン・ソース間抵抗、Ｒｓはソース抵
抗、Ｒｄはドレイン抵抗、Ｃｇｓはゲート・ソース間容
量、Ｃｇｄはゲート・ドレイン間容量、Ｒｇはゲート抵
抗、Ｒｓはソース抵抗、Ｒｄはドレイン抵抗、Ｃｏは容
量９（９1 〜９n ）である。
【００１１】ゲート端子６ｇに印加する制御電圧Ｖｃを
変化させると、ドレイン・ソース間抵抗Ｒｄｓが大きく
変化する。図３はその制御電圧によりソース・ドレイン
間電流を大きく制限したときの等価回路図である。この
場合、ゲート接地ＦＥＴ６は、増幅機能を持たず減衰器
となる。すなわち、このときは、 １／ωＣｇｓ ＞＞ １／ωＣｏ，Ｒｇ，Ｒｓ １／ωＣｇｄ ＞＞ １／ωＣｏ，Ｒｇ，Ｒｄ Ｒｄｓ ＞＞ Ｒｇ，Ｒｄ となり、図３に示すような等価回路となるのである。ω
は扱う信号の周波数で決る角周波数である。
変化させると、ドレイン・ソース間抵抗Ｒｄｓが大きく
変化する。図３はその制御電圧によりソース・ドレイン
間電流を大きく制限したときの等価回路図である。この
場合、ゲート接地ＦＥＴ６は、増幅機能を持たず減衰器
となる。すなわち、このときは、 １／ωＣｇｓ ＞＞ １／ωＣｏ，Ｒｇ，Ｒｓ １／ωＣｇｄ ＞＞ １／ωＣｏ，Ｒｇ，Ｒｄ Ｒｄｓ ＞＞ Ｒｇ，Ｒｄ となり、図３に示すような等価回路となるのである。ω
は扱う信号の周波数で決る角周波数である。
【００１２】更に制御電圧Ｖｃを変化させてソース・ド
レイン間電流を遮断すると、ドレイン・ソース間抵抗Ｒ
ｄｓは十分大きな値となって、ソース端子６ｓとドレイ
ン端子６ｄは電気的に切り離されたのとほぼ等価とな
り、図４に示す等価回路となる。すなわち、このとき
は、 Ｒｄｓ ＞＞ １／ωＣｇｓ，１／ωＣｇｄ １／ωＣｄｓ ＞＞ １／ωＣｇｓ，１／ωＣｇｄ となり、図４に示すような等価回路となるのである。
レイン間電流を遮断すると、ドレイン・ソース間抵抗Ｒ
ｄｓは十分大きな値となって、ソース端子６ｓとドレイ
ン端子６ｄは電気的に切り離されたのとほぼ等価とな
り、図４に示す等価回路となる。すなわち、このとき
は、 Ｒｄｓ ＞＞ １／ωＣｇｓ，１／ωＣｇｄ １／ωＣｄｓ ＞＞ １／ωＣｇｓ，１／ωＣｇｄ となり、図４に示すような等価回路となるのである。
【００１３】以上から、図１に示した実施例において、
例えばゲート接地ＦＥＴ６2 を除く他のゲート接地ＦＥ
Ｔ６1 、６3 〜６n の制御電圧Ｖc1、Ｖc3〜Ｖcnを、そ
れぞれのソース・ドレイン間電流を遮断するように印加
すると、このときの出力切替増幅器の全体の等価回路は
図５に示すようになる。
例えばゲート接地ＦＥＴ６2 を除く他のゲート接地ＦＥ
Ｔ６1 、６3 〜６n の制御電圧Ｖc1、Ｖc3〜Ｖcnを、そ
れぞれのソース・ドレイン間電流を遮断するように印加
すると、このときの出力切替増幅器の全体の等価回路は
図５に示すようになる。
【００１４】この等価回路では、出力端子４2 を除く出
力端子４1 、４3 〜４n は入力端子３と切り離され、そ
こに現れる出力信号を無くなる。また、各ゲート接地Ｆ
ＥＴのドレイン端子のうち、ドレイン電流が流れ込むの
は電源Ｖdd2 からのみとなり、このときのドレイン電流
はゲート接地ＦＥＴ６2 を経由してソース接地ＦＥＴ５
へと流れる。
力端子４1 、４3 〜４n は入力端子３と切り離され、そ
こに現れる出力信号を無くなる。また、各ゲート接地Ｆ
ＥＴのドレイン端子のうち、ドレイン電流が流れ込むの
は電源Ｖdd2 からのみとなり、このときのドレイン電流
はゲート接地ＦＥＴ６2 を経由してソース接地ＦＥＴ５
へと流れる。
【００１５】このとき、入力端子３と出力端子４2 と間
において、ソース接地ＦＥＴ５とゲート接地ＦＥＴ６2
とにより、カスコード増幅器が構成される。このカスコ
ード増幅器では、制御電圧Ｖc2により出力端子４2 に現
れる信号のレベルの調整ができる。
において、ソース接地ＦＥＴ５とゲート接地ＦＥＴ６2
とにより、カスコード増幅器が構成される。このカスコ
ード増幅器では、制御電圧Ｖc2により出力端子４2 に現
れる信号のレベルの調整ができる。
【００１６】他の出力端子４1 、４3 〜４n に現れる信
号についても、上記と同様に、ゲート接地ＦＥＴ６1 、
６3 〜６n の各々のゲート端子に印加する制御電圧Ｖc
1、Ｖc3〜Ｖcnを変化すれば、入力端子３に入力する信
号を出力端子４1 、４3 〜４nの任意の端子に出力させ
ることができる。
号についても、上記と同様に、ゲート接地ＦＥＴ６1 、
６3 〜６n の各々のゲート端子に印加する制御電圧Ｖc
1、Ｖc3〜Ｖcnを変化すれば、入力端子３に入力する信
号を出力端子４1 、４3 〜４nの任意の端子に出力させ
ることができる。
【００１７】なお、上記実施例では、ＦＥＴを使用した
例で説明したが、バイポーラトランジスタを使用して同
様に構成することもできる。このときは、ＦＥＴのゲー
ト端子、ソース端子、ドレイン端子を、それぞれバイポ
ーラトランジスタのベース端子、エミッタ端子、コレク
タ端子に対応させて接続すれば良い。
例で説明したが、バイポーラトランジスタを使用して同
様に構成することもできる。このときは、ＦＥＴのゲー
ト端子、ソース端子、ドレイン端子を、それぞれバイポ
ーラトランジスタのベース端子、エミッタ端子、コレク
タ端子に対応させて接続すれば良い。
【００１８】
【発明の効果】以上説明したように、本発明の出力切替
増幅装置は、従来の多端子スイッチとして機能する部分
そのものが緩衝増幅器として機能するので、スイッチに
おける損失は無く、低消費電力化が可能である。
増幅装置は、従来の多端子スイッチとして機能する部分
そのものが緩衝増幅器として機能するので、スイッチに
おける損失は無く、低消費電力化が可能である。
【００１９】また、スイッチと緩衝増幅器が一体化され
ているため小型化が可能で、モノリシックＩＣ化にも適
しており、低コスト化も期待できる。
ているため小型化が可能で、モノリシックＩＣ化にも適
しており、低コスト化も期待できる。
【００２０】更に、この出力切替増幅装置は、電流を遮
断していないゲート接地ＦＥＴとそれより前段のソース
接地ＦＥＴとでカスコード増幅器を構成するので、制御
電圧により出力調整が容易にできる。
断していないゲート接地ＦＥＴとそれより前段のソース
接地ＦＥＴとでカスコード増幅器を構成するので、制御
電圧により出力調整が容易にできる。
【００２１】以上の性能は、移動通信用端末用機器にお
いて、局部発振器の出力を送信側と受信側に時分割で安
定に供給する場合において極めて有効である。
いて、局部発振器の出力を送信側と受信側に時分割で安
定に供給する場合において極めて有効である。
【図１】 本発明の一実施例の出力切替増幅装置の回路
図である。
図である。
【図２】 ソース接地ＦＥＴの等価回路図である。
【図３】 制御電圧により電流を制限したときのソース
接地ＦＥＴの等価回路図である。
接地ＦＥＴの等価回路図である。
【図４】 制御電圧により電流を遮断したときのソース
接地ＦＥＴの等価回路図である。
接地ＦＥＴの等価回路図である。
【図５】 制御電圧により特定のソース接地ＦＥＴを機
能させ、他のソース接地ＦＥＴの電流を遮断したときの
等価回路図である。
能させ、他のソース接地ＦＥＴの電流を遮断したときの
等価回路図である。
【図６】 従来の出力切替増幅器のブロック図である。
【図７】 従来の別の例の出力切替増幅器のブロック図
である。
である。
１、１1 〜１4 ：緩衝増幅器、２：多端子スイッチ、
３：入力端子、４1 〜４n ：出力端子、５：ソース接地
ＦＥＴ、６1 〜６n ：ゲート接地ＦＥＴ、７：入力整合
回路、８1 〜８n ：出力整合回路、９1 〜９n ：容量、
１０1 〜１０n：コイル。
３：入力端子、４1 〜４n ：出力端子、５：ソース接地
ＦＥＴ、６1 〜６n ：ゲート接地ＦＥＴ、７：入力整合
回路、８1 〜８n ：出力整合回路、９1 〜９n ：容量、
１０1 〜１０n：コイル。
Claims (2)
- 【請求項１】 ゲート端子に入力信号が印加するソース
接地ＦＥＴのドレイン端子に対し、複数のゲート接地Ｆ
ＥＴのソース端子の各々を接続すると共に、該各ゲート
接地ＦＥＴのドレイン端子の各々を個々の出力端子に接
続し、 上記各ゲート接地ＦＥＴのゲート端子に印加する電圧を
変化させることによって、上記複数のゲート接地ＦＥＴ
のうちから、上記ソース接地ＦＥＴのゲート端子に入力
した信号を通過させるゲート接地ＦＥＴを選択すると共
に、該信号のレベル制御を行なうこと特徴とする出力切
替増幅装置。 - 【請求項２】 上記各ＦＥＴをバイポーラトランジスタ
に置換し、該ＦＥＴのゲート端子、ソース端子、ドレイ
ン端子をそれぞれ上記バイポーラトランジスタのベース
端子、エミッタ端子、コレクタ端子に対応させて接続し
たことを特徴とする請求項１に記載の出力切替増幅装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20099793A JP3250693B2 (ja) | 1993-07-21 | 1993-07-21 | 出力切替増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20099793A JP3250693B2 (ja) | 1993-07-21 | 1993-07-21 | 出力切替増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0738404A true JPH0738404A (ja) | 1995-02-07 |
| JP3250693B2 JP3250693B2 (ja) | 2002-01-28 |
Family
ID=16433795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20099793A Expired - Lifetime JP3250693B2 (ja) | 1993-07-21 | 1993-07-21 | 出力切替増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250693B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005839A (ja) * | 2004-06-21 | 2006-01-05 | Samsung Electronics Co Ltd | 増幅器 |
| US7412219B2 (en) * | 2004-11-04 | 2008-08-12 | Alps Electric Co., Ltd | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier |
| JP2015521010A (ja) * | 2012-05-25 | 2015-07-23 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | キャリアアグリゲーションのためのカスコード転換スイッチを有する低雑音増幅器 |
| JPWO2013150564A1 (ja) * | 2012-04-04 | 2015-12-14 | 三菱電機株式会社 | マルチモード・マルチバンド増幅器 |
| US10177722B2 (en) | 2016-01-12 | 2019-01-08 | Qualcomm Incorporated | Carrier aggregation low-noise amplifier with tunable integrated power splitter |
-
1993
- 1993-07-21 JP JP20099793A patent/JP3250693B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005839A (ja) * | 2004-06-21 | 2006-01-05 | Samsung Electronics Co Ltd | 増幅器 |
| US7412219B2 (en) * | 2004-11-04 | 2008-08-12 | Alps Electric Co., Ltd | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier |
| JPWO2013150564A1 (ja) * | 2012-04-04 | 2015-12-14 | 三菱電機株式会社 | マルチモード・マルチバンド増幅器 |
| JP2015521010A (ja) * | 2012-05-25 | 2015-07-23 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | キャリアアグリゲーションのためのカスコード転換スイッチを有する低雑音増幅器 |
| US10177722B2 (en) | 2016-01-12 | 2019-01-08 | Qualcomm Incorporated | Carrier aggregation low-noise amplifier with tunable integrated power splitter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3250693B2 (ja) | 2002-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964975B2 (ja) | 高周波スイッチ回路 | |
| US7995972B2 (en) | Electronic component for communication device and semiconductor device for switching transmission and reception | |
| US6933779B2 (en) | Variable gain low noise amplifier | |
| US5903854A (en) | High-frequency amplifier, transmitting device and receiving device | |
| US5548248A (en) | RF amplifier circuit | |
| US5408198A (en) | Semiconductor power amplifier integrated circuit | |
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| US20060139094A1 (en) | Semiconductor integrated circuit for high frequency power amplifier, electronic component for high frequency power amplifier, and radio communication system | |
| US7439805B1 (en) | Enhancement-depletion Darlington device | |
| EP1149467B1 (en) | Amplifier | |
| JP3131931B2 (ja) | 高周波高出力増幅装置 | |
| JP2003060456A (ja) | 利得可変増幅回路 | |
| KR100471157B1 (ko) | 증폭기능을 구비한 안테나 스위칭 모듈 | |
| US6509798B2 (en) | Variable gain amplifier | |
| JP3250693B2 (ja) | 出力切替増幅装置 | |
| US6400933B1 (en) | Amplifier | |
| US7412219B2 (en) | High-frequency amplifier having simple circuit structure and television tuner using high-frequency amplifier | |
| JP3891443B2 (ja) | 高周波スイッチ回路及び半導体装置 | |
| JP3105489B2 (ja) | 増幅器 | |
| WO2024100830A1 (ja) | 電力増幅器 | |
| JP3589437B2 (ja) | 電力増幅器 | |
| JPH0548348A (ja) | 電力増幅回路 | |
| JP3708869B2 (ja) | 高周波回路 | |
| JP2001160724A (ja) | スイッチ付きアンプ | |
| JPH0418250Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |