JP3589437B2 - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP3589437B2 JP3589437B2 JP07631897A JP7631897A JP3589437B2 JP 3589437 B2 JP3589437 B2 JP 3589437B2 JP 07631897 A JP07631897 A JP 07631897A JP 7631897 A JP7631897 A JP 7631897A JP 3589437 B2 JP3589437 B2 JP 3589437B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- source
- drain
- power amplifier
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は電力増幅器に関しており、より詳細には、移動体通信に用いられるＧａＡｓＦＥＴを用いた電力増幅器に関している。
【０００２】
【従来の技術】
近年、移動体通信においては、単一の正電源だけで動作し、かつ小さい送信電力しか必要ではないときに、消費電流を減少させる制御が可能である電力増幅器が求められている。
【０００３】
以下電力増幅器の増幅素子としてＧａＡｓ系ＦＥＴを用いるとする。ドレイン電圧が一定の場合、ドレイン電流Ｉｄは、ゲート・ソース間電圧Ｖｇｓで決定される。そのため、ソース電圧Ｖｓが一定の場合にはゲート電圧Ｖｇの高低によりドレイン電流Ｉｄを調整することが可能である。しかしゲート電圧Ｖｇが正の場合、その範囲は０〜１．０Ｖ程度に限定される。これはＧａＡｓ系ＦＥＴがＭＥＳＦＥＴあるいはＪＦＥＴであるため、ゲート・ソース間電圧Ｖｇｓがこの範囲より大きい場合、ゲートから電流がＦＥＴに流れ込み、その結果、ＦＥＴが正常に増幅できなくなるためである。特に大信号を扱う電力増幅器においては、ゲートに加えられる直流電圧に交流電圧が重畳される。そのためこの範囲は、０Ｖ近傍のさらに狭い範囲になる。
【０００４】
一方、従来のＧａＡｓ系ＦＥＴを用いた電力増幅器において、ゲートに負の電源を用いる場合は、ゲート電圧を正電圧から負電圧にわたる広い範囲に設定することによってドレイン電流Ｉｄの調整を容易におこなうことができた。
【０００５】
【発明が解決しようとする課題】
しかし移動体通信用の携帯機器においては、単一の正電源による動作が強く望まれている。機器を単一の正電源で動作させる場合、ドレイン、ソースおよびゲートに与えることが可能な電位は、電源の正極の電位からグラウンド（接地ともよぶ）の電位までの範囲に限定される。したがって単一の正電源を用いて、従来の技術による消費電流の制御をしようとしても、電流の制御範囲が極めて小さくなる。本発明は、この課題を解決するためになされたものであり、その目的とするところは、ゲート電圧を変化させることなくドレイン電流Ｉｄの調整をおこなうことができる単一の正電源を用いた電力増幅器を提供することにある。
【０００６】
【課題を解決するための手段】
本発明による電力増幅器は、ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、該ドレインは、グラウンドに対して正のドレイン電位に設定され、該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、該制御回路は、並列に接続された抵抗器およびスイッチを有するものであり、そのことにより上記目的が達成される。
【０００８】
ある実施形態では、前記スイッチは、電界効果トランジスタを有し、該電界効果トランジスタの制御端子は、前記ドレイン電位および前記グラウンドの電位の間の範囲に設定される。
【０００９】
ある実施形態では、前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている。
【００１０】
また、本発明による電力増幅器は、ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、該ドレインは、グラウンドに対して正のドレイン電位に設定され、該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、該制御回路は、直列に接続された第１抵抗器およびスイッチと、該第１抵抗器および該スイッチに並列に接続された第２抵抗器とを有しており、そのことにより上記目的が達成される。
【００１１】
ある実施形態では、前記第１抵抗器および前記第２抵抗器の少なくとも１つが可変抵抗器である。
【００１２】
ある実施形態では、前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている。
【００１３】
また、本発明による電力増幅器は、ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、該ドレインは、グラウンドに対して正のドレイン電位に設定され、該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、該制御回路は、１つの極端子および複数の投端子を有するスイッチと、該複数の投端子と前記グラウンドとに接続された複数の抵抗器とを有しており、そのことにより上記目的が達成される。
【００１４】
ある実施形態では、前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている。
【００１５】
ある実施形態では、前記複数の抵抗器の少なくとも１つが可変抵抗器である。
【００１６】
【発明の実施の形態】
本発明が利用される移動体通信用の携帯機器（例えば携帯電話機）の電力増幅器においては、その送信電力が小さい場合に消費電流を減少させるような制御（これは「バックオフコントロール」または「パワーセーブコントロール」とよばれるもので、以下、「バックオフコントロール」の頭字語である「ＢＯＣ」と略記する）をおこなうことが望まれる。本発明によれば、電力増幅器において用いられるＦＥＴ（電界効果トランジスタ）を単一の正電源だけで動作させつつ、ＢＯＣをおこなうことができる。このような効果を達成するために本発明による電力増幅器のＦＥＴは、そのソースと、グラウンドとの間にグラウンドに対するソースの電位を変化させる制御回路が設けられている。
【００１７】
本明細書においては、「グラウンドに対する端子Ｔの電位」のことを簡単のために、「端子Ｔの電圧」などとよぶことにする。
【００１８】
本明細書において、スイッチの「極端子」とは、スイッチの状態にかかわらず、外部に接続される端子と接続されているノードをいい、ふつう「コモン端子」とよばれる端子である。具体的には、例えば図１の端子７Ｃが「極端子」である。いっぽうスイッチの「投端子」とは、スイッチの状態に依存して、外部との接続関係が変化するノードをいい、ふつう「ノーマリ・コネクト（略号：ＮＣ）端子」または「ノーマリ・オープン（略号：ＮＯ）」とよばれる端子である。具体的には、例えば図１の端子７ＮＣおよび７ＮＯが「極端子」である。ただし図１の場合、端子７ＮＣは、外部に接続されるための物理的な端子や接続点のかたちをとらなくてもよい。これに対して端子７ＮＯは、外部に（具体的にはソース電極４に）接続されるための物理的な端子や接続点のかたちをとらなければならない。
【００１９】
本発明による電力増幅器は、特に移動体通信に適したものであるが、その使用周波数、用途などはこれには限定されない。
【００２０】
（実施の形態１）
図１は、本発明による電力増幅器の実施の形態１の回路図である。
【００２１】
ＦＥＴ １は、好ましくはＧａＡｓ（ガリウム砒素）ＭＥＳ（ｍｅｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴであり、ソース接地型増幅器として用いられている。ＦＥＴ １のドレイン電極２は、電源の正極から直流電圧３．５Ｖを受け取る。ＦＥＴ １のゲート電極３は、抵抗５を介してグラウンドに接地されている。電源の負極は、グラウンドに接続されている。以下のすべての実施の形態においては、電源として単一の正電源が用いられる。
【００２２】
ドレイン電極２およびゲート電極３には、使用周波数である１．９ＧＨｚにおいて利得整合をおこなうために、それぞれ出力整合回路（図示せず）および入力整合回路（図示せず）が接続される。ＦＥＴ １、抵抗５、出力整合回路および入力整合回路は、ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として一体形成され、樹脂パッケージに封止される。この樹脂パッケージは、プリント基板（図示せず）に半田実装される。パッケージ外部から入力される信号は、入力整合回路を介してゲート電極３に入力される。ドレイン電極２から出力される信号は、出力整合回路を介してパッケージ外部に出力される。ソース電極４は、パッケージリード（図示せず）に接続され、このパッケージリードはプリント基板に半田付けされている。
【００２３】
５．１Ωの抵抗値をもつ抵抗６は、ＭＭＩＣの樹脂パッケージの外付け部品のかたちでプリント基板上に設けられる。抵抗６の一端は接地され、他端はソース電極４と接続されるように、プリント基板のパターンに半田付けされる。この抵抗６と直流的に並列となるようスイッチ７がプリント基板上に半田付けされる。
【００２４】
スイッチ７は、エンハンス型ＳｉＭＯＳＦＥＴによって実現されることが好ましい。この場合、スイッチ７の端子７ＮＯおよび７ＣであるＳｉＭＯＳＦＥＴのドレイン電極およびソース電極の間の抵抗は、ＦＥＴのゲート電圧によって制御される。
【００２５】
スイッチ７のゲートに印加される電圧が０Ｖのとき、スイッチ７のドレイン電極およびソース電極の間の直流抵抗は、約２ｋΩ程度になる。つまりこの場合、スイッチ７は、オフである。逆にスイッチ７のゲートに印加される電圧が３．５Ｖのとき、スイッチ７のドレイン電極およびソース電極の間の直流抵抗は、約１Ω程度になる。つまりこの場合、スイッチ７は、オンである。以上のようにスイッチ７として機能するＦＥＴのドレイン・ソース間の抵抗は、そのゲートに、ＦＥＴ １のドレイン電極２に印加されるドレイン電圧からグラウンドの電圧までの範囲の電圧を加えることによって変化させることが可能である。
【００２６】
本実施の形態では、スイッチ７として機能するＦＥＴは、オンまたはオフのいずれかの状態で用いられるが、これには限られない。例えばスイッチ７として機能するＦＥＴをオンおよびオフの中間の状態で用いてもよい。この場合は、スイッチ７は、本来のスイッチよりはむしろ抵抗としてはたらく。つまり抵抗６に並列に接続された抵抗の値が変化することになる。スイッチ７をオンおよびオフの中間状態で用いてもよいことは以下の実施の形態においてもあてはまる。
【００２７】
上述の電力増幅器において、電流調整がおこなわれる過程を説明する。
【００２８】
ここでソース電極４と接地との間の抵抗値（以下、「ソース接地間抵抗」という）の差に注目されたい。本実施の形態においてゲート電極３に印加される電圧は０Ｖであり、ドレイン電極２に印加される電圧は３．５Ｖと一定であるため、ドレイン電流Ｉｄはソース電極４のグラウンドに対する電位（以下、「ソース電位」という）によって決定される。したがって、ソース接地間抵抗が大きいとき、ドレイン電流とソース接地間抵抗との積で決まるソース電位が大きくなり、その結果、ゲート・ソース間電圧Ｖｇｓが減少し、ドレイン電流Ｉｄが減少する。一方、ソース接地間抵抗が小さいとき、ドレイン電流とソース接地間抵抗との積で決まるソース電位が小さくなり、その結果、ゲート・ソース間電圧Ｖｇｓが増大し、ドレイン電流Ｉｄが増大する。具体的には、スイッチ７がオンの場合、ソース接地間抵抗が１Ω以下と小さくなりドレイン電流は約２００ｍＡと大きな値をとる。またスイッチ７がオフの場合、ソース接地間抵抗が５Ω程度と大きくなりドレイン電流は約１００ｍＡと小さな値をとる。
【００２９】
一般的に、ドレイン電流が大きい場合には、出力電力、利得が大きくなり、ドレイン電流が小さい場合には、出力電力、利得が小さくなる。その結果、本発明によれば、ＢＯＣ動作が達成される。本実施の形態ではドレイン電流が大きな値をとる場合、すなわちスイッチ７がオンの場合に出力電力、利得が高くなるように入力整合回路および出力整合回路が設計されているため、この効果がより一層強調される。
【００３０】
なお、本実施の形態ではスイッチ７をＳｉＭＯＳＦＥＴで構成したが、これには限られない。スイッチ７の両端の抵抗値を変化させることができるなら、例えばバイポーラトランジスタでもよい。この場合は、ベース電流を変化させることによって、コレクタ電極およびエミッタ電極間の抵抗値を変化させることになる。
【００３１】
また、本実施の形態では、ＦＥＴ １および抵抗５がＭＭＩＣ化され、抵抗６およびスイッチ７としては、ディスクリート部品が用いられるが、これには限られない。例えば、全ての構成要素がディスクリート部品で構成されていてもよく、逆に全てがＭＭＩＣ化されていてもよく、さらに構成要素がマルチチップモジュールとして実現されていてもよい。
【００３２】
（実施の形態２）
図２は、本発明による電力増幅器の実施の形態２の回路図である。実施の形態２は、図１に示す実施の形態１のスイッチ７と並列にバイパスコンデンサとして機能するコンデンサ８を挿入したこと以外は、実施の形態１と同様である。
【００３３】
使用周波数が高いとき、スイッチ７および抵抗６の実装位置により高周波でのソース接地間インピーダンスが変動し、所望の特性が得られない場合がある。また、高周波での利得出力電力がソース接地間インピーダンスにより大幅に減少してしまう場合がある。この場合、バイパスコンデンサ８を付加することによって、高周波でのソース接地間インピーダンスがバイパスコンデンサ８によりほぼゼロになるので、すなわちソース電極４が高周波的にグラウンドに接続されるので、実装が容易となり、利得および出力電力が改善される。
【００３４】
実施の形態２においては、実施の形態１で述べたＭＭＩＣの内部に５０ｐＦ程度のバイパスコンデンサ８を集積し、ＭＭＩＣ内で接地しているが、これには限られない。例えば、プリント基板上に単一または複数のバイパスコンデンサを実装しても同様な効果が得られる。
【００３５】
なお好ましくはコンデンサ８は、ソース電極４のすぐ近くに実装される。
【００３６】
（実施の形態３）
図３は、本発明による電力増幅器の実施の形態３の回路図である。実施の形態３は、図１に示す実施の形態１の抵抗６の代わりに可変抵抗９を用い、スイッチ７に直列に可変抵抗１０を挿入したこと以外は、実施の形態１と同様である。
【００３７】
ＦＥＴ １の閾値のばらつきやスイッチ７のオン抵抗のばらつきが大きい場合には、ドレイン電流とソース接地間抵抗との積にもばらつきが生じ、その結果、ＦＥＴ １のドレイン電流Ｉｄがばらつく。
【００３８】
実施の形態３によれば、スイッチ７がオンおよびオフの場合に、必要なドレイン電流Ｉｄの合わせ込みをおこなうことが可能である。ドレイン電流Ｉｄを調整するには、まずスイッチ７をオンにし、所望のドレイン電流Ｉｄ１が得られるように可変抵抗１０を調整する。次にスイッチ７をオフにし所望のドレイン電流Ｉｄ２が得られるように可変抵抗９を調整することによりばらつきを抑えることが可能となる。ここでＩｄ１＞Ｉｄ２なる関係が満たされる。
【００３９】
本実施の形態では、レーザトリミング抵抗によって可変抵抗９および１０の調整をおこなうが、これには限られない。例えば、半固定ボリュームや固定抵抗器を取り替えても同様の効果が得られる。
【００４０】
また可変抵抗９または可変抵抗１０のどちらか一方だけを調整することによってドレイン電流Ｉｄを調整してもよい。
【００４１】
（実施の形態４）
図４は、本発明による電力増幅器の実施の形態４の回路図である。実施の形態４は、図３に示す実施の形態３の直列に接続されたスイッチ７および可変抵抗１０と並列にバイパスコンデンサとして機能するコンデンサ８を挿入したこと以外は、実施の形態３と同様である。
【００４２】
この構成により、実施の形態２の効果および実施の形態３の効果を得ることができる。
【００４３】
（実施の形態５）
図５は、本発明による電力増幅器の実施の形態５の回路図である。
【００４４】
実施の形態１〜４においては、ドレイン電流Ｉｄ１およびＩｄ２（Ｉｄ１＞Ｉｄ２）の２値を設定した。これに対して実施の形態５においては、２値以上、特に３値以上のドレイン電流を設定することが可能である。
【００４５】
ドレイン電極２およびゲート電極３には、使用周波数である１．９ＧＨｚにおいて利得整合をおこなうために、それぞれ出力整合回路（図示せず）および入力整合回路（図示せず）が接続される。ＦＥＴ １、抵抗５、出力整合回路および入力整合回路は、実施の形態１と同様、ＭＭＩＣとして一体形成され、樹脂パッケージに封止される。この樹脂パッケージは、プリント基板（図示せず）に半田実装される。パッケージ外部から入力される信号は、入力整合回路を介してゲート電極３に入力される。ドレイン電極２から出力される信号は、出力整合回路を介してパッケージ外部に出力される。ソース電極４は、パッケージリード（図示せず）に接続され、このパッケージリードはプリント基板に半田付けされている。
【００４６】
プリント基板上には１極多投スイッチ１１が半田付けされ、１極多投スイッチ１１の極端子Ｐは、ソース電極４と接続されるように、プリント基板に半田付けされたパッケージリードに接続される。また１極多投スイッチスイッチ１１の投端子Ｔ１〜ＴＮ（Ｎは２以上の整数）は、抵抗群１２を構成する抵抗１２．１〜１２．Ｎをそれぞれ介して接地される。
【００４７】
実施の形態３ではＮ＝３である。１極多投スイッチ１１は、例えば、３個のＳｉＭＯＳＦＥＴのドレイン電極を共通に接続し、極端子Ｐとして用いる。また３個のＳｉＭＯＳＦＥＴのソース電極をそれぞれ投端子Ｔ１〜Ｔ３として用いる。３個のＳｉＭＯＳＦＥＴのそれぞれのゲート電極に３．５Ｖまたは０Ｖを与えることによって極端子Ｐと投端子Ｔ１〜Ｔ３との間の抵抗値を変化させることができる。
【００４８】
この構成をとれば、例えば以下の制御法１および２を利用することができる。
【００４９】
（制御法１）
ただ一つの「極端子および投端子の間」（以下、「極投間」という）を「オン」（抵抗値が実質的にゼロ）にし、他の極投間を全て「オフ」（抵抗値が実質的にに無限大）にする場合には、抵抗１２．１〜１２．Ｎを異なる抵抗値に設定することにより、最大Ｎ種類のドレイン電流が得られる。
【００５０】
（制御法２）
極と複数の投との間を同時にオンすることにより、最大２Ｎ種類のドレイン電流が得られる。
【００５１】
なお、制御法１および２のいずれも、抵抗１２．１〜１２．Ｎの内の一つの抵抗値が実質的にゼロであっても、つまりその投端子を直接に接地してもよい。また、制御法２では全ての抵抗１２．１〜１２．Ｎが同一の抵抗値をもつように設定することによって、最大Ｎ値のドレイン電流値を得るようにしてもよい。
【００５２】
さらに、実施の形態１と同様に、本実施の形態では１極多投スイッチ１１をＳｉＭＯＳＦＥＴで構成したが、これには限られない。１極多投スイッチ１１が他のタイプのスイッチ素子であってもよいことは、実施の形態１と同様である。
【００５３】
また、本実施の形態では、ＦＥＴ １および抵抗５がＭＭＩＣ化され、１極多投スイッチ１１および抵抗群１２としては、ディスクリート部品が用いられるが、これには限られない。例えば、全ての構成要素がディスクリート部品で構成されていてもよく、逆に全てがＭＭＩＣ化されていてもよく、さらに構成要素がマルチチップモジュールとして実現されていてもよい。
【００５４】
（実施の形態６）
図６は、本発明による電力増幅器の実施の形態６の回路図である。実施の形態６は、図５に示す実施の形態５の直列に接続された１極多投スイッチ１１および抵抗群１２と並列にバイパスコンデンサとして機能するコンデンサ８を挿入したこと以外は、実施の形態５と同様である。
【００５５】
この構成により、実施の形態２の効果および実施の形態５の効果を得ることができる。
【００５６】
（実施の形態７）
図７は、本発明による電力増幅器の実施の形態７の回路図である。実施の形態７は、図５に示す実施の形態５の抵抗群１２の代わりに可変抵抗群１３を用いること以外は、実施の形態５と同様である。
【００５７】
この構成により、実施の形態３で説明したのと同様の効果が得られる。すなわち、ＦＥＴ １の閾値のばらつきやスイッチ７のオン抵抗のばらつきによって生じるドレイン電流値のばらつきを抑える効果が生じ、また２値以上の設定も可能となる。
【００５８】
本実施の形態では、最も大きなドレイン電流が必要とされる可変抵抗すなわち最も小さな抵抗値が必要とされる可変抵抗から、最も小さなドレイン電流が必要とされる可変抵抗すなわち最も大きな抵抗値が必要とされる可変抵抗に、順次レーザによりトリミングをおこなった。これは、大きなソース接地間抵抗ほど負帰還がはたらく結果、ばらつきが自動的に抑圧されるためである。なお制御は、実施の形態５で説明した制御法１を用いた。
【００５９】
また、本実施の形態では可変抵抗群１３の全てを調整対象としたが、一つ以上を調整する形態であってもばらつき抑制の効果は得られる。
【００６０】
（実施の形態８）
図８は、本発明による電力増幅器の実施の形態８の回路図である。実施の形態８は、図７に示す実施の形態７の直列に接続された１極多投スイッチ１１および可変抵抗群１２と並列にバイパスコンデンサとして機能するコンデンサ８を挿入したこと以外は、実施の形態７と同様である。
【００６１】
この構成により、実施の形態２の効果および実施の形態７の効果を得ることができる。
【００６２】
（実施の形態９）
前述のすべての実施の形態において、ＦＥＴ １のソース電極４とグラウンドとの間に、ゲート電圧を変化させることによって、ドレイン・ソース間の抵抗値を変化させるトランジスタを設けてもよい。
【００６３】
図９は、本発明による電力増幅器の実施の形態９の回路図である。実施の形態９は、ＦＥＴ １のソース電極４とグラウンドとの間に接続されたＦＥＴ ２１を備えている。ＦＥＴ ２１は、そのゲート端子において、可変電圧発生器２２から出力される直流電圧を受け取る。可変電圧発生器２２は、ＦＥＴ １のドレインに印加される電圧以下、かつ０Ｖ以上の範囲の所望の電圧を発生する。ＦＥＴ ２１のドレイン・ソース間の抵抗値は、受け取られた直流電圧に応じて、変化する。図１０は、ＦＥＴ ２１のゲート・ソース間電圧Ｖｇｓを変化させたときの、ドレイン・ソース間の抵抗Ｒｄｓを変化を示すグラフである。実施の形態５のようなスイッチ１１および抵抗群１２を用いる代わりに、ＦＥＴ ２１および可変電圧発生器２２を用いても実施の形態５と同様の効果を得ることができる。可変電圧発生器２２は、例えば実施の形態５の抵抗１２．１〜１２．Ｎがもつ抵抗値に等しい抵抗Ｒｄｓが得られるような電圧をＦＥＴ ２１のゲート端子に供給する。
【００６４】
なお、実施の形態９を他の実施の形態、例えば実施の形態２と組み合わせることによって、他の実施の形態の効果を併せて得ることもできる。
【００６５】
実施の形態２、４、６および８において、コンデンサ８として、チップキャパシタを付加する場合、そのキャパシタンスは、約３０〜約１０００ｐＦであることが好ましい。またコンデンサ８として、ＭＭＩＣの中にキャパシタを集積して形成するときは、キャパシタンスは、約２０〜約５０ｐＦであることが好ましい。
【００６６】
上述の実施の形態は、例えばＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙ Ｐｈｏｎｅ Ｓｙｓｔｅｍ）に用いることができるが、これには限定されない。例えば出力電力が１ワットのクラスの北米ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ， ＩＳ−１３６／ＩＳ５４）に用いてもよい。ＴＤＭＡの場合、ＰＨＳに比較して電源電圧が高い分、ソースに接続された抵抗における電圧降下が大きくてもよい。すなわち、ソースに接続される抵抗が大きくてもよい。その結果、ソースに接続される抵抗として可変抵抗を用いる場合には、可変抵抗を製造するのが容易になる。
【００６７】
【発明の効果】
本発明によれば、ドレイン電極、ゲート電極、ソース電極、スイッチ切り替え端子に印加される電圧が負ではなく、ドレイン電極印加電圧以下接地電位すなわち０Ｖ以上となるため、負電源が不要となり、正電源のみで複数の消費電流設定がおこなえるＢＯＣ動作が可能な電力増幅器が実現でき、また、負電源発生装置が不要となるため通信機の小型化、低コスト化に貢献できる。
【図面の簡単な説明】
【図１】本発明による電力増幅器の実施の形態１の回路図である。
【図２】本発明による電力増幅器の実施の形態２の回路図である。
【図３】本発明による電力増幅器の実施の形態３の回路図である。
【図４】本発明による電力増幅器の実施の形態４の回路図である。
【図５】本発明による電力増幅器の実施の形態５の回路図である。
【図６】本発明による電力増幅器の実施の形態６の回路図である。
【図７】本発明による電力増幅器の実施の形態７の回路図である。
【図８】本発明による電力増幅器の実施の形態８の回路図である。
【図９】本発明による電力増幅器の実施の形態９の回路図である。
【図１０】ＦＥＴ ２１のゲート・ソース間電圧Ｖｇｓを変化させたときの、ドレイン・ソース間の抵抗Ｒｄｓを変化を示すグラフである。
【符号の説明】
１ ＦＥＴ
２ ドレイン電極
３ ゲート電極
４ ソース電極
５ 抵抗
６ 抵抗
７ スイッチ
【発明の属する技術分野】
本発明は電力増幅器に関しており、より詳細には、移動体通信に用いられるＧａＡｓＦＥＴを用いた電力増幅器に関している。
【０００２】
【従来の技術】
近年、移動体通信においては、単一の正電源だけで動作し、かつ小さい送信電力しか必要ではないときに、消費電流を減少させる制御が可能である電力増幅器が求められている。
【０００３】
以下電力増幅器の増幅素子としてＧａＡｓ系ＦＥＴを用いるとする。ドレイン電圧が一定の場合、ドレイン電流Ｉｄは、ゲート・ソース間電圧Ｖｇｓで決定される。そのため、ソース電圧Ｖｓが一定の場合にはゲート電圧Ｖｇの高低によりドレイン電流Ｉｄを調整することが可能である。しかしゲート電圧Ｖｇが正の場合、その範囲は０〜１．０Ｖ程度に限定される。これはＧａＡｓ系ＦＥＴがＭＥＳＦＥＴあるいはＪＦＥＴであるため、ゲート・ソース間電圧Ｖｇｓがこの範囲より大きい場合、ゲートから電流がＦＥＴに流れ込み、その結果、ＦＥＴが正常に増幅できなくなるためである。特に大信号を扱う電力増幅器においては、ゲートに加えられる直流電圧に交流電圧が重畳される。そのためこの範囲は、０Ｖ近傍のさらに狭い範囲になる。
【０００４】
一方、従来のＧａＡｓ系ＦＥＴを用いた電力増幅器において、ゲートに負の電源を用いる場合は、ゲート電圧を正電圧から負電圧にわたる広い範囲に設定することによってドレイン電流Ｉｄの調整を容易におこなうことができた。
【０００５】
【発明が解決しようとする課題】
しかし移動体通信用の携帯機器においては、単一の正電源による動作が強く望まれている。機器を単一の正電源で動作させる場合、ドレイン、ソースおよびゲートに与えることが可能な電位は、電源の正極の電位からグラウンド（接地ともよぶ）の電位までの範囲に限定される。したがって単一の正電源を用いて、従来の技術による消費電流の制御をしようとしても、電流の制御範囲が極めて小さくなる。本発明は、この課題を解決するためになされたものであり、その目的とするところは、ゲート電圧を変化させることなくドレイン電流Ｉｄの調整をおこなうことができる単一の正電源を用いた電力増幅器を提供することにある。
【０００６】
【課題を解決するための手段】
本発明による電力増幅器は、ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、該ドレインは、グラウンドに対して正のドレイン電位に設定され、該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、該制御回路は、並列に接続された抵抗器およびスイッチを有するものであり、そのことにより上記目的が達成される。
【０００８】
ある実施形態では、前記スイッチは、電界効果トランジスタを有し、該電界効果トランジスタの制御端子は、前記ドレイン電位および前記グラウンドの電位の間の範囲に設定される。
【０００９】
ある実施形態では、前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている。
【００１０】
また、本発明による電力増幅器は、ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、該ドレインは、グラウンドに対して正のドレイン電位に設定され、該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、該制御回路は、直列に接続された第１抵抗器およびスイッチと、該第１抵抗器および該スイッチに並列に接続された第２抵抗器とを有しており、そのことにより上記目的が達成される。
【００１１】
ある実施形態では、前記第１抵抗器および前記第２抵抗器の少なくとも１つが可変抵抗器である。
【００１２】
ある実施形態では、前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている。
【００１３】
また、本発明による電力増幅器は、ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、該ドレインは、グラウンドに対して正のドレイン電位に設定され、該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、該制御回路は、１つの極端子および複数の投端子を有するスイッチと、該複数の投端子と前記グラウンドとに接続された複数の抵抗器とを有しており、そのことにより上記目的が達成される。
【００１４】
ある実施形態では、前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている。
【００１５】
ある実施形態では、前記複数の抵抗器の少なくとも１つが可変抵抗器である。
【００１６】
【発明の実施の形態】
本発明が利用される移動体通信用の携帯機器（例えば携帯電話機）の電力増幅器においては、その送信電力が小さい場合に消費電流を減少させるような制御（これは「バックオフコントロール」または「パワーセーブコントロール」とよばれるもので、以下、「バックオフコントロール」の頭字語である「ＢＯＣ」と略記する）をおこなうことが望まれる。本発明によれば、電力増幅器において用いられるＦＥＴ（電界効果トランジスタ）を単一の正電源だけで動作させつつ、ＢＯＣをおこなうことができる。このような効果を達成するために本発明による電力増幅器のＦＥＴは、そのソースと、グラウンドとの間にグラウンドに対するソースの電位を変化させる制御回路が設けられている。
【００１７】
本明細書においては、「グラウンドに対する端子Ｔの電位」のことを簡単のために、「端子Ｔの電圧」などとよぶことにする。
【００１８】
本明細書において、スイッチの「極端子」とは、スイッチの状態にかかわらず、外部に接続される端子と接続されているノードをいい、ふつう「コモン端子」とよばれる端子である。具体的には、例えば図１の端子７Ｃが「極端子」である。いっぽうスイッチの「投端子」とは、スイッチの状態に依存して、外部との接続関係が変化するノードをいい、ふつう「ノーマリ・コネクト（略号：ＮＣ）端子」または「ノーマリ・オープン（略号：ＮＯ）」とよばれる端子である。具体的には、例えば図１の端子７ＮＣおよび７ＮＯが「極端子」である。ただし図１の場合、端子７ＮＣは、外部に接続されるための物理的な端子や接続点のかたちをとらなくてもよい。これに対して端子７ＮＯは、外部に（具体的にはソース電極４に）接続されるための物理的な端子や接続点のかたちをとらなければならない。
【００１９】
本発明による電力増幅器は、特に移動体通信に適したものであるが、その使用周波数、用途などはこれには限定されない。
【００２０】
（実施の形態１）
図１は、本発明による電力増幅器の実施の形態１の回路図である。
【００２１】
ＦＥＴ １は、好ましくはＧａＡｓ（ガリウム砒素）ＭＥＳ（ｍｅｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴであり、ソース接地型増幅器として用いられている。ＦＥＴ １のドレイン電極２は、電源の正極から直流電圧３．５Ｖを受け取る。ＦＥＴ １のゲート電極３は、抵抗５を介してグラウンドに接地されている。電源の負極は、グラウンドに接続されている。以下のすべての実施の形態においては、電源として単一の正電源が用いられる。
【００２２】
ドレイン電極２およびゲート電極３には、使用周波数である１．９ＧＨｚにおいて利得整合をおこなうために、それぞれ出力整合回路（図示せず）および入力整合回路（図示せず）が接続される。ＦＥＴ １、抵抗５、出力整合回路および入力整合回路は、ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）として一体形成され、樹脂パッケージに封止される。この樹脂パッケージは、プリント基板（図示せず）に半田実装される。パッケージ外部から入力される信号は、入力整合回路を介してゲート電極３に入力される。ドレイン電極２から出力される信号は、出力整合回路を介してパッケージ外部に出力される。ソース電極４は、パッケージリード（図示せず）に接続され、このパッケージリードはプリント基板に半田付けされている。
【００２３】
５．１Ωの抵抗値をもつ抵抗６は、ＭＭＩＣの樹脂パッケージの外付け部品のかたちでプリント基板上に設けられる。抵抗６の一端は接地され、他端はソース電極４と接続されるように、プリント基板のパターンに半田付けされる。この抵抗６と直流的に並列となるようスイッチ７がプリント基板上に半田付けされる。
【００２４】
スイッチ７は、エンハンス型ＳｉＭＯＳＦＥＴによって実現されることが好ましい。この場合、スイッチ７の端子７ＮＯおよび７ＣであるＳｉＭＯＳＦＥＴのドレイン電極およびソース電極の間の抵抗は、ＦＥＴのゲート電圧によって制御される。
【００２５】
スイッチ７のゲートに印加される電圧が０Ｖのとき、スイッチ７のドレイン電極およびソース電極の間の直流抵抗は、約２ｋΩ程度になる。つまりこの場合、スイッチ７は、オフである。逆にスイッチ７のゲートに印加される電圧が３．５Ｖのとき、スイッチ７のドレイン電極およびソース電極の間の直流抵抗は、約１Ω程度になる。つまりこの場合、スイッチ７は、オンである。以上のようにスイッチ７として機能するＦＥＴのドレイン・ソース間の抵抗は、そのゲートに、ＦＥＴ １のドレイン電極２に印加されるドレイン電圧からグラウンドの電圧までの範囲の電圧を加えることによって変化させることが可能である。
【００２６】
本実施の形態では、スイッチ７として機能するＦＥＴは、オンまたはオフのいずれかの状態で用いられるが、これには限られない。例えばスイッチ７として機能するＦＥＴをオンおよびオフの中間の状態で用いてもよい。この場合は、スイッチ７は、本来のスイッチよりはむしろ抵抗としてはたらく。つまり抵抗６に並列に接続された抵抗の値が変化することになる。スイッチ７をオンおよびオフの中間状態で用いてもよいことは以下の実施の形態においてもあてはまる。
【００２７】
上述の電力増幅器において、電流調整がおこなわれる過程を説明する。
【００２８】
ここでソース電極４と接地との間の抵抗値（以下、「ソース接地間抵抗」という）の差に注目されたい。本実施の形態においてゲート電極３に印加される電圧は０Ｖであり、ドレイン電極２に印加される電圧は３．５Ｖと一定であるため、ドレイン電流Ｉｄはソース電極４のグラウンドに対する電位（以下、「ソース電位」という）によって決定される。したがって、ソース接地間抵抗が大きいとき、ドレイン電流とソース接地間抵抗との積で決まるソース電位が大きくなり、その結果、ゲート・ソース間電圧Ｖｇｓが減少し、ドレイン電流Ｉｄが減少する。一方、ソース接地間抵抗が小さいとき、ドレイン電流とソース接地間抵抗との積で決まるソース電位が小さくなり、その結果、ゲート・ソース間電圧Ｖｇｓが増大し、ドレイン電流Ｉｄが増大する。具体的には、スイッチ７がオンの場合、ソース接地間抵抗が１Ω以下と小さくなりドレイン電流は約２００ｍＡと大きな値をとる。またスイッチ７がオフの場合、ソース接地間抵抗が５Ω程度と大きくなりドレイン電流は約１００ｍＡと小さな値をとる。
【００２９】
一般的に、ドレイン電流が大きい場合には、出力電力、利得が大きくなり、ドレイン電流が小さい場合には、出力電力、利得が小さくなる。その結果、本発明によれば、ＢＯＣ動作が達成される。本実施の形態ではドレイン電流が大きな値をとる場合、すなわちスイッチ７がオンの場合に出力電力、利得が高くなるように入力整合回路および出力整合回路が設計されているため、この効果がより一層強調される。
【００３０】
なお、本実施の形態ではスイッチ７をＳｉＭＯＳＦＥＴで構成したが、これには限られない。スイッチ７の両端の抵抗値を変化させることができるなら、例えばバイポーラトランジスタでもよい。この場合は、ベース電流を変化させることによって、コレクタ電極およびエミッタ電極間の抵抗値を変化させることになる。
【００３１】
また、本実施の形態では、ＦＥＴ １および抵抗５がＭＭＩＣ化され、抵抗６およびスイッチ７としては、ディスクリート部品が用いられるが、これには限られない。例えば、全ての構成要素がディスクリート部品で構成されていてもよく、逆に全てがＭＭＩＣ化されていてもよく、さらに構成要素がマルチチップモジュールとして実現されていてもよい。
【００３２】
（実施の形態２）
図２は、本発明による電力増幅器の実施の形態２の回路図である。実施の形態２は、図１に示す実施の形態１のスイッチ７と並列にバイパスコンデンサとして機能するコンデンサ８を挿入したこと以外は、実施の形態１と同様である。
【００３３】
使用周波数が高いとき、スイッチ７および抵抗６の実装位置により高周波でのソース接地間インピーダンスが変動し、所望の特性が得られない場合がある。また、高周波での利得出力電力がソース接地間インピーダンスにより大幅に減少してしまう場合がある。この場合、バイパスコンデンサ８を付加することによって、高周波でのソース接地間インピーダンスがバイパスコンデンサ８によりほぼゼロになるので、すなわちソース電極４が高周波的にグラウンドに接続されるので、実装が容易となり、利得および出力電力が改善される。
【００３４】
実施の形態２においては、実施の形態１で述べたＭＭＩＣの内部に５０ｐＦ程度のバイパスコンデンサ８を集積し、ＭＭＩＣ内で接地しているが、これには限られない。例えば、プリント基板上に単一または複数のバイパスコンデンサを実装しても同様な効果が得られる。
【００３５】
なお好ましくはコンデンサ８は、ソース電極４のすぐ近くに実装される。
【００３６】
（実施の形態３）
図３は、本発明による電力増幅器の実施の形態３の回路図である。実施の形態３は、図１に示す実施の形態１の抵抗６の代わりに可変抵抗９を用い、スイッチ７に直列に可変抵抗１０を挿入したこと以外は、実施の形態１と同様である。
【００３７】
ＦＥＴ １の閾値のばらつきやスイッチ７のオン抵抗のばらつきが大きい場合には、ドレイン電流とソース接地間抵抗との積にもばらつきが生じ、その結果、ＦＥＴ １のドレイン電流Ｉｄがばらつく。
【００３８】
実施の形態３によれば、スイッチ７がオンおよびオフの場合に、必要なドレイン電流Ｉｄの合わせ込みをおこなうことが可能である。ドレイン電流Ｉｄを調整するには、まずスイッチ７をオンにし、所望のドレイン電流Ｉｄ１が得られるように可変抵抗１０を調整する。次にスイッチ７をオフにし所望のドレイン電流Ｉｄ２が得られるように可変抵抗９を調整することによりばらつきを抑えることが可能となる。ここでＩｄ１＞Ｉｄ２なる関係が満たされる。
【００３９】
本実施の形態では、レーザトリミング抵抗によって可変抵抗９および１０の調整をおこなうが、これには限られない。例えば、半固定ボリュームや固定抵抗器を取り替えても同様の効果が得られる。
【００４０】
また可変抵抗９または可変抵抗１０のどちらか一方だけを調整することによってドレイン電流Ｉｄを調整してもよい。
【００４１】
（実施の形態４）
図４は、本発明による電力増幅器の実施の形態４の回路図である。実施の形態４は、図３に示す実施の形態３の直列に接続されたスイッチ７および可変抵抗１０と並列にバイパスコンデンサとして機能するコンデンサ８を挿入したこと以外は、実施の形態３と同様である。
【００４２】
この構成により、実施の形態２の効果および実施の形態３の効果を得ることができる。
【００４３】
（実施の形態５）
図５は、本発明による電力増幅器の実施の形態５の回路図である。
【００４４】
実施の形態１〜４においては、ドレイン電流Ｉｄ１およびＩｄ２（Ｉｄ１＞Ｉｄ２）の２値を設定した。これに対して実施の形態５においては、２値以上、特に３値以上のドレイン電流を設定することが可能である。
【００４５】
ドレイン電極２およびゲート電極３には、使用周波数である１．９ＧＨｚにおいて利得整合をおこなうために、それぞれ出力整合回路（図示せず）および入力整合回路（図示せず）が接続される。ＦＥＴ １、抵抗５、出力整合回路および入力整合回路は、実施の形態１と同様、ＭＭＩＣとして一体形成され、樹脂パッケージに封止される。この樹脂パッケージは、プリント基板（図示せず）に半田実装される。パッケージ外部から入力される信号は、入力整合回路を介してゲート電極３に入力される。ドレイン電極２から出力される信号は、出力整合回路を介してパッケージ外部に出力される。ソース電極４は、パッケージリード（図示せず）に接続され、このパッケージリードはプリント基板に半田付けされている。
【００４６】
プリント基板上には１極多投スイッチ１１が半田付けされ、１極多投スイッチ１１の極端子Ｐは、ソース電極４と接続されるように、プリント基板に半田付けされたパッケージリードに接続される。また１極多投スイッチスイッチ１１の投端子Ｔ１〜ＴＮ（Ｎは２以上の整数）は、抵抗群１２を構成する抵抗１２．１〜１２．Ｎをそれぞれ介して接地される。
【００４７】
実施の形態３ではＮ＝３である。１極多投スイッチ１１は、例えば、３個のＳｉＭＯＳＦＥＴのドレイン電極を共通に接続し、極端子Ｐとして用いる。また３個のＳｉＭＯＳＦＥＴのソース電極をそれぞれ投端子Ｔ１〜Ｔ３として用いる。３個のＳｉＭＯＳＦＥＴのそれぞれのゲート電極に３．５Ｖまたは０Ｖを与えることによって極端子Ｐと投端子Ｔ１〜Ｔ３との間の抵抗値を変化させることができる。
【００４８】
この構成をとれば、例えば以下の制御法１および２を利用することができる。
【００４９】
（制御法１）
ただ一つの「極端子および投端子の間」（以下、「極投間」という）を「オン」（抵抗値が実質的にゼロ）にし、他の極投間を全て「オフ」（抵抗値が実質的にに無限大）にする場合には、抵抗１２．１〜１２．Ｎを異なる抵抗値に設定することにより、最大Ｎ種類のドレイン電流が得られる。
【００５０】
（制御法２）
極と複数の投との間を同時にオンすることにより、最大２Ｎ種類のドレイン電流が得られる。
【００５１】
なお、制御法１および２のいずれも、抵抗１２．１〜１２．Ｎの内の一つの抵抗値が実質的にゼロであっても、つまりその投端子を直接に接地してもよい。また、制御法２では全ての抵抗１２．１〜１２．Ｎが同一の抵抗値をもつように設定することによって、最大Ｎ値のドレイン電流値を得るようにしてもよい。
【００５２】
さらに、実施の形態１と同様に、本実施の形態では１極多投スイッチ１１をＳｉＭＯＳＦＥＴで構成したが、これには限られない。１極多投スイッチ１１が他のタイプのスイッチ素子であってもよいことは、実施の形態１と同様である。
【００５３】
また、本実施の形態では、ＦＥＴ １および抵抗５がＭＭＩＣ化され、１極多投スイッチ１１および抵抗群１２としては、ディスクリート部品が用いられるが、これには限られない。例えば、全ての構成要素がディスクリート部品で構成されていてもよく、逆に全てがＭＭＩＣ化されていてもよく、さらに構成要素がマルチチップモジュールとして実現されていてもよい。
【００５４】
（実施の形態６）
図６は、本発明による電力増幅器の実施の形態６の回路図である。実施の形態６は、図５に示す実施の形態５の直列に接続された１極多投スイッチ１１および抵抗群１２と並列にバイパスコンデンサとして機能するコンデンサ８を挿入したこと以外は、実施の形態５と同様である。
【００５５】
この構成により、実施の形態２の効果および実施の形態５の効果を得ることができる。
【００５６】
（実施の形態７）
図７は、本発明による電力増幅器の実施の形態７の回路図である。実施の形態７は、図５に示す実施の形態５の抵抗群１２の代わりに可変抵抗群１３を用いること以外は、実施の形態５と同様である。
【００５７】
この構成により、実施の形態３で説明したのと同様の効果が得られる。すなわち、ＦＥＴ １の閾値のばらつきやスイッチ７のオン抵抗のばらつきによって生じるドレイン電流値のばらつきを抑える効果が生じ、また２値以上の設定も可能となる。
【００５８】
本実施の形態では、最も大きなドレイン電流が必要とされる可変抵抗すなわち最も小さな抵抗値が必要とされる可変抵抗から、最も小さなドレイン電流が必要とされる可変抵抗すなわち最も大きな抵抗値が必要とされる可変抵抗に、順次レーザによりトリミングをおこなった。これは、大きなソース接地間抵抗ほど負帰還がはたらく結果、ばらつきが自動的に抑圧されるためである。なお制御は、実施の形態５で説明した制御法１を用いた。
【００５９】
また、本実施の形態では可変抵抗群１３の全てを調整対象としたが、一つ以上を調整する形態であってもばらつき抑制の効果は得られる。
【００６０】
（実施の形態８）
図８は、本発明による電力増幅器の実施の形態８の回路図である。実施の形態８は、図７に示す実施の形態７の直列に接続された１極多投スイッチ１１および可変抵抗群１２と並列にバイパスコンデンサとして機能するコンデンサ８を挿入したこと以外は、実施の形態７と同様である。
【００６１】
この構成により、実施の形態２の効果および実施の形態７の効果を得ることができる。
【００６２】
（実施の形態９）
前述のすべての実施の形態において、ＦＥＴ １のソース電極４とグラウンドとの間に、ゲート電圧を変化させることによって、ドレイン・ソース間の抵抗値を変化させるトランジスタを設けてもよい。
【００６３】
図９は、本発明による電力増幅器の実施の形態９の回路図である。実施の形態９は、ＦＥＴ １のソース電極４とグラウンドとの間に接続されたＦＥＴ ２１を備えている。ＦＥＴ ２１は、そのゲート端子において、可変電圧発生器２２から出力される直流電圧を受け取る。可変電圧発生器２２は、ＦＥＴ １のドレインに印加される電圧以下、かつ０Ｖ以上の範囲の所望の電圧を発生する。ＦＥＴ ２１のドレイン・ソース間の抵抗値は、受け取られた直流電圧に応じて、変化する。図１０は、ＦＥＴ ２１のゲート・ソース間電圧Ｖｇｓを変化させたときの、ドレイン・ソース間の抵抗Ｒｄｓを変化を示すグラフである。実施の形態５のようなスイッチ１１および抵抗群１２を用いる代わりに、ＦＥＴ ２１および可変電圧発生器２２を用いても実施の形態５と同様の効果を得ることができる。可変電圧発生器２２は、例えば実施の形態５の抵抗１２．１〜１２．Ｎがもつ抵抗値に等しい抵抗Ｒｄｓが得られるような電圧をＦＥＴ ２１のゲート端子に供給する。
【００６４】
なお、実施の形態９を他の実施の形態、例えば実施の形態２と組み合わせることによって、他の実施の形態の効果を併せて得ることもできる。
【００６５】
実施の形態２、４、６および８において、コンデンサ８として、チップキャパシタを付加する場合、そのキャパシタンスは、約３０〜約１０００ｐＦであることが好ましい。またコンデンサ８として、ＭＭＩＣの中にキャパシタを集積して形成するときは、キャパシタンスは、約２０〜約５０ｐＦであることが好ましい。
【００６６】
上述の実施の形態は、例えばＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙ Ｐｈｏｎｅ Ｓｙｓｔｅｍ）に用いることができるが、これには限定されない。例えば出力電力が１ワットのクラスの北米ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ， ＩＳ−１３６／ＩＳ５４）に用いてもよい。ＴＤＭＡの場合、ＰＨＳに比較して電源電圧が高い分、ソースに接続された抵抗における電圧降下が大きくてもよい。すなわち、ソースに接続される抵抗が大きくてもよい。その結果、ソースに接続される抵抗として可変抵抗を用いる場合には、可変抵抗を製造するのが容易になる。
【００６７】
【発明の効果】
本発明によれば、ドレイン電極、ゲート電極、ソース電極、スイッチ切り替え端子に印加される電圧が負ではなく、ドレイン電極印加電圧以下接地電位すなわち０Ｖ以上となるため、負電源が不要となり、正電源のみで複数の消費電流設定がおこなえるＢＯＣ動作が可能な電力増幅器が実現でき、また、負電源発生装置が不要となるため通信機の小型化、低コスト化に貢献できる。
【図面の簡単な説明】
【図１】本発明による電力増幅器の実施の形態１の回路図である。
【図２】本発明による電力増幅器の実施の形態２の回路図である。
【図３】本発明による電力増幅器の実施の形態３の回路図である。
【図４】本発明による電力増幅器の実施の形態４の回路図である。
【図５】本発明による電力増幅器の実施の形態５の回路図である。
【図６】本発明による電力増幅器の実施の形態６の回路図である。
【図７】本発明による電力増幅器の実施の形態７の回路図である。
【図８】本発明による電力増幅器の実施の形態８の回路図である。
【図９】本発明による電力増幅器の実施の形態９の回路図である。
【図１０】ＦＥＴ ２１のゲート・ソース間電圧Ｖｇｓを変化させたときの、ドレイン・ソース間の抵抗Ｒｄｓを変化を示すグラフである。
【符号の説明】
１ ＦＥＴ
２ ドレイン電極
３ ゲート電極
４ ソース電極
５ 抵抗
６ 抵抗
７ スイッチ
Claims (9)
- ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、
該ドレインは、グラウンドに対して正のドレイン電位に設定され、
該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、
該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、
該制御回路は、並列に接続された抵抗器およびスイッチを有する、電力増幅器。 - 前記スイッチは、電界効果トランジスタを有し、該電界効果トランジスタの制御端子は、前記ドレイン電位および前記グラウンドの電位の間の範囲に設定される請求項１に記載の電力増幅器。
- 前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている請求項１に記載の電力増幅器。
- ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、
該ドレインは、グラウンドに対して正のドレイン電位に設定され、
該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、
該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、
該制御回路は、直列に接続された第１抵抗器およびスイッチと、該第１抵抗器および該スイッチに並列に接続された第２抵抗器とを有する、電力増幅器。 - 前記第１抵抗器および前記第２抵抗器の少なくとも１つが可変抵抗器である請求項４に記載の電力増幅器。
- 前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている請求項５に記載の電力増幅器。
- ドレイン、ソースおよびゲートを有する電界効果トランジスタを備えた電力増幅器であって、
該ドレインは、グラウンドに対して正のドレイン電位に設定され、
該ゲートは、該ドレイン電位および該グラウンドの電位の間の範囲に設定され、
該ソースと該グラウンドとの間には、該グラウンドに対する該ソースの電位を変化させる制御回路が接続されており、
該制御回路は、１つの極端子および複数の投端子を有するスイッチと、該複数の投端子と前記グラウンドとに接続された複数の抵抗器とを有する、電力増幅器。 - 前記ソースと前記グラウンドとの間に接続されたキャパシタをさらに備えている請求項７に記載の電力増幅器。
- 前記複数の抵抗器の少なくとも１つが可変抵抗器である請求項７または８に記載の電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07631897A JP3589437B2 (ja) | 1997-03-27 | 1997-03-27 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07631897A JP3589437B2 (ja) | 1997-03-27 | 1997-03-27 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10276047A JPH10276047A (ja) | 1998-10-13 |
| JP3589437B2 true JP3589437B2 (ja) | 2004-11-17 |
Family
ID=13602031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07631897A Expired - Fee Related JP3589437B2 (ja) | 1997-03-27 | 1997-03-27 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589437B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003079542A1 (ja) * | 2002-03-15 | 2005-07-21 | 三菱電機株式会社 | マイクロ波回路 |
| JP3907052B2 (ja) * | 2003-03-07 | 2007-04-18 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 通信端末装置及び増幅回路 |
-
1997
- 1997-03-27 JP JP07631897A patent/JP3589437B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10276047A (ja) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548248A (en) | RF amplifier circuit | |
| US7263337B2 (en) | Circuit for boosting DC voltage | |
| US6414553B1 (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
| US20070139120A1 (en) | RF amplifier with a bias boosting scheme | |
| JP2001102881A (ja) | 高周波電力増幅モジュールおよび無線通信装置 | |
| US6897732B2 (en) | Amplifier | |
| JP2000261265A (ja) | 帰還型可変利得増幅回路 | |
| US6556084B2 (en) | Linearized class C amplifier with dynamic biasing | |
| KR100830812B1 (ko) | 고주파 증폭기 회로 | |
| US4912430A (en) | Current source as a microwave biasing element | |
| JP3589437B2 (ja) | 電力増幅器 | |
| KR20010110743A (ko) | 전계 효과 트랜지스터용 바이어스 장치 | |
| CN110022136B (zh) | 滤波器网络 | |
| JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
| JP3770306B2 (ja) | ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器 | |
| US20020135432A1 (en) | Oscillator device and electronic apparatus using the same | |
| JPH0738404A (ja) | 出力切替増幅装置 | |
| US6529081B1 (en) | Method of operating a solid state power amplifying device | |
| WO2003050946A1 (en) | Rf amplifier with current mirror bias-boosting | |
| CN111917386B (zh) | 功率放大电路以及偏置控制电路 | |
| KR0161270B1 (ko) | 증폭기 장치 | |
| JP3864477B2 (ja) | 高周波回路 | |
| EP0434328A2 (en) | A microwave integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |