KR20010110743A - 전계 효과 트랜지스터용 바이어스 장치 - Google Patents

Abstract

전력 증폭기는 저 단일-단자 공급 전압 및, 고 필수 출력 전력을 갖는 애플리케이션용으로 제시된다. 증폭기는, 입력부(Pin)에 결합된 게이트 및, 임피던스 정합 단(60, 70)을 통해 출력부(pin)에 결합된 드레인을 갖는 FET(10)를 포함한다. 트랜지스터 게이트는 임피던스(30)에 의해 바이어스되며, 바이패스 콘덴서(80, 81)에 의해 분로되는 소스 바이어스 소자(90, 91)는 소스를 접지시킨다. 공통 소자(A)가 트랜지스터 소스와 임피던스 정합 단 사이에 제공되어, 소스 바이어스 소자를 경유하여 접지된다. 이러한 것은 바이패스 콘덴서로 알 수 있는 소스에서의 임피던스를 발생시키는 효과를 갖는다. 그러므로, 소스 바이패스 콘덴서 소자를 경유하는 피크 전류는 상당히 감소될 수 있는데, 구체적으로 말하면, 콘덴서가 더욱 처리하기 쉬운 크기로 될 수 있으며 칩상에서 구현될 수 있을 정도로 감소될 수 있다는 것이다.

Description

전계 효과 트랜지스터용 바이어스 장치{BIASING ARRANGEMENT FOR FIELD EFFECT TRANSISTORS}

공핍 방식 FET는 네거티브(negative) 임계값이나 핀치오프(pinch-off) 전압을 갖는다. 이러한 것은, 트랜지스터의 소스가 0V 이면, 게이트 전압은 0V 이하로 강하되어 트랜지스터가 턴오프(turn off)되어야 한다는 것을 의미한다. ac 전력 증폭기의 통상적인 회로 구성이 도 1에 도시된다. 이러한 장치에서, FET(100)는 게이트 단자 G에 의해 블로킹 콘덴서(blocking capacitor)(110)를 경유하여 입력부 및, 레지스터(120)를 경유하여 네거티브 공급 전압 Vneg 에 결합된다. FET 소스 단자 S는 계속하여 접지되며, 드레인 단자 D는 인덕터(RF 초크(choke))(130)를 통해 공급 전압 Vdd에 결합되며, 레지스터(140)와 그 뒤의 블로킹 콘덴서(150)를 통해 출력부에 결합된다. 이러한 장치에서 출력 전력은 FET(100)의 게이트 전압에 의해 제어된다. 게이트 G에서의 전압이 소스 S에서와 같을 때, 즉, 게이트가 접지될 때, FET는 "온(on)"된다. FET를 스위치 "오프(off)"하기 위하여, 게이트가 특정 양만큼 소스S 보다는 네거티브쪽으로 당겨져야 하며, 필요한 전압 차는 이용된 FET 형에 따라 달라진다. 네거티브 전압 공급이 불가능하다면, 증폭기는 포지티브(positive) 공급 전압 Vdd를 턴오프 하는 것에 의해서만 턴오프될 수 있다. 실제로, 이러한 것은 종종 p-채널 MOSFET로된 스위치를 이용함으로서 달성된다.

네거티브 공급 전압을 이용하지 않고 FET를 바이어스 하는 다른 방법은 소스 전압을 발생시키는 것이다. 이러한 장치가 도 2에 도시된다. 이런 회로에서, FET(100)의 게이트 단자 G는 레지스터 R2(120)를 경유하여 접지되며, 소스 단자도 레지스터 R1(160)를 경유하여 접지된다. 바이패스 콘덴서(bypass capacitor)(170)는 소스 레지스터 R1(160)을 분로(shunt)시킨다. 레지스터 R1(160)은, FET가 바람직한 저 게이트 전압에서 턴오프될 수 있도록 적절하게 선택된다.

이러한 장치에서, 고 출력 전력이 필요하지만 상대적으로 낮은 공급 전압 Vdd가 이용 가능할 때 문제가 발생한다. 이러한 것은, 예를 들어, GSM 이동 전화에서 발생한다. GSM에서, 이동 전화내의 전력 증폭기는 통상적으로 3V의 공급 전압을 갖지만, 약 3W 출력 전력을 제공할 것이 요구된다. 따라서, 다음 단(stage)에서 알 수 있는 바와 같이 FET(100)의 출력 임피던스는 몇 옴(ohm)정도로 상당히 낮다. 이러한 이유로, 임피던스 정합 단(matching stage)이 제공되며, 이는 도 2에서 제 1 단자는 FET 드레인 D에 접속되며 제 2 단자는 출력 블로킹 콘덴서(150)에 접속되는 인덕터(180) 및, 인덕터의 제 2 단자는 접지시키는 콘덴서(190)를 포함한다. 그러나, 저 공급 전압과 고 필수 출력 전력이 트랜지스터에서 고 전류를 발생시킨다는 것이 더욱 문제이다. 예를 들어, GSM에서 3A의 피크 전류가 일반적이다. 이러한 전류를 강하하는데 효과적인 바이패스 콘덴서(170)를 위하여, 피크 전류가 상당히 커야한다. 예를 들어, 트랜지스터에서 3A의 피크 전류를 이용하면, 약 15nF의 커패시턴스가 요구된다. 이러한 콘덴서는 칩 상에서 용이하게 구현될 수 없다. 무선 주파수(RF), 구체적으로 마이크로파 애플리케이션에서, 콘덴서(170)는 레지스터(160)의 값과 무관하게 항상 커야 한다는 것을 알 수 있다. 이러한 주파수에서, 레지스터(160)는 유효 연속 인덕턴스를 갖는다. 그러므로, 저항이 수분의 1 옴으로 설정된다하여도, 바이패스 콘덴서는 칩 상에서 구현하기 위해서는 상당히 커야 한다.

그러므로, 본 발명의 목적은 종래 기술의 구성과 관련된 문제점을 극복하는 증폭기 장치를 제공하는 것이다.

본 발명의 다른 주요 목적은, 낮은, 단일-단자 전원으로 이용하기에 적합하며, RF 애플리케이션에 적합한 증폭기 장치를 제공하는 것이다.

본 발명은 공핍 방식 전계 효과 트랜지스터(FET)를 바이어스(bias)하는 장치에 관한 것이다. 본 발명은 특히 낮은 단일-단자(single-ended) 공급 전압으로 높은 전력을 얻는 것에 이용되는 무선 주파수 전력 증폭기에 관한 것이다.

본 발명의 다른 목적 및, 이점은, 첨부된 도면을 참조로 예로서 제시된 이하의 실시예에서 명백하게 알 수 있다.

도 1은, 포지티브 및, 네거티브 공급 전압으로 FET 전력 증폭기 회로를 바이어스하는 통상적인 장치를 도시한다.

도 2는 소스 레지스터를 이용하여 바이어스된 FET와 관련하여 단일 단자 전원을 갖는 RF FET 전력 증폭기의 회로 장치를 도시한다.

도 3은 본 발명에 따른 RF FET 전력 증폭기 회로에 대한 바이어스 장치를 도시한다.

도 4는 전력 증폭기를 조정하는 수단으로서 역활하는 본 발명에 따른 바이어스 장치의 다른 실시예를 도시한다.

도 5는 변압기를 포함하는 본 발명에 따른 바이어스 장치의 대안 실시예를 도시한다.

본 발명에 따르면, 전술된 목적은 게이트 단자에 결합된 입력부 및, 드레인 단자와 접지 사이에 접속된 임피던스 정합 단을 통해 드레인 단자에 결합된 출력부를 갖는 FET를 포함하는 전력 증폭기에서 달성된다. 바이패스 콘덴서에 의해 분로된 소스 바이어스 소자는 소스 단자를 접지시킨다. 본 발명에 따르면, 트랜지스터 소스와 임피던스 정합 단 사이에 공통 단자가 제공되며, 이러한 공통 단자는 소스 바이어스 소자를 통해 접지된다.

임피던스 정합 구성 요소와 트랜지스터 소스 사이에 공통 단자를 제공함으로서, 소스 단자에서의 임피던스는 임피던스 정합 구성 요소에 의해 효과적으로 한정된다. 그러므로, 소스 바이패스 콘덴서 소자를 경유하는 피크 전류는 상당히 감소될 수 있는데, 구체적으로 콘덴서가 더욱 처리하기 쉬운 크기로 되며 칩 상에서 구현될 정도로 상당히 감소될 수 있다.

소스 바이어스 소자는 레지스터일 수 있으며, 트랜지스터의 게이트-소스 전압을 변경하도록 선택될 수 있어 트랜지스터가 턴오프될 수 있다.

본 발명의 다른 실시예에서, 소스 바이어스 소자는 전압 제어 레지스터로서 동작하는 제 2 전계 효과 트랜지스터, 바람직하게 MOSFET이다. 전력 증폭기를 바이어스하는 것 외에, 제 2 FET는 전력 증폭기를 조정하는데에도 이용될 수 있다. 구체적으로 말하면, 전력 증폭기를 통과하는 전류는 제 2 FET의 게이트 전압을 변화시킴으로서 제어될 수 있다.

양호한 장치에서, 제 2 FET는 적어도 증폭기의 저 출력 전력을 위한 dc-dc 변환기로서 사용되며, 여기에서 제 2 FET는 스위치 되며, 제 2 FET의 전압은 필터링된다. 이러한 방식으로, 장치의 효율은 상당히 강화된다. 이러한 해결 방안은 단일 제 2 FET가 고 출력 전력에서 전압 제어 레지스터로서, 저 출력 전력에서는 스위치로서 이용될 때 비용이 절약된다.

본 발명에 따르면, 증폭기 장치는 바람직하게 이동 전화를 위한 하나 이상의 전력 증폭기 단으로서 포함된다.

또한, 본 발명은, 전술된 바와 같이, 전력 증폭기를 포함하는 이동 전화에 관한 것이다.

도 1 및, 도 2의 회로는 도입부에서 이미 기술되었으므로, 이런 장치의 상세한 설명은 여기에서 고려해 넣을 필요가 없다.

도 3은 전력 증폭기의 회로 구성을 도시한다. 이 실시예에서, 구체적으로 말하면 전력 증폭기는 GSM 이동 전화에서 이용하기 위한 것이다. 이런 이동 전화에서, 약 3V의 단일-단자 공급 전압(Vdd)이 회로에 전력을 공급하는데 이용된다. 전력 증폭기 회로는 게이트 G, 소스 S 및, 드레인 D 단자를 갖는 공핍 방식 전계 효과 트랜지스터(FET)(10)를 포함한다. 전형적인 애플리케이션에서, FET(10)는 GaAs MESFET이며, 이는 높은 차단 주파수로 인해 GSM에서 이용되는 약 900MHz의 높은 신호 주파수에 특히 적합하다. 그러나, 회로 장치는 다른 공핍 방식 FET에 대해서 동일한 효과를 미칠 수 있다는 것을 알 수 있다. 게이트 단자는 블로킹 콘덴서(20)를 경유하여 전력 증폭기의 입력부 Pin 에 접속된다. 도시된 예에서 하나 이상의 단이 전력 증폭기 전에 있다고 가정한다. 또한, 게이트는 게이트 단자와 접지 사이에 접속된 레지스터(30)로 바이어스 된다. 드레인 단자는 인덕터(RF 초크)(40)를 경유하여 포지티브 전압 공급부 Vdd에 접속된다. 또한, 드레인 단자는 블로킹 콘덴서(50) 및 그 뒤의 인덕터(60)를 경유하여 출력 단자 Pout에 접속된다. 인덕터(60)는 임피던스 정합 단의 일부를 형성하며, 다른 일부는 한 끝단에서는 인덕터(60)와 블로킹 콘덴서(50) 사이에 접속되며 다른 끝단에서는 공통 단자 A에 접속되는 콘덴서(70)에 의해 형성된다. FET 소스도 상기 공통 단자 A에 접속된다. 공통 단자 A에서 부터 2개의 경로가 제공되어 접지된다. 기본적으로, 이러한 것은 고주파 구성 요소를 위한 2개의 콘덴서(80 및 81)에 의해 제공된 ac 경로 및, 레지스터(90)에 의해 제공된 dc 경로이다.

도 2를 참조로 도입부에 기술된 바와 같이, 임피던스 정합 단은 상당히 낮은 FET(10)의 임피던스를 후속되는 단에 결부시킬 필요가 있다. 출력부 Pout에서 봤을 때, 50ohm 전송 라인을 시뮬레이트(simulate)하려는 것이다. FET(10)의 저 출력 임피던스는 저 공급 전압 Vdd 및, 고 출력 전력 필요 조건으로 부터 발생한 결과이다. FET의 출력 임피던스는 몇 옴정도 이다. 트랜지스터(10) 소스와 정합 구성 요소(60, 70)를 사이에 공통 단자 A를 제공함으로서, 콘덴서(80 및 81)에서 볼 때 소스 단자의 임피던스는, 도 2에 도시된 바와 같이 정합 구성 요소가 접지될 때 보다 훨씬 크다. 도 2의 장치가 GSM 이동 전화의 전력 증폭기용으로 이용된다면, 소스 단자에서의 임피던스는 1 ohm 보다 훨씬 작다. 반대로, 도 3의 장치에서, 바이패스 콘덴서(80)에서 볼 때 소스에서의 임피던스는 정합 구성 요소에 의해 결정된다. 다시 말해서, 콘덴서(80)는 50 ohm 전송 라인이라고 볼 수 있다. 사실상, FET(10) 증폭기 및 정합 구성 요소(60, 70)에 대해서 공통 단자 A를 제공하면 바이어스 레지스터(90)를 고 임피던스 부분의 오른쪽으로 시프트한다. 이러한 것은 점선 Z로 도시되며, 이는 회로의 고 임피던스와 저 임피던스 영역 사이의 인터페이스를 표시한다. 또한, 콘덴서(81)는 고 임피던스 인터페이스의 영향이 미치지 않는 곳에 위치한다. FET(10) 소스에서 출력 임피던스의 효과적인 증가 결과로 인해, 콘덴서(80 및 81)에 의해 이송된 피크 전류는 도 2에 도시된 회로에서 보다 더욱 처리하기 쉽다. 그러므로, 콘덴서는, 구체적으로 말해서, 칩상에서 구현되는 크기보다 훨씬 작아질 수 있다.

GSM 애플리케이션에서, 구성 요소의 통상적인 값은 다음과 같다. 정합 구성 요소(60, 70)에 대해서 12pF의 커패시턴스 및 2nH의 인덕턴스, 잔여 콘덴서, 즉, 입/출력 블로킹 콘덴서(20, 50) 및 2개의 바이패스 콘덴서(80, 81)에 대해서는 30 pF이다.

제 2 바이패스 콘덴서(81)는 트랜지스터(10)의 물리적 크기가 제 2 접속부를 바람직하게 접지시키는 고주파 애플리케이션에서 예방 조치 수단으로서 제공된다는것에 주목할 수 있다. 그러나, 바이패스 기능은 단일 콘덴서에 의해서 적절하게 수행될 수 있다는 것을 알 수 있다.

도 3의 장치에서, FET 전력 증폭기(10)의 게이트-소스 전압은 소스 바이어스 레지스터(90)의 저항을 변화시킴으로서 변화될 수 있다. 대안적으로, 레지스터는 소스 단자와 동일한 포텐셜로 게이트 바이어스 레지스터(30)를 놓음으로서 MESFET(10)의 드레인-소스 전압을 변화시키는데 이용될 수 있다. 이러한 장치는, 예를 들어 위상이 일정하게 유지되어야 한다면 중요할 수 있다.

본 발명의 대안 실시예가 도 4에 도시된다. 이러한 회로는 도 3의 회로와 상당히 유사하므로, 같은 참조 번호는 같은 부품을 나타내는데 이용된다. 상기 회로간의 유일한 차이점은 도 4의 회로에서 소스 dc 바이어스 레지스터 대신 n-채널 MOSFET(91)로 대체된다는 것이다. 이러한 트랜지스터(91)는 출력 특성의 리니어(linear) 영역에서 동작하는데, 그러므로 공통 단자 A 및, 게이트 전압 Vapc에 의해 제어되는 접지 사이의 저항을 갖는 전압 제어 레지스터로서 역활한다. MOSFET(91)의 게이트 전압 Vapc를 변화시키면 전력 증폭기를 경유하는 전류가 변한다.

이런 구성에서, MOSFET(91)는 전력 증폭기를 바이어스시키는데 이용될 뿐만 아니라, 전력 증폭기를 조정하는데도 이용될 필요가 있다. 그러므로, 출력 전력 Pout은, FET(10)의 게이트 전압을 변경하는것 보다는 MOSFET(91)의 게이트 전압 Vapc를 제어함으로서 제어된다. 이러한 장치는 저 출력 전력에서는 유지되지 못하는 드레인-소스 전압을 발생시키며, 이러한 것은 일정한 로드(load)를 갖는 애플리케이션을 제한하는 것은 아니며, 여기에서 게이트 제어 조정에서 획득된 여분의 전압은 필요하지 않다.

그러나, 이러한 드레인-소스 전압의 손실은 MOSFET(91)를 스위치하며 그것의 전압을 필터링함으로서 회피될 할 수 있다. 특히, 비용이 효과적인 해결 방안은 MOSFET(91)를 고 출력 전력에서는 전압 제어 레지스터로서 저 출력 전력에서는 스위치로서 이용하는 것이다. 또한, 본 기술 분야의 숙련자는 MOSFET(91) 대신 다른 형태의 dc-dc 변환기가 이용될 수 있다는 것을 알 수 있다.

도 5는 도 3에 도시된 장치의 다른 실시예를 도시한다. 이런 회로에서 다시 동일한 부품은 동일한 참조 번호로 표시된다. 이러한 회로는, 임피던스 정합 단이 변압기(61)로 구성된다는 점에서 도 3의 회로와 구별된다. 구체적으로 말하면, 변압기(61)는 2개의 코일을 포함한다. 제 1 코일은 dc 블로킹 콘덴서(62)를 경유하여 FET(10)의 드레인 단자 및, 공통 단자 A에 접속된다. 제 2 코일은 출력 블로킹 콘덴서(50)와 공통 단자 A 사이에 접속된다. 변압기의 임피던스 정합 특성은 본 기술 분야에 잘 공지되어 있으므로, 여기에서 더이상 설명되지 않는다. 도 5에 주어진 구성에서 공통 단자 A에서의 콘덴서(80)나 FET(10)의 소스로 알 수 있는 임피던스는 변압기(61)에 의해 한정된다고 말하는 것만으로 충분하다. 도 3 및 도 4의 장치에서 처럼, GSM 애플리케이션의 임피던스는 바람직하게 50 ohms 정도이다.

명백히, 도 5의 바이어스 레지스터(90)는 FET 스위치, 바람직하게 n-채널 MOSFET(91)로 대체될 수 있어, 도 4에 도시된 바와 같이 아날로그 회로를 발생시킨다.

본 기술 분야의 숙련자는, 도 3 내지 도 5에 도시된 증폭기 회로는 원래 사용하되던대로 사용될 수 있거나, 또는 대안적으로, 예컨대 이동 전화용 멀티-단 전력 증폭기에서의 단일 단으로서 포함되어 이용될 수 있다는 것을 알 수 있다.

Claims (12)

1. 게이트, 소스 및, 드레인 단자를 갖는 전계 효과 트랜지스터(10), 상기 게이트 단자에 결합된 입력부(Pin) 및, 상기 드레인 단자와 접지 사이에 접속된 임피던스 정합 단(60, 70)을 통해 상기 드레인 단자에 결합된 출력부(Pout)를 포함하는 증폭기에 있어서,

   상기 소스 단자를 접지시키는 소스 바이어스 수단(90, 91) 및, 상기 소스 단자와 상기 임피던스 정합 단(60, 70) 사이에 제공된 공통 단자(A)를 포함하는데, 상기 공통 단자는 상기 소스 바이어스 수단(90, 91)을 경유하여 접지되는 것을 특징으로 하는 증폭기.
2. 제 1 항에 있어서,

   상기 소스 바이어스 수단은 바이패스 커패시턴스(80, 81)에 의해 분로되는 것을 특징으로 하는 증폭기.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 임피던스 정합 단은 상기 드레인 단자와 상기 출력부(pout) 사이에 결합된 인덕턴스(60) 및, 상기 출력부와 상기 공통 단자(A) 사이에 결합된 제 2 커패시턴스(70)를 포함하는 것을 특징으로 하는 증폭기.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 임피던스 정합 단은, 상기 드레인 단자와 상기 공통 단자(A) 사이에 결합된 제 1 코일 및, 상기 출력부(Pout)와 상기 공통 단자(A) 사이에 결합된 제 2 코일을 갖는 변압기(61)를 포함하는 것을 특징으로 하는 증폭기.
5. 전술된 항 중 어느 한 항에 있어서,

   상기 게이트 바이어스 수단은 레지스턴스(30)를 포함하는 것을 특징으로 하는 증폭기.
6. 전술된 항 중 어느 한 항에 있어서,

   상기 소스 바이어스 수단은 레지스턴스(90)를 포함하는 것을 특징으로 하는 증폭기.
7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 소스 바이어스 수단은 dc-dc 변환기인 것을 특징으로 하는 증폭기.
8. 제 1 항 내지 제 5 항 및, 제 7 항에 있어서,

   상기 소스 바이어스 수단은 제 2 전계 효과 트랜지스터(91)를 포함하는 것을 특징으로 하는 증폭기.
9. 제 8 항에 있어서,

   상기 제 2 전계 효과 트랜지스터(91)는 적어도 저 증폭기 출력 전력에 대해서 스위치되는 것을 특징으로 하는 증폭기.
10. 제 8 항 또는 제 9 항에 있어서,

    상기 제 2 전계 효과 트랜지스터는 MOSFET인 것을 특징으로 하는 증폭기.
11. 이동 전화용 전력 증폭기에 있어서,

    전술된 항 중 어느 한 항에서 청구된 바와 같은 하나 이상의 증폭기 단을 포함하는 것을 특징으로 하는 이동 전화용 전력 증폭기.
12. 이동 전화에 있어서,

    제 1 항 내지 제 10 항 중 어느 한 항에서 청구된 바와 같은 전력 증폭기를 포함하는 것을 특징으로 하는 이동 전화.