JP2004515937A - カスコード・ブートストラップ・アナログ電力増幅回路 - Google Patents
カスコード・ブートストラップ・アナログ電力増幅回路 Download PDFInfo
- Publication number
- JP2004515937A JP2004515937A JP2002531596A JP2002531596A JP2004515937A JP 2004515937 A JP2004515937 A JP 2004515937A JP 2002531596 A JP2002531596 A JP 2002531596A JP 2002531596 A JP2002531596 A JP 2002531596A JP 2004515937 A JP2004515937 A JP 2004515937A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- amplifier circuit
- power amplifier
- analog power
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 239000010754 BS 2869 Class F Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
Abstract
カスコード・ブートストラップ・アナログ電力増幅回路(1)が、直流電圧端子(14)と共通端子(gnd)間に直列接続された第1MOSFET(10)および第2MOSFET(12)を含む。第1MOSFET(10)のゲート電極にrf入力信号端子(18)が接続され、第2MOSFET(12)のゲート電極に直流制御電圧端子(26)が接続され、第2MOSFET(12)のドレイン電極とゲート電極間に、ダイオード接続MOSFETのような一方向導電性素子(32)が接続されている。増幅回路(1)の出力は、第2MOSFET(12)のドレイン電極から取り出される。この回路形態により第1および第2MOSFETがより大きい出力電圧揺動に耐えることができ、これによってより高い供給電圧の使用を許容し、結果として所与の負荷値に対してより大きな最大出力電力容量となる。
Description
【0001】
本発明はトランジスタ増幅回路の分野に関し、より詳しくは高周波増幅に使用するのに適した電力増幅回路に関する。
【0002】
高周波増幅器に使用されるアナログ電力増幅回路(クラスEまたはスイッチング回路と区別して)は、一般的にクラスA、AB、B、CまたはFで作動され、その能動要素は選択された導電位相にわたってアナログ増幅器として作動する。この種の電力増幅器は、無線通信機器に使用されるとともに、GaAsMESFETと深いサブミクロンCMOS技術の両者において設計されている。
【0003】
この種の電力増幅器において、出力トランジスタのドレインでの信号揺動は一般的に電力供給電圧の3倍程度である。これがMOSトランジスタ中のゲート・ドレイン間破壊を回避できる最高供給電圧を制限している。したがって、例えば0.25ミクロンCMOSプロセスにおいて、公称供給電圧は2.5ボルトである。しかし、2.5ボルトのクラスB増幅器は、ゲート破壊電圧が6ボルトであるので、このプロセスでは設計することができない。一つのトランジスタが共通ソース形態にあり、かつ、他のトランジスタが共通ゲート形態にある従来のカスコード構造の増幅器においては、共通ゲート・トランジスタは一定直流ゲート電圧を有し、またゲートは基本的に動作周波数でアースされており、破壊の問題は低減されているが、なくなったわけではない。
【0004】
直列接続トランジスタおよびブートストラッピング技術を使用して回路性能を改善するための種々の先行技術が存在する。例えば、米国特許第3268827号、同第4100438号、同第4284905号、および同第4317055号の各明細書に開示されている。しかし、これらの文献はカスコード・アナログ電力増幅回路において利用可能な電力供給電圧をいかにして最大にするかという問題には向けられていない。したがって、電力出力が要素の破壊電圧制限のために公称供給電圧よりも低い出力段で動作することによって制限されないカスコード・アナログ電力増幅回路が所望されている。
【0005】
したがって、本発明の目的は、使用可能な電力供給電圧が最大化され、これによって電力出力が要素の破壊特性によって課された電圧制限で制限されないカスコード・アナログ電力増幅回路を提供することである。
【0006】
本発明によれば、この目的は、直流電圧端子と共通端子との間に直列に接続された第1MOSFETおよび第2MOSFETを備え、第1MOSFETのゲート電極にrf入力信号端子が接続され、第2MOSFETのゲート電極に直流制御電圧端子が接続され、第2MOSFETのドレイン電極とゲート電極間に一方向導電性素子が接続され、ドレイン電極から増幅回路出力端子が取り出される、カスコード・ブートストラップ形態の新規なアナログ電力増幅回路によって達成される。ブートストラップ効果を提供するために、第2MOSFETのドレイン電極とゲート電極間に一方向導電性要素が接続され、増幅回路出力端子は第2MOSFETのドレイン電極から取り出される。
【0007】
本発明の好ましい実施形態においては、直流制御電圧源端子は抵抗器を介して第2MOSFETのゲート電極に接続され、rf入力信号端子はコンデンサを介して第1MOSFETのゲート電極に接続される。
【0008】
本発明のさらに好ましい実施形態においては、一方向導電性要素はブートストラップ効果を実行するダイオード接続MOSFETである。
【0009】
本発明のさらなる好ましい実施形態においては、一方向導電性要素に抵抗器が直列に接続される。
【0010】
本発明によるカスコード・ブートストラップ・アナログ電力増幅回路は、従来技術のアナログ電力増幅器に対して顕著な改善を提供し、その利用可能な電力供給電圧が実質上増大した電力出力を達成するように最大化される。
【0011】
本発明のこれらのおよび他の観点は、以後に説明する実施形態を参照して明らかとなるであろうし、また解明されるであろう。
【0012】
本発明は次の説明を参照して、添付図面を参照することによって、より完全に理解できるであろう。本発明によるカスコード・ブートストラップ・アナログ電力増幅回路の接続図が単一の図に示されている。
【0013】
従来のアナログ・カスコード増幅器では、上部トランジスタ(図のトランジスタ12に相当)は共通ゲートモードで動作し、他方、下部トランジスタ(図のトランジスタ10に相当)は共通ソースモードで動作する。上部トランジスタを共通ゲートモードで動作させるために、そのゲートは一般に、コンデンサおよびインダクタからなる同調回路を介してアースに接続される。なお、インダクタは一般にボンドワイヤインダクタンスから形成される。この種の直列LC共振器は一般に本質的に狭帯域であるため、インダクタとコンデンサの対をいくつか用いなければならず、そのためいくつかのボンドパッドと大きなチップ領域を必要とすることになる。このようにして、上部トランジスタのゲートは実質的にrfアースにあり、その電圧はほぼ変化しないので、所望の共通ゲート動作モードを達成することができる。しかしながら、カスコード増幅器がこのようにして動作するとき、その段は、素子破壊を防止するために定格電源電圧より低い電圧で動作させなければならず、それは電力出力を制限する。
【0014】
本発明は、そのような欠点を、上部トランジスタのゲートにおけるrfアースを行う一般的なアプローチは、小信号動作には要望されるが、電力増幅器のような大信号用途には要望されないという認識によって克服するものである。rf揺動を伴う上部ゲートの電圧を、以下に述べるようにして許容することによって、大出力電力および大電力効率を得ることができる。
【0015】
本発明によるカスコード・ブーストラップ・アナログ電力増幅回路1の概略構成を図に示す。この増幅回路は適当なバイアス状態を提供することによってクラスA、AB、B、CまたはFで動作することができる。この増幅回路は、第2MOSFET12の主電流パスと直列接続された主電流パスを有する第1MOSFET10を含み、この直列接続対が直流電圧端子14と共通端子(アース)間に、端子14側に接続されたインダクタ16を介して接続されている。
【0016】
MOSFET10のゲート電極に結合コンデンサ20を介してrf入力信号端子18が接続され、またMOSFET10のゲートにバイアス電圧源24に接続された抵抗器22を介して直流バイアス電圧が供給される。
【0017】
MOSFET12のゲートは抵抗器28を介して直流制御電圧端子26に接続されている。またMOSFET12のゲートはコンデンサ30を介して接地(アース)されている。コンデンサ30は動作周波数における有限インピーダンスを提供する。付加的に、MOSFET12のゲートとドレインが一方向導電性要素、ここではダイオード接続MOSFET32を介して接続されており、このダイオード接続MOSFET32はドレイン電圧がゲート電圧よりも高くなったときに導通する。このダイオード接続MOSFET32は、次に説明する方法でブートストラッピング作用を提供する。ダイオード接続MOSFET32は別の形態としてpnダイオードとすることもできる。
【0018】
MOSFET12のドレインから取り出されるこの増幅回路の能動部分の出力端子は、抵抗器34によってシンボル的に示された負荷に、整合回路36を介して接続されている。
【0019】
上述したように、従来のカスコード増幅器の一般的な動作は、ゲート・ドレイン間破壊を回避するのに使用することができる最大供給電圧に唯一の制限を課し、したがって、最大利用可能電力を実質的に低下させることになる。
【0020】
出力電力の実質的なさらなる改善が、図に示したカスコード・ブートストラップ・アナログ電力増幅回路を使用することによって達成することができる。この改善は、ここではダイオード接続MOSFET32である一方向導電性要素を、MOSFET12のドレイン電極とゲート電極間に接続することによって得られる。これは所望のブートストラップ効果を簡単かつ効果的に達成するためである。MOSFET10のゲートにおける信号がハイ(高値)であるとき、トランジスタ10と12の電流が増大し、またトランジスタ12のドレインの電圧がロウ(低値)になる。したがって、ダイオード接続MOSFET32は非導電性となり、また回路動作においては機能しなくなる。MOSFET10のゲートにおける信号がロウになると、MOSFET10の電流が減少し、またMOSFET12のドレインにおける電圧が増大し始める。一度この電圧が、MOSFET12のゲートに印加される直流電圧にダイード接続MOSFET32の閾値電圧を加えた値を超えると、ダイオード接続MOSFET32が導電性を示し始め、またMOSFET12のゲートにおける電圧が増大し、これに続いてドレインの電圧が増大する。ダイオード接続MOSFET32の結合構造だけでなく、要素28と30の値を適切に選択することにより、MOSFET12のドレイン・ゲート間電圧を適切に制御することができる。MOSFET12のゲートにおける電圧がそのソース電圧を制御し、MOSFET12のソースがMOSFET10のドレインに接続されているので、MOSFET10のゲート・ドレイン電圧も制御することができる。
【0021】
MOSFET10のドレイン・ゲート間電圧を超えるさらなる制御過程がダイオード接続MOSFET32に直列の抵抗器38を提供することによって得られる。この抵抗器38はMOSFET32が導通したとき電圧降下を生じ、MOSFET32および抵抗器38の直列回路を介して流れる電流を制限し、かつ、MOSFET10が導通し始める時点をシフトさせる。なお、抵抗器38の抵抗値を選択することによってコンデンサ30の充電速度を制御することができる。このようにして、MOSFET12のゲート電圧の上昇における遅れを最適化することによって付加的な設計の柔軟性を提供することができ、また最適化されるべきMOSFET10および12間の電圧配分を適正化することができる。
【0022】
MOSFET10および12がほぼ同じ最大ドレイン・ゲート間電圧を受けたときに、適切な破壊能力が得られることが分かった。これがいずれのトランジスタの破壊なしに所与のトランジスタ設計のための最大可能供給電圧の使用を許容する。上述したように、要素28、30、32および38のパラメータを適切に選択して、この条件を達成することにより、本発明の回路は従来の回路の供給電圧よりも高い電圧で作動することができ、したがって、所与の負荷値に対して出力電力を大幅に増大させることができる。
【0023】
このようにして、本発明は利用可能供給電圧を最大にすることができるカスコード・ブートストラップ・アナログ電力増幅回路を提供し、これによって電力出力が、要素の破壊を回避するために、公称供給電圧よりも低い電圧で出力ステージを動作させる必要性によって制限されることがなくなる。付加的に、本発明によって達成される改善は、簡単かつ経済的な回路形態で実施することができる。
【0024】
本発明は特にその好ましい実施形態を参照し説明したが、当業者にとってはその形態および詳細において種々の変形が本発明の精神または範囲から逸脱することなく変形可能であることが理解されよう。したがって、例えば本発明は、CMOS技術だけでなく、GaAsMESFETまたはGaAsPHEMT技術にも適用することができる。付加的に、異なるタイプのトランジスタまたは他の要素も使用でき、また回路形態の別の例も特定する設計条件に適するように構成することができる。
【図面の簡単な説明】
【図1】
本発明によるカスコード・ブートストラップ・アナログ電力増幅回路を示す接続図である。
本発明はトランジスタ増幅回路の分野に関し、より詳しくは高周波増幅に使用するのに適した電力増幅回路に関する。
【0002】
高周波増幅器に使用されるアナログ電力増幅回路(クラスEまたはスイッチング回路と区別して)は、一般的にクラスA、AB、B、CまたはFで作動され、その能動要素は選択された導電位相にわたってアナログ増幅器として作動する。この種の電力増幅器は、無線通信機器に使用されるとともに、GaAsMESFETと深いサブミクロンCMOS技術の両者において設計されている。
【0003】
この種の電力増幅器において、出力トランジスタのドレインでの信号揺動は一般的に電力供給電圧の3倍程度である。これがMOSトランジスタ中のゲート・ドレイン間破壊を回避できる最高供給電圧を制限している。したがって、例えば0.25ミクロンCMOSプロセスにおいて、公称供給電圧は2.5ボルトである。しかし、2.5ボルトのクラスB増幅器は、ゲート破壊電圧が6ボルトであるので、このプロセスでは設計することができない。一つのトランジスタが共通ソース形態にあり、かつ、他のトランジスタが共通ゲート形態にある従来のカスコード構造の増幅器においては、共通ゲート・トランジスタは一定直流ゲート電圧を有し、またゲートは基本的に動作周波数でアースされており、破壊の問題は低減されているが、なくなったわけではない。
【0004】
直列接続トランジスタおよびブートストラッピング技術を使用して回路性能を改善するための種々の先行技術が存在する。例えば、米国特許第3268827号、同第4100438号、同第4284905号、および同第4317055号の各明細書に開示されている。しかし、これらの文献はカスコード・アナログ電力増幅回路において利用可能な電力供給電圧をいかにして最大にするかという問題には向けられていない。したがって、電力出力が要素の破壊電圧制限のために公称供給電圧よりも低い出力段で動作することによって制限されないカスコード・アナログ電力増幅回路が所望されている。
【0005】
したがって、本発明の目的は、使用可能な電力供給電圧が最大化され、これによって電力出力が要素の破壊特性によって課された電圧制限で制限されないカスコード・アナログ電力増幅回路を提供することである。
【0006】
本発明によれば、この目的は、直流電圧端子と共通端子との間に直列に接続された第1MOSFETおよび第2MOSFETを備え、第1MOSFETのゲート電極にrf入力信号端子が接続され、第2MOSFETのゲート電極に直流制御電圧端子が接続され、第2MOSFETのドレイン電極とゲート電極間に一方向導電性素子が接続され、ドレイン電極から増幅回路出力端子が取り出される、カスコード・ブートストラップ形態の新規なアナログ電力増幅回路によって達成される。ブートストラップ効果を提供するために、第2MOSFETのドレイン電極とゲート電極間に一方向導電性要素が接続され、増幅回路出力端子は第2MOSFETのドレイン電極から取り出される。
【0007】
本発明の好ましい実施形態においては、直流制御電圧源端子は抵抗器を介して第2MOSFETのゲート電極に接続され、rf入力信号端子はコンデンサを介して第1MOSFETのゲート電極に接続される。
【0008】
本発明のさらに好ましい実施形態においては、一方向導電性要素はブートストラップ効果を実行するダイオード接続MOSFETである。
【0009】
本発明のさらなる好ましい実施形態においては、一方向導電性要素に抵抗器が直列に接続される。
【0010】
本発明によるカスコード・ブートストラップ・アナログ電力増幅回路は、従来技術のアナログ電力増幅器に対して顕著な改善を提供し、その利用可能な電力供給電圧が実質上増大した電力出力を達成するように最大化される。
【0011】
本発明のこれらのおよび他の観点は、以後に説明する実施形態を参照して明らかとなるであろうし、また解明されるであろう。
【0012】
本発明は次の説明を参照して、添付図面を参照することによって、より完全に理解できるであろう。本発明によるカスコード・ブートストラップ・アナログ電力増幅回路の接続図が単一の図に示されている。
【0013】
従来のアナログ・カスコード増幅器では、上部トランジスタ(図のトランジスタ12に相当)は共通ゲートモードで動作し、他方、下部トランジスタ(図のトランジスタ10に相当)は共通ソースモードで動作する。上部トランジスタを共通ゲートモードで動作させるために、そのゲートは一般に、コンデンサおよびインダクタからなる同調回路を介してアースに接続される。なお、インダクタは一般にボンドワイヤインダクタンスから形成される。この種の直列LC共振器は一般に本質的に狭帯域であるため、インダクタとコンデンサの対をいくつか用いなければならず、そのためいくつかのボンドパッドと大きなチップ領域を必要とすることになる。このようにして、上部トランジスタのゲートは実質的にrfアースにあり、その電圧はほぼ変化しないので、所望の共通ゲート動作モードを達成することができる。しかしながら、カスコード増幅器がこのようにして動作するとき、その段は、素子破壊を防止するために定格電源電圧より低い電圧で動作させなければならず、それは電力出力を制限する。
【0014】
本発明は、そのような欠点を、上部トランジスタのゲートにおけるrfアースを行う一般的なアプローチは、小信号動作には要望されるが、電力増幅器のような大信号用途には要望されないという認識によって克服するものである。rf揺動を伴う上部ゲートの電圧を、以下に述べるようにして許容することによって、大出力電力および大電力効率を得ることができる。
【0015】
本発明によるカスコード・ブーストラップ・アナログ電力増幅回路1の概略構成を図に示す。この増幅回路は適当なバイアス状態を提供することによってクラスA、AB、B、CまたはFで動作することができる。この増幅回路は、第2MOSFET12の主電流パスと直列接続された主電流パスを有する第1MOSFET10を含み、この直列接続対が直流電圧端子14と共通端子(アース)間に、端子14側に接続されたインダクタ16を介して接続されている。
【0016】
MOSFET10のゲート電極に結合コンデンサ20を介してrf入力信号端子18が接続され、またMOSFET10のゲートにバイアス電圧源24に接続された抵抗器22を介して直流バイアス電圧が供給される。
【0017】
MOSFET12のゲートは抵抗器28を介して直流制御電圧端子26に接続されている。またMOSFET12のゲートはコンデンサ30を介して接地(アース)されている。コンデンサ30は動作周波数における有限インピーダンスを提供する。付加的に、MOSFET12のゲートとドレインが一方向導電性要素、ここではダイオード接続MOSFET32を介して接続されており、このダイオード接続MOSFET32はドレイン電圧がゲート電圧よりも高くなったときに導通する。このダイオード接続MOSFET32は、次に説明する方法でブートストラッピング作用を提供する。ダイオード接続MOSFET32は別の形態としてpnダイオードとすることもできる。
【0018】
MOSFET12のドレインから取り出されるこの増幅回路の能動部分の出力端子は、抵抗器34によってシンボル的に示された負荷に、整合回路36を介して接続されている。
【0019】
上述したように、従来のカスコード増幅器の一般的な動作は、ゲート・ドレイン間破壊を回避するのに使用することができる最大供給電圧に唯一の制限を課し、したがって、最大利用可能電力を実質的に低下させることになる。
【0020】
出力電力の実質的なさらなる改善が、図に示したカスコード・ブートストラップ・アナログ電力増幅回路を使用することによって達成することができる。この改善は、ここではダイオード接続MOSFET32である一方向導電性要素を、MOSFET12のドレイン電極とゲート電極間に接続することによって得られる。これは所望のブートストラップ効果を簡単かつ効果的に達成するためである。MOSFET10のゲートにおける信号がハイ(高値)であるとき、トランジスタ10と12の電流が増大し、またトランジスタ12のドレインの電圧がロウ(低値)になる。したがって、ダイオード接続MOSFET32は非導電性となり、また回路動作においては機能しなくなる。MOSFET10のゲートにおける信号がロウになると、MOSFET10の電流が減少し、またMOSFET12のドレインにおける電圧が増大し始める。一度この電圧が、MOSFET12のゲートに印加される直流電圧にダイード接続MOSFET32の閾値電圧を加えた値を超えると、ダイオード接続MOSFET32が導電性を示し始め、またMOSFET12のゲートにおける電圧が増大し、これに続いてドレインの電圧が増大する。ダイオード接続MOSFET32の結合構造だけでなく、要素28と30の値を適切に選択することにより、MOSFET12のドレイン・ゲート間電圧を適切に制御することができる。MOSFET12のゲートにおける電圧がそのソース電圧を制御し、MOSFET12のソースがMOSFET10のドレインに接続されているので、MOSFET10のゲート・ドレイン電圧も制御することができる。
【0021】
MOSFET10のドレイン・ゲート間電圧を超えるさらなる制御過程がダイオード接続MOSFET32に直列の抵抗器38を提供することによって得られる。この抵抗器38はMOSFET32が導通したとき電圧降下を生じ、MOSFET32および抵抗器38の直列回路を介して流れる電流を制限し、かつ、MOSFET10が導通し始める時点をシフトさせる。なお、抵抗器38の抵抗値を選択することによってコンデンサ30の充電速度を制御することができる。このようにして、MOSFET12のゲート電圧の上昇における遅れを最適化することによって付加的な設計の柔軟性を提供することができ、また最適化されるべきMOSFET10および12間の電圧配分を適正化することができる。
【0022】
MOSFET10および12がほぼ同じ最大ドレイン・ゲート間電圧を受けたときに、適切な破壊能力が得られることが分かった。これがいずれのトランジスタの破壊なしに所与のトランジスタ設計のための最大可能供給電圧の使用を許容する。上述したように、要素28、30、32および38のパラメータを適切に選択して、この条件を達成することにより、本発明の回路は従来の回路の供給電圧よりも高い電圧で作動することができ、したがって、所与の負荷値に対して出力電力を大幅に増大させることができる。
【0023】
このようにして、本発明は利用可能供給電圧を最大にすることができるカスコード・ブートストラップ・アナログ電力増幅回路を提供し、これによって電力出力が、要素の破壊を回避するために、公称供給電圧よりも低い電圧で出力ステージを動作させる必要性によって制限されることがなくなる。付加的に、本発明によって達成される改善は、簡単かつ経済的な回路形態で実施することができる。
【0024】
本発明は特にその好ましい実施形態を参照し説明したが、当業者にとってはその形態および詳細において種々の変形が本発明の精神または範囲から逸脱することなく変形可能であることが理解されよう。したがって、例えば本発明は、CMOS技術だけでなく、GaAsMESFETまたはGaAsPHEMT技術にも適用することができる。付加的に、異なるタイプのトランジスタまたは他の要素も使用でき、また回路形態の別の例も特定する設計条件に適するように構成することができる。
【図面の簡単な説明】
【図1】
本発明によるカスコード・ブートストラップ・アナログ電力増幅回路を示す接続図である。
Claims (8)
- 直流電圧端子(14)と共通端子(gnd)との間に直列に接続された第1MOSFET(10)および第2MOSFET(12)を備え、前記第1MOSFET(10)のゲート電極にrf入力信号端子(18)が接続され、前記第2MOSFET(12)のゲート電極に直流制御電圧端子(26)が接続され、前記第2MOSFET(12)のドレイン電極と前記ゲート電極間に一方向導電性素子(32)が接続され、前記ドレイン電極から増幅回路出力端子が取り出されるカスコード・ブートストラップ・アナログ電力増幅回路。
- 前記第2MOSFET(12)のドレイン電極は、インダクタ(16)を介して前記直流電圧端子(14)に接合され、前記第1MOSFET(10)のソース電極は前記共通端子(gnd)に接続されている請求項1に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
- 前記増幅回路出力端子は、整合回路(36)を介して負荷(34)に接続されている請求項2に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
- 前記直流制御電圧端子(26)は、抵抗器(28)を介して前記第2MOSFET(12)のゲート電極に接続され、前記rf入力信号端子(18)はコンデンサ(20)を介して前記第1MOSFET(10)のゲート電極に接続されている請求項1に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
- 前記一方向導電性素子は、ダイオード接続MOSFET(32)からなっている請求項1に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
- 前記ダイオード接続MOSFET(32)に抵抗器(38)が直列に接続されている請求項5に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
- 前記一方向導電性素子(32)と直列に抵抗器(38)が接続されている請求項1に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
- クラスA、クラスAB、クラスB、クラスCおよびクラスFの増幅器の一つとして構成された請求項1に記載のカスコード・ブートストラップ・アナログ電力増幅回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/671,890 US6496074B1 (en) | 2000-09-28 | 2000-09-28 | Cascode bootstrapped analog power amplifier circuit |
PCT/EP2001/010973 WO2002027920A1 (en) | 2000-09-28 | 2001-09-18 | Cascode bootstrapped analog power amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004515937A true JP2004515937A (ja) | 2004-05-27 |
Family
ID=24696281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002531596A Pending JP2004515937A (ja) | 2000-09-28 | 2001-09-18 | カスコード・ブートストラップ・アナログ電力増幅回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6496074B1 (ja) |
EP (1) | EP1327299A1 (ja) |
JP (1) | JP2004515937A (ja) |
KR (1) | KR20020067530A (ja) |
CN (1) | CN1216457C (ja) |
WO (1) | WO2002027920A1 (ja) |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008504745A (ja) * | 2004-06-23 | 2008-02-14 | ペレグリン セミコンダクター コーポレーション | Rfフロントエンド集積回路 |
US7860499B2 (en) | 2001-10-10 | 2010-12-28 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
JP2011041315A (ja) * | 2004-06-23 | 2011-02-24 | Peregrine Semiconductor Corp | Rfフロントエンド集積回路 |
US8405147B2 (en) | 2005-07-11 | 2013-03-26 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US8536636B2 (en) | 2007-04-26 | 2013-09-17 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US8604864B2 (en) | 2008-02-28 | 2013-12-10 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US8729952B2 (en) | 2012-08-16 | 2014-05-20 | Triquint Semiconductor, Inc. | Switching device with non-negative biasing |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US8829967B2 (en) | 2012-06-27 | 2014-09-09 | Triquint Semiconductor, Inc. | Body-contacted partially depleted silicon on insulator transistor |
US8847672B2 (en) | 2013-01-15 | 2014-09-30 | Triquint Semiconductor, Inc. | Switching device with resistive divider |
US8923782B1 (en) | 2013-02-20 | 2014-12-30 | Triquint Semiconductor, Inc. | Switching device with diode-biased field-effect transistor (FET) |
US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8977217B1 (en) | 2013-02-20 | 2015-03-10 | Triquint Semiconductor, Inc. | Switching device with negative bias circuit |
US9203396B1 (en) | 2013-02-22 | 2015-12-01 | Triquint Semiconductor, Inc. | Radio frequency switch device with source-follower |
US9214932B2 (en) | 2013-02-11 | 2015-12-15 | Triquint Semiconductor, Inc. | Body-biased switching device |
JP2016501501A (ja) * | 2012-12-19 | 2016-01-18 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 増幅器カスケードデバイスの静電放電保護 |
US9379698B2 (en) | 2014-02-04 | 2016-06-28 | Triquint Semiconductor, Inc. | Field effect transistor switching circuit |
US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW535353B (en) * | 2002-06-20 | 2003-06-01 | Faraday Tech Corp | High frequency amplifier |
US7135929B1 (en) * | 2003-04-22 | 2006-11-14 | Sequoia Communications | Bias voltage circuit with ultra low output impedance |
US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
SE528052C2 (sv) * | 2004-02-05 | 2006-08-22 | Infineon Technologies Ag | Radiofrekvenseffektförstärkare med kaskadkopplade MOS-transistorer |
JP2006101054A (ja) * | 2004-09-29 | 2006-04-13 | Oki Electric Ind Co Ltd | 増幅回路 |
DE102004056435A1 (de) * | 2004-11-23 | 2006-06-01 | Universität Stuttgart | Leistungsverstärker zum Verstärken von Hochfrequenz(HF)-Signalen |
KR100657821B1 (ko) * | 2004-12-02 | 2006-12-14 | 한국전자통신연구원 | 동적 바이어스를 갖는 내부 병렬 삼중 캐스코드 전력증폭기 |
DE102004062135B4 (de) | 2004-12-23 | 2010-09-23 | Atmel Automotive Gmbh | Verstärkerschaltung |
US7877063B2 (en) | 2005-04-08 | 2011-01-25 | Panasonic Corporation | High-frequency amplifier, and transmission/reception system |
KR100703595B1 (ko) * | 2005-10-17 | 2007-04-06 | 성균관대학교산학협력단 | 개선된 선형특성을 갖는 캐스코드형 증폭기 |
KR100870895B1 (ko) | 2006-09-20 | 2008-11-28 | 한국과학기술원 | 캐스코드 증폭단 |
CN100533954C (zh) * | 2007-01-29 | 2009-08-26 | 中国科学院上海微系统与信息技术研究所 | 传感器网络中的漂移抑制放大电路 |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
EP2346169A3 (en) | 2008-07-18 | 2013-11-20 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
DE102009005120B4 (de) * | 2009-01-19 | 2014-08-07 | Intel Mobile Communications GmbH | Elektronischer Schaltkreis und elektronische Schaltkreis-Anordnung |
US8487706B2 (en) * | 2010-01-25 | 2013-07-16 | Peregrine Semiconductor Corporation | Stacked linear power amplifier with capacitor feedback and resistor isolation |
US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
US8680928B2 (en) * | 2012-03-29 | 2014-03-25 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power amplifier including variable capacitor circuit |
CN102931921A (zh) * | 2012-10-17 | 2013-02-13 | 浙江铖昌科技有限公司 | 一种高性能的宽带自举激励管芯结构 |
WO2014073091A1 (ja) * | 2012-11-09 | 2014-05-15 | 三菱電機株式会社 | カスコードアンプ |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
US9413309B1 (en) | 2015-03-25 | 2016-08-09 | Analog Devices Global | Apparatus and methods for a cascode amplifier topology for millimeter-wave power application |
US9520846B2 (en) * | 2015-05-13 | 2016-12-13 | Qualcomm Incorporated | Current-driven baseband filter with reduced adjacent channel leakage ratio (ACLR) |
US9837965B1 (en) | 2016-09-16 | 2017-12-05 | Peregrine Semiconductor Corporation | Standby voltage condition for fast RF amplifier bias recovery |
US9960737B1 (en) | 2017-03-06 | 2018-05-01 | Psemi Corporation | Stacked PA power control |
CN111711422A (zh) * | 2020-04-13 | 2020-09-25 | 广州慧智微电子有限公司 | 一种功率放大器的电路 |
US20220321062A1 (en) * | 2021-03-31 | 2022-10-06 | Macom Technology Solutions Holdings, Inc. | High voltage stacked transistor amplifier |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3268827A (en) | 1963-04-01 | 1966-08-23 | Rca Corp | Insulated-gate field-effect transistor amplifier having means to reduce high frequency instability |
US4100438A (en) | 1974-08-21 | 1978-07-11 | Nippon Gakki Seizo Kabushiki Kaisha | Compound transistor circuitry |
JPS54152845A (en) | 1978-05-24 | 1979-12-01 | Hitachi Ltd | High dielectric strength mosfet circuit |
US4284905A (en) | 1979-05-31 | 1981-08-18 | Bell Telephone Laboratories, Incorporated | IGFET Bootstrap circuit |
US5952875A (en) * | 1997-09-09 | 1999-09-14 | Motorola Inc. | Circuit with hot electron protection and method |
JP3711193B2 (ja) * | 1998-01-16 | 2005-10-26 | 三菱電機株式会社 | 送受信切り換え回路 |
US6137367A (en) * | 1998-03-24 | 2000-10-24 | Amcom Communications, Inc. | High power high impedance microwave devices for power applications |
JP3926975B2 (ja) * | 1999-09-22 | 2007-06-06 | 株式会社東芝 | スタック型mosトランジスタ保護回路 |
-
2000
- 2000-09-28 US US09/671,890 patent/US6496074B1/en not_active Expired - Fee Related
-
2001
- 2001-09-18 EP EP01983494A patent/EP1327299A1/en not_active Withdrawn
- 2001-09-18 CN CN01802906XA patent/CN1216457C/zh not_active Expired - Fee Related
- 2001-09-18 KR KR1020027006769A patent/KR20020067530A/ko active IP Right Grant
- 2001-09-18 JP JP2002531596A patent/JP2004515937A/ja active Pending
- 2001-09-18 WO PCT/EP2001/010973 patent/WO2002027920A1/en not_active Application Discontinuation
Cited By (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9225378B2 (en) | 2001-10-10 | 2015-12-29 | Peregrine Semiconductor Corpopration | Switch circuit and method of switching radio frequency signals |
US8583111B2 (en) | 2001-10-10 | 2013-11-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
US10622993B2 (en) | 2001-10-10 | 2020-04-14 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
US10790820B2 (en) | 2001-10-10 | 2020-09-29 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
US10797694B2 (en) | 2001-10-10 | 2020-10-06 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
US7860499B2 (en) | 2001-10-10 | 2010-12-28 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
US10812068B2 (en) | 2001-10-10 | 2020-10-20 | Psemi Corporation | Switch circuit and method of switching radio frequency signals |
US11588513B2 (en) | 2004-06-23 | 2023-02-21 | Psemi Corporation | Integrated RF front end with stacked transistor switch |
US8559907B2 (en) | 2004-06-23 | 2013-10-15 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
US9680416B2 (en) | 2004-06-23 | 2017-06-13 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
US8649754B2 (en) | 2004-06-23 | 2014-02-11 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
US10715200B2 (en) | 2004-06-23 | 2020-07-14 | Psemi Corporation | Integrated RF front end with stacked transistor switch |
US9369087B2 (en) | 2004-06-23 | 2016-06-14 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
JP2008504745A (ja) * | 2004-06-23 | 2008-02-14 | ペレグリン セミコンダクター コーポレーション | Rfフロントエンド集積回路 |
US11070244B2 (en) | 2004-06-23 | 2021-07-20 | Psemi Corporation | Integrated RF front end with stacked transistor switch |
US8131251B2 (en) | 2004-06-23 | 2012-03-06 | Peregrine Semiconductor Corporation | Integrated RF front end with stacked transistor switch |
JP2011041315A (ja) * | 2004-06-23 | 2011-02-24 | Peregrine Semiconductor Corp | Rfフロントエンド集積回路 |
JP4659826B2 (ja) * | 2004-06-23 | 2011-03-30 | ペレグリン セミコンダクター コーポレーション | Rfフロントエンド集積回路 |
US9130564B2 (en) | 2005-07-11 | 2015-09-08 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US9087899B2 (en) | 2005-07-11 | 2015-07-21 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US10797691B1 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US8405147B2 (en) | 2005-07-11 | 2013-03-26 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US9608619B2 (en) | 2005-07-11 | 2017-03-28 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US10797172B2 (en) | 2005-07-11 | 2020-10-06 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US10818796B2 (en) | 2005-07-11 | 2020-10-27 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US10790390B2 (en) | 2005-07-11 | 2020-09-29 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US10622990B2 (en) | 2005-07-11 | 2020-04-14 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US8954902B2 (en) | 2005-07-11 | 2015-02-10 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
USRE48944E1 (en) | 2005-07-11 | 2022-02-22 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink |
US10804892B2 (en) | 2005-07-11 | 2020-10-13 | Psemi Corporation | Circuit and method for controlling charge injection in radio frequency switches |
US10680600B2 (en) | 2005-07-11 | 2020-06-09 | Psemi Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink |
US10951210B2 (en) | 2007-04-26 | 2021-03-16 | Psemi Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US9177737B2 (en) | 2007-04-26 | 2015-11-03 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US8536636B2 (en) | 2007-04-26 | 2013-09-17 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US9293262B2 (en) | 2008-02-28 | 2016-03-22 | Peregrine Semiconductor Corporation | Digitally tuned capacitors with tapered and reconfigurable quality factors |
US8604864B2 (en) | 2008-02-28 | 2013-12-10 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US8669804B2 (en) | 2008-02-28 | 2014-03-11 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US9106227B2 (en) | 2008-02-28 | 2015-08-11 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US9197194B2 (en) | 2008-02-28 | 2015-11-24 | Peregrine Semiconductor Corporation | Methods and apparatuses for use in tuning reactance in a circuit device |
US8829967B2 (en) | 2012-06-27 | 2014-09-09 | Triquint Semiconductor, Inc. | Body-contacted partially depleted silicon on insulator transistor |
US8729952B2 (en) | 2012-08-16 | 2014-05-20 | Triquint Semiconductor, Inc. | Switching device with non-negative biasing |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
JP2016501501A (ja) * | 2012-12-19 | 2016-01-18 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 増幅器カスケードデバイスの静電放電保護 |
US8847672B2 (en) | 2013-01-15 | 2014-09-30 | Triquint Semiconductor, Inc. | Switching device with resistive divider |
US9214932B2 (en) | 2013-02-11 | 2015-12-15 | Triquint Semiconductor, Inc. | Body-biased switching device |
US8977217B1 (en) | 2013-02-20 | 2015-03-10 | Triquint Semiconductor, Inc. | Switching device with negative bias circuit |
US8923782B1 (en) | 2013-02-20 | 2014-12-30 | Triquint Semiconductor, Inc. | Switching device with diode-biased field-effect transistor (FET) |
US9203396B1 (en) | 2013-02-22 | 2015-12-01 | Triquint Semiconductor, Inc. | Radio frequency switch device with source-follower |
US9419565B2 (en) | 2013-03-14 | 2016-08-16 | Peregrine Semiconductor Corporation | Hot carrier injection compensation |
US9379698B2 (en) | 2014-02-04 | 2016-06-28 | Triquint Semiconductor, Inc. | Field effect transistor switching circuit |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US10862473B2 (en) | 2018-03-28 | 2020-12-08 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US11018662B2 (en) | 2018-03-28 | 2021-05-25 | Psemi Corporation | AC coupling modules for bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US11418183B2 (en) | 2018-03-28 | 2022-08-16 | Psemi Corporation | AC coupling modules for bias ladders |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US11870431B2 (en) | 2018-03-28 | 2024-01-09 | Psemi Corporation | AC coupling modules for bias ladders |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Also Published As
Publication number | Publication date |
---|---|
CN1216457C (zh) | 2005-08-24 |
WO2002027920A1 (en) | 2002-04-04 |
US6496074B1 (en) | 2002-12-17 |
EP1327299A1 (en) | 2003-07-16 |
KR20020067530A (ko) | 2002-08-22 |
CN1393052A (zh) | 2003-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004515937A (ja) | カスコード・ブートストラップ・アナログ電力増幅回路 | |
JP3901780B2 (ja) | 高周波増幅器 | |
US7274258B2 (en) | Dynamic bias circuit for a radio-frequency amplifier | |
JP3902111B2 (ja) | スイッチ半導体集積回路 | |
US7619482B1 (en) | Compact low voltage low noise amplifier | |
JP4149261B2 (ja) | 高周波増幅器及び周波数混合器 | |
US20070139120A1 (en) | RF amplifier with a bias boosting scheme | |
CN108933574B (zh) | 功率放大电路 | |
US6285257B1 (en) | Feedback type variable gain amplifier | |
CN110324012B (zh) | 放大电路 | |
JP2004531164A (ja) | サブミクロンサイズの自己バイアスカスコードrf電力増幅器 | |
JP6641522B2 (ja) | 高周波増幅器 | |
KR101300324B1 (ko) | 전력 증폭기 | |
WO2004047351B1 (en) | Radio frequency power amplifier adaptive bias control circuit | |
JP2004510376A (ja) | ブートストラップ二重ゲート・クラスe増幅回路 | |
US20070268074A1 (en) | Dynamically Biased Amplifier | |
TW201943205A (zh) | 衰減器系統 | |
JPH07175535A (ja) | Fet増幅器用電源回路 | |
JP4430246B2 (ja) | 電界効果トランジスタのためのバイアス構成 | |
JP2005501459A5 (ja) | ||
KR20090102890A (ko) | 전력효율이 향상된 e급 전력 증폭기 | |
US20030020546A1 (en) | Active element bias circuit for RF power transistor input | |
US4642750A (en) | Circuit arrangement for switching a current in an inductive load | |
KR100421417B1 (ko) | 광대역 고이득 증폭회로 | |
JP2002271146A (ja) | 高周波電力増幅器、高周波電力出力方法 |