JP4430246B2 - 電界効果トランジスタのためのバイアス構成 - Google Patents

電界効果トランジスタのためのバイアス構成 Download PDF

Info

Publication number
JP4430246B2
JP4430246B2 JP2000611377A JP2000611377A JP4430246B2 JP 4430246 B2 JP4430246 B2 JP 4430246B2 JP 2000611377 A JP2000611377 A JP 2000611377A JP 2000611377 A JP2000611377 A JP 2000611377A JP 4430246 B2 JP4430246 B2 JP 4430246B2
Authority
JP
Japan
Prior art keywords
source
terminal
amplifier according
fet
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000611377A
Other languages
English (en)
Other versions
JP2002542643A (ja
Inventor
ペル−オロフ, マグヌス ブランデト,
Original Assignee
テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲット エル エム エリクソン(パブル)
Publication of JP2002542643A publication Critical patent/JP2002542643A/ja
Application granted granted Critical
Publication of JP4430246B2 publication Critical patent/JP4430246B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/306Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/541Transformer coupled at the output of an amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/75Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Bipolar Transistors (AREA)
  • Separation By Low-Temperature Treatments (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、デプレッションモード電界効果トランジスタ(FET)をバイアスする構成に関するものである。本発明は、特に、低シングルエンド供給電圧を用いて高電力を得る必要のあるアプリケーションに用いられる無線周波数電力増幅器に関するものである。
【0002】
【従来の技術】
デプレッションモードFETは負の閾値電圧またはピンチオフ電圧を有する。これは、トランジスタのソースが0Vの場合、トランジスタをオフするにはゲート電圧が0Vよりも下に下がらなければならないことを意味する。従来型の回路構成である交流電力増幅器を図1に示す。本構成においては、FET100はゲート端子Gが、ブロッキングコンデンサ110を通して入力に結合されると共に、抵抗120を介して負の供給電圧Vnegに結合されている。このFETのソース端子Sはアースに固定され、ドレイン端子Dはインダクタ(無線周波数チョーク)130を通して供給電圧Vddに結合されると共に、抵抗140及びもう1つのブロッキングコンデンサ150を通して出力に結合されている。本構成における出力電力は、FET100のゲート電圧によって制御される。ゲートGでの電圧がソースSでの電圧に等しい場合、すなわちゲートをアースした場合に、FETはオンする。FETをオフするためには、ゲートは、ソースSよりも所定の値(使用されるFETのタイプによって異なった電圧が要求される)だけ、より負に引っ張られる必要がある。負の電圧を供給できない場合、正の供給電圧Vddを切ることによってのみ、この増幅器をオフすることができる。実際には、pチャネル型MOSFETで構成されたスイッチを用いることで、これがしばしば実現される。
【0003】
負の供給電圧を用いないでFETにバイアスをかけるもう1つの方法は、ソース電圧を上げることである。そのような構成は図2に示される。本回路では、FET100のゲート端子Gが抵抗R2120を介してアースに結合され、ソース端子も抵抗R1 160を介してアースに結合されている。バイパスコンデンサ170は、ソース抵抗R1160に分路を設けている。この抵抗R1 160は、FETが所望の低いゲート電圧でオフできるように適切に選択される。
【0004】
【発明が解決しようとする課題】
この構成を用いると、高い出力電力が要求される一方で、比較的低い供給電圧Vddが利用可能な場合に、問題が生じる。例えば、GSM移動電話を用いる場合がこの一例である。GSMでは、移動電話の電力増幅器は、通常3Vの供給電圧であるが、約3Wの出力電力を供給ことが要求される。その結果、次段から見たFET100の出力インピーダンスは非常に低い、つまり、数オームのオーダーである。このことから、図2に示すようにインピーダンスマッチング段が提供され、この段は、第1の端子でFETのドレインDと第2の端子で出力のブロッキングコンデンサ150とに結合されたインダクタ180と、このインダクタの第2の端子をアースに結合するコンデンサ190とを備える。しかし、低供給電圧及び高出力電力によって生じるもう1つのさらに大きな問題は、トランジスタに高電流が流れることである。例えば、GSMでは、3Aのピーク電流が一般的である。バイパスコンデンサ170がこれらの電流を流すのに効果であるためには、非常に大型のコンデンサでなければならない。例えば、トランジスタに3Aのピーク電流を流すためには、約15nFの容量が必要とされる。そのようなコンデンサをチップ上に実装することは容易ではない。無線周波数(RF)、特にマイクロ波アプリケーションに対しては、コンデンサ170は抵抗160の値にかかわらず常に大型でなければならない。これらの周波数では、抵抗160は大きな直列インダクタンスを有する。その結果、この抵抗がコンマ何オームに設定されたとしても、オンチップで実装するためには、バイパスコンデンサは依然として極めて大型のコンデンサでなければならない。
【0005】
従って本発明は、例えば、従来技術の構成に伴う諸問題を解決する増幅器の構成を提供することを目的とする。もう1つの具体的な目的は、低シングルエンド電力供給での使用及び無線周波数アプリケーションに適した増幅器の構成を提供することである。この構成はオンチップで容易に実装できるのが好ましい。
【0006】
【課題を解決するための手段】
本発明によると上記の目的は、そのゲート端子に入力が結合され、そのドレイン端子とアースとの間に結合されたインピーダンスマッチング段を介して出力がそのドレイン端子に結合されたFETを含む電力増幅器により達成できる。バイパスコンデンサによって分路が設けられたソースバイアス素子は、ソース端子をアースに接続する。本発明によると、トランジスタのソースとインピーダンスマッチング段との間に共通の端子が提供され、この共通の端子はソースバイアス素子を通してアースに接続される。
【0007】
インピーダンスマッチング素子とトランジスタのソースとの間に共通の端子を提供することによって、ソース端子を見たインピーダンスは、インピーダンスマッチング素子によって効果的に定められる。その結果、ソースバイパスコンデンサ素子を通して流れるピーク電流は、特に、コンデンサがより扱いやすいサイズでチップに実装できるレベルにまで著しく減少される。
【0008】
ソースバイアス素子は抵抗を用いることができ、トランジスタのゲート−ソース間の電圧を変化させるように選択できることによって、トランジスタをオフすることができる。
【0009】
本発明のもう一つの実施の形態は、ソースバイアス素子が第2の電界効果トランジスタであり、好ましくは電圧制御型の抵抗として動作するMOSFETである。電力増幅器をバイアスすることに加えて、第2のFETは電力増幅器を調節ために用いられる。特に、電力増幅器を通る電流は、第2のFETのゲート電圧を変化させることによって制御できる。
【0010】
好適な構成において、第2のFETは少なくとも低出力電力の増幅器におけるDC/DCコンバータとして機能する。この場合において、増幅器はスイッチングされ、その電圧がフィルタリングされる。この方法では、構成の効率を著しく向上することができる。この解決策は、1個の第2のFETが高出力電力では電圧制御型の抵抗として用いられ、低出力電圧ではスイッチとして用いられるので、費用対効果も大きい。
【0011】
本発明によれば、増幅器の構成は移動電話のための電力増幅器の少なくとも1つの段として含まれることが好ましい。
【0012】
本発明は、また、上記の電力増幅器を組み込んだ移動電話に関するものである。
【0013】
【発明の実施の形態】
添付図面に関連して一例として挙げられた、好適な実施の形態における以下の説明から、本発明の更なる目的と利点が明らかになるであろう
図1及び図2の回路は、既に冒頭で示したので、これらの構成についての更に詳細な議論はここでは必要ではないとする。
【0014】
図3は電力増幅器の回路構成を示した図である。本実施の形態では、電力増幅器は特にGSM移動電話に用いられる。そのような移動電話では、回路に電力を供給するために3V付近のシングルエンド供給電圧(Vdd)が用いられる。この電力増幅回路は、ゲート端子G、ソース端子S、及びドレイン端子Dを有するディプレッションモード電界効果型トランジスタ(FET)10を含む。この適用例では、FET10はGaAsMESFETである。このFETは高いカットオフ周波数をもつために、GSMで使用される900Mhz付近の高い信号周波数に特に適している。しかし、この回路構成は他のディプレッションモードFETにおいても同様の効果が得られるよう用いられうる。ゲート端子はブロッキングコンデンサ20を介した電力増幅器への入力Pinに接続されている。ここに示された例においては、電力増幅器の前に少なくとも1つの段を置くと仮定する。ゲートは、ゲート端子とアースとの間に接続された抵抗30を用いて、更にバイアスがかけられる。ドレイン端子は、インダクタ(RFチョーク)40を介して正の電圧供給Vddに接続されている。ドレイン端子はまた、ブロッキングコンデンサ50及びもう1つのインダクタ60を介して出力端子Poutに接続されている。インダクタ60はインピーダンスマッチング段の一部を構成し、インピーダンスマッチング段の他の部分は、一端がインダクタ60とブロッキングコンデンサ50との間に接続され、他端が共通端子Aに接続されたコンデンサ70によって構成されている。FETのソースもこの共通端子Aに接続されている。共通端子Aから、アースに向かって2つの経路が提供されている。基本的には、これらは高周波成分のための2つのコンデンサ80及び81によって提供された交流経路及び抵抗90によって提供された直流経路である。
【0015】
図2を参照して冒頭で説明したように、インピーダンスマッチング段は、FET10の非常に低い出力インピーダンスを次段に結合させるために必要である。出力Poutから見たときに、50オームの伝送線に見えることを意図したものである。FET10の低出力インピーダンスは、低供給電圧Vdd及び高出力電力の要求に起因する。FETの出力インピーダンスは、数オームのオーダーである。トランジスタ10のソースとマッチング素子60、70との間に共通端子Aを設けることによって、コンデンサ80、81から見たソース端子のインピーダンスは、図2に示すように、マッチング素子がアースに接続されている場合よりも、はるかに高くなる。図2の構成がGSM移動電話の電力増幅器に用いられたとすると、ソース端子でのインピーダンスは1オームよりもはるかに小さな値になるであろう。逆に、図3の構成においては、バイパスコンデンサ80から見たときのソースでのインピーダンスは、マッチング素子によって決定される。すなわち、コンデンサ80には50オームの伝送線が見える。つまり、FET10増幅器及びマッチング素子60、70に共通端子Aを設けるこによって、バイアス抵抗90を高インピーダンス部の右側に移動させることになる。これは、回路の高インイーダンス領域と低インピーダンス領域との間の境界を示す点線Zによって示されている。コンデンサ81は高インピーダンス境界の向こう側にも設置されている。FET10のソースでの出力インピーダンスを効果的に増加した結果、コンデンサ80、81によって運ばれたピーク電流は、図2に示す回路中よりもさらに扱い易くなる。したがって、コンデンサはより小さく、特にチップに実装できるサイズにすることが可能である。
【0016】
GSMアプリケーションについての、素子の典型的な値を以下に示す。マッチング素子に対しては12pFのコンデンサ及び2nHのインダクタンス、残りのコンデンサ、つまり入力ブロッキングコンデンサ20、出力ブロッキングコンデンサ50、2つのバイパスコンデンサ80、81に対しては30pFの値である。
【0017】
高周波アプリケーションに対する対策として、第2のバイパスコンデンサ81が提供されていることに留意したい。このようなアプリケーションでは、トランジスタ10の物理的なサイズによって、第2の接続をアースに行うのが好ましい。しかし、このバイパス機能は、1個のコンデンサで十分に実現できることを認識しなければならない。
【0018】
図3の構成において、FET電力増幅器10のゲート−ソース間の電圧は、ソースバイアス抵抗90の抵抗値を変えることによって変化させることができる。あるいは、この抵抗はゲートバイアス抵抗30をソース端子と同じポテンシャルにすることによって、MESFET10に対するドレイン−ソース間の電圧を変化させるために用いられる。このような構成は、例えば、位相を一定に保つ必要がある場合に対象となり得る。
【0019】
本発明の他の実施の形態が図4に示されている。この回路は図3の回路によく似ており、従って、同様な参照番号は同様な部分に用いられている。これらの回路の唯一の違いは、図4の回路中においてはソースの直流バイアス抵抗がnチャネル型MOSFET91で置き換えられている点である。このトランジスタ91は、出力特性の線形領域で動作し、結果として電圧制御抵抗として役立つ。この電圧制御抵抗は、共通端子Aとアースとの間の抵抗がゲート電圧Vapcによって制御される。MOSFET91のゲート電圧Vapcを変化させることによって、電力増幅器を通って流れる電流が変化する。
【0020】
この構成では、MOSFET91は電力増幅器にバイアスをかけるために用いるだけでなく、電力増幅器を調整するために用いるために必要である。したがって、FET10のゲート電圧を変化させるのではなく、MOSFET91のゲート電圧Vapcを制御することによって、出力電力Poutが制御される。この構成では、低出力電力でドレイン−ソース間の電圧が多少失われてしまうが、一定の負荷を有するアプリケーションに対しては、ゲート制御による調節で余分な電圧を得ることは不要であるので、重要な問題ではない。しかし、ドレイン−ソース間の電圧の損失は、MOSFET91をスイッチングし、その電圧をフィルタリングすることによって、つまりDC/DCコンバータを作ることによって避けられる。特に費用対効果の大きな解決策は、高出力電力では電圧制御抵抗器として、低出力電力ではスイッチとしてMOSFET91を用いることである。また、当業者にはMOSFETの代わりに別の形態のDC/DCコンバータが用いられることは明らかであろう。
【0021】
図5は図3で示した構成のもう1つの好適な実施の形態を示した図である。さらに、この回路においても、同様な部分は同様な参照番号によって示されている。この回路は、インピーダンスマッチング段が変圧器61によって構成されている点で図3の回路とは異なる。特に、変圧器61は2つのコイルによって構成されている。第1のコイルは、FET10のドレイン端子に直流ブロッキングコンデンサ62を介して接続されると共に、共通端子Aに接続されている。第2のコイルは出力ブロッキングコンデンサ50と共通端子Aとに接続されている。変圧器のインピーダンスマッチング特性は、周知の技術であり、本発明においては詳述しない。図5に示した構成では、共通端子A又はFET10のソースにおいてコンデンサ80から見えるインピーダンスは変圧器61によって決定されると言うにとどめる。図3及び図4の構成に関しては、GSMアプリケーションのインピーダンスは50オームのオーダーであるのが好ましい。
【0022】
図5のバイアス抵抗90はFETスイッチ、好ましくはnチャネル型OSFET91によって置き換えられることは明らかであり、図4に示した回路と類似の回路を作り出すことができる。
【0023】
当業者であれば、図3から図5に示した増幅回路はそのままの状態で用いられ、あるいは、移動電話などの多段の電力増幅器の中の1つの段として組み込まれることが分かるであろう。
【図面の簡単な説明】
【図1】正の供給電圧と負の供給線圧とでFET電力増幅器にバイアスをかける従来型の構成を示す図である。
【図2】 ソース抵抗を用いてバイアスをかけられたFETを有するシングルエンド電力供給のRF FET電力増幅器のための回路構成を示す図である。
【図3】本発明のRF FET電力増幅回路のためのバイアス構成を示す図である。
【図4】本発明の更に好適な実施の形態において、電力増幅器を調整する手段としても役立つバイアス構成を示す図である。
【図5】もう1つの実施の形態であって、変圧器を含む発明によるバイアス構成を示す図である。

Claims (12)

  1. ゲート端子、ソース端子、ドレイン端子を有する電界効果トランジスタ(10)と、前記ゲート端子に接続された入力(Pin)と、前記ドレイン端子と共通端子(A)との間に接続されたインピーダンスマッチング段(60、70)を介して前記ドレイン端子に結合された出力(Pout)とを備えた増幅器であって、
    前記ソース端子をアースに接続するソースバイアス抵抗(90、91)と、
    前記ソース端子と前記インピーダンスマッチング段(60、70)との間に提供された前記共通端子(A)とを備え、
    前記共通端子は前記ソースバイアス抵抗(90、91)を通してアースに接続されていることを特徴とする増幅器。
  2. 前記ソースバイアス抵抗はバイパスコンデンサ(80、81)によって分路が設けられていることを特徴とする請求項1に記載の増幅器。
  3. 前記インピーダンスマッチング段は、前記ドレイン端子と前記出力(pout)との間に接続されたインダクタンス(60)と、前記出力と前記共通端子(A)との間に接続された第2のコンデンサ(70)とを備えることを特徴とする請求項1または請求項2に記載の増幅器。
  4. 前記インピーダンスマッチング段は、前記ドレイン端子と前記共通端子(A)との間に接続された第1のコイルと、前記出力(Pout)と前記共通端子(A)との間に接続された第2のコイルとを有する変圧器(61)を備えることを特徴とする請求項1または請求項2に記載の増幅器。
  5. 抗(30)を含むゲートバイアス手段を更に有することを特徴とする請求項1乃至請求項4のいずれか1項に記載の増幅器。
  6. 前記ソースバイアス抵抗は、抵抗(90)を含むことを特徴とする請求項1乃至請求項5のいずれか1項に記載の増幅器。
  7. 前記ソースバイアス抵抗は、DC/DCコンバータであることを特徴とする請求項1乃至請求項5のいずれか1項に記載の増幅器。
  8. 前記ソースバイアス抵抗は、第2の電界効果トランジスタ(91)を含むことを特徴とする請求項1乃至請求項5のいずれか1項及び請求項7に記載の増幅器。
  9. 前記第2の電界効果トランジスタ(91)は、少なくとも低増幅出力電圧においてスイッチングされることを特徴とする請求項8に記載の増幅器。
  10. 前記第2の電界効果トランジスタは、MOSFETであることを特徴とする請求項8または請求項9に記載の増幅器。
  11. 移動電話のための電力増幅器であって、請求項1乃至請求項10のいずれか1項に記載の増幅器を有する増幅段を少なくとも1つ備えることを特徴とする電力増幅器。
  12. 請求項1乃至請求項10のいずれか1項に記載の増幅器を電力増幅器として備えることを特徴とする移動電話。
JP2000611377A 1999-04-13 2000-03-31 電界効果トランジスタのためのバイアス構成 Expired - Fee Related JP4430246B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9901304-7 1999-04-13
SE9901304A SE514160C2 (sv) 1999-04-13 1999-04-13 Förspänningsarrangemang för fälteffekttransistorer
PCT/SE2000/000632 WO2000062418A1 (en) 1999-04-13 2000-03-31 Biasing arrangement for field effect transistors

Publications (2)

Publication Number Publication Date
JP2002542643A JP2002542643A (ja) 2002-12-10
JP4430246B2 true JP4430246B2 (ja) 2010-03-10

Family

ID=20415186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000611377A Expired - Fee Related JP4430246B2 (ja) 1999-04-13 2000-03-31 電界効果トランジスタのためのバイアス構成

Country Status (14)

Country Link
US (1) US6377124B1 (ja)
EP (1) EP1169776B1 (ja)
JP (1) JP4430246B2 (ja)
KR (1) KR20010110743A (ja)
CN (1) CN1158754C (ja)
AT (1) ATE375624T1 (ja)
AU (1) AU4631300A (ja)
BR (1) BR0009744A (ja)
DE (1) DE60036696D1 (ja)
HK (1) HK1046069B (ja)
IL (1) IL145603A (ja)
MY (1) MY123482A (ja)
SE (1) SE514160C2 (ja)
WO (1) WO2000062418A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE514257C2 (sv) * 1999-03-16 2001-01-29 Ericsson Telefon Ab L M Portabel radiosändare/mottagare
CN100407572C (zh) * 2004-08-02 2008-07-30 阎跃军 场效应管偏置电路
US7154337B2 (en) 2004-10-28 2006-12-26 Raytheon Company Amplifying a signal using a control modulator that provides a bias resistance
JP2009088751A (ja) * 2007-09-28 2009-04-23 Muneo Yamabe 増幅回路
BRPI1009693A2 (pt) * 2009-06-19 2018-04-10 Koninl Philips Electronics Nv dispositivo pré-amplificador com um dispositivo fet (transistor de efeito de campo), conjunto de bobina, dispositivo de rm e método para reduzir a impedância da entrada no dispositivo pré-amplificador
WO2011104933A1 (ja) * 2010-02-25 2011-09-01 シャープ株式会社 バイアス回路、lna、lnb、通信用受信機、通信用送信機、およびセンサーシステム
JP5770561B2 (ja) * 2011-08-19 2015-08-26 日本放送協会 電波受信・光伝送システム
US8723602B2 (en) * 2012-08-10 2014-05-13 Tensorcom, Inc. Method and apparatus for a class-E load tuned beamforming 60 GHz transmitter
US8873339B2 (en) 2012-08-10 2014-10-28 Tensorcom, Inc. Method and apparatus for a clock and signal distribution network for a 60 GHz transmitter system
JP5952447B2 (ja) * 2015-03-02 2016-07-13 日本放送協会 電波受信・光伝送システム
CN105048969B (zh) * 2015-07-15 2018-01-09 京信通信系统(中国)有限公司 GaN HEMT偏置电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631493A (en) * 1985-03-18 1986-12-23 Eaton Corporation Circuit for DC biasing
US5162755A (en) * 1991-10-29 1992-11-10 Raytheon Company Radio frequency amplifier circuit
JPH07240638A (ja) * 1994-03-01 1995-09-12 Sumitomo Electric Ind Ltd 高周波増幅器
JPH0878969A (ja) * 1994-08-31 1996-03-22 Sanyo Electric Co Ltd 電力増幅回路
KR970055703A (ko) * 1995-12-20 1997-07-31 양승택 능동 직각 전력 분배기
JPH09283710A (ja) * 1996-04-08 1997-10-31 Oki Electric Ind Co Ltd Fetのゲートバイアス回路
JP3695938B2 (ja) * 1998-05-28 2005-09-14 アルプス電気株式会社 緩衝増幅回路

Also Published As

Publication number Publication date
EP1169776A1 (en) 2002-01-09
AU4631300A (en) 2000-11-14
IL145603A (en) 2005-05-17
HK1046069B (zh) 2005-04-22
EP1169776B1 (en) 2007-10-10
IL145603A0 (en) 2002-06-30
MY123482A (en) 2006-05-31
HK1046069A1 (en) 2002-12-20
ATE375624T1 (de) 2007-10-15
WO2000062418A1 (en) 2000-10-19
CN1158754C (zh) 2004-07-21
KR20010110743A (ko) 2001-12-13
BR0009744A (pt) 2002-01-08
JP2002542643A (ja) 2002-12-10
SE9901304D0 (sv) 1999-04-13
SE514160C2 (sv) 2001-01-15
DE60036696D1 (de) 2007-11-22
CN1346537A (zh) 2002-04-24
US6377124B1 (en) 2002-04-23
SE9901304L (sv) 2000-10-14

Similar Documents

Publication Publication Date Title
KR102287445B1 (ko) 저잡음 증폭기를 바이패스하는 시스템 및 방법
KR100914730B1 (ko) 무선 단말기 가변이득 저잡음 증폭기
JP2004515937A (ja) カスコード・ブートストラップ・アナログ電力増幅回路
US7486133B2 (en) Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage
US10355653B2 (en) Power amplifier circuit
US11114989B2 (en) Power amplifying circuit
CN110324012B (zh) 放大电路
US6285257B1 (en) Feedback type variable gain amplifier
JP4430246B2 (ja) 電界効果トランジスタのためのバイアス構成
US6630861B2 (en) Variable gain amplifier
US20220166388A1 (en) Power amplifier circuit
WO2004047351B1 (en) Radio frequency power amplifier adaptive bias control circuit
JP2017195536A (ja) 電力増幅モジュール
KR20020067531A (ko) 부트스트랩형 이중 게이트 클래스 e 증폭기 회로
CN112106293A (zh) 放大电路
KR20090102890A (ko) 전력효율이 향상된 e급 전력 증폭기
US6509798B2 (en) Variable gain amplifier
JP2010283556A (ja) 高周波増幅器及びそれを用いた高周波モジュール
KR20130007456A (ko) 전력증폭기
WO2003012981A1 (en) Active element bias circuit for rf power transistor input
WO2021255976A1 (ja) 高周波回路及び通信装置
US20220368284A1 (en) Power amplification circuit, radio-frequency circuit, and communication device
US10270411B2 (en) Amplifier
CN118074639A (zh) 回馈电路及射频电路
JP2021083010A (ja) 電力増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees