WO2021255976A1 - 高周波回路及び通信装置 - Google Patents

高周波回路及び通信装置 Download PDF

Info

Publication number
WO2021255976A1
WO2021255976A1 PCT/JP2021/002727 JP2021002727W WO2021255976A1 WO 2021255976 A1 WO2021255976 A1 WO 2021255976A1 JP 2021002727 W JP2021002727 W JP 2021002727W WO 2021255976 A1 WO2021255976 A1 WO 2021255976A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
high frequency
power supply
transistor
terminal
Prior art date
Application number
PCT/JP2021/002727
Other languages
English (en)
French (fr)
Inventor
正和 廣部
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202180037864.9A priority Critical patent/CN115812276A/zh
Publication of WO2021255976A1 publication Critical patent/WO2021255976A1/ja
Priority to US18/055,439 priority patent/US20230077189A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier

Definitions

  • the present invention generally relates to a high frequency circuit and a communication device, and more particularly to a high frequency circuit including an amplifier circuit and a communication device including the high frequency circuit.
  • a power amplification module including a power amplification circuit and a bias circuit is known (see, for example, Patent Document 1).
  • the amplifier circuit is equipped with an amplifier.
  • the amplifier includes a grounded emitter transistor.
  • the collector of the transistor is connected to the power supply voltage through an inductance element.
  • the bias circuit includes an emitter follower transistor and a control IC.
  • the control IC includes a first current source and a second current source.
  • the first current source supplies a control current that changes following a change in the control voltage to the collector of the emitter follower transistor.
  • the first current source limits the control current to the upper limit or less.
  • the second current source supplies a constant current to the base of the emitter follower transistor.
  • the power amplification module described in Patent Document 1 is supplied to the base of the transistor of an amplifier when the power supply voltage is higher than the rated power supply voltage, for example, due to the influence of the hfe (output short-circuit current gain) variation of the emitter follower.
  • the bias current or bias voltage applied may vary. Therefore, in the power amplification module described in Patent Document 1, at least one of the characteristics of the amplifier circuit and the electronic component to which the high frequency signal amplified by the amplifier circuit is input may be deteriorated.
  • An object of the present invention is to provide a high frequency circuit and a communication device capable of limiting the output power of an amplifier circuit more accurately.
  • the high frequency circuit includes an amplifier circuit, a bias circuit, a bias control circuit, a comparison unit, a variable resistance circuit, and a control unit.
  • the amplifier circuit includes a specific transistor.
  • the specific transistor has an input terminal and an output terminal, and amplifies a high frequency signal input to the input terminal and outputs the signal from the output terminal.
  • the bias circuit supplies a bias current or a bias voltage to the input terminal of the particular transistor.
  • the bias control circuit supplies a control current or a control voltage to the bias circuit.
  • the comparison unit compares the power supply voltage of the power supply terminal connected to the output terminal of the specific transistor with the threshold voltage.
  • the variable resistance circuit is connected between the power supply terminal and the output terminal.
  • the variable resistance circuit includes a parallel circuit of a resistance element and a switch element.
  • the control unit changes the resistance value of the variable resistance circuit according to the comparison result of the comparison unit.
  • the communication device includes the high frequency circuit and the signal processing circuit.
  • the signal processing circuit is connected to the high frequency circuit.
  • the high-frequency circuit and communication device can limit the output power of the amplifier circuit more accurately.
  • FIG. 1 is a circuit diagram of a communication device including a high frequency circuit according to an embodiment.
  • FIG. 2 is a circuit diagram of the same high frequency circuit.
  • FIG. 3 is a circuit diagram of a communication device including a high frequency circuit according to the first modification of the embodiment.
  • the high-frequency circuit 100 is used in, for example, the communication device 300.
  • the communication device 300 is, for example, a mobile phone (for example, a smartphone), but is not limited to this, and may be, for example, a wearable terminal (for example, a smart watch).
  • the high frequency circuit 100 is a circuit that can support, for example, a 4G (4th generation mobile communication) standard and a 5G (5th generation mobile communication) standard.
  • the 4G standard is, for example, a 3GPP (Third Generation Partnership Project) LTE (Long Term Evolution) standard.
  • the 5G standard is, for example, 5G NR (New Radio).
  • the high frequency circuit 100 may be a circuit capable of supporting carrier aggregation and dual connectivity.
  • the high frequency circuit 100 is configured so that, for example, the transmission signal input from the signal processing circuit 301 can be amplified and output to the antenna 310.
  • the signal processing circuit 301 is not a component of the high frequency circuit 100, but a component of the communication device 300 including the high frequency circuit 100.
  • the high frequency circuit 100 is controlled by, for example, the signal processing circuit 301 included in the communication device 300.
  • the communication device 300 includes a high frequency circuit 100 and a signal processing circuit 301.
  • the communication device 300 further includes an antenna 310.
  • the signal processing circuit 301 includes, for example, an RF signal processing circuit 302 and a baseband signal processing circuit 303.
  • the RF signal processing circuit 302 is, for example, an RFIC (Radio Frequency Integrated Circuit), and performs signal processing on a high frequency signal.
  • the RF signal processing circuit 302 performs signal processing such as up-conversion on the high frequency signal (transmission signal) output from the baseband signal processing circuit 303, and outputs the signal processed high frequency signal.
  • the baseband signal processing circuit 303 is, for example, a BBIC (Baseband Integrated Circuit).
  • the baseband signal processing circuit 303 generates an I-phase signal and a Q-phase signal from the baseband signal.
  • the baseband signal is, for example, an audio signal, an image signal, or the like input from the outside.
  • the baseband signal processing circuit 303 performs IQ modulation processing by synthesizing an I-phase signal and a Q-phase signal, and outputs a transmission signal.
  • the transmission signal is generated as a modulation signal (IQ signal) in which a carrier signal having a predetermined frequency is amplitude-modulated with a period longer than the period of the carrier signal.
  • the high frequency circuit 100 transmits a high frequency signal (transmission signal) between the antenna 310 and the RF signal processing circuit 302 of the signal processing circuit 301.
  • the high frequency circuit 100 includes a power amplifier circuit 1.
  • the high frequency circuit 100 further includes an output matching circuit 101, a first switch 102, a filter 103, a second switch 104, and an antenna terminal 105.
  • the power amplifier circuit 1 includes an amplifier circuit 2.
  • the amplifier circuit 2 amplifies and outputs, for example, an input signal input from the signal processing circuit 301 via the signal input terminal 13 of the high frequency circuit 100.
  • the input signal is a high frequency signal (transmission signal) in a predetermined frequency band.
  • the predetermined frequency band includes, for example, a plurality of communication bands different from each other.
  • the amplifier circuit 2 has a plurality of (for example, two) amplifiers 20.
  • Each of the plurality of amplifiers 20 includes a transistor Tr2 for amplification (see FIG. 2).
  • Each of the plurality of transistors Tr2 has an input terminal and an output terminal. Further, each of the plurality of transistors Tr2 has a common terminal for input and output.
  • Each of the plurality of transistors Tr2 is, for example, a bipolar transistor. In this case, the input terminal, the output terminal, and the common terminal of the transistor Tr2 are the base, collector, and emitter of the bipolar transistor, respectively.
  • the common terminal (emitter) of each transistor Tr2 is connected (grounded) to the ground.
  • a plurality of amplifiers 20 are connected in multiple stages. Therefore, in the amplifier circuit 2, a plurality of transistors Tr2 are connected in multiple stages.
  • the amplifier 20 of the first stage (driver stage) among the plurality of amplifiers 20 may be referred to as the first stage amplifier 21, and the amplifier 20 of the final stage may be referred to as the final stage amplifier 22.
  • the transistor Tr2 of the first stage (driver stage) may be referred to as the first stage transistor Tr21
  • the transistor Tr2 of the final stage (output stage) may be referred to as the final stage transistor Tr22.
  • the amplifier circuit 2 further includes a matching circuit 23 provided between the input terminal 27 and the first stage amplifier 21, and a matching circuit 24 provided between the first stage amplifier 21 and the final stage amplifier 22.
  • the matching circuit 23 is a circuit for impedance matching between the first stage amplifier 21 and the signal processing circuit 301.
  • the matching circuit 24 is a circuit (interstage matching circuit) for impedance matching between the first stage amplifier 21 and the final stage amplifier 22.
  • the output matching circuit 101 is provided in the signal path between the amplifier circuit 2 and the first switch 102.
  • the output matching circuit 101 is a circuit for achieving impedance matching between the amplifier circuit 2 and the filter 103.
  • the output matching circuit 101 is composed of, for example, one inductor, but is not limited to this, and may include, for example, a plurality of inductors and a plurality of capacitors.
  • the first switch 102 is provided between the output matching circuit 101 and the filter 103.
  • the first switch 102 has a common terminal and a plurality of selection terminals.
  • the common terminal of the first switch 102 is connected to the amplifier circuit 2 via the output matching circuit 101.
  • One of the plurality of selection terminals of the first switch 102 is connected to the filter 103.
  • the first switch 102 is, for example, a switch capable of connecting at least one or more of a plurality of selection terminals to a common terminal.
  • the first switch 102 is, for example, a switch capable of one-to-one and one-to-many connections.
  • the first switch 102 is a switch capable of switching signal paths for a plurality of transmission signals having different communication bands from each other.
  • the first switch 102 switches the connection state between the common terminal and the plurality of selection terminals according to, for example, a control signal input from the signal processing circuit 301.
  • the first switch 102 is, for example, a switch IC (Integrated Circuit
  • the filter 103 is a filter whose pass band is the transmission band of at least one communication band (for example, Band 3) among the above-mentioned plurality of communication bands.
  • the filter 103 is, for example, a one-chip elastic wave filter, and each of the plurality of series arm resonators and the plurality of parallel arm resonators is composed of elastic wave resonators.
  • the surface acoustic wave filter is, for example, a surface acoustic wave filter that utilizes a surface acoustic wave.
  • each of the plurality of series arm resonators and the plurality of parallel arm resonators is, for example, a SAW (Surface Acoustic Wave) resonator.
  • the second switch 104 is provided between the filter 103 and the antenna terminal 105.
  • the second switch 104 is a switch connected to the antenna terminal 105.
  • the second switch 104 has a common terminal and a plurality of selection terminals. In the second switch 104, the common terminal is connected to the antenna terminal 105.
  • the filter 103 is connected to one of the plurality of selection terminals of the second switch 104.
  • the second switch 104 switches the connection state between the common terminal and the plurality of selection terminals according to, for example, a control signal input from the signal processing circuit 301.
  • the second switch 104 is, for example, a switch IC.
  • the antenna terminal 105 is connected to the antenna 310.
  • the transmission signal output from the amplifier circuit 2 is transmitted from the antenna 310 through the output matching circuit 101, the first switch 102, the filter 103, the second switch 104, and the antenna terminal 105.
  • the power amplifier circuit 1 includes an amplifier circuit 2, a bias circuit 3, a bias control circuit 54, a comparison unit 4, and a variable resistance circuit 6. , And a control unit 55.
  • the amplifier circuit 2 includes a specific transistor Tr2A (for example, a first-stage transistor Tr2).
  • the specific transistor Tr2A has an input terminal and an output terminal, and amplifies a high frequency signal input to the input terminal and outputs the signal from the output terminal.
  • the bias circuit 3 supplies the bias current to the input terminal of the specific transistor Tr2A, but is not limited to this, and may be configured to supply the bias voltage to the input terminal of the specific transistor Tr2A.
  • the bias control circuit 54 supplies the control current Icont to the bias circuit 3, but the bias control circuit 54 is not limited to this, and may be configured to supply the control voltage to the bias circuit 3.
  • the comparison unit 4 compares the power supply voltage Vcc of the power supply terminal 11 connected to the output terminal of the specific transistor Tr2A with the threshold voltage (reference voltage) Vref.
  • the variable resistance circuit 6 is connected between the power supply terminal 11 and the output terminal of the specific transistor Tr2A.
  • the control unit 55 controls the variable resistance circuit 6.
  • the amplifier circuit 2 includes a plurality of (for example, two) transistors Tr2 for amplification.
  • a plurality of transistors Tr2 are connected in multiple stages.
  • the amplifier circuit 2 has an input terminal 27 and an output terminal 28.
  • the input terminal (base) of the first-stage transistor Tr21 is connected to the input terminal 27 of the amplifier circuit 2 via the matching circuit 23.
  • the output terminal (collector) of the first-stage transistor Tr21 is connected to the power supply terminal 11. Further, the output terminal (collector) of the first stage transistor Tr21 is connected to the input terminal (base) of the final stage transistor Tr22 via the matching circuit 24.
  • the common terminal (emitter) of the first-stage transistor Tr21 is grounded. The first-stage transistor Tr21 amplifies the input signal input to the input terminal and outputs it from the output terminal.
  • the input terminal (base) of the final stage transistor Tr22 is connected to the output terminal (collector) of the first stage transistor Tr21 via the matching circuit 24.
  • the terminal (collector) of the final stage transistor Tr22 is connected to the power supply terminal 11. Further, the output terminal of the final stage transistor Tr 22 is connected to the output terminal 28 of the amplifier circuit 2 via the matching circuit 24.
  • the common terminal (emitter) of the final stage transistor Tr22 is grounded.
  • the amplifier circuit 2 may have a matching circuit 25 provided between the output terminal of the final stage transistor Tr22 and the output terminal 28 of the amplifier circuit 2.
  • the amplifier circuit 2 amplifies the input transmission signal with the first-stage transistor Tr21, further amplifies it with the final-stage transistor Tr22, and outputs it. That is, the final stage transistor Tr22 further amplifies and outputs the transmission signal amplified by the first stage transistor Tr21.
  • the bias circuit 3 has a plurality of (here, two) emitter followers 30 for one-to-one in a plurality of (here, two) transistors Tr2.
  • Each of the two emitter followers 30 includes a bipolar transistor Tr3.
  • Each of the two emitter followers 30 supplies a bias current to the base of the corresponding transistor Tr2 of the two transistors Tr2.
  • the two bipolar transistors Tr3 are bias transistors.
  • the emitter follower 30 corresponding to the first-stage transistor Tr21 may be referred to as a first emitter follower 31, and the emitter follower 30 corresponding to the final-stage transistor Tr22 may be referred to as a second emitter follower 32.
  • the bipolar transistor Tr3 included in the first emitter follower 31 may be referred to as a first bipolar transistor Tr31
  • the bipolar transistor Tr3 included in the second emitter follower 32 may be referred to as a second bipolar transistor Tr32.
  • the base of the first bipolar transistor Tr31 is connected to the current source 52 included in the bias control circuit 54 via the resistor R31.
  • the emitter of the first bipolar transistor Tr31 is connected to the input terminal (base) of the first-stage transistor Tr21.
  • the collector of the first bipolar transistor Tr31 is connected to the battery terminal 12 of the high frequency circuit 100.
  • the base of the second bipolar transistor Tr32 is connected to the current source 52 included in the bias control circuit 54 via the resistor R32.
  • the emitter of the second bipolar transistor Tr32 is connected to the input terminal (base) of the final stage transistor Tr22.
  • the collector of the second bipolar transistor Tr32 is connected to the battery terminal 12.
  • the current Ice from the battery terminal 12 is supplied to the connection points between the collectors of the plurality of bipolar transistors Tr3.
  • the bias control circuit 54 includes the current source 52 as described above.
  • the current source 52 outputs the control current Icont.
  • the control current Icont is supplied to the connection point between the base of the first bipolar transistor Tr31 and the base of the second bipolar transistor Tr32.
  • the control current Icont is a constant current.
  • the first emitter follower 31 supplies a bias current, which is a bias signal for controlling the bias point (operating point) of the first-stage transistor Tr21, from the emitter of the first bipolar transistor Tr31 to the input terminal (base) of the first-stage transistor Tr21.
  • the second emitter follower 32 supplies a bias current, which is a bias signal for controlling the bias point (operating point) of the final stage transistor Tr22, from the emitter of the second bipolar transistor Tr32 to the input terminal (base) of the final stage transistor Tr22. ..
  • Two diodes D311 and D312 are connected in series between the base and ground of the first bipolar transistor Tr31 included in the first emitter follower 31.
  • Each of the two diodes D311 and D312 is configured by connecting the base and collector of the npn type transistor.
  • Two diodes D3211 and D322 are connected in series between the base and ground of the second bipolar transistor Tr32 included in the second emitter follower 32.
  • Each of the two diodes D3211 and D322 is configured by connecting the base and collector of the npn type transistor.
  • the amplifier circuit 2 and the bias circuit 3 are included in, for example, a one-chip IC chip.
  • the IC chip including the amplifier circuit 2 and the bias circuit 3 is, for example, a GaAs-based IC chip.
  • each of the two transistors Tr2 is, for example, an HBT (Heterojunction Bipolar Transistor).
  • the IC chip including the amplifier circuit 2 and the bias circuit 3 is not limited to the GaAs IC chip, and may be, for example, a Si IC chip having an amplifier circuit 2 or a SiGe IC chip having an amplifier circuit 2.
  • the bias control circuit 54 supplies the control current Icont to the bias circuit 3.
  • the high frequency circuit 100 has a control circuit 5 including a bias control circuit 54.
  • the control circuit 5 is, for example, a control IC (Integrated Circuit) that controls the amplifier circuit 2 and the bias circuit 3.
  • the bias circuit 3 has a plurality of (here, two) emitter followers 30, the current Ice from the battery terminal 12 is divided into the plurality of emitter followers 30.
  • the control current Icont from the bias control circuit 54 is diverted to the base of the two bipolar transistors Tr3 of the bias circuit 3.
  • the comparison unit 4 compares the power supply voltage Vcc of the power supply terminal 11 connected to the output terminal (collector) of the specific transistor Tr2A (here, the first stage transistor Tr21) with the threshold voltage Vref.
  • the power supply terminal 11 is connected to, for example, a power supply IC (Integrated Circuit) 330 included in the communication device 300 (see FIG. 1), and a power supply voltage Vcc is supplied from the power supply IC 330.
  • the comparison unit 4 includes a comparator CP1 that compares the power supply voltage Vcc of the power supply terminal 11 with the threshold voltage Vref.
  • the comparator CP1 has a first input terminal, a second input terminal, and an output terminal.
  • the first input terminal of the comparator CP1 is connected to the node N1 between the power supply terminal 11 and the variable resistance circuit 6.
  • the first input terminal of the comparator CP1 is connected to the power supply terminal 11 without going through a circuit element. Therefore, no circuit element such as a resistance element that causes a voltage drop is provided between the power supply terminal 11 and the node N1.
  • the power supply voltage Vcc is applied to the first input terminal of the comparator CP1.
  • a threshold voltage Vref is applied to the second input terminal of the comparator CP1 from the control unit 55 of the control circuit 5.
  • the output terminal of the comparator CP1 is connected to the control unit 55.
  • the first input terminal is a non-inverting input terminal
  • the second input terminal is an inverting input terminal.
  • the signal level (voltage level) of the output signal from the output terminal of the comparator CP1 is the first level (also referred to as low level).
  • the signal level of the output signal from the output terminal of the comparator CP1 becomes the second level (also referred to as high level) higher than the first level. ..
  • the variable resistance circuit 6 is connected between the power supply terminal 11 and the output terminal (collector) of the specific transistor Tr2A (first stage transistor Tr21). More specifically, the variable resistance circuit 6 is connected between the above-mentioned node N1 and the output terminal of the specific transistor Tr2A.
  • the variable resistance circuit 6 includes, for example, a parallel circuit 61 of the resistance element R1 and the switch element SW1. In the variable resistance circuit 6, the resistance value of the variable resistance circuit 6 is changed according to the comparison result of the comparison unit 4.
  • the variable resistance circuit 6 is controlled by the control unit 55.
  • the switch element SW1 is, for example, a semiconductor switch element having a control terminal and a pair of main terminals.
  • a control unit 55 is connected to the control terminal, and one of the main terminals of the pair of main terminals is attached to one end of the resistance element R1. It is connected and the other main terminal is connected to the other end of the resistance element R1.
  • the semiconductor switch element is, for example, a normalion type MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor).
  • the control circuit 5 further includes a control unit 55 that controls the variable resistance circuit 6.
  • the control unit 55 controls the variable resistance circuit 6 according to the comparison result of the comparison unit 4. That is, the control unit 55 controls the switch element SW1 of the variable resistance circuit 6 according to the output signal of the comparator CP1.
  • the control unit 55 increases the resistance value of the variable resistance circuit 6 when the power supply voltage Vcc is larger than the threshold voltage Vref as compared with the case where the power supply voltage Vcc is smaller than the threshold voltage Vref.
  • the control unit 55 turns on the switch element SW1 of the variable resistance circuit 6, and the signal level of the output signal of the comparator CP1 is the second level.
  • the switch element SW1 of the variable resistance circuit 6 is controlled to the off state. Therefore, in the variable resistance circuit 6, when the power supply voltage Vcc is smaller than the threshold voltage Vref, the resistance value of the variable resistance circuit 6 is substantially zero (about the on-resistance of the switch element SW1), and the power supply voltage Vcc is higher than the threshold voltage Vref. If it is also large, the resistance value of the variable resistance circuit 6 becomes the resistance value of the resistance element R1.
  • the resistance value of the resistance element R1 is larger than the on resistance of the switch element SW1.
  • the threshold voltage Vref is a voltage higher than the rated power supply voltage of the power supply voltage Vcc by a predetermined voltage (for example, 0.1 V or more and 0.2 V or less).
  • the control circuit 5 and the comparator CP1 are included in, for example, a one-chip IC chip.
  • the IC chip including the control circuit 5 and the comparator CP1 is, for example, a Si-based IC chip.
  • the control circuit 5 is connected to, for example, the signal processing circuit 301.
  • the control circuit 5 controls the amplifier circuit 2 and the bias circuit 3 based on the control signal acquired from the signal processing circuit 301.
  • the control circuit 5 controls the amplifier circuit 2 and the bias circuit 3 according to the control signal from the RF signal processing circuit 302 of the signal processing circuit 301.
  • the power amplification circuit 1 amplifies and outputs, for example, a transmission signal from the signal processing circuit 301.
  • the amplifier circuit 2 amplifies and outputs an input signal which is an input transmission signal in a predetermined frequency band.
  • the control unit 55 turns on the switch element SW1 of the variable resistance circuit 6.
  • a voltage substantially equal to the power supply voltage Vcc (a voltage smaller than the power supply voltage Vcc by the voltage drop in the path between the power supply terminal 11 and the output terminal of the specific transistor Tr2A) is applied to the specific transistor Tr2A. Will be done.
  • the power supply voltage Vcc of the power supply terminal 11 becomes a voltage higher than the rated power supply voltage by a predetermined voltage (for example, 0.1 V or more and 0.2 V or less)
  • the power supply voltage Vcc exceeds the threshold voltage Vref and the comparator
  • the signal level of the output signal of CP1 becomes the second level.
  • the control unit 55 turns off the switch element SW1 of the variable resistance circuit 6.
  • a voltage smaller than the power supply voltage Vcc by the voltage drop in the resistance element R1 is applied to the output terminal (collector) of the specific transistor Tr2A.
  • the saturated output power of the first stage transistor Tr21 is limited, and the output power of the final stage transistor Tr22 is limited. Therefore, in the power amplifier circuit 1, the input power-output power characteristic of the amplifier circuit 2 differs depending on the magnitude relationship between the power supply voltage Vcc and the threshold voltage Vref.
  • the high-frequency circuit 100 includes an amplifier circuit 2, a bias circuit 3, a bias control circuit 54, a comparison unit 4, a variable resistance circuit 6, and a control unit 55. And.
  • the amplifier circuit 2 includes a specific transistor Tr2A.
  • the specific transistor Tr2A has an input terminal and an output terminal, and amplifies a high frequency signal input to the input terminal and outputs the signal from the output terminal.
  • the bias circuit 3 supplies a bias current or a bias voltage to the input terminal of the specific transistor Tr2A.
  • the control circuit 5 supplies the control current Icont or the control voltage to the bias circuit 3.
  • the comparison unit 4 compares the power supply voltage Vcc of the power supply terminal 11 connected to the output terminal of the specific transistor Tr2A with the threshold voltage Vref.
  • the variable resistance circuit 6 is connected between the power supply terminal 11 and the output terminal of the specific transistor Tr2A.
  • the variable resistance circuit 6 includes a parallel circuit 61 of the resistance element R1 and the switch element SW1.
  • the control unit 55 changes the resistance value of the variable resistance circuit 6 according to the comparison result of the comparison unit 4.
  • the high frequency circuit 100 can limit the output power of the amplifier circuit 2 more accurately.
  • the voltage applied to the output terminal of the specific transistor Tr2A of the amplifier circuit 2 is limited, so that, for example, a bias circuit. It is not easily affected by the variation in the characteristics of No. 3, and the output power of the amplifier circuit 2 can be limited more accurately.
  • the variation in the characteristics of the bias circuit 3 includes, for example, the variation in hfe (output short-circuit current gain) of the emitter follower 30.
  • the first-stage transistor Tr2 among the plurality of transistors Tr2 included in the amplifier circuit 2 is set as a specific transistor Tr2A, and the variable resistance circuit 6 is connected to the specific transistor Tr2A.
  • the characteristics (output power) of the amplifier circuit 2 when the switch element SW1 is on, as compared with the case where the variable resistance circuit 6 is connected to the transistor Tr2 other than the first stage transistor Tr21 (here, the final stage transistor Tr2). , Operation efficiency, etc.) can be suppressed.
  • the high-frequency module including the high-frequency circuit 100 includes a plurality of circuit elements (GaAs-based IC chip and Si-based IC chip of the power amplifier circuit 1, first switch 102, filter 103, second switch 104, etc.) included in the high-frequency circuit 100. , A mounting board on which these a plurality of circuit elements are mounted.
  • the filter 103 when the high frequency module is downsized, the filter 103, which tends to occupy a large area on the mounting board among a plurality of circuit elements, may be downsized.
  • the withstand power of the filter 103 tends to decrease as the chip size of the filter 103 decreases.
  • the output power of the amplifier circuit 2 can be accurately limited, for example, deterioration of the characteristics of the filter 103 can be suppressed, and the design margin of the filter 103 can be easily widened. ..
  • the communication device 300 includes a high frequency circuit 100 and a signal processing circuit 301.
  • the signal processing circuit 301 is connected to the high frequency circuit 100.
  • the communication device 300 includes the high frequency circuit 100, the output power of the amplifier circuit 2 can be limited more accurately.
  • Modification example (3.1) Modification example 1 The high frequency circuit 100a and the communication device 300a according to the first modification of the embodiment will be described with reference to FIG. Regarding the high frequency circuit 100a and the communication device 300a according to the first modification, the same components as those of the high frequency circuit 100 and the communication device 300 according to the embodiment are designated by the same reference numerals and description thereof will be omitted.
  • the high frequency circuit 100a according to the first modification is different from the high frequency circuit 100 according to the embodiment in that the power amplification circuit 1a is provided in place of the power amplification circuit 1 of the high frequency circuit 100 according to the embodiment.
  • the communication device 300a according to the first modification is different from the communication device 300 according to the embodiment in that the high frequency circuit 100a is provided instead of the high frequency circuit 100 provided in the communication device 300 according to the embodiment.
  • the power amplifier circuit 1a includes a variable resistance circuit 6a instead of the variable resistance circuit 6 of the power amplification circuit 1.
  • the resistance element R1 in the parallel circuit 61 of the resistance element R1 and the switch element SW1 included in the variable resistance circuit 6a is referred to as the first resistance element R1
  • the switch element SW1 in the parallel circuit 61 is referred to as the first resistance element SW1.
  • the variable resistance circuit 6a further includes at least one series circuit 62 of the second switch element SW2 and the second resistance element R2, which is connected in parallel to the parallel circuit 61.
  • the variable resistance circuit 6a includes n series circuits 62 (n is an integer of 2 or more).
  • the n second switch elements SW2 are referred to as n second switch elements SW21 to SW2n
  • the n second resistance elements R2 are referred to as n second resistance elements R21 to R2n.
  • the variable resistance circuit 6a has n second switch elements SW21 to SW2n and n second resistance elements R21 to R2n.
  • the resistance value of the first resistance element R1 and the resistance values of each of the n second resistance elements R21 to R2n are set to the same value, but the present invention is not limited to this.
  • the on-resistance of the first switch element SW1 and the on-resistance of each of the n second switch elements SW21 to SW2n are set to the same value, but the value is not limited to this.
  • the amplifier circuit 2 has a plurality of (for example, three) communication bands (first communication band, second) different from each other, similarly to the amplifier circuit 2 of the high-frequency circuit 100 according to the first embodiment. It can operate in each of the communication band and the third communication band). Therefore, the specific transistor Tr2A can operate in each of a plurality of communication bands different from each other.
  • the control unit 55 changes the resistance value of the variable resistance circuit 6a according to the communication band in which the specific transistor Tr2A operates among the plurality of communication bands.
  • the control unit 55 can acquire information about the communication band in which the specific transistor Tr2A operates from the signal processing circuit 301.
  • the control unit 55 can change the resistance value of the variable resistance circuit 6a based on, for example, the comparison result of the comparison unit 4 and the control signal including the information related to the communication band from the signal processing circuit 301.
  • the control unit 55 sets the first switch element SW1 to the ON state when the power supply voltage Vcc is smaller than the threshold voltage Vref, for example, based on the comparison result of the comparison unit 4.
  • the second switch elements SW21 to SW2n are turned off.
  • the control unit 55 sets the resistance value of the variable resistance circuit 6a to the maximum value according to the first communication band. For example, the first switch element SW1 and the n second switch elements SW21 to SW2n are turned off.
  • the control unit 55 turns off the first switch element SW1. Then, the n second switch elements SW21 to SW2n are turned on. Further, if the power supply voltage Vcc is larger than the threshold voltage Vref, the control unit 55 sets the resistance value of the variable resistance circuit 6a to a value between the maximum value and the minimum value according to the third communication band. The first switch element SW1 is turned off, and only a part of the second switch elements SW2 out of the n second switch elements SW21 to SW2n is turned on.
  • the high-frequency circuit 100a according to the first modification can limit the output power of the amplifier circuit 2 more accurately in any of the plurality of communication bands in which the specific transistor Tr2A operates.
  • the high-frequency circuit 100 according to the second modification has the same circuit configuration as the high-frequency circuit 100 according to the embodiment, and will be described with reference to FIGS. 1 and 2.
  • the control unit 55 acquires information on the rated power supply voltage of the power supply voltage Vcc applied to the power supply terminal 11, and changes the threshold voltage Vref based on this information.
  • the control unit 55 acquires information on the rated power supply voltage of the power supply voltage Vcc from, for example, the signal processing circuit 301. More specifically, the control unit 55 acquires information regarding the rated power supply voltage of the power supply voltage Vcc included in the control signal (command) from the signal processing circuit 301.
  • control unit 55 increases the threshold voltage Vref as the rated power supply voltage increases, for example, based on the acquired information on the rated power supply voltage.
  • the threshold voltage Vref may be changed according to the rated power supply voltage. It will be possible.
  • the above embodiment is just one of various embodiments of the present invention.
  • the above embodiment can be variously modified according to the design and the like as long as the object of the present invention can be achieved.
  • the number of connection stages of the transistor Tr2 in the amplifier circuit 2 is 2, but the number of connection stages of the transistor Tr2 may be 3 or more.
  • the amplifier circuit 2 is not limited to the configuration having a plurality of transistors Tr2, and may have at least one transistor Tr2.
  • the number of transistors Tr2 may be one, and in this case, the number of emitter followers 30 and bipolar transistors Tr3 of the bias circuit 3 may be one.
  • the first stage transistor Tr21 is a specific transistor Tr2A
  • the final stage transistor Tr22 may be a specific transistor Tr2A
  • the first stage transistor Tr21 and the final stage transistor Tr22 are each specified. It may be a transistor Tr2A.
  • the transistor Tr2 other than both the first stage transistor Tr21 and the final stage transistor Tr22 may be used as a specific transistor Tr2A.
  • the transistor Tr2 in the amplifier circuit 2 is not limited to the bipolar transistor, and may be a FET (Field Effect Transistor).
  • the gate, drain, and source are input terminals, output terminals, and common terminals, respectively.
  • the first switch 102, the filter 103 and the second switch 104 are not essential components but additional components.
  • the filter 103 is an elastic wave filter that utilizes an elastic surface wave, but is not limited to this, and may be, for example, an elastic wave filter that utilizes an elastic boundary wave, a plate wave, or the like.
  • each of the plurality of series arm resonators and the plurality of parallel arm resonators is not limited to the SAW resonator, and may be, for example, a BAW (Bulk Acoustic Wave) resonator.
  • BAW Bulk Acoustic Wave
  • the high frequency circuits 100 and 100a may include a low noise amplifier for amplifying a received signal input from the antenna terminal 105 and a receiving circuit including a filter connected to the low noise amplifier.
  • the filter 103 is not limited to the transmission filter, and may be a duplexer.
  • the first switch 102 and the second switch 104 may be switch ICs corresponding to GPIO (General Purpose Input / Output), for example.
  • GPIO General Purpose Input / Output
  • the high frequency circuit (100; 100a) includes an amplifier circuit (2), a bias circuit (3), a bias control circuit (54), a comparison unit (4), and a variable resistance circuit (6; 6a) and a control unit (55) are provided.
  • the amplifier circuit (2) includes a specific transistor (Tr2A).
  • the specific transistor (Tr2A) has an input terminal and an output terminal, and amplifies a high frequency signal input to the input terminal and outputs the signal from the output terminal.
  • the bias circuit (3) supplies a bias current or a bias voltage to the input terminal of a specific transistor (Tr2A).
  • the bias control circuit (54) supplies a control current (Icont) or a control voltage to the bias circuit (3).
  • the comparison unit (4) compares the power supply voltage (Vcc) and the threshold voltage (Vref) of the power supply terminal (11) connected to the output terminal of the specific transistor (Tr2A).
  • the variable resistance circuit (6; 6a) is connected between the power supply terminal (11) and the output terminal.
  • the variable resistance circuit (6; 6a) includes a parallel circuit (61) of the resistance element (R1) and the switch element (SW1).
  • the control unit (55) changes the resistance value of the variable resistance circuit (6; 6a) according to the comparison result of the comparison unit (4).
  • the high frequency circuit (100; 100a) according to the first aspect can limit the output power of the amplifier circuit (2) more accurately.
  • the control unit (55) has a threshold voltage (Vref) when the power supply voltage (Vcc) is larger than the threshold voltage (Vref). ),
  • the resistance value of the variable resistance circuit (6; 6a) is increased as compared with the case where the resistance value is smaller than the above.
  • the output power of the amplifier circuit (2) can be accurately limited. ..
  • the resistance element (R1) of the parallel circuit (61) is used as the first resistance element
  • the switch element (SW1) of the parallel circuit (61) is used as the first resistance element. 1 Switch element.
  • the variable resistance circuit (6a) further includes at least one series circuit (62) of the second switch element (SW2) and the second resistance element (R2) connected in parallel to the parallel circuit (61).
  • the output power of the amplifier circuit (2) can be limited more accurately.
  • the specific transistor (Tr2A) can operate in each of a plurality of communication bands different from each other.
  • the control unit (55) changes the resistance value of the variable resistance circuit (6a) according to the communication band in which the specific transistor (Tr2A) operates among the plurality of communication bands.
  • the control unit (55) acquires the information regarding the rated power supply voltage of the power supply terminal (11).
  • the threshold voltage (Vref) is changed based on the above information.
  • the high frequency circuit (100; 100a) for example, when the specification of the rated power supply voltage of the power supply voltage (Vcc) applied to the power supply terminal (11) is changed, it corresponds to the rated power supply voltage. It is possible to change the threshold voltage (Vref).
  • the comparator (4) has a power supply voltage (Vcc) and a threshold voltage (Vcc) of the power supply terminal (11). Includes a comparator (CP1) to compare with Vref).
  • the control unit (55) changes the resistance value of the variable resistance circuit (6; 6a) according to the output of the comparator (CP1).
  • the power supply terminal (11) is compared with the threshold voltage by dividing the power supply voltage (Vcc) of the power supply terminal (11) by the resistance voltage dividing circuit. ) And the output terminal of the specific transistor (Tr2A) can be reduced, and the decrease in the output power and the operation efficiency of the amplifier circuit (2) can be suppressed.
  • the amplifier circuit (2) is a plurality of transistors (Tr2) including a specific transistor (Tr2A). Has. In the amplifier circuit (2), a plurality of transistors (Tr2) are connected in multiple stages.
  • the specific transistor (Tr2A) is one transistor (Tr2) other than the final stage transistor (Tr2) among the plurality of transistors (Tr2). Tr2).
  • the switch element (SW1) is in the ON state as compared with the case where the variable resistance circuit (6; 6a) is connected to the transistor (Tr2) in the final stage. It is possible to suppress the deterioration of the characteristics (output power, operating efficiency, etc.) of the amplifier circuit (2) at that time.
  • the specific transistor (Tr2) is the first stage transistor (Tr2) among the plurality of transistors (Tr2).
  • the switch element (SW1) is compared with the case where the variable resistance circuit (6; 6a) is connected to the transistor (Tr2) other than the transistor (Tr2) in the first stage. ) Is on, it is possible to suppress the deterioration of the characteristics (output power, operating efficiency, etc.) of the amplifier circuit (2).
  • the communication device (300; 300a) according to the tenth aspect includes a high frequency circuit (100; 100a) according to any one of the first to ninth aspects and a signal processing circuit (301).
  • the signal processing circuit (301) is connected to the high frequency circuit (100; 100a).
  • the communication device (300; 300a) according to the tenth aspect can limit the output power of the amplifier circuit (2) more accurately.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

増幅回路の出力電力をより精度良く制限する。高周波回路（１００）は、増幅回路（２）、バイアス回路（３）、バイアス制御回路（５４）、比較部（４）、可変抵抗回路（６）及び制御部（５５）を備える。増幅回路（２）は、入力端子に入力される高周波信号を増幅して出力端子から出力する特定のトランジスタＴｒ２Ａを含む。バイアス回路（３）は、特定のトランジスタ（Ｔｒ２Ａ）の入力端子にバイアス電流又はバイアス電圧を供給する。比較部（４）は、特定のトランジスタ（Ｔｒ２Ａ）の出力端子に接続されている電源端子（１１）の電源電圧（Ｖｃｃ）と閾値電圧（Ｖｒｅｆ）とを比較する。可変抵抗回路（６）は、電源端子（１１）と出力端子との間に接続されている。可変抵抗回路（６）は、抵抗素子（Ｒ１）とスイッチ素子（ＳＷ１）との並列回路（６１）を含む。制御部（５５）は、比較部（４）の比較結果に応じて可変抵抗回路（６）の抵抗値を変更する。

Description

高周波回路及び通信装置
　本発明は、一般に高周波回路及び通信装置に関し、より詳細には、増幅回路を備える高周波回路、及びその高周波回路を備える通信装置に関する。
　従来、電力増幅回路と、バイアス回路と、を備える電力増幅モジュールが知られている（例えば、特許文献１参照）。
　増幅回路は、増幅器を備える。増幅器は、エミッタ接地形式のトランジスタを備える。トランジスタのコレクタは、インダクタンス素子を通じて電源電圧に接続している。
　バイアス回路は、エミッタフォロワトランジスタと、制御ＩＣと、を備える。制御ＩＣは、第１の電流源と、第２の電流源と、を備える。第１の電流源は、制御電圧の変化に追従して変化する制御電流をエミッタフォロワトランジスタのコレクタに供給する。第１の電流源は、制御電流を上限値以下に制限する。第２の電流源は、定電流をエミッタフォロワトランジスタのベースに供給する。
特開２０１８－１５２７１４号公報
　特許文献１に記載された電力増幅モジュールは、電源電圧が定格電源電圧よりも高い場合に、例えば、エミッタフォロワのｈｆｅ（出力短絡電流利得）のばらつきの影響で、増幅器のトランジスタのベースに供給されるバイアス電流又はバイアス電圧がばらつくことがあった。このため、特許文献１に記載された電力増幅モジュールでは、増幅回路と、増幅回路で増幅された高周波信号が入力される電子部品と、の少なくとも一方の特性が劣化することがあった。
　本発明の目的は、増幅回路の出力電力をより精度良く制限することが可能な高周波回路及び通信装置を提供することにある。
　本発明の一態様に係る高周波回路は、増幅回路と、バイアス回路と、バイアス制御回路と、比較部と、可変抵抗回路と、制御部と、を備える。前記増幅回路は、特定のトランジスタを含む。前記特定のトランジスタは、入力端子及び出力端子を有し、前記入力端子に入力される高周波信号を増幅して前記出力端子から出力する。前記バイアス回路は、前記特定のトランジスタの前記入力端子にバイアス電流又はバイアス電圧を供給する。前記バイアス制御回路は、前記バイアス回路に制御電流又は制御電圧を供給する。前記比較部は、前記特定のトランジスタの前記出力端子に接続されている電源端子の電源電圧と閾値電圧とを比較する。前記可変抵抗回路は、前記電源端子と前記出力端子との間に接続されている。前記可変抵抗回路は、抵抗素子とスイッチ素子との並列回路を含む。前記制御部は、前記比較部の比較結果に応じて前記可変抵抗回路の抵抗値を変更する。
　本発明の一態様に係る通信装置は、前記高周波回路と、信号処理回路と、を備える。前記信号処理回路は、前記高周波回路に接続されている。
　本発明の上記態様に係る高周波回路及び通信装置は、増幅回路の出力電力をより精度良く制限することが可能となる。
図１は、実施形態に係る高周波回路を備える通信装置の回路図である。 図２は、同上の高周波回路の回路図である。 図３は、実施形態の変形例１に係る高周波回路を備える通信装置の回路図である。
　以下、実施形態に係る高周波回路１００及び通信装置３００について、図１及び２を参照して説明する。
　（１）高周波回路及び通信装置
　（１．１）高周波回路及び通信装置の回路構成
　高周波回路１００は、例えば、通信装置３００に用いられる。通信装置３００は、例えば、携帯電話（例えば、スマートフォン）であるが、これに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）であってもよい。高周波回路１００は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格に対応可能な回路である。４Ｇ規格は、例えば、３ＧＰＰ（Third Generation Partnership Project）　ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波回路１００は、キャリアアグリゲーション及びデュアルコネクティビティに対応可能な回路であってもよい。
　高周波回路１００は、例えば、信号処理回路３０１から入力された送信信号を増幅してアンテナ３１０に出力できるように構成されている。信号処理回路３０１は、高周波回路１００の構成要素ではなく、高周波回路１００を備える通信装置３００の構成要素である。高周波回路１００は、例えば、通信装置３００の備える信号処理回路３０１によって制御される。通信装置３００は、高周波回路１００と、信号処理回路３０１と、を備える。通信装置３００は、アンテナ３１０を更に備える。信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路３０２は、例えば、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。ベースバンド信号処理回路３０３は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路３０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路３０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。高周波回路１００は、アンテナ３１０と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（送信信号）を伝達する。
　高周波回路１００は、電力増幅回路１を備える。高周波回路１００は、出力整合回路１０１と、第１スイッチ１０２と、フィルタ１０３と、第２スイッチ１０４と、アンテナ端子１０５と、を更に備える。
　電力増幅回路１は、増幅回路２を備える。増幅回路２は、例えば、信号処理回路３０１から高周波回路１００の信号入力端子１３を介して入力される入力信号を増幅して出力する。入力信号は、所定周波数帯域の高周波信号（送信信号）である。所定周波数帯域は、例えば、互いに異なる複数の通信バンドを含む。増幅回路２は、複数（例えば、２つ）の増幅器２０を有している。
　複数の増幅器２０の各々は、増幅用のトランジスタＴｒ２（図２参照）を含んでいる。複数のトランジスタＴｒ２の各々は、入力端子及び出力端子を有する。また、複数のトランジスタＴｒ２の各々は、入出力の共通端子を有する。複数のトランジスタＴｒ２の各々は、例えば、バイポーラトランジスタである。この場合、トランジスタＴｒ２の入力端子、出力端子及び共通端子は、それぞれ、バイポーラトランジスタのベース、コレクタ及びエミッタである。増幅回路２では、各トランジスタＴｒ２の共通端子（エミッタ）がグランドに接続されている（接地されている）。
　増幅回路２では、複数の増幅器２０が多段接続されている。したがって、増幅回路２では、複数のトランジスタＴｒ２が多段接続されている。以下では、説明の便宜上、複数の増幅器２０のうち初段（ドライバ段）の増幅器２０を初段増幅器２１と称し、最終段の増幅器２０を最終段増幅器２２と称することもある。また、複数のトランジスタＴｒ２のうち初段（ドライバ段）のトランジスタＴｒ２を初段トランジスタＴｒ２１と称し、最終段（出力段）のトランジスタＴｒ２を最終段トランジスタＴｒ２２と称することもある。
　増幅回路２は、入力端子２７と初段増幅器２１との間に設けられている整合回路２３と、初段増幅器２１と最終段増幅器２２との間に設けられている整合回路２４と、を更に備える。整合回路２３は、初段増幅器２１と信号処理回路３０１とのインピーダンス整合をとるための回路である。整合回路２４は、初段増幅器２１と最終段増幅器２２とのインピーダンス整合をとるための回路（段間整合回路）である。
　出力整合回路１０１は、増幅回路２と第１スイッチ１０２との間の信号経路に設けられている。出力整合回路１０１は、増幅回路２とフィルタ１０３とのインピーダンス整合をとるための回路である。出力整合回路１０１は、例えば、１つのインダクタで構成されるが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含む場合もある。
　第１スイッチ１０２は、出力整合回路１０１とフィルタ１０３との間に設けられている。第１スイッチ１０２は、共通端子と、複数の選択端子と、を有する。第１スイッチ１０２の共通端子は、出力整合回路１０１を介して増幅回路２に接続されている。第１スイッチ１０２の複数の選択端子のうち１つの選択端子は、フィルタ１０３に接続されている。第１スイッチ１０２は、例えば、共通端子に複数の選択端子のうち少なくとも１つ以上を接続可能なスイッチである。ここで、第１スイッチ１０２は、例えば、一対一及び一対多の接続が可能なスイッチである。第１スイッチ１０２は、互いに通信バンドの異なる複数の送信信号用の信号経路を切り替え可能なスイッチである。第１スイッチ１０２は、例えば、信号処理回路３０１から入力される制御信号にしたがって、共通端子と複数の選択端子との接続状態を切り替える。第１スイッチ１０２は、例えば、スイッチＩＣ（Integrated Circuit）である。
　フィルタ１０３は、上述の複数の通信バンドのうち少なくとも１つの通信バンド（例えば、Ｂａｎｄ３）の送信帯域を通過帯域とするフィルタである。フィルタ１０３は、例えば、１チップの弾性波フィルタであり、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子である。
　第２スイッチ１０４は、フィルタ１０３とアンテナ端子１０５との間に設けられている。第２スイッチ１０４は、アンテナ端子１０５に接続されているスイッチである。第２スイッチ１０４は、共通端子と、複数の選択端子と、を有する。第２スイッチ１０４では、共通端子が、アンテナ端子１０５に接続されている。第２スイッチ１０４の複数の選択端子のうち１つの選択端子に、フィルタ１０３が接続されている。第２スイッチ１０４は、例えば、信号処理回路３０１から入力される制御信号にしたがって、共通端子と複数の選択端子との接続状態を切り替える。第２スイッチ１０４は、例えば、スイッチＩＣである。
　アンテナ端子１０５は、アンテナ３１０と接続される。
　高周波回路１００では、増幅回路２から出力される送信信号は、出力整合回路１０１、第１スイッチ１０２、フィルタ１０３、第２スイッチ１０４及びアンテナ端子１０５を通ってアンテナ３１０から送信される。
　（１．２）電力増幅回路の回路構成
　電力増幅回路１は、図２に示すように、増幅回路２と、バイアス回路３と、バイアス制御回路５４と、比較部４と、可変抵抗回路６と、制御部５５と、を備える。増幅回路２は、特定のトランジスタＴｒ２Ａ（例えば、初段のトランジスタＴｒ２）を含む。特定のトランジスタＴｒ２Ａは、入力端子及び出力端子を有し、入力端子に入力される高周波信号を増幅して出力端子から出力する。バイアス回路３は、特定のトランジスタＴｒ２Ａの入力端子にバイアス電流を供給するが、これに限らず、特定のトランジスタＴｒ２Ａの入力端子にバイアス電圧を供給する構成であってもよい。バイアス制御回路５４は、バイアス回路３に制御電流Ｉｃｏｎｔを供給するが、これに限らず、バイアス回路３に制御電圧を供給する構成であってもよい。比較部４は、特定のトランジスタＴｒ２Ａの出力端子に接続されている電源端子１１の電源電圧Ｖｃｃと閾値電圧（基準電圧）Ｖｒｅｆとを比較する。可変抵抗回路６は、電源端子１１と特定のトランジスタＴｒ２Ａの出力端子との間に接続されている。制御部５５は、可変抵抗回路６を制御する。
　増幅回路２は、複数（例えば、２つ）の増幅用のトランジスタＴｒ２を含んでいる。
　増幅回路２では、上述のように、複数のトランジスタＴｒ２が多段接続されている。
　増幅回路２は、入力端子２７及び出力端子２８を有する。増幅回路２では、初段トランジスタＴｒ２１の入力端子（ベース）は、整合回路２３を介して増幅回路２の入力端子２７に接続されている。初段トランジスタＴｒ２１の出力端子（コレクタ）は、電源端子１１に接続されている。また、初段トランジスタＴｒ２１の出力端子（コレクタ）は、整合回路２４を介して最終段トランジスタＴｒ２２の入力端子（ベース）に接続されている。初段トランジスタＴｒ２１の共通端子（エミッタ）は接地されている。初段トランジスタＴｒ２１は、入力端子に入力された入力信号を増幅して出力端子から出力する。
　最終段トランジスタＴｒ２２の入力端子（ベース）は、整合回路２４を介して初段トランジスタＴｒ２１の出力端子（コレクタ）に接続されている。最終段トランジスタＴｒ２２の端子（コレクタ）は、電源端子１１に接続されている。また、最終段トランジスタＴｒ２２の出力端子は、整合回路２４を介して増幅回路２の出力端子２８に接続されている。最終段トランジスタＴｒ２２の共通端子（エミッタ）は接地されている。
　増幅回路２は、最終段トランジスタＴｒ２２の出力端子と増幅回路２の出力端子２８との間に設けられた整合回路２５を有していてもよい。
　増幅回路２は、入力された送信信号を初段トランジスタＴｒ２１で増幅し、さらに最終段トランジスタＴｒ２２で増幅して出力する。つまり、最終段トランジスタＴｒ２２は、初段トランジスタＴｒ２１で増幅された送信信号をさらに増幅して出力する。
　バイアス回路３は、複数（ここでは、２つ）のトランジスタＴｒ２に一対一に対する複数（ここでは、２つ）のエミッタフォロワ３０を有する。２つのエミッタフォロワ３０の各々は、バイポーラトランジスタＴｒ３を含んでいる。２つのエミッタフォロワ３０の各々は、２つのトランジスタＴｒ２のうち対応するトランジスタＴｒ２のベースにバイアス電流を供給する。２つのバイポーラトランジスタＴｒ３は、バイアス用トランジスタである。
　以下では、２つのエミッタフォロワ３０に関し、初段トランジスタＴｒ２１に対応するエミッタフォロワ３０を第１エミッタフォロワ３１と称し、最終段トランジスタＴｒ２２に対応するエミッタフォロワ３０を第２エミッタフォロワ３２と称することもある。また、２つのバイポーラトランジスタＴｒ３に関し、第１エミッタフォロワ３１に含まれるバイポーラトランジスタＴｒ３を第１バイポーラトランジスタＴｒ３１と称し、第２エミッタフォロワ３２に含まれるバイポーラトランジスタＴｒ３を第２バイポーラトランジスタＴｒ３２と称することもある。
　第１バイポーラトランジスタＴｒ３１のベースは、抵抗Ｒ３１を介して、バイアス制御回路５４に含まれる電流源５２に接続されている。第１バイポーラトランジスタＴｒ３１のエミッタは、初段トランジスタＴｒ２１の入力端子（ベース）に接続されている。第１バイポーラトランジスタＴｒ３１のコレクタは、高周波回路１００の有するバッテリ端子１２に接続されている。第２バイポーラトランジスタＴｒ３２のベースは、抵抗Ｒ３２を介して、バイアス制御回路５４に含まれる電流源５２に接続されている。第２バイポーラトランジスタＴｒ３２のエミッタは、最終段トランジスタＴｒ２２の入力端子（ベース）に接続されている。第２バイポーラトランジスタＴｒ３２のコレクタは、バッテリ端子１２に接続されている。バイアス回路３では、バッテリ端子１２からの電流Ｉｃｅが、複数のバイポーラトランジスタＴｒ３のコレクタ同士の接続点に供給される。
　バイアス制御回路５４は、上述のように、電流源５２を含む。電流源５２は、制御電流Ｉｃｏｎｔを出力する。電力増幅回路１では、制御電流Ｉｃｏｎｔは、第１バイポーラトランジスタＴｒ３１のベースと第２バイポーラトランジスタＴｒ３２のベースとの接続点に供給される。制御電流Ｉｃｏｎｔは、定電流である。
　第１エミッタフォロワ３１は、初段トランジスタＴｒ２１のバイアスポイント（動作点）を制御するバイアス信号であるバイアス電流を、第１バイポーラトランジスタＴｒ３１のエミッタから初段トランジスタＴｒ２１の入力端子（ベース）に供給する。
　第２エミッタフォロワ３２は、最終段トランジスタＴｒ２２のバイアスポイント（動作点）を制御するバイアス信号であるバイアス電流を、第２バイポーラトランジスタＴｒ３２のエミッタから最終段トランジスタＴｒ２２の入力端子（ベース）に供給する。
　第１エミッタフォロワ３１に含まれる第１バイポーラトランジスタＴｒ３１のベースとグランドとの間には、２つのダイオードＤ３１１，Ｄ３１２が直列接続されている。２つのダイオードＤ３１１，Ｄ３１２の各々は、ｎｐｎ型トランジスタのベースとコレクタとを接続することによって構成されている。
　第２エミッタフォロワ３２に含まれる第２バイポーラトランジスタＴｒ３２のベースとグランドとの間には、２つのダイオードＤ３２１，Ｄ３２２が直列接続されている。２つのダイオードＤ３２１，Ｄ３２２の各々は、ｎｐｎ型トランジスタのベースとコレクタとを接続することによって構成されている。
　増幅回路２及びバイアス回路３は、例えば、１チップのＩＣチップに含まれている。増幅回路２及びバイアス回路３を含むＩＣチップは、例えば、ＧａＡｓ系ＩＣチップである。この場合、２つのトランジスタＴｒ２の各々は、例えば、ＨＢＴ（Heterojunction Bipolar Transistor）である。
　増幅回路２及びバイアス回路３を含むＩＣチップは、ＧａＡｓ系ＩＣチップに限らず、例えば、増幅回路２を有するＳｉ系ＩＣチップ又は増幅回路２を有するＳｉＧｅ系ＩＣチップであってもよい。
　バイアス制御回路５４は、バイアス回路３に制御電流Iｃｏｎｔを供給する。高周波回路１００は、バイアス制御回路５４を含む制御回路５を有している。制御回路５は、例えば、増幅回路２及びバイアス回路３を制御する制御ＩＣ（Integrated Circuit）である。バイアス回路３が複数（ここでは、２つ）のエミッタフォロワ３０を有している場合、バッテリ端子１２からの電流Ｉｃｅは、複数のエミッタフォロワ３０に分流される。バイアス制御回路５４からの制御電流Ｉｃｏｎｔは、バイアス回路３の２つのバイポーラトランジスタＴｒ３のベースに分流される。
　比較部４は、特定のトランジスタＴｒ２Ａ（ここでは、初段トランジスタＴｒ２１）の出力端子（コレクタ）に接続されている電源端子１１の電源電圧Ｖｃｃと閾値電圧Ｖｒｅｆとを比較する。電源端子１１は、例えば通信装置３００（図１参照）の備える電源ＩＣ（Integrated Circuit）３３０に接続されて、電源ＩＣ３３０から電源電圧Ｖｃｃが供給される端子である。
　比較部４は、電源端子１１の電源電圧Ｖｃｃと閾値電圧Ｖｒｅｆとを比較するコンパレータＣＰ１を含む。コンパレータＣＰ１は、第１入力端子及び第２入力端子と、出力端子と、を有する。コンパレータＣＰ１の第１入力端子は、電源端子１１と可変抵抗回路６との間のノードＮ１に接続されている。コンパレータＣＰ１の第１入力端子は、回路素子を介さずに電源端子１１に接続されている。したがって、電源端子１１とノードＮ１との間には抵抗素子等の電圧降下を生じる回路素子が設けられていない。これにより、コンパレータＣＰ１の第１入力端子には、電源電圧Ｖｃｃが印加される。コンパレータＣＰ１の第２入力端子には、制御回路５の有する制御部５５から閾値電圧Ｖｒｅｆが印加される。コンパレータＣＰ１の出力端子は、制御部５５に接続されている。
　コンパレータＣＰ１では、例えば、第１入力端子が非反転入力端子であり、第２入力端子が反転入力端子である。比較部４では、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆを超えていない場合、コンパレータＣＰ１の出力端子からの出力信号の信号レベル（電圧レベル）が第１レベル（ローレベルともいう）である。また、比較部４では、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆを超えている場合、コンパレータＣＰ１の出力端子からの出力信号の信号レベルが第１レベルよりも高い第２レベル（ハイレベルともいう）となる。
　可変抵抗回路６は、電源端子１１と特定のトランジスタＴｒ２Ａ（初段トランジスタＴｒ２１）の出力端子（コレクタ）との間に接続されている。より詳細には、可変抵抗回路６は、上述のノードＮ１と特定のトランジスタＴｒ２Ａの出力端子との間に接続されている。
　可変抵抗回路６は、例えば、抵抗素子Ｒ１とスイッチ素子ＳＷ１との並列回路６１を含む。可変抵抗回路６は、比較部４の比較結果に応じて可変抵抗回路６の抵抗値が変更される。可変抵抗回路６は、制御部５５によって制御される。スイッチ素子ＳＷ１は、例えば、制御端子と一対の主端子とを有する半導体スイッチ素子であり、制御端子に制御部５５が接続され、一対の主端子のうち一方の主端子が抵抗素子Ｒ１の一端に接続され、他方の主端子が抵抗素子Ｒ１の他端に接続されている。半導体スイッチ素子は、例えば、ノーマリオン型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。
　制御回路５は、上述のように、可変抵抗回路６を制御する制御部５５を更に有する。制御部５５は、比較部４の比較結果に応じて可変抵抗回路６を制御する。つまり、制御部５５は、コンパレータＣＰ１の出力信号に応じて可変抵抗回路６のスイッチ素子ＳＷ１を制御する。制御部５５は、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆよりも大きい場合に、閾値電圧Ｖｒｅｆよりも小さい場合と比べて、可変抵抗回路６の抵抗値を大きくする。高周波回路１００では、コンパレータＣＰ１の出力信号の信号レベルが第１レベルの場合、制御部５５は、可変抵抗回路６のスイッチ素子ＳＷ１をオン状態とし、コンパレータＣＰ１の出力信号の信号レベルが第２レベルの場合、可変抵抗回路６のスイッチ素子ＳＷ１をオフ状態に制御する。したがって、可変抵抗回路６では、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆよりも小さい場合、可変抵抗回路６の抵抗値が略ゼロ（スイッチ素子ＳＷ１のオン抵抗程度）であり、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆよりも大きい場合、可変抵抗回路６の抵抗値は、抵抗素子Ｒ１の抵抗値となる。抵抗素子Ｒ１の抵抗値は、スイッチ素子ＳＷ１のオン抵抗よりも大きい。閾値電圧Ｖｒｅｆは、電源電圧Ｖｃｃの定格電源電圧よりも所定電圧（例えば、０．１Ｖ以上０．２Ｖ以下）だけ高い電圧である。
　制御回路５及びコンパレータＣＰ１は、例えば、１チップのＩＣチップに含まれている。制御回路５とコンパレータＣＰ１とを含むＩＣチップは、例えば、Ｓｉ系ＩＣチップである。
　制御回路５は、例えば、信号処理回路３０１に接続される。制御回路５は、信号処理回路３０１から取得した制御信号に基づいて増幅回路２及びバイアス回路３を制御する。制御回路５は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号にしたがって増幅回路２及びバイアス回路３を制御する。
　（１．３）高周波回路の動作
　高周波回路１００では、電力増幅回路１が、例えば、信号処理回路３０１からの送信信号を増幅して出力する。電力増幅回路１では、増幅回路２が、入力された所定周波数帯域の送信信号である入力信号を増幅して出力する。
　電力増幅回路１では、電源端子１１の電源電圧Ｖｃｃが定格電源電圧の場合、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆを超えず、コンパレータＣＰ１の出力信号の信号レベルが第１レベルとなる。制御部５５は、コンパレータＣＰ１の出力信号が第１レベルの場合、可変抵抗回路６のスイッチ素子ＳＷ１をオン状態にする。これにより、特定のトランジスタＴｒ２Ａには、電源電圧Ｖｃｃと略等しい電圧（電源電圧Ｖｃｃよりも電源端子１１と特定のトランジスタＴｒ２Ａの出力端子との間の経路での電圧降下分だけ小さな電圧）が印加される。
　電力増幅回路１では、電源端子１１の電源電圧Ｖｃｃが定格電源電圧よりも所定電圧（例えば、０．１Ｖ以上０．２Ｖ以下）以上高い電圧になると、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆを超え、コンパレータＣＰ１の出力信号の信号レベルが第２レベルとなる。制御部５５は、コンパレータＣＰ１の出力信号が第２レベルになると、可変抵抗回路６のスイッチ素子ＳＷ１をオフ状態にする。これにより、特定のトランジスタＴｒ２Ａの出力端子（コレクタ）には、電源電圧Ｖｃｃよりも抵抗素子Ｒ１での電圧降下分だけ小さな電圧が印加される。よって、電力増幅回路１では、初段トランジスタＴｒ２１の飽和出力電力が制限され、最終段トランジスタＴｒ２２の出力電力が制限される。したがって、電力増幅回路１では、電源電圧Ｖｃｃと閾値電圧Ｖｒｅｆとの大小関係によって増幅回路２の入力電力－出力電力特性が異なる。
　（２）まとめ
　（２．１）高周波回路
　実施形態に係る高周波回路１００は、増幅回路２と、バイアス回路３と、バイアス制御回路５４と、比較部４と、可変抵抗回路６と、制御部５５と、を備える。増幅回路２は、特定のトランジスタＴｒ２Ａを含む。特定のトランジスタＴｒ２Ａは、入力端子及び出力端子を有し、入力端子に入力される高周波信号を増幅して出力端子から出力する。バイアス回路３は、特定のトランジスタＴｒ２Ａの入力端子にバイアス電流又はバイアス電圧を供給する。制御回路５は、バイアス回路３に制御電流Ｉｃｏｎｔ又は制御電圧を供給する。比較部４は、特定のトランジスタＴｒ２Ａの出力端子に接続されている電源端子１１の電源電圧Ｖｃｃと閾値電圧Ｖｒｅｆとを比較する。可変抵抗回路６は、電源端子１１と特定のトランジスタＴｒ２Ａの出力端子との間に接続されている。可変抵抗回路６は、抵抗素子Ｒ１とスイッチ素子ＳＷ１との並列回路６１を含む。制御部５５は、比較部４の比較結果に応じて可変抵抗回路６の抵抗値を変更する。
　実施形態に係る高周波回路１００は、増幅回路２の出力電力をより精度良く制限することが可能となる。
　また、実施形態に係る高周波回路１００は、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆよりも大きい場合に、増幅回路２の特定のトランジスタＴｒ２Ａの出力端子に印加される電圧が制限されるので、例えば、バイアス回路３の特性のばらつきの影響を受けにくく、増幅回路２の出力電力をより精度良く制限することが可能となる。バイアス回路３の特性のばらつきは、例えば、エミッタフォロワ３０のｈｆｅ（出力短絡電流利得）のばらつきを含む。
　また、実施形態に係る高周波回路１００は、増幅回路２に含まれる複数のトランジスタＴｒ２のうち初段のトランジスタＴｒ２を特定のトランジスタＴｒ２Ａとして、特定のトランジスタＴｒ２Ａに可変抵抗回路６を接続してあるので、初段のトランジスタＴｒ２１以外のトランジスタＴｒ２（ここでは、最終段のトランジスタＴｒ２）に可変抵抗回路６を接続してある場合と比べて、スイッチ素子ＳＷ１がオン状態のときの増幅回路２の特性（出力電力、動作効率等）の低下を抑制することが可能となる。
　高周波回路１００を備える高周波モジュールは、高周波回路１００に含まれる複数の回路素子（電力増幅回路１のＧａＡｓ系ＩＣチップ及びＳｉ系ＩＣチップ、第１スイッチ１０２、フィルタ１０３、第２スイッチ１０４等）と、これら複数の回路素子が実装される実装基板と、を備える。高周波モジュールでは、高周波モジュールの小型化を図る場合、複数の回路素子のうち実装基板上の占有面積が大きくなりやすいフィルタ１０３の小型化を図ることがある。ここにおいて、フィルタ１０３の耐電力は、フィルタ１０３のチップサイズが小さくなるについて低下する傾向にある。実施形態に係る高周波回路１００では、増幅回路２の出力電力を精度良く制限することが可能なので、例えば、フィルタ１０３の特性劣化を抑制することが可能となり、フィルタ１０３の設計マージンを広くしやすくなる。
　（２．２）通信装置
　実施形態に係る通信装置３００は、高周波回路１００と、信号処理回路３０１と、を備える。信号処理回路３０１は、高周波回路１００に接続されている。
　実施形態に係る通信装置３００は、高周波回路１００を備えるので、増幅回路２の出力電力をより精度良く制限することが可能となる。
　（３）変形例
　（３．１）変形例１
　実施形態の変形例１に係る高周波回路１００ａ及び通信装置３００ａについて、図３を参照して説明する。変形例１に係る高周波回路１００ａ及び通信装置３００ａに関し、実施形態に係る高周波回路１００及び通信装置３００それぞれと同様の構成要素については、同一の符号を付して説明を省略する。
　変形例１に係る高周波回路１００ａは、実施形態に係る高周波回路１００の電力増幅回路１の代わりに電力増幅回路１ａを備えている点で、実施形態に係る高周波回路１００と相違する。また、変形例１に係る通信装置３００ａは、実施形態に係る通信装置３００の備える高周波回路１００の代わりに、高周波回路１００ａを備える点で、実施形態に係る通信装置３００と相違する。
　電力増幅回路１ａは、電力増幅回路１の可変抵抗回路６の代わりに、可変抵抗回路６ａを備える。以下では、説明の便宜上、可変抵抗回路６ａに含まれる、抵抗素子Ｒ１とスイッチ素子ＳＷ１との並列回路６１における抵抗素子Ｒ１を第１抵抗素子Ｒ１と称し、並列回路６１におけるスイッチ素子ＳＷ１を第１スイッチ素子ＳＷ１とも称する。可変抵抗回路６ａは、並列回路６１に並列接続されている、第２スイッチ素子ＳＷ２と第２抵抗素子Ｒ２との直列回路６２を少なくとも１つ更に含んでいる。一例として、可変抵抗回路６ａは、直列回路６２をｎ個（ｎは、２以上の整数）含んでいる。以下では、説明の便宜上、ｎ個の第２スイッチ素子ＳＷ２をｎ個の第２スイッチ素子ＳＷ２１～ＳＷ２ｎと称し、ｎ個の第２抵抗素子Ｒ２をｎ個の第２抵抗素子Ｒ２１～Ｒ２ｎと称することもある。したがって、可変抵抗回路６ａは、ｎ個の第２スイッチ素子ＳＷ２１～ＳＷ２ｎと、ｎ個の第２抵抗素子Ｒ２１～Ｒ２ｎと、を有する。可変抵抗回路６ａでは、第１抵抗素子Ｒ１の抵抗値とｎ個の第２抵抗素子Ｒ２１～Ｒ２ｎそれぞれの抵抗値とは同じ値に設定してあるが、これに限らない。また、可変抵抗回路６ａでは、第１スイッチ素子ＳＷ１のオン抵抗とｎ個の第２スイッチ素子ＳＷ２１～ＳＷ２ｎそれぞれのオン抵抗とは同じ値に設定してあるが、これに限らない。
　変形例１に係る高周波回路１００ａでは、増幅回路２は、実施形態１に係る高周波回路１００の増幅回路２と同様、互いに異なる複数（例えば、３つ）の通信バンド（第１通信バンド、第２通信バンド、第３通信バンド）それぞれにおいて動作可能である。したがって、特定のトランジスタＴｒ２Ａは、互いに異なる複数の通信バンドそれぞれにおいて動作可能である。変形例１に係る高周波回路１００ａでは、制御部５５は、複数の通信バンドのうち特定のトランジスタＴｒ２Ａの動作する通信バンドに応じて可変抵抗回路６ａの抵抗値を変更する。制御部５５は、信号処理回路３０１から、特定のトランジスタＴｒ２Ａの動作する通信バンドに関する情報を取得することができる。制御部５５は、例えば、比較部４の比較結果と、信号処理回路３０１からの通信バンドに関る情報を含む制御信号とに基づいて可変抵抗回路６ａの抵抗値を変化させることができる。
　変形例１に係る高周波回路１００ａでは、制御部５５は、例えば、比較部４の比較結果に基づいて、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆよりも小さい場合、第１スイッチ素子ＳＷ１をオン状態とし、ｎ個の第２スイッチ素子ＳＷ２１～ＳＷ２ｎをオフ状態とする。制御部５５は、例えば、比較部４の比較結果に基づいて、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆよりも大きい場合、第１通信バンドに応じて可変抵抗回路６ａの抵抗値を最大値に設定するとすれば、第１スイッチ素子ＳＷ１及びｎ個の第２スイッチ素子ＳＷ２１～ＳＷ２ｎとをオフ状態とする。また、制御部５５は、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆよりも大きい場合、第２通信バンドに応じて可変抵抗回路６ａの抵抗値を最小値に設定するとすれば、第１スイッチ素子ＳＷ１をオフ状態とし、ｎ個の第２スイッチ素子ＳＷ２１～ＳＷ２ｎをオン状態とする。また、制御部５５は、電源電圧Ｖｃｃが閾値電圧Ｖｒｅｆよりも大きい場合、第３通信バンドに応じて可変抵抗回路６ａの抵抗値を最大値と最小値との間の値に設定するとすれば、第１スイッチ素子ＳＷ１をオフ状態とし、ｎ個の第２スイッチ素子ＳＷ２１～ＳＷ２ｎのうち一部の第２スイッチ素子ＳＷ２のみをオン状態とする。
　変形例１に係る高周波回路１００ａは、特定のトランジスタＴｒ２Ａの動作する複数の通信バンドのいずれにおいても、増幅回路２の出力電力をより精度良く制限することが可能となる。
　（３．２）変形例２
　変形例２に係る高周波回路１００については、実施形態に係る高周波回路１００と同じ回路構成なので、図１及び２を参照して説明する。
　変形例２に係る高周波回路１００では、制御部５５が、電源端子１１に印加される電源電圧Ｖｃｃの定格電源電圧に関する情報を取得して、この情報に基づいて閾値電圧Ｖｒｅｆを変更する。制御部５５は、例えば、信号処理回路３０１から、電源電圧Ｖｃｃの定格電源電圧に関する情報を取得する。より詳細には、制御部５５は、信号処理回路３０１からの制御信号（コマンド）に含まれる、電源電圧Ｖｃｃの定格電源電圧に関する情報を取得する。
　変形例２に係る高周波回路１００では、制御部５５は、例えば、取得した定格電源電圧の情報に基づいて定格電源電圧が大きいほど、閾値電圧Ｖｒｅｆを大きくする。
　変形例２に係る高周波回路１００では、例えば、電源端子１１に印加される電源電圧Ｖｃｃの定格電源電圧の仕様が変更になった場合に、定格電源電圧に応じて閾値電圧Ｖｒｅｆを変更することが可能となる。
　（その他の変形例）
　上記の実施形態は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。
　例えば、高周波回路１００、１００ａでは、増幅回路２におけるトランジスタＴｒ２の接続段数を２としてあるが、これに限らず、トランジスタＴｒ２の接続段数は、３以上としてもよい。また、増幅回路２は、複数のトランジスタＴｒ２を有する構成に限定されず、少なくとも１つのトランジスタＴｒ２を有していればよい。要するに、高周波回路１００、１００ａでは、トランジスタＴｒ２の数は１つでもよく、この場合、バイアス回路３のエミッタフォロワ３０及びバイポーラトランジスタＴｒ３の数は１つでよい。高周波回路１００、１００ａでは、初段トランジスタＴｒ２１を特定のトランジスタＴｒ２Ａとしているが、これに限らず、最終段トランジスタＴｒ２２を特定のトランジスタＴｒ２Ａとしてもよいし、初段トランジスタＴｒ２１及び最終段トランジスタＴｒ２２それぞれを特定のトランジスタＴｒ２Ａとしてもよい。また、トランジスタＴｒ２の接続段数が３以上の場合、初段トランジスタＴｒ２１と最終段トランジスタＴｒ２２との両方以外のトランジスタＴｒ２を特定のトランジスタＴｒ２Ａとしてもよい。
　また、増幅回路２におけるトランジスタＴｒ２は、バイポーラトランジスタに限らず、ＦＥＴ（Field Effect Transistor）であってもよい。トランジスタＴｒ２がＦＥＴの場合、ゲート、ドレイン及びソースが、それぞれ、入力端子、出力端子及び共通端子となる。
　高周波回路１００、１００ａでは、例えば、第１スイッチ１０２、フィルタ１０３及び第２スイッチ１０４は、必須の構成要素ではなく、付加的な構成要素である。
　また、高周波回路１００では、フィルタ１０３は、弾性表面波を利用する弾性波フィルタであるが、これに限らず、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。
　弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、ＳＡＷ共振子に限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）共振子であってもよい。
　高周波回路１００、１００ａは、アンテナ端子１０５から入力される受信信号を増幅するローノイズアンプ及びローノイズアンプに接続されるフィルタを含む受信回路を備えていてもよい。
　また、フィルタ１０３は、送信フィルタに限らず、デュプレクサであってもよい。
　また、高周波回路１００、１００ａでは、第１スイッチ１０２及び第２スイッチ１０４は、例えば、ＧＰＩＯ（General Purpose Input/Output）に対応したスイッチＩＣであってもよい。
　（態様）
　本明細書には、以下の態様が開示されている。
　第１の態様に係る高周波回路（１００；１００ａ）は、増幅回路（２）と、バイアス回路（３）と、バイアス制御回路（５４）と、比較部（４）と、可変抵抗回路（６；６ａ）と、制御部（５５）と、を備える。増幅回路（２）は、特定のトランジスタ（Ｔｒ２Ａ）を含む。特定のトランジスタ（Ｔｒ２Ａ）は、入力端子及び出力端子を有し、入力端子に入力される高周波信号を増幅して出力端子から出力する。バイアス回路（３）は、特定のトランジスタ（Ｔｒ２Ａ）の入力端子にバイアス電流又はバイアス電圧を供給する。バイアス制御回路（５４）は、バイアス回路（３）に制御電流（Ｉｃｏｎｔ）又は制御電圧を供給する。比較部（４）は、特定のトランジスタ（Ｔｒ２Ａ）の出力端子に接続されている電源端子（１１）の電源電圧（Ｖｃｃ）と閾値電圧（Ｖｒｅｆ）とを比較する。可変抵抗回路（６；６ａ）は、電源端子（１１）と出力端子との間に接続されている。可変抵抗回路（６；６ａ）は、抵抗素子（Ｒ１）とスイッチ素子（ＳＷ１）との並列回路（６１）を含む。制御部（５５）は、比較部（４）の比較結果に応じて可変抵抗回路（６；６ａ）の抵抗値を変更する。
　第１の態様に係る高周波回路（１００；１００ａ）は、増幅回路（２）の出力電力をより精度良く制限することが可能となる。
　第２の態様に係る電力増幅回路（１００；１００ａ）では、第１の態様において、制御部（５５）は、電源電圧（Ｖｃｃ）が閾値電圧（Ｖｒｅｆ）よりも大きい場合に、閾値電圧（Ｖｒｅｆ）よりも小さい場合と比べて、可変抵抗回路（６；６ａ）の抵抗値を大きくする。
　第２の態様に係る高周波回路（１００；１００ａ）では、電源電圧（Ｖｃｃ）が閾値電圧（Ｖｒｅｆ）よりも大きい場合に、増幅回路（２）の出力電力を精度良く制限することが可能となる。
　第３の態様に係る高周波回路（１００ａ）では、第２の態様において、並列回路（６１）の抵抗素子（Ｒ１）を第１抵抗素子とし、並列回路（６１）のスイッチ素子（ＳＷ１）を第１スイッチ素子とする。可変抵抗回路（６ａ）は、並列回路（６１）に並列接続されている、第２スイッチ素子（ＳＷ２）と第２抵抗素子（Ｒ２）との直列回路（６２）を少なくとも１つ更に含む。
　第３の態様に係る高周波回路（１００ａ）では、電源電圧（Ｖｃｃ）が閾値電圧（Ｖｒｅｆ）よりも大きい場合に、増幅回路（２）の出力電力をより精度良く制限することが可能となる。
　第４の態様に係る高周波回路（１００ａ）では、第１～３の態様のいずれか一つにおいて、特定のトランジスタ（Ｔｒ２Ａ）は、互いに異なる複数の通信バンドそれぞれにおいて動作可能である。制御部（５５）は、複数の通信バンドのうち特定のトランジスタ（Ｔｒ２Ａ）の動作する通信バンドに応じて可変抵抗回路（６ａ）の抵抗値を変更する。
　第４の態様に係る高周波回路（１００ａ）では、特定のトランジスタ（Ｔｒ２Ａ）の動作する通信バンドに応じて増幅回路（２）の出力電力をより精度良く制限することが可能となる。
　第５の態様に係る高周波回路（１００；１００ａ）では、第１～４の態様のいずれか一つにおいて、制御部（５５）は、電源端子（１１）の定格電源電圧に関する情報を取得して上記情報に基づいて閾値電圧（Ｖｒｅｆ）を変更する。
　第５の態様に係る高周波回路（１００；１００ａ）では、例えば、電源端子（１１）に印加される電源電圧（Ｖｃｃ）の定格電源電圧の仕様が変更になった場合に、定格電源電圧に応じて閾値電圧（Ｖｒｅｆ）を変更することが可能となる。
　第６の態様に係る高周波回路（１００；１００ａ）では、第１～５の態様のいずれか一つにおいて、比較部（４）は、電源端子（１１）の電源電圧（Ｖｃｃ）と閾値電圧（Ｖｒｅｆ）とを比較するコンパレータ（ＣＰ１）を含む。制御部（５５）は、コンパレータ（ＣＰ１）の出力に応じて可変抵抗回路（６；６ａ）の抵抗値を変更する。
　第６の態様に係る高周波回路（１００；１００ａ）では、電源端子（１１）の電源電圧（Ｖｃｃ）を抵抗分圧回路で抵抗分圧して閾値電圧と比較する場合と比べて、電源端子（１１）と特定のトランジスタ（Ｔｒ２Ａ）の出力端子との間での電圧降下を少なくでき、増幅回路（２）の出力電力の低下及び動作効率の低下を抑制可能できる。
　第７の態様に係る高周波回路（１００；１００ａ）では、第１～６の態様のいずれか一つにおいて、増幅回路（２）は、特定のトランジスタ（Ｔｒ２Ａ）を含めて複数のトランジスタ（Ｔｒ２）を有する。増幅回路（２）では、複数のトランジスタ（Ｔｒ２）が多段接続されている。
　第７の態様に係る高周波回路（１００；１００ａ）では、増幅回路（２）の出力電力を大きくすることが可能となる。
　第８の態様に係る高周波回路（１００；１００ａ）では、第７の態様において、特定のトランジスタ（Ｔｒ２Ａ）は、複数のトランジスタ（Ｔｒ２）のうち最終段のトランジスタ（Ｔｒ２）以外の１つのトランジスタ（Ｔｒ２）である。
　第８の態様に係る高周波回路（１００；１００ａ）では、最終段のトランジスタ（Ｔｒ２）に可変抵抗回路（６；６ａ）を接続してある場合と比べて、スイッチ素子（ＳＷ１）がオン状態のときの増幅回路（２）の特性（出力電力、動作効率等）の低下を抑制することが可能となる。
　第９の態様に係る高周波回路（１００；１００ａ）では、第８の態様において、特定のトランジスタ（Ｔｒ２）は、複数のトランジスタ（Ｔｒ２）のうち初段のトランジスタ（Ｔｒ２）である。
　第９の態様に係る高周波回路（１００；１００ａ）では、初段のトランジスタ（Ｔｒ２）以外のトランジスタ（Ｔｒ２）に可変抵抗回路（６；６ａ）を接続してある場合と比べて、スイッチ素子（ＳＷ１）がオン状態のときの増幅回路（２）の特性（出力電力、動作効率等）の低下を抑制することが可能となる。
　第１０の態様に係る通信装置（３００；３００ａ）は、第１～９の態様のいずれか一つの高周波回路（１００；１００ａ）と、信号処理回路（３０１）と、を備える。信号処理回路（３０１）は、高周波回路（１００；１００ａ）に接続されている。
　第１０の態様に係る通信装置（３００；３００ａ）は、増幅回路（２）の出力電力をより精度良く制限することが可能となる。
　１、１ａ　電力増幅回路
　２　増幅回路
　２０　増幅器
　２１　初段増幅器
　２２　最終段増幅器
　２３　整合回路
　２４　整合回路
　２５　整合回路
　２７　入力端子
　２８　出力端子
　３　バイアス回路
　３０　エミッタフォロワ
　３１　第１エミッタフォロワ
　３２　第２エミッタフォロワ
　４　比較部
　５　制御回路
　５２　電流源
　５４　バイアス制御回路
　５５　制御部
　６、６ａ　可変抵抗回路
　６１　並列回路
　６２　直列回路
　１１　電源端子
　１２　バッテリ端子
　１００、１００ａ　高周波回路
　１０１　出力整合回路
　１０２　第１スイッチ
　１０３　フィルタ
　１０４　第２スイッチ
　１０５　アンテナ端子
　３００、３００ａ　通信装置
　３０１　信号処理回路
　３０２　ＲＦ信号処理回路
　３０３　ベースバンド信号処理回路
　３１０　アンテナ
　３３０　電源ＩＣ
　ＣＰ１　コンパレータ
　Ｄ３１１、Ｄ３１２、Ｄ３２１、Ｄ３２２　ダイオード
　Ｉｃｅ　電流
　Ｉｃｏｎｔ　制御電流
　Ｒ１　抵抗素子（第１抵抗素子）
　Ｒ２、Ｒ２１～Ｒ２ｎ　第２抵抗素子
　Ｒ３１　抵抗
　Ｒ３２　抵抗
　ＳＷ１　スイッチ素子（第１スイッチ素子）
　ＳＷ２　第２スイッチ素子
　Ｔｒ２　トランジスタ
　Ｔｒ２１　初段トランジスタ
　Ｔｒ２２　最終段トランジスタ
　Ｔｒ２Ａ　特定のトランジスタ
　Ｔｒ３　バイポーラトランジスタ
　Ｔｒ３１　第１バイポーラトランジスタ
　Ｔｒ３２　第２バイポーラトランジスタ
　Ｖｃｃ　電源電圧
　Ｖｂａｔｔ　バッテリ電圧
　Ｖｒｅｆ　閾値電圧

Claims (10)

  1. 　入力端子及び出力端子を有し、前記入力端子に入力される高周波信号を増幅して前記出力端子から出力する特定のトランジスタを含む増幅回路と、
    　前記特定のトランジスタの前記入力端子にバイアス電流又はバイアス電圧を供給するバイアス回路と、
    　前記バイアス回路に制御電流又は制御電圧を供給するバイアス制御回路と、
    　前記特定のトランジスタの前記出力端子に接続されている電源端子の電源電圧と閾値電圧とを比較する比較部と、
    　前記電源端子と前記出力端子との間に接続されており、抵抗素子とスイッチ素子との並列回路を含む可変抵抗回路と、
    　前記比較部の比較結果に応じて前記可変抵抗回路の抵抗値を変更する制御部と、を備える、
    　高周波回路。
  2. 　前記制御部は、前記電源電圧が前記閾値電圧よりも大きい場合に、前記電源電圧が前記閾値電圧よりも小さい場合と比べて、前記可変抵抗回路の抵抗値を大きくする、
    　請求項１に記載の高周波回路。
  3. 　前記並列回路の前記抵抗素子を第１抵抗素子とし、前記並列回路の前記スイッチ素子を第１スイッチ素子とし、
    　前記可変抵抗回路は、前記並列回路に並列接続されている、第２スイッチ素子と第２抵抗素子との直列回路を少なくとも１つ更に含む、
    　請求項２に記載の高周波回路。
  4. 　前記特定のトランジスタは、互いに異なる複数の通信バンドそれぞれにおいて動作可能であり、
    　前記制御部は、前記複数の通信バンドのうち前記特定のトランジスタの動作する通信バンドに応じて前記可変抵抗回路の抵抗値を変更する、
    　請求項１～３のいずれか一項に記載の高周波回路。
  5. 　前記制御部は、前記電源端子に印加される電源電圧の定格電源電圧に関する情報を取得して前記情報に基づいて前記閾値電圧を変更する、
    　請求項１～４のいずれか一項に記載の高周波回路。
  6. 　前記比較部は、
    　　前記電源端子の電源電圧と前記閾値電圧とを比較するコンパレータを含み、
    　前記制御部は、前記コンパレータの出力に応じて前記可変抵抗回路の抵抗値を変更する、
    　請求項１～５のいずれか一項に記載の高周波回路。
  7. 　前記増幅回路は、前記特定のトランジスタを含めて複数のトランジスタを有し、
    　前記増幅回路では、前記複数のトランジスタが多段接続されている、
    　請求項１～６のいずれか一項に記載の高周波回路。
  8. 　前記特定のトランジスタは、前記複数のトランジスタのうち最終段のトランジスタ以外の１つのトランジスタである、
    　請求項７に記載の高周波回路。
  9. 　前記特定のトランジスタは、前記複数のトランジスタのうち初段のトランジスタである、
    　請求項８に記載の高周波回路。
  10. 　請求項１～９のいずれか一項に記載の高周波回路と、
    　前記高周波回路に接続されている信号処理回路と、を備える、
    　通信装置。
PCT/JP2021/002727 2020-06-19 2021-01-27 高周波回路及び通信装置 WO2021255976A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180037864.9A CN115812276A (zh) 2020-06-19 2021-01-27 高频电路以及通信装置
US18/055,439 US20230077189A1 (en) 2020-06-19 2022-11-15 Radio-frequency circuit and communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-106480 2020-06-19
JP2020106480 2020-06-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/055,439 Continuation US20230077189A1 (en) 2020-06-19 2022-11-15 Radio-frequency circuit and communication device

Publications (1)

Publication Number Publication Date
WO2021255976A1 true WO2021255976A1 (ja) 2021-12-23

Family

ID=79267765

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/002727 WO2021255976A1 (ja) 2020-06-19 2021-01-27 高周波回路及び通信装置

Country Status (3)

Country Link
US (1) US20230077189A1 (ja)
CN (1) CN115812276A (ja)
WO (1) WO2021255976A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206455A1 (en) * 2004-03-18 2005-09-22 Ryo Yamazaki Method to control the supply power being provided to a power amplifier
JP2008506337A (ja) * 2004-07-12 2008-02-28 エリクソン　インコーポレイテッド 電流モード振幅変調のためのシステムおよび方法
JP2010016794A (ja) * 2008-01-11 2010-01-21 Toshiba Corp 電力増幅装置
US20100041354A1 (en) * 2008-08-13 2010-02-18 Motorola, Inc. Method and apparatus for controling output power of communication equipment
JP2011124621A (ja) * 2009-12-08 2011-06-23 Murata Mfg Co Ltd 高周波電力増幅器
JP2012178675A (ja) * 2011-02-25 2012-09-13 Toshiba Corp 増幅装置及び増幅装置の故障監視方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206455A1 (en) * 2004-03-18 2005-09-22 Ryo Yamazaki Method to control the supply power being provided to a power amplifier
JP2008506337A (ja) * 2004-07-12 2008-02-28 エリクソン　インコーポレイテッド 電流モード振幅変調のためのシステムおよび方法
JP2010016794A (ja) * 2008-01-11 2010-01-21 Toshiba Corp 電力増幅装置
US20100041354A1 (en) * 2008-08-13 2010-02-18 Motorola, Inc. Method and apparatus for controling output power of communication equipment
JP2011124621A (ja) * 2009-12-08 2011-06-23 Murata Mfg Co Ltd 高周波電力増幅器
JP2012178675A (ja) * 2011-02-25 2012-09-13 Toshiba Corp 増幅装置及び増幅装置の故障監視方法

Also Published As

Publication number Publication date
US20230077189A1 (en) 2023-03-09
CN115812276A (zh) 2023-03-17

Similar Documents

Publication Publication Date Title
US9571049B2 (en) Apparatus and methods for power amplifiers
US9876478B2 (en) Apparatus and methods for wide local area network power amplifiers
US9698740B2 (en) Mode linearization switch circuit
US11990877B2 (en) Power amplifier output matching with suppressed harmonics
US11114989B2 (en) Power amplifying circuit
US10355653B2 (en) Power amplifier circuit
WO2021124613A1 (ja) 電力増幅回路
CN107666292B (zh) 功率放大模块
US10734952B2 (en) Power amplifier module
WO2006006244A1 (ja) 高出力増幅器
US20060194551A1 (en) Power amplifier and polar modulation system
US20220294401A1 (en) Power amplifier circuit, high frequency circuit, and communication apparatus
WO2021255976A1 (ja) 高周波回路及び通信装置
WO2008004034A1 (en) Integrated amplifier bias circuit
WO2021256088A1 (ja) 高周波回路及び通信装置
US11323080B2 (en) Amplification circuit, radio-frequency front end circuit, and communication device
WO2021157152A1 (ja) 電力増幅回路、高周波回路、及び通信装置
US20220368284A1 (en) Power amplification circuit, radio-frequency circuit, and communication device
CN115088191A (zh) 功率放大电路、高频电路以及通信装置
CN111082754B (zh) 功率放大电路
JP2021197647A (ja) 電力増幅モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21826704

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21826704

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP