JP2000261265A - 帰還型可変利得増幅回路 - Google Patents
帰還型可変利得増幅回路Info
- Publication number
- JP2000261265A JP2000261265A JP11063902A JP6390299A JP2000261265A JP 2000261265 A JP2000261265 A JP 2000261265A JP 11063902 A JP11063902 A JP 11063902A JP 6390299 A JP6390299 A JP 6390299A JP 2000261265 A JP2000261265 A JP 2000261265A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- gain control
- field
- inductor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 230000003321 amplification Effects 0.000 title abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 title abstract description 7
- 230000005669 field effect Effects 0.000 claims abstract description 54
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 230000000903 blocking effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 101150073536 FET3 gene Proteins 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/117—A coil being coupled in a feedback path of an amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/141—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a resistor and a capacitor in series, at least one of them being an active one
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 高周波帯域でも利得制御範囲の大きい帰還型
可変利得増幅回路を提供する。 【解決手段】 本発明に係る帰還型可変利得増幅回路
は、電源電位ノードと接地電位ノードとの間に順に直列
接続された第１のインダクタ及び第１の電界効果型トラ
ンジスタと、第１の電界効果型トランジスタのドレイン
・ゲート間に直列接続された第２のインダクタ、第２の
電界効果型トランジスタ及びキャパシタ、並びに、第２
の電界効果型トランジスタのドレイン・ソース間に接続
された抵抗とを備えたものである。
可変利得増幅回路を提供する。 【解決手段】 本発明に係る帰還型可変利得増幅回路
は、電源電位ノードと接地電位ノードとの間に順に直列
接続された第１のインダクタ及び第１の電界効果型トラ
ンジスタと、第１の電界効果型トランジスタのドレイン
・ゲート間に直列接続された第２のインダクタ、第２の
電界効果型トランジスタ及びキャパシタ、並びに、第２
の電界効果型トランジスタのドレイン・ソース間に接続
された抵抗とを備えたものである。
Description
【０００１】
【発明の属する技術分野】本発明は帰還型可変利得増幅
回路に関し、特に、高周波帯域において使用される増幅
回路として好適なものである。
回路に関し、特に、高周波帯域において使用される増幅
回路として好適なものである。
【０００２】
【従来の技術】図３は、従来の帰還型可変利得増幅回路
の回路図である。
の回路図である。
【０００３】図３に示した従来の帰還型可変利得増幅回
路は、増幅回路ＡＭＰ３１に、利得の値を制御する帰還
回路である利得制御回路ＧＣ３１を付加したものであ
る。増幅回路ＡＭＰ３１は、電源電位ノードＶddと接地
電位ノードＧＮＤとの間に順に直列接続された高周波遮
断用インダクタＬ３１及び増幅用電界効果型トランジス
タＦＥＴ３１から構成されており、増幅用電界効果型ト
ランジスタＦＥＴ３１のゲートが信号入力ノードＶin、
ドレインが信号出力ノードＶoutとされている。利得制
御回路ＧＣ３１は、信号出力ノードＶoutと信号入力ノ
ードＶinとの間に直列接続された利得制御用電界効果型
トランジスタＦＥＴ３２及び直流電流遮断用キャパシタ
Ｃ３１と、利得制御用電界効果型トランジスタＦＥＴ３
２のドレイン・ソース間に接続された抵抗Ｒ３１とから
構成されている。
路は、増幅回路ＡＭＰ３１に、利得の値を制御する帰還
回路である利得制御回路ＧＣ３１を付加したものであ
る。増幅回路ＡＭＰ３１は、電源電位ノードＶddと接地
電位ノードＧＮＤとの間に順に直列接続された高周波遮
断用インダクタＬ３１及び増幅用電界効果型トランジス
タＦＥＴ３１から構成されており、増幅用電界効果型ト
ランジスタＦＥＴ３１のゲートが信号入力ノードＶin、
ドレインが信号出力ノードＶoutとされている。利得制
御回路ＧＣ３１は、信号出力ノードＶoutと信号入力ノ
ードＶinとの間に直列接続された利得制御用電界効果型
トランジスタＦＥＴ３２及び直流電流遮断用キャパシタ
Ｃ３１と、利得制御用電界効果型トランジスタＦＥＴ３
２のドレイン・ソース間に接続された抵抗Ｒ３１とから
構成されている。
【０００４】この従来の帰還型可変利得増幅回路におい
ては、抵抗Ｒ３１により利得制御用電界効果型トランジ
スタＦＥＴ３２のドレインとソースとを電源電位Ｖddと
同電位に保持し、直流電流遮断用キャパシタＣ３１によ
り電源電位Ｖddと増幅用電界効果型トランジスタＦＥＴ
３１のゲート電位とを切り離し、かつ、利得制御用電界
効果型トランジスタＦＥＴ３２のゲートである利得制御
ノードＧＣ３１に印加する電圧Ｖgcを変化させることに
より、利得制御用電界効果型トランジスタＦＥＴ３２及
び抵抗Ｒ３１は、抵抗値Ｒ（Ｖgc）の可変抵抗として機
能する。
ては、抵抗Ｒ３１により利得制御用電界効果型トランジ
スタＦＥＴ３２のドレインとソースとを電源電位Ｖddと
同電位に保持し、直流電流遮断用キャパシタＣ３１によ
り電源電位Ｖddと増幅用電界効果型トランジスタＦＥＴ
３１のゲート電位とを切り離し、かつ、利得制御用電界
効果型トランジスタＦＥＴ３２のゲートである利得制御
ノードＧＣ３１に印加する電圧Ｖgcを変化させることに
より、利得制御用電界効果型トランジスタＦＥＴ３２及
び抵抗Ｒ３１は、抵抗値Ｒ（Ｖgc）の可変抵抗として機
能する。
【０００５】図４は、図３に示した従来の帰還型可変利
得増幅回路における利得制御回路ＧＣ３１の等価回路の
回路図である。
得増幅回路における利得制御回路ＧＣ３１の等価回路の
回路図である。
【０００６】上述のように、利得制御回路ＧＣ３１の利
得制御用電界効果型トランジスタＦＥＴ３２及び抵抗Ｒ
３１は可変抵抗として機能するので、利得制御回路ＧＣ
３１の等価回路は、直列接続された可変抵抗Ｒ４１及び
直流電流遮断用キャパシタＣ４１により構成される。従
って、利得制御用電界効果型トランジスタＦＥＴ３２の
ドレイン・ソース間可変抵抗値をＲ（Ｖgc）とすると、
利得制御回路ＧＣ３１のインピーダンスＺは、 Ｚ＝Ｒ（Ｖgc）＋１／（ｊωＣ） と表される。
得制御用電界効果型トランジスタＦＥＴ３２及び抵抗Ｒ
３１は可変抵抗として機能するので、利得制御回路ＧＣ
３１の等価回路は、直列接続された可変抵抗Ｒ４１及び
直流電流遮断用キャパシタＣ４１により構成される。従
って、利得制御用電界効果型トランジスタＦＥＴ３２の
ドレイン・ソース間可変抵抗値をＲ（Ｖgc）とすると、
利得制御回路ＧＣ３１のインピーダンスＺは、 Ｚ＝Ｒ（Ｖgc）＋１／（ｊωＣ） と表される。
【０００７】この回路に電流が流れたときの電流に対す
る電圧の位相は、 θ＝ｔａｎ-1｛−１／（ωＣＲ）｝＜０ と表される。従来の帰還型可変利得増幅回路において直
流的には入力電圧と出力電圧との位相差は１８０°であ
るが、周波数が高くなるに従い位相がずれて位相差は小
さくなる。利得制御回路ＧＣ３１のインピーダンスＺの
位相の範囲は−９０°＜θ＜０°であり、直流電流遮断
用キャパシタＣ３１（Ｃ４１）の容量を大きくすると、
位相θは０に近づく。ここで、増幅回路ＡＭＰ３１の入
力Ｖinを基準として、増幅回路ＡＭＰ３１の入力Ｖinに
利得制御回路ＧＣ３１を介して戻ってきた信号の位相
は、増幅回路ＡＭＰ３１における位相差に利得制御回路
ＧＣ３１における位相差を加え合わせた位相となる。
る電圧の位相は、 θ＝ｔａｎ-1｛−１／（ωＣＲ）｝＜０ と表される。従来の帰還型可変利得増幅回路において直
流的には入力電圧と出力電圧との位相差は１８０°であ
るが、周波数が高くなるに従い位相がずれて位相差は小
さくなる。利得制御回路ＧＣ３１のインピーダンスＺの
位相の範囲は−９０°＜θ＜０°であり、直流電流遮断
用キャパシタＣ３１（Ｃ４１）の容量を大きくすると、
位相θは０に近づく。ここで、増幅回路ＡＭＰ３１の入
力Ｖinを基準として、増幅回路ＡＭＰ３１の入力Ｖinに
利得制御回路ＧＣ３１を介して戻ってきた信号の位相
は、増幅回路ＡＭＰ３１における位相差に利得制御回路
ＧＣ３１における位相差を加え合わせた位相となる。
【０００８】
【発明が解決しようとする課題】増幅回路に理想的な負
帰還を掛けるには、増幅回路の入力に１８０°の位相差
で信号を帰還させるのが望ましいが、図３に示した従来
の帰還型可変利得増幅回路においては、高周波帯域では
１８０°にはならないため、利得の減衰量が小さい。そ
の結果、利得制御範囲を大きくとることができないとい
う問題点があった。
帰還を掛けるには、増幅回路の入力に１８０°の位相差
で信号を帰還させるのが望ましいが、図３に示した従来
の帰還型可変利得増幅回路においては、高周波帯域では
１８０°にはならないため、利得の減衰量が小さい。そ
の結果、利得制御範囲を大きくとることができないとい
う問題点があった。
【０００９】本発明は上記問題点に鑑みてなされたもの
で、その目的は、高周波帯域でも利得制御範囲の大きい
帰還型可変利得増幅回路を提供することである。
で、その目的は、高周波帯域でも利得制御範囲の大きい
帰還型可変利得増幅回路を提供することである。
【００１０】
【課題を解決するための手段】本発明に係る帰還型可変
利得増幅回路によれば、電源電位ノードと接地電位ノー
ドとの間に順に直列接続された第１のインダクタ及び第
１の電界効果型トランジスタと、第１の電界効果型トラ
ンジスタのドレイン・ゲート間に直列接続された第２の
インダクタ、第２の電界効果型トランジスタ及びキャパ
シタ、並びに、第２の電界効果型トランジスタのドレイ
ン・ソース間に接続された抵抗とを備えたことを特徴と
し、第１の電界効果型トランジスタのドレイン・ゲート
間に第２のインダクタをキャパシタに直列接続したこと
により、第２のインダクタ、第２の電界効果型トランジ
スタ、キャパシタ及び抵抗から構成される利得制御回路
のインピーダンスの虚部が制御可能となるので、増幅回
路の信号入力ノードに帰還させる信号の位相を制御し、
特に高周波帯域における利得制御範囲を拡大させること
ができる。
利得増幅回路によれば、電源電位ノードと接地電位ノー
ドとの間に順に直列接続された第１のインダクタ及び第
１の電界効果型トランジスタと、第１の電界効果型トラ
ンジスタのドレイン・ゲート間に直列接続された第２の
インダクタ、第２の電界効果型トランジスタ及びキャパ
シタ、並びに、第２の電界効果型トランジスタのドレイ
ン・ソース間に接続された抵抗とを備えたことを特徴と
し、第１の電界効果型トランジスタのドレイン・ゲート
間に第２のインダクタをキャパシタに直列接続したこと
により、第２のインダクタ、第２の電界効果型トランジ
スタ、キャパシタ及び抵抗から構成される利得制御回路
のインピーダンスの虚部が制御可能となるので、増幅回
路の信号入力ノードに帰還させる信号の位相を制御し、
特に高周波帯域における利得制御範囲を拡大させること
ができる。
【００１１】利得制御範囲を最も拡大するためには、第
２の電界効果型トランジスタのゲートに印加する電圧の
制御により、第２の電界効果型トランジスタのドレイン
・ソース間抵抗の値を最小としたときに、第１の電界効
果型トランジスタのゲートに入力された信号と、第２の
インダクタ、第２の電界効果型トランジスタ及びキャパ
シタを介して第１の電界効果型トランジスタのゲートに
帰還した信号との位相差が約１８０°になるように、第
２のインダクタのインダクタンス及びキャパシタの容量
の値が設定されているものとするとよい。
２の電界効果型トランジスタのゲートに印加する電圧の
制御により、第２の電界効果型トランジスタのドレイン
・ソース間抵抗の値を最小としたときに、第１の電界効
果型トランジスタのゲートに入力された信号と、第２の
インダクタ、第２の電界効果型トランジスタ及びキャパ
シタを介して第１の電界効果型トランジスタのゲートに
帰還した信号との位相差が約１８０°になるように、第
２のインダクタのインダクタンス及びキャパシタの容量
の値が設定されているものとするとよい。
【００１２】
【発明の実施の形態】以下、本発明に係る帰還型可変利
得増幅回路の実施の一形態について、図面を参照しなが
ら説明する。
得増幅回路の実施の一形態について、図面を参照しなが
ら説明する。
【００１３】図１は、本発明に係る帰還型可変利得増幅
回路の実施の一形態における回路図である。
回路の実施の一形態における回路図である。
【００１４】図１に示した本発明に係る帰還型可変利得
増幅回路は、増幅回路ＡＭＰ１１に、利得の値を制御す
る帰還回路である利得制御回路ＧＣ１１を付加したもの
であるが、利得制御回路ＧＣ１１の構成が従来の利得制
御回路ＧＣ３１の構成と異なっている。増幅回路ＡＭＰ
１１の構成は、従来の増幅回路ＡＭＰ３１の構成と同様
である。即ち、増幅回路ＡＭＰ１１は、電源電位ノード
Ｖddと接地電位ノードＧＮＤとの間に順に直列接続され
た高周波遮断用インダクタＬ１１及び増幅用電界効果型
トランジスタＦＥＴ１１から構成されており、増幅用電
界効果型トランジスタＦＥＴ１１のゲートが信号入力ノ
ードＶin、ドレインが信号出力ノードＶoutとされてい
る。一方、利得制御回路ＧＣ１１は、信号出力ノードＶ
outと信号入力ノードＶinとの間に直列接続されたイン
ダクタＬ１２、利得制御用電界効果型トランジスタＦＥ
Ｔ１２及び直流電流遮断用キャパシタＣ１１と、利得制
御用電界効果型トランジスタＦＥＴ１２のドレイン・ソ
ース間に接続された抵抗Ｒ１１とから構成されている。
即ち、本発明に係る帰還型可変利得増幅回路の利得制御
回路ＧＣ１１は、信号出力ノードＶoutと信号入力ノー
ドＶinとの間に、インダクタＬ１２を直流電流遮断用キ
ャパシタＣ１１及び利得制御用電界効果型トランジスタ
ＦＥＴ１２に直列に挿入接続した点が、従来の帰還型可
変利得増幅回路における利得制御回路ＧＣ３１と異なっ
ている。
増幅回路は、増幅回路ＡＭＰ１１に、利得の値を制御す
る帰還回路である利得制御回路ＧＣ１１を付加したもの
であるが、利得制御回路ＧＣ１１の構成が従来の利得制
御回路ＧＣ３１の構成と異なっている。増幅回路ＡＭＰ
１１の構成は、従来の増幅回路ＡＭＰ３１の構成と同様
である。即ち、増幅回路ＡＭＰ１１は、電源電位ノード
Ｖddと接地電位ノードＧＮＤとの間に順に直列接続され
た高周波遮断用インダクタＬ１１及び増幅用電界効果型
トランジスタＦＥＴ１１から構成されており、増幅用電
界効果型トランジスタＦＥＴ１１のゲートが信号入力ノ
ードＶin、ドレインが信号出力ノードＶoutとされてい
る。一方、利得制御回路ＧＣ１１は、信号出力ノードＶ
outと信号入力ノードＶinとの間に直列接続されたイン
ダクタＬ１２、利得制御用電界効果型トランジスタＦＥ
Ｔ１２及び直流電流遮断用キャパシタＣ１１と、利得制
御用電界効果型トランジスタＦＥＴ１２のドレイン・ソ
ース間に接続された抵抗Ｒ１１とから構成されている。
即ち、本発明に係る帰還型可変利得増幅回路の利得制御
回路ＧＣ１１は、信号出力ノードＶoutと信号入力ノー
ドＶinとの間に、インダクタＬ１２を直流電流遮断用キ
ャパシタＣ１１及び利得制御用電界効果型トランジスタ
ＦＥＴ１２に直列に挿入接続した点が、従来の帰還型可
変利得増幅回路における利得制御回路ＧＣ３１と異なっ
ている。
【００１５】本発明に係る帰還型可変利得増幅回路にお
いても、抵抗Ｒ１１により利得制御用電界効果型トラン
ジスタＦＥＴ１２のドレインとソースとを電源電位Ｖdd
と同電位に保持し、直流電流遮断用キャパシタＣ１１に
より電源電位Ｖddと増幅用電界効果型トランジスタＦＥ
Ｔ１１のゲート電位とを切り離し、かつ、利得制御用電
界効果型トランジスタＦＥＴ１２のゲートである利得制
御ノードＧＣ１１に印加する電圧Ｖgcを変化させること
により、利得制御用電界効果型トランジスタＦＥＴ１２
及び抵抗Ｒ１１は、抵抗値Ｒ（Ｖgc）の可変抵抗として
機能する。
いても、抵抗Ｒ１１により利得制御用電界効果型トラン
ジスタＦＥＴ１２のドレインとソースとを電源電位Ｖdd
と同電位に保持し、直流電流遮断用キャパシタＣ１１に
より電源電位Ｖddと増幅用電界効果型トランジスタＦＥ
Ｔ１１のゲート電位とを切り離し、かつ、利得制御用電
界効果型トランジスタＦＥＴ１２のゲートである利得制
御ノードＧＣ１１に印加する電圧Ｖgcを変化させること
により、利得制御用電界効果型トランジスタＦＥＴ１２
及び抵抗Ｒ１１は、抵抗値Ｒ（Ｖgc）の可変抵抗として
機能する。
【００１６】さらに、本発明に係る帰還型可変利得増幅
回路の利得制御回路ＧＣ１１においては、信号出力ノー
ドＶoutと信号入力ノードＶinとの間に、インダクタＬ
１２と直流電流遮断用キャパシタＣ１１とを直列接続す
ることにより、利得制御回路ＧＣ１１のインピーダンス
の虚部を制御し、入力信号と出力信号との位相差の可変
範囲を拡大する。従って、インダクタＬ１２は、信号出
力ノードＶoutと信号入力ノードＶinとの間に、直流電
流遮断用キャパシタＣ１１と利得制御用電界効果型トラ
ンジスタＦＥＴ１２とに直列に接続されていれば、挿入
する位置はどこでもよい。
回路の利得制御回路ＧＣ１１においては、信号出力ノー
ドＶoutと信号入力ノードＶinとの間に、インダクタＬ
１２と直流電流遮断用キャパシタＣ１１とを直列接続す
ることにより、利得制御回路ＧＣ１１のインピーダンス
の虚部を制御し、入力信号と出力信号との位相差の可変
範囲を拡大する。従って、インダクタＬ１２は、信号出
力ノードＶoutと信号入力ノードＶinとの間に、直流電
流遮断用キャパシタＣ１１と利得制御用電界効果型トラ
ンジスタＦＥＴ１２とに直列に接続されていれば、挿入
する位置はどこでもよい。
【００１７】図２は、図１に示した本発明に係る帰還型
可変利得増幅回路における利得制御回路ＧＣ１１の等価
回路の回路図である。
可変利得増幅回路における利得制御回路ＧＣ１１の等価
回路の回路図である。
【００１８】上述のように、利得制御回路ＧＣ１１の利
得制御用電界効果型トランジスタＦＥＴ１２及び抵抗Ｒ
１１は可変抵抗として機能するので、利得制御回路ＧＣ
１１の等価回路は、直列接続されたインダクタＬ２１、
可変抵抗Ｒ２１及び直流電流遮断用キャパシタＣ２１に
より構成される。従って、利得制御用電界効果型トラン
ジスタＦＥＴ１２のドレイン・ソース間可変抵抗値をＲ
（Ｖgc）とすると、利得制御回路ＧＣ１１のインピーダ
ンスＺは、 Ｚ＝Ｒ（Ｖgc）＋ｊ｛ωＬ−（１／ωＣ）｝ と表される。
得制御用電界効果型トランジスタＦＥＴ１２及び抵抗Ｒ
１１は可変抵抗として機能するので、利得制御回路ＧＣ
１１の等価回路は、直列接続されたインダクタＬ２１、
可変抵抗Ｒ２１及び直流電流遮断用キャパシタＣ２１に
より構成される。従って、利得制御用電界効果型トラン
ジスタＦＥＴ１２のドレイン・ソース間可変抵抗値をＲ
（Ｖgc）とすると、利得制御回路ＧＣ１１のインピーダ
ンスＺは、 Ｚ＝Ｒ（Ｖgc）＋ｊ｛ωＬ−（１／ωＣ）｝ と表される。
【００１９】この回路に電流が流れたときの電流に対す
る電圧の位相は、 θ＝ｔａｎ-1［｛ωＬ−（１／ωＣ）｝／Ｒ（Ｖgc）］ と表される。即ち、従来の帰還型可変利得増幅回路にお
ける入力電圧と出力電圧との直流的な位相差の変動範囲
は−９０°＜θ＜０°であったのに対し、本発明に係る
帰還型可変利得増幅回路においては、上記位相差を−９
０°＜θ＜９０°の範囲で変動させることができる。
る電圧の位相は、 θ＝ｔａｎ-1［｛ωＬ−（１／ωＣ）｝／Ｒ（Ｖgc）］ と表される。即ち、従来の帰還型可変利得増幅回路にお
ける入力電圧と出力電圧との直流的な位相差の変動範囲
は−９０°＜θ＜０°であったのに対し、本発明に係る
帰還型可変利得増幅回路においては、上記位相差を−９
０°＜θ＜９０°の範囲で変動させることができる。
【００２０】利得制御回路ＧＣ１１の利得制御ノードＧ
１２に印加する電圧の制御により、可変抵抗Ｒ（Ｖgc）
の値を最小としたときに、増幅回路ＡＭＰ１１に入力し
た信号と利得制御回路ＧＣ１１から戻ってきた信号との
位相差が約１８０°（１８０°±１０°程度）になるよ
うに、換言すれば、増幅回路ＡＭＰ１１の信号入力ノー
ドＶinの電圧振幅が小さくなるように、インダクタＬ１
２のインダクタンス及び直流電流遮断用キャパシタＣ２
１の容量の値を設定する。このとき、利得の減衰量は、
入力信号と、利得制御回路ＧＣ１１を介して入力に戻っ
てきた信号との位相差を１８０°にしないときと比較し
て大きくなる。
１２に印加する電圧の制御により、可変抵抗Ｒ（Ｖgc）
の値を最小としたときに、増幅回路ＡＭＰ１１に入力し
た信号と利得制御回路ＧＣ１１から戻ってきた信号との
位相差が約１８０°（１８０°±１０°程度）になるよ
うに、換言すれば、増幅回路ＡＭＰ１１の信号入力ノー
ドＶinの電圧振幅が小さくなるように、インダクタＬ１
２のインダクタンス及び直流電流遮断用キャパシタＣ２
１の容量の値を設定する。このとき、利得の減衰量は、
入力信号と、利得制御回路ＧＣ１１を介して入力に戻っ
てきた信号との位相差を１８０°にしないときと比較し
て大きくなる。
【００２１】信号帰還量を最小にしたときは、インピー
ダンスＺの抵抗成分Ｒ２１が大きくなり、利得制御回路
ＧＣ１１を信号が通過しないので、増幅回路の利得は、
利得制御回路ＧＣ１１に接続したインダクタＬ１２のイ
ンダクタンス及び直流電流遮断用キャパシタＣ２１の容
量の値には依存しない。
ダンスＺの抵抗成分Ｒ２１が大きくなり、利得制御回路
ＧＣ１１を信号が通過しないので、増幅回路の利得は、
利得制御回路ＧＣ１１に接続したインダクタＬ１２のイ
ンダクタンス及び直流電流遮断用キャパシタＣ２１の容
量の値には依存しない。
【００２２】利得制御回路ＧＣ１１の利得制御ノードＧ
１２に印加する電圧の制御により利得制御を行う場合、
利得制御回路ＧＣ１１の「信号帰還量を最大にしたと
き」と「信号帰還量を最小にしたとき」との差が利得制
御幅であり、位相差の可変範囲が小さい従来の帰還型可
変利得増幅回路に比較して、利得制御幅を拡大させるこ
とができる。
１２に印加する電圧の制御により利得制御を行う場合、
利得制御回路ＧＣ１１の「信号帰還量を最大にしたと
き」と「信号帰還量を最小にしたとき」との差が利得制
御幅であり、位相差の可変範囲が小さい従来の帰還型可
変利得増幅回路に比較して、利得制御幅を拡大させるこ
とができる。
【００２３】
【発明の効果】本発明に係る帰還型可変利得増幅回路に
よれば、電源電位ノードと接地電位ノードとの間に順に
直列接続された第１のインダクタ及び第１の電界効果型
トランジスタと、第１の電界効果型トランジスタのドレ
イン・ゲート間に直列接続された第２のインダクタ、第
２の電界効果型トランジスタ及びキャパシタ、並びに、
第２の電界効果型トランジスタのドレイン・ソース間に
接続された抵抗とを備えたので、第２のインダクタ、第
２の電界効果型トランジスタ、キャパシタ及び抵抗から
構成される利得制御回路のインピーダンスの虚部が制御
可能となり、増幅回路の信号入力ノードに帰還させる信
号の位相を制御して、特に高周波帯域における利得制御
範囲を拡大させることができる。
よれば、電源電位ノードと接地電位ノードとの間に順に
直列接続された第１のインダクタ及び第１の電界効果型
トランジスタと、第１の電界効果型トランジスタのドレ
イン・ゲート間に直列接続された第２のインダクタ、第
２の電界効果型トランジスタ及びキャパシタ、並びに、
第２の電界効果型トランジスタのドレイン・ソース間に
接続された抵抗とを備えたので、第２のインダクタ、第
２の電界効果型トランジスタ、キャパシタ及び抵抗から
構成される利得制御回路のインピーダンスの虚部が制御
可能となり、増幅回路の信号入力ノードに帰還させる信
号の位相を制御して、特に高周波帯域における利得制御
範囲を拡大させることができる。
【００２４】帰還回路である利得制御回路の信号帰還量
を最大にしたときに、第１の電界効果型トランジスタの
ゲートに入力される信号と、利得制御回路を介して第１
の電界効果型トランジスタのゲートに帰還する信号とが
打ち消し合って利得減衰量が大きくなるように利得制御
回路のインピーダンスを設定することにより、利得制御
回路中に配設された第２の電界効果型トランジスタのゲ
ート電位を変化させることによる利得制御範囲を最も拡
大することができる。
を最大にしたときに、第１の電界効果型トランジスタの
ゲートに入力される信号と、利得制御回路を介して第１
の電界効果型トランジスタのゲートに帰還する信号とが
打ち消し合って利得減衰量が大きくなるように利得制御
回路のインピーダンスを設定することにより、利得制御
回路中に配設された第２の電界効果型トランジスタのゲ
ート電位を変化させることによる利得制御範囲を最も拡
大することができる。
【図１】本発明に係る帰還型可変利得増幅回路の実施の
一形態における回路図。
一形態における回路図。
【図２】図１に示した本発明に係る帰還型可変利得増幅
回路における利得制御回路ＧＣ１１の等価回路の回路
図。
回路における利得制御回路ＧＣ１１の等価回路の回路
図。
【図３】従来の帰還型可変利得増幅回路の回路図。
【図４】図３に示した従来の帰還型可変利得増幅回路に
おける利得制御回路ＧＣ３１の等価回路の回路図。
おける利得制御回路ＧＣ３１の等価回路の回路図。
ＡＭＰ１１，ＡＭＰ３１ 増幅回路 ＧＣ１１，ＧＣ３１ 利得制御回路 ＦＥＴ１１，ＦＥＴ３１ 増幅用電界効果型トランジス
タ ＦＥＴ１２，ＦＥＴ３２ 利得制御用電界効果型トラン
ジスタ Ｇ１２，Ｇ３２ 利得制御ノード Ｒ１１，Ｒ３１ 抵抗 Ｒ２１，Ｒ４１ 可変抵抗 Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１ 直流電流遮断用キャ
パシタ Ｌ１１，Ｌ３１ 高周波遮断用インダクタ Ｌ１２，Ｌ２１ インダクタ Ｖin 信号入力ノード Ｖout 信号出力ノード Ｖdd 電源電位ノード
タ ＦＥＴ１２，ＦＥＴ３２ 利得制御用電界効果型トラン
ジスタ Ｇ１２，Ｇ３２ 利得制御ノード Ｒ１１，Ｒ３１ 抵抗 Ｒ２１，Ｒ４１ 可変抵抗 Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１ 直流電流遮断用キャ
パシタ Ｌ１１，Ｌ３１ 高周波遮断用インダクタ Ｌ１２，Ｌ２１ インダクタ Ｖin 信号入力ノード Ｖout 信号出力ノード Ｖdd 電源電位ノード
フロントページの続き (72)発明者 長 沢 弘 憲 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 Ｆターム(参考） 5J100 AA03 BB02 BB07 BB11 BB13 BC04 BC05 CA02 CA05 CA07 CA09 FA01 FA02 JA01 QA01 QA04 SA01 SA02
Claims (2)
- 【請求項１】電源電位ノードと接地電位ノードとの間に
順に直列接続された第１のインダクタ及び第１の電界効
果型トランジスタと、 前記第１の電界効果型トランジスタのドレイン・ゲート
間に直列接続された第２のインダクタ、第２の電界効果
型トランジスタ及びキャパシタ、並びに、前記第２の電
界効果型トランジスタのドレイン・ソース間に接続され
た抵抗と、を備えたことを特徴とする帰還型可変利得増
幅回路。 - 【請求項２】前記第２の電界効果型トランジスタのゲー
トに印加する電圧の制御により、前記第２の電界効果型
トランジスタのドレイン・ソース間抵抗の値を最小とし
たときに、前記第１の電界効果型トランジスタのゲート
に入力された信号と、前記第２のインダクタ、前記第２
の電界効果型トランジスタ及び前記キャパシタを介して
前記第１の電界効果型トランジスタのゲートに帰還した
信号との位相差が約１８０°になるように、前記第２の
インダクタのインダクタンス及び前記キャパシタの容量
の値が設定されていることを特徴とする請求項１に記載
の帰還型可変利得増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11063902A JP2000261265A (ja) | 1999-03-10 | 1999-03-10 | 帰還型可変利得増幅回路 |
| US09/521,897 US6285257B1 (en) | 1999-03-10 | 2000-03-09 | Feedback type variable gain amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11063902A JP2000261265A (ja) | 1999-03-10 | 1999-03-10 | 帰還型可変利得増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000261265A true JP2000261265A (ja) | 2000-09-22 |
Family
ID=13242727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11063902A Abandoned JP2000261265A (ja) | 1999-03-10 | 1999-03-10 | 帰還型可変利得増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6285257B1 (ja) |
| JP (1) | JP2000261265A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1374396A1 (en) * | 2001-03-29 | 2004-01-02 | GCT Semiconductor, Inc. | Variable gain low-noise amplifier for a wireless terminal |
| US7123073B2 (en) | 2002-03-28 | 2006-10-17 | Matsushita Electric Industrial Co., Ltd. | Amplifier and frequency converter |
| JP2007129720A (ja) * | 2005-11-02 | 2007-05-24 | Marvell World Trade Ltd | 補償付き増幅器 |
| JP2008098771A (ja) * | 2006-10-06 | 2008-04-24 | Niigata Seimitsu Kk | 低雑音増幅器 |
| JP2010056918A (ja) * | 2008-08-28 | 2010-03-11 | Fujitsu Ltd | 増幅回路 |
| KR100952666B1 (ko) | 2008-02-01 | 2010-04-13 | (주)에프씨아이 | 커패시터 피드백을 이용한 재구성 가능 저잡음 증폭기 |
| KR101038854B1 (ko) | 2008-06-24 | 2011-06-02 | 어윤성 | 광대역 저잡음 증폭기 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522195B2 (en) * | 2000-12-07 | 2003-02-18 | Motorola, Inc. | Low noise amplifier having bypass circuitry |
| JP2003017959A (ja) * | 2001-07-05 | 2003-01-17 | Nec Corp | 電圧増幅回路 |
| US6882226B2 (en) * | 2002-05-16 | 2005-04-19 | Integrant Technologies Inc. | Broadband variable gain amplifier with high linearity and variable gain characteristic |
| KR100441437B1 (ko) * | 2002-05-16 | 2004-07-23 | 인티그런트 테크놀로지즈(주) | 피드백 가변 이득 증폭기 |
| KR100499787B1 (ko) * | 2002-11-29 | 2005-07-07 | 인티그런트 테크놀로지즈(주) | 스위치 모드 동작을 하는 선형성이 우수한 광대역 가변이득 증폭기 |
| KR100464418B1 (ko) * | 2002-06-20 | 2005-01-03 | 삼성전자주식회사 | 가변이득 제어회로 및 이를 갖는 집적회로 장치 |
| US6809594B2 (en) | 2002-09-24 | 2004-10-26 | Marvell International, Ltd. | Ultra broadband low noise amplifier with matched reactive input impedance |
| DE10345521B3 (de) * | 2003-09-30 | 2005-08-25 | Infineon Technologies Ag | Verstärkeranordnung |
| US7199652B2 (en) * | 2003-11-21 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Amplifier; and transmitter and communication device incorporating the same |
| DE602004032559D1 (de) * | 2004-12-01 | 2011-06-16 | Alcatel Lucent | Leistungsverstärker |
| KR100631973B1 (ko) * | 2005-03-02 | 2006-10-11 | 삼성전기주식회사 | 가변이득 광대역 증폭기 |
| KR100705326B1 (ko) | 2006-05-25 | 2007-04-10 | 삼성전자주식회사 | 피드백형 가변이득 증폭기 및 그 제어방법 |
| US7446612B2 (en) * | 2006-09-08 | 2008-11-04 | Skyworks Solutions, Inc. | Amplifier feedback and bias configuration |
| US9831841B2 (en) | 2014-06-28 | 2017-11-28 | Skyworks Solutions, Inc. | Switchable base feed circuit for radio-frequency power amplifiers |
| US10620651B1 (en) * | 2019-07-11 | 2020-04-14 | Sony Corporation | Metal oxide semiconductor field effect transistor (MOSFET) based voltage regulator circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2002608B (en) * | 1977-08-01 | 1982-03-24 | Pioneer Electronic Corp | Automatic gain control circuit |
| US4439741A (en) * | 1982-06-28 | 1984-03-27 | Motorola, Inc. | Stabilized high efficiency radio frequency amplifier |
| US5051705A (en) * | 1990-07-10 | 1991-09-24 | Pacific Monolithics | Gain-tilt amplifier |
| US5590412A (en) * | 1993-11-19 | 1996-12-31 | Sanyo Electric Co., Ltd. | Communication apparatus using common amplifier for transmission and reception |
| JPH0832381A (ja) * | 1994-07-14 | 1996-02-02 | Fujitsu Ltd | 可変利得増幅器 |
| JPH11298268A (ja) | 1998-04-08 | 1999-10-29 | Toshiba Microelectronics Corp | 利得可変型増幅器 |
-
1999
- 1999-03-10 JP JP11063902A patent/JP2000261265A/ja not_active Abandoned
-
2000
- 2000-03-09 US US09/521,897 patent/US6285257B1/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1374396A1 (en) * | 2001-03-29 | 2004-01-02 | GCT Semiconductor, Inc. | Variable gain low-noise amplifier for a wireless terminal |
| EP1374396A4 (en) * | 2001-03-29 | 2007-12-12 | Gct Semiconductor Inc | RAINCHARMER AMPLIFIER WITH VARIABLE AMPLIFICATION FOR A WIRELESS TERMINAL |
| US7123073B2 (en) | 2002-03-28 | 2006-10-17 | Matsushita Electric Industrial Co., Ltd. | Amplifier and frequency converter |
| JP2007129720A (ja) * | 2005-11-02 | 2007-05-24 | Marvell World Trade Ltd | 補償付き増幅器 |
| JP2008098771A (ja) * | 2006-10-06 | 2008-04-24 | Niigata Seimitsu Kk | 低雑音増幅器 |
| KR100952666B1 (ko) | 2008-02-01 | 2010-04-13 | (주)에프씨아이 | 커패시터 피드백을 이용한 재구성 가능 저잡음 증폭기 |
| KR101038854B1 (ko) | 2008-06-24 | 2011-06-02 | 어윤성 | 광대역 저잡음 증폭기 |
| JP2010056918A (ja) * | 2008-08-28 | 2010-03-11 | Fujitsu Ltd | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6285257B1 (en) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000261265A (ja) | 帰還型可変利得増幅回路 | |
| US8203388B2 (en) | Low noise amplifier | |
| JP4305472B2 (ja) | 差動増幅器 | |
| US7551033B2 (en) | Dynamic bandwidth compensating method and associated apparatus | |
| US7512389B2 (en) | Active inductors using bipolar silicon transistors | |
| US6424132B1 (en) | Adding a laplace transform zero to a linear integrated circuit for frequency stability | |
| US6265944B1 (en) | Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method | |
| JP2006050074A (ja) | 利得可変型増幅器 | |
| JPH1079643A (ja) | トランスコンダクタンスを利用した遮断周波数安定化装置 | |
| JPH10261922A (ja) | エンハンスメント型トランジスタ回路のバイアス回路を有する集積回路装置 | |
| JP3474750B2 (ja) | 高周波集積回路装置および周波数変換回路装置 | |
| JPH06125224A (ja) | 分布増幅器 | |
| JPH05315865A (ja) | 広帯域増幅器 | |
| JP3589437B2 (ja) | 電力増幅器 | |
| JP2001339255A (ja) | 高周波回路 | |
| JP3822010B2 (ja) | 高周波増幅回路 | |
| JPS60140907A (ja) | 半導体集積回路 | |
| JP3148841B2 (ja) | Ｆｅｔ増幅回路 | |
| JPS6327104A (ja) | 並列帰還型増幅器 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JP2003198267A (ja) | 増幅器 | |
| US20170359046A1 (en) | Amplifier | |
| JPH02274006A (ja) | 利得可変増幅回路 | |
| WO2002009288A1 (en) | Low supply, current-controlled fet pi attenuator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060316 |