KR100499787B1 - 스위치 모드 동작을 하는 선형성이 우수한 광대역 가변이득 증폭기 - Google Patents

스위치 모드 동작을 하는 선형성이 우수한 광대역 가변이득 증폭기 Download PDF

Info

Publication number
KR100499787B1
KR100499787B1 KR10-2002-0075285A KR20020075285A KR100499787B1 KR 100499787 B1 KR100499787 B1 KR 100499787B1 KR 20020075285 A KR20020075285 A KR 20020075285A KR 100499787 B1 KR100499787 B1 KR 100499787B1
Authority
KR
South Korea
Prior art keywords
terminal
amplifier
amplifying
gain
variable
Prior art date
Application number
KR10-2002-0075285A
Other languages
English (en)
Other versions
KR20040047171A (ko
Inventor
조영호
김보은
김본기
Original Assignee
인티그런트 테크놀로지즈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그런트 테크놀로지즈(주) filed Critical 인티그런트 테크놀로지즈(주)
Priority to KR10-2002-0075285A priority Critical patent/KR100499787B1/ko
Priority to US10/438,047 priority patent/US6882226B2/en
Priority to US10/724,119 priority patent/US6919761B2/en
Publication of KR20040047171A publication Critical patent/KR20040047171A/ko
Application granted granted Critical
Publication of KR100499787B1 publication Critical patent/KR100499787B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 스위치 모드 동작을 하는 선형성이 우수한 광대역 가변 이득 증폭기에 관한 것이다. 본 발명의 일실시예에 따른 가변 이득 증폭기는 제1 증폭부, 제2 증폭부, 및 제3 증폭부를 포함한다. 제1 증폭부는 증폭 소자, 광대역 매칭부, 감쇄부, 및 제1 스위치 수단을 포함하고, 고 이득 모드 및 저 이득 증폭 동작을 지원한다. 고 이득 모드의 경우, 제1 스위치 수단을 단락시키고, 입력 신호를 높은 이득으로 증폭시킴으로써, 뒷단에 의한 시스템 전체의 잡음 특성을 개선시킨다. 저 이득 모드의 경우, 제1 스위치 수단을 개방시키고, 입력 신호를 증폭 동작 없이 감쇄부에 의하여 감쇄시켜 출력함으로써, 제1 증폭부의 뒷단에 의해 발생되는 비선형성을 감소시킨다. 제2 증폭부는 소오스 퇴화 가변 저항 및 부하 퇴화 가변 저항을 포함하고, 이들의 저항 값을 제어함으로써 이득을 제어하고, 제3 증폭부는 소오스 퇴화 가변 저항의 저항 값을 제어함으로써 이득을 제어한다. 본 발명의 다른 실시예에 따라서는 제1 증폭부만을 독자적으로 사용하여 신호를 증폭시킬 수 있으며, 또한, 제1 증폭부 뒤에 제2 증폭부 및 제3 증폭부의 다양한 조합을 접속시킴으로써 가변 이득 증폭기를 구현할 수 있다.

Description

스위치 모드 동작을 하는 선형성이 우수한 광대역 가변 이득 증폭기{Broad-band Variable Gain Amplifier with High Linearity which Operates in Switch-mode}
본 발명은 가변 이득 증폭기에 관한 것으로서, 더욱 상세하게는 스위치 모드(switch-mode) 동작을 하는 선형성이 우수한 광대역 가변 이득 증폭기에 관한 것이다.
가변 이득 증폭기(Variable Gain Amplifier)는 이득을 조절함으로써 원하는 출력 신호 레벨을 유지하기 위하여 사용되는 장치를 말하며, 통상 무선 주파수 수신 장치에서 사용된다. 무선 주파수 수신 장치에 있어서, 안테나를 통해 수신된 신호는 높은 동적 범위를 가진다. 따라서, 수신된 신호의 기저 대역 단에 일정한 레벨의 신호가 제공되기 위해서는, 가변 이득 증폭기 또한 높은 동적 범위를 가져야 한다.
현재까지 가변 이득 증폭기에 대한 연구는 활발히 진행되어 다양한 가변 이득 증폭기가 개시되었으며, 가변 이득 증폭기의 동적 범위를 높이고, 신호의 선형성을 개선하기 위한 연구가 계속적으로 진행되고 있다.
가변 이득 증폭기의 선형성을 개선시키기 위한 종래 기술의 하나로서, 미합 중국 특허 제 5,949,286호에 개시된 것이 있다.
이는 입력 신호를 증폭시키기 위한 차동 증폭 트랜지스터 쌍을 포함하고, 상기 트랜지스터 쌍의 에미터에 다이오드 쌍을 접속시킴으로써, 에미터 퇴화(emitter degeneration)를 이용하여 증폭기의 이득을 제어한다. 즉, 다이오드 쌍에 트랜지스터 회로를 접속시키고, 상기 트랜지스터에 인가되는 제어 전압을 가변시킴으로써, 다이오드에 인가되는 전류의 양을 제어할 수 있다. 따라서, 다이오드 쌍의 임피던스 값이 상기 제어 전압에 의하여 제어되며, 가변 이득 증폭기의 이득을 제어할 수 있다.
미합 중국 특허 제 5,949,286호에 개시된 가변 이득 증폭기는 입력단에 다이오드를 접속시켜 전치 왜곡시킴으로써, 트랜지스터 쌍의 에미터 간에 접속된 다이오드 쌍의 비선형 특성을 개선하고 있다. 또한, 더미 증폭기(dummy amplifier)를 상기 차동 증폭 트랜지스터 쌍에 접속시킴으로써 다이오드 쌍에 의한 커패시티브 영향을 제거한다. 따라서, 가변 이득 증폭기의 고주파수에서의 이득 제어 범위를 증대시킬 수 있는 것이다.
그러나, 미합 중국 특허 제 5,949,286호에 개시된 가변 이득 증폭기는 선형성을 개선시키기 위하여 더미 증폭기를 사용함으로써, 전류 및 칩 면적의 추가 소모를 발생시키는 문제가 있으며, 능동 소자를 이용하여 선형 특성을 개선시키는 데에는 한계가 있었다.
본 발명의 목적은 선형성이 우수한 가변 이득 증폭기를 제공하고자 함에 있다.
본 발명의 다른 목적은 고 이득 모드 및 저 이득 모드에서 각각 최적의 동작을 수행할 수 있는 가변 이득 증폭기를 제공함에 있다.
본 발명의 또 다른 목적은 광대역에서 증폭 동작이 우수한 가변 이득 증폭기를 제공하고자 함에 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 따른 가변 이득 증폭기는, 입력단 및 출력단을 구비하고 입력단에 인가된 신호를 증폭시켜 출력하되, 고 이득 모드 및 저 이득 모드에서 동작하는 가변 이득 증폭기에 있어서, 입력단을 형성하는 제 1 단자, 출력단을 형성하는 제2 단자, 및 제2 전원에 접속되는 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 증폭 소자, 입력단 및 출력단 간에 접속되고, 고 이득 모드 동작 시 광대역에서 입력 임피던스를 매칭시키는 광대역 매칭부, 입력단 및 출력단 간에 접속되고, 저 이득 모드 동작 시 입력 신호를 감쇄시켜 출력단으로 출력하는 감쇄부, 증폭 소자의 제1 단자에 접속되어 고 이득 모드 동작 시 증폭 소자를 활성화시키기 위한 수단, 및 증폭 소자의 제2 단자 및 제1 전원 간에 접속되는 부하 임피던스를 포함한다.
본 발명의 일실시예에 따른 가변 이득 증폭기에 있어서, 광대역 매칭부는 커패시터, 인덕터, 저항 및 스위치 수단을 포함하고, 커패시터의 일단은 입력단에 접속되고, 커패시터의 타단에는 인덕터, 저항 및 스위치 수단이 직렬로 접속되며, 스위치 수단의 타단은 출력단에 접속된다.
본 발명의 일실시예에 따른 가변 이득 증폭기에 있어서, 감쇄부는 커패시터, 저항, 및 스위치 수단을 포함하고, 커패시터의 일단은 입력단에 접속되고, 타단에는 저항 및 스위치 수단이 직렬로 접속되며, 스위치 수단의 타단은 출력단에 접속된다.
본 발명의 일실시예에 따른 가변 이득 증폭기에 있어서, 고 이득 모드에서 증폭 소자를 활성화시키기 위한 수단은 스위치 수단 및 바이어스 전압을 포함한다.
본 발명의 일실시예에 따른 가변 이득 증폭기에 있어서, 증폭 소자는 MOSFET 트랜지스터이고, 제1 단자는 게이트, 제2 단자는 드레인, 제3 단자는 소오스이다.
본 발명의 일실시예에 따른 가변 이득 증폭기에 있어서, 제1 단자, 제2 단자 및 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 및 제2 증폭 소자, 제1 및 제2 증폭 소자의 제2 단자 및 제1 전원간에 각각 접속되는 제1 및 제2 부하 저항, 제1 및 제2 증폭 소자의 제3 단자에 각각 접속되는 제1 및 제2 전류 소오스, 제1 및 제2 증폭 소자의 제3 단자 간에 접속되는 소오스 퇴화 가변 저항, 및 제1 및 제2 증폭 소자의 제2 단자 간에 접속되는 부하 퇴화 가변 저항을 포함하되, 제1 증폭 소자의 제1 단자는 출력단에 접속되고, 제2 증폭 소자의 제1 단자는 접지되며, 제1 및 제2 증폭 소자의 제2 단자는 각각 - 및 + 제2 출력단을 형성하는 제2 증폭 회로를 더 포함한다.
본 발명의 일실시예에 따른 가변 이득 증폭기에 있어서, 제1 단자, 제2 단자 및 제3 단자를 구비하고, 제1 단자에 인가되는 전압의 크기에 기초하여 제2 단자로부터 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 및 제2 증폭 소자, 제1 및 제2 증폭 소자의 제2 단자 및 제1 전원 간에 접속되는 제1 및 제2 부하 저항, 제1 및 제2 증폭 소자의 제3 단자에 각각 접속되는 제1 및 제2 전류 소오스, 및 제1 및 제2 증폭 소자의 제3 단자 간에 접속되는 소오스 퇴화 가변 저항을 포함하되 제1 및 제2 증폭 소자의 제1 단자는 각각 - 및 + 제2 출력단에 접속되고, 제1 및 제2 증폭 소자의 제2 단자는 각각 - 및 + 제3 출력단을 형성하는 제3 증폭 회로를 더 포함한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명에 따른 가변 이득 증폭기는 MOSFET 트랜지스터 증폭 소자를 활용한다. 증폭 소자는 게이트, 소오스, 및 드레인을 구비한다. MOSFET 트랜지스터는 게이트에 인가되는 전압의 크기 및 극성에 따라서, 소오스로부터 드레인으로 또는 그 역으로 흐르는 전류의 양 및 방향이 결정되는 특성을 갖는다. 이러한 증폭 소자로는 바이폴라 정션 트랜지스터(BJT), 정션 전계 효과 트랜지스터(JFET), 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET) 및 금속 반도체 전계 효과 트랜지스터(MESFET) 등이 있다.
또한, 이러한 증폭 소자의 대부분은 서로 상보적인 두개의 상보 소자, 즉 제1 상보 소자, 예를 들면, N형 MOSFET, 및 제2 상보 소자, 예를 들면, P형 MOSFET를 활용한다. 제1 상보 소자 및 제2 상보 소자는 게이트(Ng, Pg)에 인가되는 전압의 크기 및 극성에 따라서, 소오스(Ns, Ps)로부터 드레인(Nd, Pd)으로 또는 그 역으로 흐르는 전류의 양 및 방향이 결정되는 특성을 갖는다.
상술한 증폭 소자 중에서도 MOSFET이 동일 규격의 상보 소자 양자간의 특성차가 가장 적은 것으로 알려져 있으므로, MOSFET을 사용하는 것이 바람직하다. 따라서, 이하의 설명에서는 MOSFET을 중심으로 설명하고자 한다. 그러나, 본 발명의 정신은 MOSFET 뿐만 아니라 상보적으로 동작하는 모든 소자에 적용할 수 있다. 따라서, 비록 본 명세서에서는 MOSFET을 중심으로 설명하나, 본 발명의 개념과 범위가 MOSFET으로 한정되는 것은 아니다. 또한 이하의 설명에서는 N형 MOSFET를 중심으로 설명하지만, 본 발명의 개념을 P형 MOSFET에도 적용할 수 있음은 당업계에 자명하다
도 1은 본 발명의 일실시예에 따른 가변 이득 증폭기를 개략적으로 도시한 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 가변 이득 증폭기는 제1 내지 제3 증폭부(101~105)를 포함한다. 제1 내지 제3 증폭부(101~103)에는 각각 제1 내지 제3 제어 신호 Vc1, Vc2, Vc3가 인가되고, 각각의 제어 신호에 의하여 각 증폭부에서의 이득이 제어된다.
본 발명의 일실시예에 따른 가변 이득 증폭기에 있어서, 제1 증폭부(101)는 인가되는 제1 제어 신호 Vc1에 의하여 고 이득 모드 및 저 이득 모드에서 동작하도록 구현된다. 즉, 수신 신호의 전력 레벨이 낮아 높은 이득의 증폭 동작이 필요한 경우에는 고 이득 모드 동작을 지원하고, 수신 신호의 전력 레벨이 높아 신호의 선형성이 중요한 경우에는 저 이득 모드 동작을 지원한다. 상기 고 이득 모드 및 저 이득 모드는 인가되는 제1 제어 신호 Vc1에 의하여 결정된다.
제2 증폭부(103)는 차동 증폭 회로로 구현되며, 제1 증폭부(101)의 출력 전압 및 접지 간의 전압 차를 소정의 이득으로 증폭하여 출력한다. 제2 증폭부(103)의 이득은 제2 제어 신호 Vc2에 의하여 결정된다.
제3 증폭부(105)는 차동 증폭 회로로 구현되며, 제2 증폭부(103)의 출력 전압간의 전압 차를 소정의 이득으로 증폭하여 출력한다. 제3 증폭부(105)의 이득은 제3 제어 신호 Vc3에 의하여 결정된다.
도 2는 도 1에 도시된 가변 이득 증폭기의 제1 증폭부(101)를 도시한 회로도이다.
도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 제1 증폭부(101)는 NMOS 트랜지스터 MN21, 부하 임피던스(201), 제1 스위치 수단 SW1, 광대역 매칭부(210), 및 감쇄부(230)를 포함한다.
이하, 이들 구성간의 접속관계를 상세히 설명한다.
NMOS 트랜지스터 MN21의 게이트는 제1 증폭부(101)의 입력단 Vin을 형성하고, 드레인은 광대역 매칭부(210) 및 감쇄부(230)의 일단 및 부하 저항(201)의 일단과 접속되어 제1 증폭부(101)의 출력단 Vout1을 형성한다. NMOS 트랜지스터 MN21의 소오스는 접지된다.
제1 스위치 수단 SW1의 일단은 NMOS 트랜지스터 MN21의 게이트에 접속되고, 타단에는 바이어스 전압 Bias이 인가되며, 부하 저항(201)의 타단은 전원에 접속된다.
광대역 매칭부(210)는 제1 증폭부(101)의 입력단 Vin 및 출력단 Vout1 간에 접속되며, 제1 커패시터 C21, 제1 인덕터 L21, 제1 저항 R21, 및 제2 스위치 수단 SW2을 포함한다. 즉, 제1 커패시터 C21의 일단은 제1 증폭부(101)의 입력단 Vin에 접속되고, 제1 커패시터 C21의 타단에는 제1 인덕터 L21, 제1 저항 R21, 제2 스위치 수단 SW2이 직렬로 접속된다. 제2 스위치 수단 SW2의 타단은 제1 증폭부(101)의 출력단 Vout1에 접속된다.
감쇄부(230)는 제1 증폭부(101)의 입력단 Vin 및 출력단 Vout1 간에 접속되며, 제2 커패시터 C22, 제2 저항 R22, 및 제3 스위치 수단 SW3을 포함한다. 즉, 제2 커패시터 C22의 일단은 제1 증폭부(101)의 입력단 Vin에 접속되고, 타단은 제2 저항 R22의 일단과 접속된다. 제2 저항 R22의 타단은 제3 스위치 수단 SW3의 일단과 접속되며, 제3 스위치 수단 SW3의 타단은 제1 증폭부(101)의 출력단 Vout1에 접속된다.
이하, 도 2를 참조하여 본 발명의 일실시예에 따른 제1 증폭부(101)의 동작을 설명한다.
본 발명의 일실시예에 따른 제1 증폭부(101)는 고 이득 모드 및 저 이득 모드 동작을 지원한다. 즉, 제1 증폭부(101)에 인가되는 입력 신호 Vin의 전력 레벨이 미리 정해진 기준 전압 미만의 경우에는 고 이득 모드 동작을 지원하고, 입력 신호 Vin의 전력 레벨이 상기 기준 전압 이상인 경우에는 저 이득 모드 동작을 지원한다.
고 이득 모드의 경우, 제1 및 제2 스위치 수단 SW1, SW2은 단락되고, 제3 스위치 수단 SW3은 개방된다. 따라서, NMOS 트랜지스터 MN21의 게이트에는 바이어스 전압 Bias이 인가되고, NMOS 트랜지스터 MN21는 활성화된다. 또한, 광대역 매칭부(210)가 활성화 되고, 감쇄부(230)는 비활성화된다.
NMOS 트랜지스터 MN21는 게이트에 인가되는 전압 Vin에 비례하는 전류를 드레인에 흐르도록 함으로써, 입력 신호 Vin을 증폭시키는 역할을 한다.
광대역 매칭부(210)의 제1 커패시터 C21는 광대역 매칭부(210)로 유입되는 DC 전원을 차단한다. 또한, 제1 커패시터 C21, 제1 인덕터 L21, 및 제1 저항 R21의 임피던스 값을 적절히 선택함으로써, 본 발명의 일실시예에 따른 가변 이득 증폭기가 광대역에서 매칭이 가능하고, 고주파수에서도 플랫한 이득을 얻을 수 있도록 할 수 있다. 다시 말하면, 일반적으로 MOSFET 트랜지스터는 입력 임피던스가 매우 높기 때문에 임피던스를 매칭(impedance matching)하는 임피던스 변환(impedance transformation) 과정이 필요하다. 따라서, 도 2에 도시된 바와 같이, 저항, 인덕터, 커패시터를 직렬 접속하여 피드백으로 접속하면 MOSFET 트랜지스터의 임피던스를 낮출 수 있으며, 광대역에서도 매칭이 가능하게 된다.
저 이득 모드의 경우, 제1 및 제2 스위치 수단 SW1, SW2은 개방되고, 제3 스위치 수단 SW3은 단락된다. 따라서, NMOS 트랜지스터 MN21 및 광대역 매칭부(210)는 비활성화되고, 감쇄부(230)만이 동작을 하게 된다.
즉, 입력된 신호 Vin는 제2 커패시터 C22에 인가되어 DC 신호가 차단된 채 아날로그 신호 만이 제2 저항 R22 및 제3 스위치 수단 SW3를 통하여 출력단 Vout으로 출력된다. 따라서, 입력된 신호 Vin는 능동 소자인 NMOS 트랜지스터 MN21를 통과하지 않고, 수동 소자인 제2 저항 R22 및 저항 성분이 우세한 제3 스위치 수단 SW3에 의하여 감쇄(attenuation)되어 출력단 Vout으로 전송되므로 신호의 선형성이 매우 우수해진다.
또한, 저 이득 모드에서 제2 저항 R22 및 제3 스위치 수단 SW3은 모두 저항 성분이 우세하여 주파수에 따른 임피던스 변화가 미세하기 때문에 제2 저항 R22 및 제3 스위치 수단 SW3의 임피던스를 적절히 조절하면 광대역 매칭이 가능하게 된다.
상기 설명한 바와 같이, 본 발명의 일실시예에 따른 제1 증폭부(101)는 입력 신호 Vin의 전력 레벨이 낮은 경우에는 높은 이득으로 신호를 증폭시킴으로써, 뒷단에 의한 시스템 전체의 노이즈 특성(Noise Figure)을 감소시킨다. 이와 반대로, 입력 신호 Vin의 전력 레벨이 큰 경우에는, 제1 증폭부(101)의 이득을 감소시켜 제1 증폭부(101)의 뒷단에 의한 시스템 전체의 비선형적 특성을 감소시킴으로써, 가변 이득 증폭기의 선형성을 개선시킬 수 있다.
도 3은 도 1에 도시된 가변 이득 증폭기의 제2 증폭부(103)를 도시한 회로도이다.
도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 제2 증폭부(103)는 제1 및 제2 NMOS 트랜지스터 MN31, MN32, 제1 및 제2 저항 R31, R32, 제1 및 제2 전류 소오스 I31, I32, 소오스 퇴화 가변 저항(source degeneration variable resistor) SD1, 및 부하 퇴화 가변 저항(load degeneration variable resistor) LD1을 포함한다.
제1 및 제2 NMOS 트랜지스터 MN31, MN32의 게이트는 각각 제2 증폭부(103)의 + 및 - 입력단 Vin2+, Vin2-을 형성하고, 드레인은 각각 제1 및 제2 저항 R31, R32의 일단과 접속되어 제2 증폭부(103)의 - 및 + 출력단 Vout2-, Vout2+을 형성한다. 제1 및 제2 NMOS 트랜지스터 MN31, MN32의 소오스에는 각각 제1 및 제2 전류 소오스 I31, I32에 의하여 바이어스 전류가 공급된다.
부하 퇴화 가변 저항 LD1은 제1 및 제2 NMOS 트랜지스터 MN31, MN32의 드레인 간에 접속되고, 소스 퇴화 가변 저항 SD1은 제1 및 제2 NMOS 트랜지스터 MN31, MN32의 소오스 간에 접속된다. 또한, 제1 및 제2 저항 R31, R32의 타단은 각각 전원에 접속된다.
이하, 제2 증폭부(103)의 동작을 설명한다.
제2 증폭부(103)의 제1 및 제2 NMOS 트랜지스터 MN31, MN32는 각각의 게이트에 인가되는 전압 Vin2+, Vin2-에 의하여 드레인에서 소오스로 흐르는 전류의 양을 제어하며, 상기 제어되는 전류의 양에 따라 제1 및 제2 저항 R31, R32에 의한 전압 강하가 계속적으로 변화하게 된다. 이로써, + 및 - 입력단 Vin+, Vin- 양단에 인가되는 전압의 차가 증폭되어, - 및 + 출력단 Vout-, Vout+ 양단에 나타나게 된다.
소오스 퇴화 가변 저항 SD1 및 부하 퇴화 가변 저항 LD1은 그 저항 값을 가변시킴으로써, 제2 증폭부(403)의 이득 및 선형성을 제어한다. 즉, 소오스 퇴화 가변 저항 SD1의 저항 값을 증가시킬수록 제2 증폭부(103)의 이득은 감소하고, 선형성은 증대된다. 또한, 부하 퇴화 저항 LD1은 제1 및 제2 저항 R31, R32과 병렬로 접속된 저항으로 볼 수 있으므로, 부하 퇴화 저항 LD1의 저항 값을 제어함으로써, 제2 증폭부(103)의 부하 저항 값을 가변시킬 수 있다. 좀더 구체적으로는, 부하 퇴화 저항 LD1의 저항 값이 작아질수록 총 부하 저항 값이 작아지게 되어 제2 증폭부(103)의 이득이 감소된다. 이와 반대로, 부화 퇴화 저항 LD1의 저항 값을 증가시키면, 부하 퇴화 저항 LD1에 의한 영향은 감소하게 되고, 제2 증폭부(103)의 이득에 큰 영향을 미치지 않는다.
따라서, 수신된 신호의 크기에 따라서, 소오스 퇴화 가변 저항 SD1 및 부하 퇴화 가변 저항 LD1에 인가되는 제2 제어 신호 Vc2를 제어함으로써, 제2 증폭부(103)의 이득 및 선형성을 제어할 수 있다.
도 4는 도 1에 도시된 가변 이득 증폭기의 제3 증폭부(105)를 도시한 회로도이다.
도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 제3 증폭부(105)는 제1 및 제2 NMOS 트랜지스터 MN41, MN42, 제1 및 제2 저항 R41, R42, 제1 및 제2 전류 소오스 I41, I42, 및 소오스 퇴화 가변 저항 SD2을 포함한다.
제1 및 제2 NMOS 트랜지스터 MN41, MN42의 게이트는 각각 제2 증폭부(105)의 + 및 - 입력단 Vin3+, Vin3-을 형성하고, 드레인은 각각 제1 및 제2 저항 R41, R42의 일단과 접속되어, 제2 증폭부(105)의 - 및 + 출력단 Vout-, Vout+을 형성한다. 제1 및 제2 NMOS 트랜지스터 MN41, MN42의 소오스에는 각각 제1 및 제2 전류 소오스 I41, I42에 의하여 바이어스 전류가 공급된다.
소오스 퇴화 가변 저항 SD2은 제1 및 제2 NMOS 트랜지스터 MN41, MN42의 소오스 간에 접속되며, 제1 및 제2 저항 R41, R42의 타단은 전원 VDD에 접속된다.
제3 증폭부(105)는 제2 증폭부(103)에서 증폭된 출력 신호를 다시 한번 증폭시킴으로써, 가변 이득 증폭기의 이득 제어 범위를 확대시킨다. 제3 증폭부(105)는 제3 제어 신호 Vc3에 의하여 그 이득 및 선형성이 제어된다.
제3 증폭부(105)를 구성하는 도 4에 도시된 증폭 회로에 대해서는 이미 당업계에 널리 알려져 있고, 소오스 퇴화 저항 SD2에 대해서는 도 2에서 설명하였으므로 여기서는 설명을 생략하기로 한다.
본 발명의 일실시예에 따른 증폭 회로는 상기 설명한 바와 같이, 제1 내지 제3 증폭부(101~105)를 포함하고, 각 증폭부는 신호를 소정의 이득으로 증폭시킴으로써, 그 동작 범위를 넓힐 수 있다.
또한, 제1 증폭부(101)는 고 이득 모드 및 저 이득 모드 동작을 지원함으로써 증폭기의 잡음 특성 및 선형성을 개선시킬 수 있다. 즉, 작은 신호가 인가된 경우에는 신호의 이득을 높여 뒷단에 의한 시스템 전체의 잡음 특성을 감소시키고, 큰 신호가 인가된 경우에는 증폭 동작 없이 입력된 신호를 감쇄시켜 제2 증폭부(103)로 인가함으로써, 뒷단들이 시스템 전체에 미치는 비선형성을 감소시킨다. 그리고, 신호가 작은 경우에 광대역 매칭부를 피드백으로 접속시킴으로써, 본 발명에 따른 가변 이득 증폭기가 광대역 증폭 동작을 수행할 수 있도록 한다.
제2 증폭부(103)는 제1 증폭부(101)에서 출력된 신호를 소오스 퇴화 가변 저항 SD1 및 부하 퇴화 가변 저항 LD1의 저항 값을 제어함으로써, 그 이득을 제어하여 증폭시키며, 수신 신호의 레벨에 따라서 이득과 선형성을 제어함으로써, 전체 시스템의 선형성을 개선시킬 수 있다.
제3 증폭부(105)는 제2 증폭부(103)에서 출력된 신호를 또 한번 증폭시킴으로써, 가변 이득 증폭기의 이득 제어 범위를 넓혀주고, 소오스 퇴화 가변 저항 SD1의 저항 값을 제어함으로써 출력 신호의 이득 및 선형성을 제어함으로써, 가변 이득 증폭기의 선형성을 개선시킬 수 있다.
본 발명의 일실시예에 따른 가변 이득 증폭기에 대한 상기의 설명에서는 가변 이득 증폭기가 제1 내지 제3 증폭부(101~105)를 포함하는 것으로 설명하였으나, 이는 본 발명의 개념이 최적으로 적용된 일실시예에 불과한 것으로써, 실시예에 따라서는 한 개의 증폭부 또는 두개의 증폭부 만을 포함할 수 있다.
즉, 제1 증폭부(101)만을 사용하여, 두 개의 이득 모드 동작을 하도록 할 수 있으며, 제1 증폭부(101) 및 제2 증폭부(103) 또는 제1 증폭부(101) 및 제3 증폭부(105)를 접속시켜 가변 이득 증폭기를 구현할 수 있다. 나아가, 제1 증폭부(101) 뒷단에 제2 증폭부(103) 형태의 증폭단만을 복수개 접속시켜 구현할 수 있으며, 제3 증폭부(105) 형태의 증폭단만을 복수개 접속시켜 구현할 수도 있다. 다시 말하면, 제1 증폭부(101) 뒤에는 제2 증폭부(103) 및 제3 증폭부(105)의 모든 조합 형태가 접속될 수 있으며, 증폭단의 수가 증가함에 따라 가변 이득 증폭기의 이득 제어의 범위가 증가된다.
도 5는 본 발명의 다른 실시예에 따른 가변 이득 증폭기 및 스위칭 믹서를 도시한 블록도이다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따라서는, 본 발명의 일실시예에 따른 가변 이득 증폭기의 출력단에 스위칭 믹서(507)가 접속된다. 가변 이득 증폭기는 제1 내지 제3 증폭부(501~505)를 포함하고, 스위칭 믹서(507)는 인가되는 제4 제어 신호 Vc4에 의하여 그 이득이 제어된다.
도 6은 도 5에 도시된 믹서 회로(507)의 내부 구성을 도시한 회로도이다.
도 6에 도시된 믹서 회로(507)는 전형적인 길버트 믹서 회로에 본 발명의 개념을 적용한 것으로서, 제1 및 제2 NMOS 트랜지스터 MN61, MN62의 소오스 간에 소오스 퇴화 저항 SD3 및 스위치 수단 SW61이 접속된다.
즉, 소오스 퇴화 저항 SD3 및 스위치 수단 SW61을 부가함으로써, 입력되는 신호 Vin4+, Vin4-의 전력 레벨에 따라 이득을 제어할 수 있다. 좀더 구체적으로는, 입력 신호 Vin4+, Vin4-의 전력 레벨이 높은 경우에는, 스위치 수단 SW61을 개방시킴으로써, 소오스 퇴화 저항 SD3에 의하여 믹서의 선형성을 개선시키고, 입력 신호 Vin4+, Vin4-의 전력 레벨이 낮은 경우에는, 스위치 수단 SW61을 단락시킴으로써, 믹서(507)의 이득 특성을 개선시킨다.
도 5 및 도 6에 도시된 본 발명의 다른 실시예는 입력되는 신호를 가변 이득 증폭기에서 제1 내지 제3 증폭부(501~505)를 통해 이득을 제어하며 증폭시키고, 가변 이득 증폭기에서 출력된 신호를 믹서(507)에서 다시 한번 이득을 제어하여 출력함으로써, 수신 장치의 선형성 및 이득 특성을 개선시킬 수 있다.
본 발명에 따르면, 입력 신호의 전력 레벨에 따라서, 가변 이득 증폭기에 포함된 각 증폭부의 이득 및 선형성을 제어함으로써, 가변 이득 증폭기의 선형성을 개선시킬 수 있다.
또한, 고 이득 모드 및 저 이득 모드 동작을 지원하고, 고 이득 모드에서는 수신 신호를 높은 이득으로 증폭시켜 시스템 전체의 잡음 특성을 개선시키고, 저 이득 모드에서는 증폭 동작 없이 입력된 신호를 감쇄시켜 출력함으로써 시스템 전체의 선형성을 개선시킬 수 있다.
나아가, 제1 증폭부에 커패시터, 인덕터 및 저항의 직렬 접속으로 구현된 광대역 매칭부를 피드백으로 접속시킴으로써, 가변 이득 증폭기가 광대역에서 증폭 동작을 수행할 수 있도록 할 수 있다.
더 나아가, 이득 제어가 가능한 세개의 증폭부를 구비함으로써, 가변 이득 증폭기의 이득 제어 범위를 넓힐 수 있다.
도 1은 본 발명의 일실시예에 따른 가변 이득 증폭기를 개략적으로 도시한 블록도.
도 2는 도 1에 도시된 가변 이득 증폭기의 제1 증폭부를 본 발명의 일실시예에 따라서 도시한 회로도.
도 3은 도 1에 도시된 가변 이득 증폭기의 제2 증폭부를 본 발명의 일실시예에 따라서 도시한 회로도.
도 4는 도 1에 도시된 가변 이득 증폭기의 제3 증폭부를 본 발명의 일실시예에 따라서 도시한 회로도.
도 5는 본 발명의 다른 실시예에 따른 가변 이득 증폭기 및 스위칭 믹서를 도시한 블록도.
도 6은 도 5에 도시된 믹서 회로의 내부 구성을 도시한 회로도.

Claims (7)

  1. 입력단 및 출력단을 구비하고 상기 입력단에 인가된 신호를 증폭시켜 출력하되, 고 이득 모드 및 저 이득 모드에서 동작하는 가변 이득 증폭기에 있어서,
    상기 입력단을 형성하는 제 1 단자, 상기 출력단을 형성하는 제2 단자, 및 제2 전원에 접속되는 제3 단자를 구비하고, 상기 제1 단자에 인가되는 전압의 크기에 기초하여 상기 제2 단자로부터 상기 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 증폭 소자,
    상기 입력단 및 출력단 간에 접속되고, 고 이득 모드 동작시에만 활성화되어 광대역에서 입력 임피던스를 매칭시키는 광대역 매칭부,
    상기 입력단 및 출력단 간에 접속되고, 저 이득 모드 동작시에만 활성화되어 상기 입력 신호를 감쇄시켜 상기 출력단으로 출력하는 감쇄부,
    상기 증폭 소자의 제1 단자에 접속되어 고 이득 모드 동작 시 상기 증폭 소자를 활성화시키기 위한 수단, 및
    상기 증폭 소자의 제1 단자 및 제1 전원 간에 접속되는 부하 임피던스를 포함하는 가변 이득 증폭기.
  2. 제1항에 있어서,
    상기 광대역 매칭부는 커패시터, 인덕터, 저항 및 스위치 수단을 포함하고, 상기 커패시터의 일단은 상기 입력단에 접속되고, 상기 커패시터의 타단에는 상기 인덕터, 상기 저항 및 상기 스위치 수단이 직렬로 접속되며, 상기 스위치 수단의 타단은 상기 출력단에 접속되는 가변 이득 증폭기.
  3. 제1항에 있어서,
    상기 감쇄부는 커패시터, 저항, 및 스위치 수단을 포함하고, 상기 커패시터의 일단은 상기 입력단에 접속되고, 타단에는 상기 저항 및 상기 스위치 수단이 직렬로 접속되며, 상기 스위치 수단의 타단은 상기 출력단에 접속되는 가변 이득 증폭기.
  4. 제1항에 있어서,
    고 이득 모드에서 상기 증폭 소자를 활성화시키기 위한 수단은 스위치 수단 및 바이어스 전압을 포함하는 가변 이득 증폭기.
  5. 제1항에 있어서,
    상기 증폭 소자는 MOSFET 트랜지스터이고, 상기 제1 단자는 게이트, 상기 제2 단자는 드레인, 상기 제3 단자는 소오스인 가변 이득 증폭기.
  6. 제1항에 있어서,
    상기 가변 이득 증폭기는
    제1 단자, 제2 단자 및 제3 단자를 구비하고, 상기 제1 단자에 인가되는 전압의 크기에 기초하여 상기 제2 단자로부터 상기 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 및 제2 증폭 소자,
    상기 제1 및 제2 증폭 소자의 제2 단자 및 상기 제1 전원간에 각각 접속되는 제1 및 제2 부하 저항,
    상기 제1 및 제2 증폭 소자의 제3 단자에 각각 접속되는 제1 및 제2 전류 소오스,
    상기 제1 및 제2 증폭 소자의 제3 단자 간에 접속되는 소오스 퇴화 가변 저항, 및
    상기 제1 및 제2 증폭 소자의 제2 단자 간에 접속되는 부하 퇴화 가변 저항을 포함하되,
    상기 제1 증폭 소자의 제1 단자는 상기 출력단에 접속되고, 상기 제2 증폭 소자의 상기 제1 단자는 접지되며, 상기 제1 및 제2 증폭 소자의 상기 제2 단자는 각각 - 및 + 제2 출력단을 형성하는 제2 증폭 회로를 더 포함하는 가변 이득 증폭기.
  7. 제1항 또는 제6항에 있어서,
    상기 가변 이득 증폭기는
    제1 단자, 제2 단자 및 제3 단자를 구비하고, 상기 제1 단자에 인가되는 전압의 크기에 기초하여 상기 제2 단자로부터 상기 제3 단자로 흐르는 전류의 크기 및 방향이 가변되는 제1 및 제2 증폭 소자,
    상기 제1 및 제2 증폭 소자의 제2 단자 및 상기 제1 전원간에 접속되는 제1 및 제2 부하 저항,
    상기 제1 및 제2 증폭 소자의 제3 단자에 각각 접속되는 제1 및 제2 전류 소오스, 및
    상기 제1 및 제2 증폭 소자의 제3 단자 간에 접속되는 소오스 퇴화 가변 저항을 포함하되,
    상기 제1 및 제2 증폭 소자의 제1 단자는 각각 상기 - 및 + 제2 출력단에 접속되고, 상기 제1 및 제2 증폭 소자의 상기 제2 단자는 각각 - 및 + 제3 출력단을 형성하는 제3 증폭 회로를 더 포함하는 가변 이득 증폭기.
KR10-2002-0075285A 2002-05-16 2002-11-29 스위치 모드 동작을 하는 선형성이 우수한 광대역 가변이득 증폭기 KR100499787B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0075285A KR100499787B1 (ko) 2002-11-29 2002-11-29 스위치 모드 동작을 하는 선형성이 우수한 광대역 가변이득 증폭기
US10/438,047 US6882226B2 (en) 2002-05-16 2003-05-15 Broadband variable gain amplifier with high linearity and variable gain characteristic
US10/724,119 US6919761B2 (en) 2002-11-29 2003-12-01 Wideband variable gain amplifier with high linearity operating in switch mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0075285A KR100499787B1 (ko) 2002-11-29 2002-11-29 스위치 모드 동작을 하는 선형성이 우수한 광대역 가변이득 증폭기

Publications (2)

Publication Number Publication Date
KR20040047171A KR20040047171A (ko) 2004-06-05
KR100499787B1 true KR100499787B1 (ko) 2005-07-07

Family

ID=32464456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0075285A KR100499787B1 (ko) 2002-05-16 2002-11-29 스위치 모드 동작을 하는 선형성이 우수한 광대역 가변이득 증폭기

Country Status (2)

Country Link
US (1) US6919761B2 (ko)
KR (1) KR100499787B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002027B1 (en) * 1996-01-08 2006-02-21 Canji, Inc. Compositions and methods for therapeutic use
JP3770819B2 (ja) * 2001-09-28 2006-04-26 株式会社ルネサステクノロジ 無線通信受信装置
JP4417069B2 (ja) * 2003-10-15 2010-02-17 Ｎｅｃエレクトロニクス株式会社 半導体集積回路
KR100631973B1 (ko) 2005-03-02 2006-10-11 삼성전기주식회사 가변이득 광대역 증폭기
TWI318498B (en) * 2006-05-08 2009-12-11 Novatek Microelectronics Corp Variable gain amplifying circuit and method of changing the gain amplifying path
KR100852186B1 (ko) * 2006-11-02 2008-08-13 삼성전자주식회사 광 대역 프로그래머블 가변 이득 증폭기 및 그를 포함하는무선 수신기
US7486135B2 (en) * 2007-05-29 2009-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Configurable, variable gain LNA for multi-band RF receiver
US7701285B2 (en) * 2008-03-19 2010-04-20 Freescale Semiconductor, Inc. Power amplifiers having improved startup linearization and related operating methods
EP2108971A1 (en) * 2008-04-11 2009-10-14 Stichting IMEC Nederland Autonomous system with estimation of remaining run-time by indirect measurement
KR101101512B1 (ko) * 2010-07-29 2012-01-03 삼성전기주식회사 씨모스 파워 증폭기
US8456237B2 (en) * 2011-03-23 2013-06-04 Integrated Device Technology, Inc. Low noise variable gain amplifier utilizing variable feedback techniques with constant input/output impedance
US8797098B2 (en) 2012-05-22 2014-08-05 Fujitsu Limited Variable gain amplifier
US9276526B2 (en) * 2013-09-27 2016-03-01 Peregrine Semiconductor Corporation Amplifier with variable feedback impedance
CN109088604B (zh) * 2018-08-06 2022-02-15 上海华虹宏力半导体制造有限公司 一种可变增益低噪声放大器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629753A (ja) * 1992-07-07 1994-02-04 Toshiba Corp 高周波負帰還増幅器
US5949286A (en) * 1997-09-26 1999-09-07 Ericsson Inc. Linear high frequency variable gain amplifier
JPH11298268A (ja) * 1998-04-08 1999-10-29 Toshiba Microelectronics Corp 利得可変型増幅器
US6285257B1 (en) * 1999-03-10 2001-09-04 Kabushiki Kaisha Toshiba Feedback type variable gain amplifier
KR20030089067A (ko) * 2002-05-16 2003-11-21 인티그런트 테크놀로지즈(주) 피드백 가변 이득 증폭기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2629701A1 (de) * 1976-07-02 1978-01-05 Licentia Gmbh Verstaerker mit steuerbarem uebertragungsmass und umschaltbarer steuerkennlinie
US5355096A (en) * 1993-07-06 1994-10-11 Trw Inc. Compace HBT wide band microwave variable gain active feedback amplifier
DE60044314D1 (de) * 1999-01-19 2010-06-17 Panasonic Corp Verstärker und zugehörige Funkübertragungsvorrichtung
US6104246A (en) * 1999-05-25 2000-08-15 International Business Machines Corporation Variable gain RF amplifier with switchable bias injection and feedback
US6842071B1 (en) * 2002-06-21 2005-01-11 Analog Devices, Inc. Variable gain amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629753A (ja) * 1992-07-07 1994-02-04 Toshiba Corp 高周波負帰還増幅器
US5949286A (en) * 1997-09-26 1999-09-07 Ericsson Inc. Linear high frequency variable gain amplifier
JPH11298268A (ja) * 1998-04-08 1999-10-29 Toshiba Microelectronics Corp 利得可変型増幅器
US6285257B1 (en) * 1999-03-10 2001-09-04 Kabushiki Kaisha Toshiba Feedback type variable gain amplifier
KR20030089067A (ko) * 2002-05-16 2003-11-21 인티그런트 테크놀로지즈(주) 피드백 가변 이득 증폭기

Also Published As

Publication number Publication date
US6919761B2 (en) 2005-07-19
US20040108893A1 (en) 2004-06-10
KR20040047171A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
US6882226B2 (en) Broadband variable gain amplifier with high linearity and variable gain characteristic
KR100705326B1 (ko) 피드백형 가변이득 증폭기 및 그 제어방법
KR100704568B1 (ko) 가변 이득 저잡음 증폭기
US7420423B2 (en) Active balun device
KR100499787B1 (ko) 스위치 모드 동작을 하는 선형성이 우수한 광대역 가변이득 증폭기
KR100631973B1 (ko) 가변이득 광대역 증폭기
US6734736B2 (en) Low power variable gain amplifier
EP1149467B1 (en) Amplifier
KR102133926B1 (ko) 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기
US7649411B2 (en) Segmented power amplifier
US6600377B2 (en) Gain control amplifier
KR100462467B1 (ko) 자동이득제어의 가변이득증폭회로
US6778015B2 (en) Distributed amplifier
US7332963B2 (en) Low noise amplifier
JP2003168938A (ja) 可変利得型差動増幅回路および乗算回路
US6400933B1 (en) Amplifier
US20060170497A1 (en) Gain variable amplifier
JP5215676B2 (ja) 可変利得増幅器
GB2436651A (en) Variable gain low noise amplifier
US6188284B1 (en) Distributed gain line driver amplifier including improved linearity
JPWO2006095416A1 (ja) 減衰器を備えた高周波増幅器
US6693492B2 (en) Variable gain low-noise amplifier and method
KR100468355B1 (ko) 가변 이득 증폭기의 이득 파형의 기울기 및 오프셋 제어회로
KR100801563B1 (ko) 가변 이득 증폭기
JPH10117114A (ja) 利得可変半導体回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 14