JPS6327104A

JPS6327104A - 並列帰還型増幅器

Info

Publication number: JPS6327104A
Application number: JP17118786A
Authority: JP
Inventors: Toshihiko Yoshimasu; 敏彦吉増; Tadaaki Inoue; 忠昭井上
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-07-21
Filing date: 1986-07-21
Publication date: 1988-02-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野この発明は、たとえば衛星通信用の電波受信部にて使用
される、入出力インピーダンス及び電力料１ｑの調整が
電気的に可能な高周波増幅器に関し、とくに電界効果ト
ランジスタ（以下ＦＥＴと略す）を用いた並列帰還型増
幅器に関するものである。

（ロ）従来の技術従来この種の並列帰還型増幅器は、第３図に示すように
ＦＥＴをソース接地として用い、その入力端子４と出力
端子５との間に並列回路を設ける。

この回路は、出力端子５から入力端子４へ帰還を施すた
めの抵抗２と入出力端子４，５を直流的に分離するため
のコンデンサ３を直列に接続したもので、帰還回路を構
成するものである。また、第４図は低周波におけるＦＥ
Ｔの等価回路を示し、第５図は高周波におけるＦＥＴの
等価回路を示した図である。第４図及び第５図において
Ｖ工はゲート・ソース端子間の電圧、ｖ２はドレイン・
ソース端子間の電圧、ｇｍはＦＥＴの相互コンダクタン
スであり、ｇｍｖｌ及びｇｍｖは電流源である。また、
Ｒｇはゲート電極抵抗、Ｒ１は入力抵抗、Ｒ８はソース
抵抗、Ｒｄはドレイン抵抗、Ｃ（ＩＳはゲート・ソース
端子間容ｆｆｉ、Ｃｇｄはゲート・ドレイン端子間容量
、ＣｄＳはドレイン・ソース間容ω、Ｇｄは出力コンダ
クタンスで、■はＣＱＳの両端の電位差である。まず、
第３図において、低周波の場合の増幅器の入力インピー
ダンス７１０と出力インピーダンスｚｏｕｔは、帰還抵
抗２の抵抗値をＲ１電源及び負荷インピーダンスをＺＯ
とすると、である、、（ただし、Ｃとする直流遮断用コ
ンデンサ３の容量は、十分大きいとした。）従って、こ
の増幅器の入出力整合条件は（１）式よりＲ＝ｇｍ７ｏ
’　　　　　　　　　（２）となる。今、ゲート長１糟
、ゲート幅１ｍｍのＦＥＴを仮定すると、そのｇｍは約
１００ｍ３であるので、（２）式より整合条件はＲ＝２
５０Ωとなる。次に第５図の高周波におけるＦＥＴの等
何回路を用いて、第３図の増幅器の利得の周波数特性を
計算すると、その値は第６図の周波数利得特性図によっ
て示される。ただし計算に用いた値はＲｇ＝５Ω、Ｃａ
５＝１ｐＦ、Ｒｉ　＝　５Ω、　ｇｍ＝１００ｍｓ、　
Ｃｇｄ＝　０．ＩＤＦ、　Ｇｄ　＝２ｍＳ、　Ｃｄ５＝
　０．０５ｐＦ、　Ｒｄ　＝　３Ω。

Ｒｓ＝３Ω、そして帰還抵抗２の抵抗値Ｒは２５０Ω、
直流遮断コンデンサ３の容量Ｃは２０　ｐＦである。同
図に示すように、利得は周波数の増加とともに徐々に低
下し、周波数利得特性の平坦部利得（ｉｏｄＢ）から１
６［３低下した時に相当する周波数は約２０００Ｍ　）
−１ｚである。

したがって、従来の回路構成による並列帰還型増幅器で
は、周波数帯域の高域側の限界は約２０００ＭＨｚだっ
た。

（ハ）発明が解決しようとする問題点上記並列帰還型増幅器では、増幅器の入力インピーダン
スと出力インピーダンスの整合を図ると、広帯域増幅器
として理想的な、広域まで平坦な利得特性を維持するこ
とがむづかしくなり、周波数の増加に伴って、高域周波
数側の利得を低下させていた。

この発明は以上の事情に鑑みてなされたもので、入出力
整合条件を実用上問題とならない範囲で緩和させること
によって、利得周波数特性を改善し、帯域を大幅に広げ
ることができる並列帰還型増幅器の提供を目的とするも
のである。

（ニ）問題点を解決するための手段この発明は並列帰還型増幅器であって入力端子と出力端
子とを有するトランジスタの入力端子と出力端子との間
に帰還回路を接続した並列帰還型増幅器であって、帰還
回路が、入力端子に接続される帰還抵抗と、帰還抵抗に
直列接続される直流遮断コンデンサと、直流遮断コンデ
ンサまたは帰還抵抗と出力端子との間に接続され、出力
端子からの所定周波数以下の信号のみを通過させるフィ
ルタ回路とで構成されたことを特徴とするものである。

（ホ）作　用上記の構成において、フィルタ回路が所定周波数以下の
信号のみを帰還させることにより、高周波帯域の信号の
帰還量が減少し、高周波帯域で利１ｑが低下するのを防
止するよう作用する。

くべ）実施例以下図に示す実施例に基づいてこの発明を詳述する。な
お、これによってこの発明は限定されるものではない。

第１図において、並列帰還型増幅器は、たとえば電界効
果型トランジスタなどのトランジスタ〈以下ＦＥＴと記
す）１と、ＦＥＴＩの入力端子４と出力端子５との間に
、出力端子５から入力端子４へ帰還を施すための帰還抵
抗２と、帰還抵抗２に直列接続される直流遮断コンデン
サ３と、直流遮断コンデンサ３と出力端子５との間に接
続される抵抗７と、直流遮断コンデンサ３と抵抗７との
接続点と接地端子６との間に接続されるコンデンサ８と
で構成される。抵抗７とコンデンサ８とがフィルタ回路
（ローパスフィルタ）２０を構成する。

この増幅器の低周波における入力インピーダンスＺｉｎ
、出力インピーダンスｚｏｕｔ及び電圧和１ｑＡＶは、
ローパスフィルタの抵抗をＲｆ、コンデンサをＣｆとす
ると、（Ｚｉｎ十Ｚｏ）である。ωＣｆが十分に小さい時、この増幅器の入出力
整合条件はＲ＋Ｒｒ　＝ｕＺｏ　”　　　　　　（６）となる。ま
た、ωＣｒが無視できない時は、入出力インピーダンス
は５０Ωではなくなるが、ＶＳＷＲ（電圧定在波比）が
帯域内で２．５以下であれば実用上大ぎな問題はない。

また、（５）式から位相ひずみの問題が予想されるが、
これは、ＲｆとＣ「の値に一１１約を設けることで避け
ることができる。

例エバ、Ｒ＝Ｒｒ　＝　１２５０トシタＦｆ、Ｃｒ≦１
ｐＦでは、実用上大きな問題となる位相ひずみは生じな
い。

今、−例トシテ、Ｒ−［＝　１２５０、（Ｊ＝１ｐＦと
し、第５図のＦＥＴの等価回路を用いて解析した場合の
第１図の増幅器の利得周波数特性を第７図の実線９に示
す。また、比較のため第３図に示した従来の回路構成に
よる利得周波数特性を同図の破Ｐｉ１１０に示す。第７
図の利得周波数特性において、高周波帯域の利得が手足
な部分より１６３低下するときの周波数が従来例による
回路構成では約２０００Ｍ　Ｈｚであったのに対し、こ
の発明によれば、その周波数は約２７００Ｍ　）−１ｚ
となり、この発明によると、従来の増幅器より約７００
Ｍ　ＨＺもの広帯域化を図れることがわかる。

次に、入力ＶＳＷＲと出力ＶＳＷＲの比較をそれぞれ第
８図と第９図に示す。第８図及び第９図において、１１
と１３はこの発明による増幅器の入力ＶＳＷＲと出力Ｖ
ＳＷＲで、１２と１４は従来の回路構成による増幅器の
入力ＶＳＷＲと出力ＶＳＷＲである。この発明によるＶ
ＳＷＲは、入力、出力ともに従来例より恕くなっている
が、２７００Ｍ　ＨＺより低い周波数では入力Ｖ　Ｓ　
Ｗ　Ｒ１出力ＶＳＷＲとも２．５以下となっているため
、実用上大きな問題とはならない。

さらに、他の実施例として第１図のＣｆを可変コンデン
サとすることにより、利得、入出力■ＳＷ　Ｒ、位相ひ
ずみの制御を行うことができ、その回路図を第２図に示
す。第２図において１５は可変コンデンサ、１７は可変
コンデンサ制御用電圧端子、１６は抵抗Ｒｆ　　（第２
図７）による直流消費電力を無くすためのコンデンサで
あり、コンデンサ３と同様、十分大きな容量であるが、
このコンデンサ１６は必ずしも必要ではない。可変コン
デンサ１５は可変コンデンサ制御用電圧端子１７に印加
された電圧によってその容量が変化し、それによって利
得が可変できるものでＩＣチップ内に例えばショットキ
ーダイオードの逆方向キャパシタとして、ＦＥＴと同様
に製造することが可能であり、また、ＩＣチップ外に、
可変コンデンサをハイブリッドに構成することも可能で
ある。

なお、上記実施例および他実施例においては、ＦＥＴの
出力端子と入力端子に帰還回路が接続されている１設地
幅器の場合を例にとって説明したが、この発明は、トラ
ンジスタの多段接続においても任意の帰還回路に適用で
きる。

また、フィルタ回路を抵抗とコンデンサとで構成したが
、抵抗のかわりにコイルなどのインダクタンスを用いて
もよい。

（ト）発明の効果この発明によれば、増幅器の入出力端子の整合条件を若
干状めることにより、利得特性を大幅に改善することが
でき、周波数帯域を広げることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の他の実施例を示す回路図、第３図は従来例の第
１図相当図、第４図は従来例の低周波におけるＦＥＴの
等価回路図、第５図は従来例の高周波におけるＦＥＴの
等洒回路図、第６図は従来例の周波数利得特性図、第７
図はこの発明と従来例の周波数利得特性比較図、第８図
、第９図はこの発明と従来例の周波数ｖＳ〜・ＶＲ特性
比較図である。１・・・・・・トランジスタ、４・・・・・・入力端子、　５・・・・・・出力端子、
２・・・・・・帰還抵抗、　３・・・・・・直流遮断コ
ンデンサ、２０・・・・・・フィルタ回路。第１　図第２図ｆＥＩ　ｊｌｌｋ（ＭＨｚ）第７図周渣牧（ＭＨｚ）

Claims

【特許請求の範囲】１、入力端子と出力端子とを有するトランジスタの入力
端子と出力端子との間に帰還回路を接続した並列帰還型
増幅器であつて、帰還回路が、入力端子に接続される帰還抵抗と、帰還抵
抗に直列接続される直流遮断コンデンサと、直流遮断コ
ンデンサまたは帰還抵抗と出力端子との間に接続され、
出力端子からの所定周波数以下の信号のみを通過させる
フィルタ回路とで構成されたことを特徴とする並列帰還
型増幅器。