JP3216687B2 - 移相器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、トランジスタを用い
た小型・広帯域で可変位相量の大きい高周波信号用のア
ナログ可変型の移相器に関するものである。

【０００２】

【従来の技術】アレイアンテナのように多数の素子アン
テナを用いるアンテナでは、素子アンテナの種類・配列
および励振の仕方により種々の機能が得られる特長があ
り、衛星通信や移動体通信などの需要拡大に伴ってその
用途が拡大している。この種のアンテナでは多数の素子
アンテナをそれぞれ所定の振幅位相で励振するために、
給電回路が複雑かつ大きくなる。従って、アンテナの小
型化・高機能化のためには、給電回路の小型化・軽量化
・高性能化が必要不可欠である。

【０００３】アナログ可変移相器は上記のようなアンテ
ナに使用され、アレイアンテナにおいて送受信される高
周波の位相を変化させることで、アンテナのビーム方向
を調整する。このようなアナログ可変移相器は、上述し
た給電回路に対する要求から、精密な位相調整機能を持
ちながらも、できるだけ広範囲な可変位相量を有し、な
おかつ低消費電力で小型であることが望ましい。

【０００４】図１７は、第１の従来例による移相器の回
路図であって、９０゜３ｄＢハイブリッドを用いた反射
型移相器である。この移相器は、電圧可変容量素子に逆
バイアスをかけることにより接合容量が変化するという
特性を利用している。入力端子１から入力された高周波
信号は、９０゜３ｄＢハイブリッド８によりカップリン
グ端子３と通過端子４に分割され、それぞれ電圧可変容
量素子であるバラクタダイオード７ａ・７ｂで反射さ
れ、再び９０゜３ｄＢハイブリッド８で合成されて出力
端子２から出力される。ここで、端子５にはバイアス回
路（図示略）が接続されており、抵抗６ｂ・６ａを介し
てそれぞれバラクタダイオード７ａ・７ｂに逆バイアス
を印加し、バラクタダイオード７ａ・７ｂの接合容量を
変化させることで出力位相を変化させている。

【０００５】また、図１８は第２の従来例による移相器
の回路図であって、ベクトル変調方式を用いた無限移相
器である。この移相器は、９０゜づつ位相が異なる４個
のベクトルを、９０゜３ｄＢハイブリッド８、８および
１８０゜３ｄＢハイブリッド９を組み合わせて作る。そ
して、各ベクトルをデュアルゲートＦＥＴ（ＦＥＴ：電
解効果トランジスタ）などを用いた可変利得増幅器１
２、１２．．．によって振幅の大きさを制御し、同相電
力合成器１１、１１．．．でこれら可変利得増幅器１２
の出力を合成することによって、０゜から３６０゜まで
の任意の位相量を得るものである。例えば、第一象限
（０゜〜９０゜）での位相変化のためには、ベクトルＡ
（０゜）とベクトルＢ（９０゜）とを合成すればよい。
これは、デュアルゲートＦＥＴ・ＦＡおよびＦＢをオン
状態として振幅利得を制御し、残りの２つのデュアルゲ
ートＦＥＴ・ＦＣおよびＦＤをピンチオフ状態とするこ
とで達成できる。

【０００６】

【発明が解決しようとする課題】ところで、第１の従来
例による移相器では、バラクタダイオード７ａ・７ｂな
ど、電圧可変容量素子の容量変化のみによって位相を変
化させるため、可変位相量が小さいという問題点があっ
た。また、大型な９０゜ハイブリッド８等を用いるため
回路の小型化が困難であった。さらに、一段の移相器で
は十分な位相変化が得られないため、所要の位相量を精
度良く設定するためには多段構成とする必要があり、こ
の点からも小型化が困難であった。

【０００７】また、第２の従来例による移相器では構成
部品の点数が多くなる。さらに、振幅および位相の微調
整を行うために、可変利得増幅器１２を構成するデュア
ルゲートＦＥＴの第１ゲート１３および第２ゲート１４
への印加電圧をそれぞれ複雑に制御する必要があり、小
型化・低消費電力化が困難であった。この発明は上記の
点に鑑みてなされたものであり、その目的は、例えばマ
イクロ波帯以上の高周波帯においても小型・広帯域で可
変位相量の大きい高周波信号用のアナログ可変移相器を
提供することにある。

【０００８】

【０００９】

【００１０】

【課題を解決するための手段】以上の課題を解決するた
めに、 請求項１記載の発明は、第１電極が接地され、第
２電極が入力端子に接続された第１のトランジスタと、
第１電極が前記第１のトランジスタの第３電極に接続さ
れ、第２電極が接地され、第３電極が出力端子に接続さ
れた第２のトランジスタと、前記第１のトランジスタの
第３電極と前記第２のトランジスタの第１電極の接続点
と接地との間に設けられた、第１の抵抗素子と可変イン
ダクタの並列接続回路と、第１電極が接地され、第２電
極が前記入力端子に接続され、第３電極が前記出力端子
に接続された第３のトランジスタとを具備し、前記第１
ないし第３のトランジスタがＦＥＴもしくはＨＥＭＴ
（High Electron Mobility Transistor）の場合、該ト
ランジスタの第１電極はゲート電極、第２電極はソース
電極、第３電極はドレイン電極であり、また、前記第１
ないし第３のトランジスタがバイポーラトランジスタの
場合、該トランジスタの第１電極はベース電極、第２電
極はエミッタ電極、第３電極はコレクタ電極であること
を特徴とする。

【００１１】また、請求項２記載の発明は、第１電極が
接地され、第２電極が入力端子に接続された第１のトラ
ンジスタと、第１電極が前記第１のトランジスタの第３
電極に接続され、第２電極が接地され、第３電極が出力
端子に接続された第２のトランジスタと、前記第１のト
ランジスタの第３電極と前記第２のトランジスタの第１
電極の接続点と接地との間に設けられた、第１の抵抗素
子と可変インダクタの並列接続回路と、第１電極が接地
され、第２電極が前記入力端子に接続された第３のトラ
ンジスタと、第１電極が前記第３のトランジスタの第３
電極に接続され、第２電極が前記出力端子に接続され、
第３電極が接地された第４のトランジスタと、前記第３
のトランジスタの第３電極と前記第４のトランジスタの
第１電極の接続点と接地との間に設けられた第２の抵抗
素子とを具備し、前記第１ないし第４のトランジスタが
ＦＥＴもしくはＨＥＭＴ （High Electron Mobility Tr
ansistor）の場合、該トランジスタの第１電極はゲート
電極、第２電極はソース電極、第３電極はドレイン電極
であり、また、前記第１ないし第４のトランジスタがバ
イポーラトランジスタの場合、該トランジスタの第１電
極はベース電極、第２電極はエミッタ電極、第３電極は
コレクタ電極であることを特徴とする。

【００１２】また、請求項３記載の発明は、第１電極が
入力端子に接続され、第２電極が接地された第１のトラ
ンジスタと、第１電極が前記第１のトランジスタの第３
電極に接続され、第２電極が接地され、第３電極が出力
端子に接続された第２のトランジスタと、前記第１のト
ランジスタの第３電極と前記第２のトランジスタの第１
電極の接続点と接地との間に設けられた、第１の抵抗素
子と可変インダクタの並列接続回路と、第１電極が前記
入力端子に接続され、第２電極が接地され、第３電極が
前記出力端子に接続された第３のトランジスタとを具備
し、前記第１ないし第３のトランジスタがＦＥＴもしく
はＨＥＭＴ （High Electron MobilityTransistor）の
場合、該トランジスタの第１電極はゲート電極、第２電
極はソース電極、第３電極はドレイン電極であり、ま
た、前記第１ないし第３のトランジスタがバイポーラト
ランジスタの場合、該トランジスタの第１電極はベース
電極、第２電極はエミッタ電極、第３電極はコレクタ電
極であることを特徴とする。

【００１３】また、請求項４記載の発明は、第１電極が
入力端子に接続され、第２電極が接地された第１のトラ
ンジスタと、第１電極が前記第１のトランジスタの第３
電極に接続され、第２電極が接地され、第３電極が出力
端子に接続された第２のトランジスタと、前記第１のト
ランジスタの第３電極と前記第２のトランジスタの第１
電極の接続点と接地との間に設けられた、第１の抵抗素
子と可変インダクタの並列接続回路と、第１電極が前記
入力端子に接続され、第２電極が接地された第３のトラ
ンジスタと、第１電極が前記第３のトランジスタの第３
電極に接続され、第２電極が前記出力端子に接続され、
第３電極が接地された第４のトランジスタと、前記第３
のトランジスタの第３電極と前記第４のトランジスタの
第１電極の接続点と接地との間に設けられた第２の抵抗
素子とを具備し、前記第１ないし第４のトランジスタが
ＦＥＴもしくはＨＥＭＴ （High Electron Mobility Tr
ansistor）の場合、該トランジスタの第１電極はゲート
電極、第２電極はソース電極、第３電極はドレイン電極
であり、また、前記第１ないし第４のトランジスタがバ
イポーラトランジスタの場合、該トランジスタの第１電
極はベース電極、第２電極はエミッタ電極、第３電極は
コレクタ電極であることを特徴とする。

【００１４】また、請求項５記載の発明は、請求項１な
いし４のいずれか１項に記載の発明において、前記第１
の抵抗素子と可変インダクタの並列接続回路に対して、
さらに可変キャパシタを並列に接続したことを特徴とし
ている。また、請求項６記載の発明は、請求項１または
２に記載の発明において、前記第１のトランジスタの相
互コンダクタンスと前記第３のトランジスタの相互コン
ダクタンスとを、前記入力端子から見た入力インピーダ
ンスへ整合させたことを特徴としている。また、請求項
７記載の発明は、請求項２または４に記載の発明におい
て、前記第４のトランジスタの相互コンダクタンスを、
前記出力端子から見た出力インピーダンスへ整合させた
ことを特徴としている。

【００１５】なお、この発明において、前記第１ないし
第４のトランジスタがＦＥＴもしくはＨＥＭＴ （High
Electron Mobility Transistor）の場合、該トランジス
タの第１電極はゲート電極、第２電極はソース電極、第
３電極はドレイン電極である。また、前記第１ないし第
４のトランジスタがバイポーラトランジスタの場合、該
トランジスタの第１電極はベース電極、第２電極はエミ
ッタ電極、第３電極はコレクタ電極である。

【００１６】

【００１７】

【００１８】

【作用】 請求項１〜４記載の発明によれば、上記構成と
することで、２次の全周波通過回路と同様の伝達関数と
位相特性を有し、なおかつ（３）式で与えられるアドミ
タンスを有する回路が構成される。従って、可変インダ
クタのインダクタンス値を可変することにより、振幅一
定であって位相のみが広範囲にわたって連続的に変化す
る位相特性が得られる。これにより、トランジスタを用
いた、広帯域で可変位相量が大きく、マイクロ波帯等の
高周波域でも動作可能な移相器を提供できる。また、回
路をトランジスタ・抵抗素子・インダクタのみで構成で
きるため、移相器の小型化を図ることができる。

【００１９】また、請求項５記載の発明によれば、第１
の抵抗素子と可変インダクタの並列接続回路に対して可
変キャパシタを並列に接続して可変キャパシタのキャパ
シタンス値を可変させるようにする。これにより、さら
に広範囲な可変位相量が得られる。また、請求項６記載
の発明によれば、入力端子に接続され、第１電極が接地
された第１のトランジスタおよび第３のトランジスタの
相互コンダクタンスを、入力インピーダンスに対して適
切に設定するようにしている。これにより、入力の能動
整合が可能となり、結果として受動整合素子が不要とな
って、移相器の小型化を図ることが可能となる。

【００２０】また、請求項７記載の発明によれば、出力
端子に接続され、第３電極が接地された第４のトランジ
スタの相互コンダクタンスを、出力インピーダンスに対
して適切に設定するようにしている。これにより、出力
の能動整合が可能となり、結果として受動整合素子が不
要となって、さらなる移相器の小型化を図ることが可能
となる。

【００２１】

【実施例】まず、この発明による移相器の動作原理につ
いて簡単に説明する。一般的な２次の全周波通過回路の
電圧伝達関数Ｈ（ｓ）は、入力電圧をＶ1 、出力電圧を
Ｖ2、中心角周波数をω0、ＱファクタをＱ、ｓ＝ｊω
（ここで、ωは角周波数）とした場合に、次式で示され
る。

【数５】 このとき、回路の位相特性φ（ω）は、

【数６】 で表される。

【００２２】ここで、この回路のアドミタンス行列Ｙに
おけるＹ21が次式で表される場合には、中心角周波数ω
0 が変化しても振幅一定で位相のみが変化する周波数特
性が得られることとなる。なお、Ｇは回路のゲインであ
る。

【数７】 従って、アドミタンス行列のＹ21が（３）式で与えられ
る回路を構成し、中心角周波数ω0 を決定するキャパシ
タ・インダクタの並列回路を設け、キャパシタまたはイ
ンダクタのうち少なくとも一つを電圧制御素子などで構
成し、キャパシタンス値またはインダクタンス値を可変
とすることにより、振幅一定で位相のみを連続的に大き
く変化させることができる。

【００２３】［実施例１］次に、図面を参照してこの発
明の第１の実施例について説明する。図１はこの実施例
による移相器１００の回路図である。この図において、
Ｖ1およびＶ2は各々移相器１００の入力電圧および出力
電圧、Ｚ01およびＺ02は各々移相器１００の入力および
出力インピーダンス、Ｃは直流電圧阻止用のコンデン
サ、Ｐは高周波を遮断するコイルを介して電圧が印加さ
れるポイント、端子１６は入力端子、端子１８は出力端
子、端子１７・１９は接地端子、２０は抵抗値Ｒk を有
する抵抗、２２はインダクタンス値Ｌk を有するインダ
クタである。

【００２４】また、３１・３５・３９はＦＥＴであっ
て、ゲート直下のゲート・ソース間の空乏層容量として
各々Ｃgs1、Ｃgs2、Ｃgsf を有し、相互コンダクタンス
として各々ｇｍ1、ｇｍ2、ｇｍf を有する。また、Ｇ・
Ｓ・Ｄは各々、ＦＥＴのゲート電極・ソース電極・ドレ
イン電極である。一方、端子３２・３６・４０はそれぞ
れＦＥＴ３１・３５・３９のドレイン電極、端子３３・
３７・４１はそれぞれＦＥＴ３１・３５・３９のソース
電極、端子３４・３８・４２はそれぞれＦＥＴ３１・３
５・３９のゲート電極である。

【００２５】この移相器１００は、ゲート接地のＦＥＴ
３１とソース接地のＦＥＴ３５とを縦続接続し、その間
に抵抗２０とインダクタ２２の並列回路をシャントに
（すなわち、一端をＦＥＴ３１のドレイン電極とＦＥＴ
３５のソース電極との間に接続し、他端を接地側に接続
することで、分路として）挿入した回路に対して、ゲー
ト接地のＦＥＴ３９を並列に接続している。

【００２６】次に、上記構成による移相器１００の動作
を説明する。まず、図１の回路のアドミタンス行列Ｙを
求める。解析を簡単にするため、ＦＥＴ３１・ＦＥＴ３
５・ＦＥＴ３９がすべて電気的に同じ特性を有し、それ
ぞれがゲート直下のゲート・ソース間の空乏層容量Ｃgs
1、Ｃgs2、Ｃgsf および相互コンダクタンスｇｍ1、ｇ
ｍ2、ｇｍf のみで表現されるとする。

【００２７】すると、アドミタンス行列Ｙは次式で与え
られる。

【数８】 ここで、ＦＥＴの遮断周波数ｆT ＝ｇｍ1／（２πＣgs
1）＝ｇｍ2／（２πＣgs2）＝ｇｍf／（２πＣgsf） と
する。同一のウェハ内では、このようなｆTの等しい特
性を有するＦＥＴを容易に構成することが可能である。

【００２８】また、抵抗２０とインダクタ２２の並列回
路のインピーダンスＺは、ｓ＝ｊωとして、次式で与え
られる。

【数９】 よって、（１−１）式と（１−２）式より、アドミタン
ス行列ＹのＹ21は

【数１０】 となる。

【００２９】中心角周波数ω0 が変化しても、Ｙ21の振
幅が一定で位相のみが変化するための条件は、（３）式
と（１−３）式により次式のようになる。

【数１１】 従って、抵抗２０の抵抗値Ｒk を（１−４）式の値に設
定し、インダクタ２２を電圧制御素子などで構成してイ
ンダクタンス値Ｌk を可変とすることにより、振幅一定
で位相のみを変化させることができる。さらには、相互
コンダクタンス（ｇｍ1＋ｇｍf）を入力インピーダンス
Ｚ01の逆数とすることにより、能動素子のみで入力整合
を達成できる。

【００３０】ここで、ＦＥＴ３１・ＦＥＴ３５としてゲ
ート幅５０μｍのＦＥＴ（相互コンダクタンスｇｍ1＝
ｇｍ2＝１０ｍＳ、空乏層容量Ｃgs1＝Ｃgs2＝０．０８
ｐＦ、遮断周波数ｆT＝２０ＧＨｚ）を、ＦＥＴ３９と
してゲート幅２００μｍのＦＥＴ（相互コンダクタンス
ｇｍf＝４０ｍＳ、空乏層容量Ｃgsf＝０．３２ｐＦ、遮
断周波数ｆT ＝２０ＧＨｚ）を用いた移相器の周波数特
性を図２に示す。

【００３１】図２において、Ｓ11、Ｓ21、Ｓ22は各々ア
ドミタンス行列ＹのＹ11、Ｙ21、Ｙ22に対応している。
左下図は上記の移相器の位相特性を示しており、右上図
は入力整合の様子を、右下図は出力整合の様子を表して
いる。ここで、抵抗２０の抵抗値Ｒk＝２ｇｍf／（ｇｍ
1ｇｍ2）＝８００Ωとする。また、この図ではインダク
タ２２のインダクタンス値Ｌk を１ｎＨ、３ｎＨ、５ｎ
Ｈと変化させている。

【００３２】図から明らかなように、周波数ｆ＝１０Ｇ
Ｈｚ付近では、振幅一定で２７０゜以上のＳ21の位相変
化が得られる。また、Ｓ11は−５ｄＢ以下であって入力
整合していることが見て取れる。なお、（１−３）式よ
り、Ｙ21は相互コンダクタンスｇｍf に比例するため、
相互コンダクタンスｇｍf を大きくすることでＳ21に利
得を持たせることができる。ここで、相互コンダクタン
スｇｍ1 の値を完全に入力インピーダンスＺ01に調整し
なくとも、上述したインピーダンス整合は可能である。
従って、（１−４）式を満足し、なおかつ相互コンダク
タンスｇｍf を変えて利得を可変することが可能であ
る。これは、これ以後の実施例においても同様である。
以上より、この実施例による移相器１００が良好に動作
することがわかる。

【００３３】［実施例２］次に、図面を参照してこの発
明の第２の実施例について説明する。図３はこの実施例
による移相器２００の回路図である。ここで、図１と同
一の部品・信号には同一の符号を付してあり、その説明
を省略する。この図において、４３はＦＥＴであって、
ゲート・ソース間の空乏層容量としてＣgsa を、相互コ
ンダクタンスとしてｇｍa を有する。また、端子４４・
４５・４６は各々ＦＥＴ４３のドレイン・ソース・ゲー
ト電極である。また、２３は抵抗値ＲS を持つ抵抗であ
る。

【００３４】この移相器２００は、ゲート接地のＦＥＴ
３１とソース接地のＦＥＴ３５とを縦続接続し、その間
に抵抗２０とインダクタ２２の並列回路をシャントに挿
入した回路と、この縦続接続回路と並列に、ゲート接地
のＦＥＴ３９とドレイン接地のＦＥＴ４３とを縦続接続
してこれらＦＥＴの間に抵抗２３をシャントに挿入した
回路を接続している。

【００３５】次に、上記構成による移相器２００の動作
を説明する。まず、図３の回路のアドミタンス行列Ｙを
求める。解析を簡単にするため、ＦＥＴ３１・ＦＥＴ３
５・ＦＥＴ３９・ＦＥＴ４３がすべて電気的に同じ特性
を有し、それぞれがゲート直下のゲート・ソース間の空
乏層容量Ｃgs1、Ｃgs2、Ｃgsf、Ｃgsaおよび相互コンダ
クタンスｇｍ1、ｇｍ2、ｇｍf、ｇｍaのみで表現される
とする。

【００３６】すると、アドミタンス行列Ｙは次式で与え
られる。

【数１２】 ここで、ＦＥＴの遮断周波数ｆT ＝ｇｍ1／（２πＣgs
1）＝ｇｍ2／（２πＣgs2）＝ｇｍf／（２πＣgsf）＝
ｇｍa／（２πＣgsa）とする。同一のウェハ内では、こ
のようなｆTの等しい特性を有するＦＥＴを容易に構成
することが可能である。

【００３７】アドミタンス行列ＹのＹ22が振幅一定とな
る周波数特性を有するために抵抗２３の抵抗値Ｒsに必
要とされる条件は、次式で与えられる。

【数１３】 このとき、（２−１）式は次式のようになる。

【数１４】

【００３８】また、抵抗２０とインダクタ２２の並列回
路のインピーダンスＺは、ｓ＝ｊωとして、次式で与え
られる。

【数１５】 よって、（２−３）式と（２−４）式より、アドミタン
ス行列ＹのＹ21は、

【数１６】 となる。

【００３９】中心周波数が変化しても、Ｙ21の振幅が一
定で位相のみが変化するための条件は、次式のようにな
る。

【数１７】 従って、抵抗２３の抵抗値Ｒs を（２−２）式の値に設
定し、抵抗２０の抵抗値Ｒk を（２−６）式の値に設定
して、インダクタ２２を電圧制御素子などで構成してイ
ンダクタンス値Ｌk を可変とすることにより、振幅一定
で位相のみを変化させることができる。さらには、相互
コンダクタンス（ｇｍ1＋ｇｍf）を入力インピーダンス
Ｚ01の逆数とすることにより、能動素子のみで入力整合
を達成できる。また、相互コンダクタンスｇｍa を出力
インピダンスＺ02の逆数とすることにより、能動素子の
みで出力整合を達成できる。

【００４０】ここで、ＦＥＴ３１・ＦＥＴ３５としてゲ
ート幅５０μｍのＦＥＴ（相互コンダクタンスｇｍ1＝
ｇｍ2＝１０ｍＳ、空乏層容量Ｃgs1＝Ｃgs2＝０．０８
ｐＦ、遮断周波数ｆT ＝２０ＧＨｚ）を、ＦＥＴ３９と
してゲート幅２００μｍのＦＥＴ（相互コンダクタンス
ｇｍf＝４０ｍＳ、空乏層容量Ｃgsf＝０．３２ｐＦ、遮
断周波数ｆT ＝２０ＧＨｚ）を、ＦＥＴ４３としてゲー
ト幅５０μｍのＦＥＴ（相互コンダクタンスｇｍa＝１
０ｍＳ、空乏層容量Ｃgsa＝０．０８ｐＦ、遮断周波数
ｆT ＝２０ＧＨｚ）を用いた移相器の周波数特性を図４
に示す。なお、以上から、抵抗２３の抵抗値Ｒs ＝１／
ｇｍa＝１００Ωとする。また、抵抗２０の抵抗値Ｒk＝
２ｇｍf／（ｇｍ1ｇｍ2）＝８００Ωとする。

【００４１】図４ではインダクタ２２のインダクタンス
値Ｌk を１ｎＨ、３ｎＨ、５ｎＨと変化させている。図
から明らかなように、周波数ｆ＝１０ＧＨｚ付近では、
振幅一定で２７０゜以上のＳ21の位相変化が得られる。
また、Ｓ11は−５ｄＢ以下、Ｓ22は−９ｄＢ以下であっ
て入出力ともに整合していることがわかる。なお、（２
−５）式より、Ｙ21は相互コンダクタンスｇｍf に比例
するため、相互コンダクタンスｇｍf を大きくすること
でＳ21に利得を持たせることができる。以上より、この
実施例による移相器２００が良好に動作することがわか
る。

【００４２】［実施例３］次に、図面を参照してこの発
明の第３の実施例について説明する。図５はこの実施例
による移相器の回路図である。ここで、図１と同一の部
品・信号には同一の符号を付してあり、その説明を省略
する。この移相器３００は、ソース接地のＦＥＴ３１と
ソース接地のＦＥＴ３５とを縦続接続し、その間に抵抗
２０とインダクタ２２の並列回路をシャントに挿入した
回路に対して、ソース接地のＦＥＴ３９を並列に接続し
ている。

【００４３】次に、上記構成による移相器３００の動作
を説明する。まず、図５の回路のアドミタンス行列Ｙを
求める。解析を簡単にするため、ＦＥＴ３１・ＦＥＴ３
５・ＦＥＴ３９がすべて電気的に同じ特性を有し、それ
ぞれがゲート直下のゲート・ソース間の空乏層容量Ｃgs
1、Ｃgs2、Ｃgsfおよび相互コンダクタンスｇｍ1、ｇｍ
2、ｇｍfのみで表現されるとする。

【００４４】すると、アドミタンス行列Ｙは次式で与え
られる。

【数１８】 ここで、ＦＥＴの遮断周波数ｆT ＝ｇｍ1／（２πＣgs
1）＝ｇｍ2／（２πＣgs2）＝ｇｍf／（２πＣgsf）と
する。同一のウェハ内では、このようなｆT の等しい特
性を有するＦＥＴを容易に構成することが可能である。

【００４５】また、抵抗２０とインダクタ２２の並列回
路のインピーダンスＺは、ｓ＝ｊωとして、次式で与え
られる。

【数１９】 よって、（３−１）式および（３−２）式より、アドミ
タンス行列ＹのＹ21は

【数２０】 となる。

【００４６】中心角周波数が変化しても、Ｙ21の振幅が
一定で位相のみが変化するための条件は、次式のように
なる。

【数２１】 従って、抵抗２０の抵抗値Ｒk を（３−４）式の値に設
定し、インダクタ２２を電圧制御素子などで構成してイ
ンダクタンス値Ｌk を可変とすることにより、振幅一定
で位相のみを変化させることができる。

【００４７】ここで、ＦＥＴ３１・ＦＥＴ３５としてゲ
ート幅５０μｍのＦＥＴ（相互コンダクタンスｇｍ1＝
ｇｍ2＝１０ｍＳ、空乏層容量Ｃgs1＝Ｃgs2＝０．０８
ｐＦ、遮断周波数ｆT ＝２０ＧＨｚ）を、ＦＥＴ３９と
してゲート幅２００μｍのＦＥＴ（相互コンダクタンス
ｇｍf＝４０ｍＳ、空乏層容量Ｃgsf＝０．３２ｐＦ、遮
断周波数ｆT ＝２０ＧＨｚ）を用いた移相器の周波数特
性を図６に示す。ここで、抵抗２０の抵抗値Ｒk＝２ｇ
ｍf／（ｇｍ1ｇｍ2）＝８００Ωとする。

【００４８】この図では、インダクタ２２のインダクタ
ンス値Ｌk を１ｎＨ、３ｎＨ、５ｎＨと変化させてい
る。図から明らかなように、周波数ｆ＝１０ＧＨｚ付近
では、振幅一定で２７０゜以上のＳ21の位相変化が得ら
れる。なお、（３−３）式より、Ｙ21は相互コンダクタ
ンスｇｍf に比例するため、相互コンダクタンスｇｍf
を大きくすることでＳ21に利得を持たせることができ
る。以上より、この実施例の移相器３００が良好に動作
することがわかる。

【００４９】［実施例４］次に、図面を参照してこの発
明の第４の実施例について説明する。図７はこの実施例
による移相器４００の回路図である。ここで、図３と同
一の部品・信号には同一の符号を付してあり、その説明
を省略する。この移相器４００は、ソース接地のＦＥＴ
３１とソース接地のＦＥＴ３５とを縦続接続し、その間
に抵抗２０とインダクタ２２の並列回路をシャントに挿
入した回路と、この縦続接続回路とは並列に、ソース接
地のＦＥＴ３９とドレイン接地のＦＥＴ４３とを縦続接
続してこれらＦＥＴの間に抵抗２３をシャントに挿入し
た回路を接続している。

【００５０】次に、上記構成による移相器４００の動作
を説明する。まず、図７の回路のアドミタンス行列Ｙを
求める。解析を簡単にするため、ＦＥＴ３１・ＦＥＴ３
５・ＦＥＴ３９・ＦＥＴ４３がすべて電気的に同じ特性
を有し、それぞれがゲート直下のゲート・ソース間の空
乏層容量Ｃgs1、Ｃgs2、Ｃgsf、Ｃgsaおよび相互コンダ
クタンスｇｍ1、ｇｍ2、ｇｍf、ｇｍaのみで表現される
とする。

【００５１】すると、アドミタンス行列Ｙは次式で与え
られる。

【数２２】 ここで、ＦＥＴの遮断周波数ｆT＝ｇｍ1／（２πＣgs
1）＝ｇｍ2／（２πＣgs2）＝ｇｍf／（２πＣgsf）＝
ｇｍa／（２πＣgsa） とする。同一のウェハ内では、
このようなｆTの等しい特性を有するＦＥＴを容易に構
成することが可能である。

【００５２】アドミタンス行列ＹのＹ22が振幅一定とな
る周波数特性を有するために抵抗２３の抵抗値Ｒsに必
要とされる条件は、次式で与えられる。

【数２３】 このとき、（４−１）式は次式のようになる。

【数２４】

【００５３】また、抵抗２０とインダクタ２２の並列回
路のインピーダンスＺは、ｓ＝ｊωとして、次式で与え
られる。

【数２５】 よって、（４−３）式および（４−４）式より、アドミ
タンス行列ＹのＹ21は、

【数２６】 となる。

【００５４】中心角周波数が変化しても、Ｙ21の振幅が
一定で位相のみが変化するための条件は、次式のように
なる。

【数２７】 従って、抵抗２３の抵抗値Ｒs を（４−２）式の値に設
定し、抵抗２０の抵抗値Ｒk を（４−６）式の値に設定
して、インダクタ２２を電圧制御素子などで構成してイ
ンダクタンス値Ｌk を可変とすることにより、振幅一定
で位相のみを変化させることができる。さらには、相互
コンダクタンスｇｍa を出力インピーダンスＺ02の逆数
とすることにより、能動素子のみで出力整合を達成でき
る。

【００５５】ここで、ＦＥＴ３１・ＦＥＴ３５としてゲ
ート幅５０μｍのＦＥＴ（相互コンダクタンスｇｍ1＝
ｇｍ2＝１０ｍＳ、空乏層容量Ｃgs1＝Ｃgs2＝０．０８
ｐＦ、遮断周波数ｆT ＝２０ＧＨｚ）を、ＦＥＴ３９と
してゲート幅２００μｍのＦＥＴ（相互コンダクタンス
ｇｍf＝４０ｍＳ、空乏層容量Ｃgsf＝０．３２ｐＦ、遮
断周波数ｆT ＝２０ＧＨｚ）をＦＥＴ４３としてゲート
幅５０μｍのＦＥＴ（相互コンダクタンスｇｍa＝１０
ｍＳ、空乏層容量Ｃgsa＝０．０８ｐＦ、遮断周波数ｆT
＝２０ＧＨｚ）を用いた移相器の周波数特性を図８に
示す。なお、以上から、抵抗２３の抵抗値Ｒs＝１／ｇ
ｍa＝１００Ωとする。また、抵抗２０の抵抗値Ｒk＝２
ｇｍf／（ｇｍ1ｇｍ2）＝８００Ωとする。

【００５６】この図ではインダクタ２２のインダクタン
ス値Ｌk を１ｎＨ、３ｎＨ、５ｎＨと変化させている。
図から明らかなように、周波数ｆ＝１０ＧＨｚ付近で
は、振幅一定で２７０゜以上のＳ21の位相変化が得られ
る。また、Ｓ22は−９ｄＢ以下であって出力整合してい
ることがわかる。なお、（４−５）式より、Ｙ21は相互
コンダクタンスｇｍf に比例するため、相互コンダクタ
ンスｇｍf を大きくすることでＳ21に利得を持たせるこ
とができる。以上より、この実施例による移相器４００
が良好に動作することがわかる。

【００５７】［実施例５］次に、図面を参照してこの発
明の第５の実施例について説明する。図９はこの実施例
による移相器の回路図である。ここで、図１と同一の部
品・信号には同一の符号を付してあり、その説明を省略
する。この図において２１は容量Ｃk を持つキャパシタ
である。また、この移相器５００は、第１の実施例にお
ける移相器１００の抵抗２０とインダクタ２２の並列回
路に対してキャパシタ２１をシャントに挿入したもので
ある。

【００５８】次に、上記構成による移相器５００の動作
を説明する。第１の実施例と比較して、移相器５００の
アドミタンス行列ＹのＹ21は容量Ｃgs2を（Ｃk＋Ｃgs
2）で置き換えたものになり、次式で表されることにな
る。

【数２８】 従って、抵抗２０の抵抗値Ｒk を（１−４）式の値に設
定し、キャパシタ２１またはインダクタ２２を電圧制御
素子などで構成して、キャパシタンス値Ｃk またはイン
ダクタンス値Ｌk を可変とすることにより、振幅一定で
位相のみを変化させることができる。さらには、相互コ
ンダクタンス（ｇｍ1＋ｇｍf）を入力インピーダンスＺ
01の逆数とすることにより、能動素子のみで入力整合を
達成できる。

【００５９】ここで、ＦＥＴ３１・ＦＥＴ３５としてゲ
ート幅５０μｍのＦＥＴ（相互コンダクタンスｇｍ1＝
ｇｍ2＝１０ｍＳ、空乏層容量Ｃgs1＝Ｃgs2＝０．０８
ｐＦ、遮断周波数ｆT ＝２０ＧＨｚ）を、ＦＥＴ３９と
してゲート幅２００μｍのＦＥＴ（相互コンダクタンス
ｇｍf＝４０ｍＳ、空乏層容量Ｃgsf＝０．３２ｐＦ、遮
断周波数ｆT ＝２０ＧＨｚ）を用いた移相器の周波数特
性を図１０に示す。ここで、抵抗２０の抵抗値Ｒk＝２
ｇｍf／（ｇｍ1ｇｍ2）＝８００Ωとする。

【００６０】この図ではインダクタ２２のインダクタン
ス値Ｌk ＝３ｎＨとし、キャパシタ２１のキャパシタン
ス値Ｃk を０．５ｐＦ、１ｐＦ、２ｐＦと変化させてい
る。図から明らかなように、周波数ｆ＝２．５ＧＨｚ付
近では、振幅一定で２７０゜以上のＳ21の位相変化が得
られる。また、Ｓ11は−５ｄＢ以下であって入力整合し
ていることがわかる。なお、（５−１）式より、Ｙ21は
相互コンダクタンスｇｍf に比例するため、相互コンダ
クタンスｇｍf を大きくすることでＳ21に利得を持たせ
ることができる。以上より、この実施例による移相器５
００が良好に動作することがわかる。

【００６１】［実施例６］次に、図面を参照してこの発
明の第６の実施例について説明する。図１１はこの実施
例による移相器６００の回路図である。ここで、図３あ
るいは図９と同一の部品・信号には同一の符号を付して
あり、その説明を省略する。この移相器６００は、第２
の実施例における移相器２００の抵抗２０とインダクタ
２２の並列回路に対してキャパシタ２１をシャントに挿
入したものである。

【００６２】次に、上記構成による移相器６００の動作
を説明する。第２の実施例と比較して、移相器６００の
アドミタンス行列ＹのＹ21は容量Ｃgs2を（Ｃk＋Ｃgs
2）で置き換えたものになり、次式で表されることにな
る。

【数２９】 従って、抵抗２３の抵抗値Ｒs を（２−２）式の値に設
定し、また抵抗２０の抵抗値Ｒk を（２−６）式の値に
設定し、キャパシタ２１またはインダクタ２２を電圧制
御素子などで構成してキャパシタンス値Ｃk またはイン
ダクタンス値Ｌk を可変とすることにより、振幅一定で
位相のみを変化させることができる。

【００６３】また、相互コンダクタンス（ｇｍ1＋ｇｍ
f）を入力インピーダンスＺ01の逆数とすることによ
り、能動素子のみで入力整合を達成できる。さらに、相
互コンダクタンスｇｍa を出力インピーダンスＺ02の逆
数とすることにより、能動素子のみで出力整合を達成で
きる。

【００６４】ここで、ＦＥＴ３１・ＦＥＴ３５としてゲ
ート幅５０μｍのＦＥＴ（相互コンダクタンスｇｍ1＝
ｇｍ2＝１０ｍＳ、空乏層容量Ｃgs1＝Ｃgs2＝０．０８
ｐＦ、遮断周波数ｆT ＝２０ＧＨｚ）を、ＦＥＴ３９と
してゲート幅２００μｍのＦＥＴ（相互コンダクタンス
ｇｍf＝４０ｍＳ、空乏層容量Ｃｇｓf＝０．３２ｐＦ、
遮断周波数ｆT ＝２０ＧＨｚ）をＦＥＴ４３としてゲー
ト幅５０μｍのＦＥＴ（相互コンダクタンスｇｍa＝１
０ｍＳ、空乏層容量Ｃgsa＝０．０８ｐＦ、遮断周波数
ｆT ＝２０ＧＨｚ）を用いた移相器の周波数特性を図１
２に示す。なお、以上から、抵抗２３の抵抗値Ｒs＝１
／ｇｍa＝１００Ωとする。また、抵抗２０の抵抗値Ｒk
＝２ｇｍf／（ｇｍ1ｇｍ2）＝８００Ωとする。

【００６５】この図ではインダクタ２２のインダクタン
ス値Ｌk ＝３ｎＨとし、キャパシタ２１のキャパシタン
ス値Ｃk を０．５ｐＦ、１ｐＦ、２ｐＦと変化させてい
る。図から明らかなように、周波数ｆ＝２．５ＧＨｚ付
近では、振幅一定で２７０゜以上のＳ21の位相変化が得
られる。また、Ｓ11は−５ｄＢ以下、Ｓ22も−９ｄＢ以
下であって入出力ともに整合していることがわかる。な
お、（６−１）式より、Ｙ21は相互コンダクタンスｇｍ
f に比例するため、相互コンダクタンスｇｍf を大きく
することでＳ21に利得を持たせることができる。以上よ
り、この実施例による移相器６００が良好に動作するこ
とがわかる。

【００６６】［実施例７］次に、図面を参照してこの発
明の第７の実施例について説明する。図１３はこの実施
例による移相器７００の回路図である。ここで、図５あ
るいは図９と同一の部品・信号には同一の符号を付して
あり、その説明を省略する。この移相器７００は、第３
の実施例における移相器３００の抵抗２０とインダクタ
２２の並列回路に対してさらにキャパシタ２１をシャン
トに挿入したものである。

【００６７】次に、上記構成による移相器７００の動作
を説明する。第３の実施例と比較して、アドミタンス行
列ＹのＹ21は容量Ｃgs2を（Ｃk＋Ｃgs2）で置き換えた
ものになり、次式で表されることになる。

【数３０】

【００６８】従って、抵抗２０の抵抗値Ｒkを（３−
４）式の値に設定し、キャパシタ２１またはインダクタ
２２を電圧制御素子などで構成してキャパシタタンス値
Ｃkまたはインダクタンス値Ｌkを可変とすることによ
り、振幅一定で位相のみを変化させることができる。

【００６９】ここで、ＦＥＴ３１・ＦＥＴ３５としてゲ
ート幅５０μｍのＦＥＴ（相互コンダクタンスｇｍ1＝
ｇｍ2＝１０ｍＳ、空乏層容量Ｃgs1＝Ｃgs2＝０．０８
ｐＦ、遮断周波数ｆT＝２０ＧＨｚ）を、ＦＥＴ３９と
してゲート幅２００μｍのＦＥＴ（相互コンダクタンス
ｇｍf ＝４０ｍＳ、空乏層容量Ｃgsf＝０．３２ｐＦ、
遮断周波数ｆT＝２０ＧＨｚ）を用いた移相器の周波数
特性を図１４に示す。また、抵抗２０の抵抗値Ｒk＝２
ｇｍf／（ｇｍ1ｇｍ2）＝８００Ωとする。

【００７０】この図ではインダクタ２２のインダクタン
ス値Ｌk ＝３ｎＨとし、キャパシタ２１のキャパシタン
ス値Ｃk を０．５ｐＦ、１ｐＦ、２ｐＦと変化させてい
る。図から明らかなように、周波数ｆ＝２．５ＧＨｚ付
近では、振幅一定で２７０゜以上のＳ21の位相変化が得
られる。なお、（７−１）式より、Ｙ21は相互コンダク
タンスｇｍf に比例するため、相互コンダクタンスｇｍ
f を大きくすることでＳ21に利得を持たせることができ
る。以上より、この実施例による移相器７００が良好に
動作することがわかる。

【００７１】［実施例８］次に、図面を参照してこの発
明の第８の実施例について説明する。図１５はこの実施
例による移相器８００の回路図である。ここで、図７あ
るいは図９と同一の部品・信号には同一の符号を付して
あり、その説明を省略する。この移相器８００は、第４
の実施例における移相器４００の抵抗２０とインダクタ
２２の並列に対してキャパシタ２１をシャントに挿入し
たものである。

【００７２】次に、上記構成による移相器８００の動作
を説明する。第４の実施例と比較して、アドミタンス行
列ＹのＹ21は容量Ｃgs2を（Ｃk＋Ｃgs2）で置き換えた
ものになり、次式で表されることになる。

【数３１】

【００７３】従って、抵抗２３の抵抗値Ｒs を（４−
２）式の値に設定し、抵抗２０の抵抗値Ｒk を（４−
６）式の値に設定して、キャパシタ２１またはインダク
タ２２を電圧制御素子などで構成してキャパシタンス値
Ｃk またはインダクタンス値Ｌkを可変とすることによ
り、振幅一定で位相のみを変化させることができる。ま
た、相互コンダクタンスｇｍa を出力インピーダンスＺ
02の逆数とすることにより、能動素子のみで出力整合を
達成できる。

【００７４】ここで、ＦＥＴ３１・ＦＥＴ３５としてゲ
ート幅５０μｍのＦＥＴ（相互コンダクタンスｇｍ1＝
ｇｍ2＝１０ｍＳ、空乏層容量Ｃgs1＝Ｃgs2＝０．０８
ｐＦ、遮断周波数ｆT ＝２０ＧＨｚ）を、ＦＥＴ３９と
してゲート幅２００μｍのＦＥＴ（相互コンダクタンス
ｇｍf＝４０ｍＳ、空乏層容量Ｃgsf＝０．３２ｐＦ、遮
断周波数ｆT ＝２０ＧＨｚ）をＦＥＴ４３としてゲート
幅５０μｍのＦＥＴ（相互コンダクタンスｇｍa＝１０
ｍＳ、空乏層容量Ｃgsa＝０．０８ｐＦ、遮断周波数ｆT
＝２０ＧＨｚ）を用いた移相器の周波数特性を図１６
に示す。なお、以上から、抵抗２３の抵抗値Ｒs＝１／
ｇｍa＝１００Ωとする。また、抵抗２０の抵抗値Ｒk＝
２ｇｍf／（ｇｍ1ｇｍ2）＝８００Ωとする。

【００７５】この図ではインダクタ２２のインダクタン
ス値Ｌk ＝３ｎＨとし、キャパシタ２１のキャパシタン
ス値Ｃk を０．５ｐＦ、１ｐＦ、２ｐＦと変化させてい
る。図から明らかなように、周波数ｆ＝２．５ＧＨｚ付
近では、振幅一定で２７０゜以上のＳ21の位相変化が得
られる。また、Ｓ22は−９ｄＢ以下であって出力整合し
ていることがわかる。なお、（８−１）式より、Ｙ21は
相互コンダクタンスｇｍf に比例するため、相互コンダ
クタンスｇｍf を大きくすることでＳ21に利得を持たせ
ることができる。以上より、この実施例による移相器８
００が良好に動作することがわかる。

【００７６】また、以上の説明においては、３端子の能
動素子としてＦＥＴを用いた場合を示したが、これに限
らず、例えばバイポーラトランジスタやＨＥＭＴを用い
ても同様に構成できる。また、ＦＥＴのゲートへの電圧
印加ポイントＰの電圧を変化させることにより、相互コ
ンダクタンスｇｍが変化するので、振幅や位相の変動を
抑圧できる電圧制御型の能動移相器を実現できる。

【００７７】

【００７８】

【００７９】

【発明の効果】 以上説明したように、 請求項１〜４記載
の発明によれば、上記構成とすることで、２次の全周波
通過回路と同様の伝達関数と位相特性を有し、なおかつ
（３）式で与えられるアドミタンスを有する回路が構成
され、可変インダクタのインダクタンス値を可変するこ
とにより、振幅一定であって位相のみが広範囲にわたっ
て連続的に変化する位相特性が得られ、トランジスタを
用いた、広帯域で可変位相量が大きく、マイクロ波帯等
の高周波域でも動作可能な移相器を提供できるという効
果が得られる。また、回路をトランジスタ・抵抗素子・
インダクタのみで構成できるため、移相器の小型化を図
ることができるという効果も得られる。

【００８０】また、請求項５記載の発明によれば、第１
の抵抗素子と可変インダクタの並列接続回路に対して可
変キャパシタを並列に接続して可変キャパシタのキャパ
シタンス値を可変させるようにしたので、さらに広範囲
な可変位相量が得られるという効果が得られる。また、
請求項６記載の発明によれば、入力端子に接続され、第
１電極が接地された第１のトランジスタおよび第３のト
ランジスタの相互コンダクタンスを、入力インピーダン
スに対して適切に設定するようにしたので、入力の能動
整合が可能となり、結果として受動整合素子が不要とな
って、移相器の小型化を図ることが可能となるという効
果が得られる。

【００８１】また、請求項７記載の発明によれば、出力
端子に接続され、第３電極が接地された第４のトランジ
スタの相互コンダクタンスを、出力インピーダンスに対
して適切に設定するようにしたので、出力の能動整合が
可能となり、結果として受動整合素子が不要となって、
さらなる移相器の小型化を図ることが可能となるという
効果が得られる。

【図面の簡単な説明】

【図１】 この発明の第１の実施例による移相器の回
路図である。

【図２】 同第１の実施例による移相器の周波数特性
を示す図である。

【図３】 この発明の第２の実施例による移相器の回
路図である。

【図４】 同第２の実施例による移相器の周波数特性
を示す図である。

【図５】 この発明の第３の実施例による移相器の回
路図である。

【図６】 同第３の実施例による移相器の周波数特性
を示す図である。

【図７】 この発明の第４の実施例による移相器の回
路図である。

【図８】 同第４の実施例による移相器の周波数特性
を示す図である。

【図９】 この発明の第５の実施例による移相器の回
路図である。

【図１０】 同第５の実施例による移相器の周波数特性
を示す図である。

【図１１】 この発明の第６の実施例による移相器の回
路図である。

【図１２】 同第６の実施例による移相器の周波数特性
を示す図である。

【図１３】 この発明の第７の実施例による移相器の回
路図である。

【図１４】 同第７の実施例による移相器の周波数特性
を示す図である。

【図１５】 この発明の第８の実施例による移相器の回
路図である。

【図１６】 同第８の実施例による移相器の周波数特性
を示す図である。

【図１７】 第１の従来例による移相器の回路図であ
る。

【図１８】 第２の従来例による移相器の回路図であ
る。

【符号の説明】

Ｐ 高周波を遮断するコイルを介して電圧が印加され
るポイント Ｃ 直流電圧阻止用のコンデンサ １ 入力端子 ２ 出力端子 ３ カップリング端子 ４ 通過端子 ５ バイアス回路が接続された端子 ６ａ・６ｂ・１０・２０・２３ 抵抗 ７ａ・７ｂ バラクタダイオード ８ ９０゜３ｄＢハイブリッド ９ １８０゜３ｄＢハイブリッド １１ 同相電力合成器 １２ デュアルゲートＦＥＴなどを用いた可変利得増幅
器 １３ デュアルゲートＦＥＴの第１ゲート １４ デュアルゲートＦＥＴの第２ゲート １６・１７・１８・１９ 端子 ２１ キャパシタ ２２ インダクタ ３１・３５・３９・４３ ＦＥＴ ３２・３６・４０・４４ ドレイン ３３・３７・４１・４５ ソース ３４・３８・４２・４６ ゲート

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−137320（ＪＰ，Ａ) 昭和62年電子情報通信学会半導体・材 料部門全国大会講演論文集［分冊２］、 昭和62年10月15日発行、ｐ．２−11 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 11/20

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 第１電極が接地され、第２電極が入力端
   子に接続された第１のトランジスタと、 第１電極が前記第１のトランジスタの第３電極に接続さ
   れ、第２電極が接地され、第３電極が出力端子に接続さ
   れた第２のトランジスタと、 前記第１のトランジスタの第３電極と前記第２のトラン
   ジスタの第１電極の接続点と接地との間に設けられた、
   第１の抵抗素子と可変インダクタの並列接続回路と、 第１電極が接地され、第２電極が前記入力端子に接続さ
   れ、第３電極が前記出力端子に接続された第３のトラン
   ジスタとを具備し、 前記第１ないし第３のトランジスタがＦＥＴもしくはＨ
   ＥＭＴ （High Electron Mobility Transistor）の場
   合、該トランジスタの第１電極はゲート電極、第２電極
   はソース電極、第３電極はドレイン電極であり、 また、前記第１ないし第３のトランジスタがバイポーラ
   トランジスタの場合、該トランジスタの第１電極はベー
   ス電極、第２電極はエミッタ電極、第３電極はコレクタ
   電極であることを特徴とする 移相器。
2. 【請求項２】 第１電極が接地され、第２電極が入力端
   子に接続された第１のトランジスタと、 第１電極が前記第１のトランジスタの第３電極に接続さ
   れ、第２電極が接地され、第３電極が出力端子に接続さ
   れた第２のトランジスタと、 前記第１のトランジスタの第３電極と前記第２のトラン
   ジスタの第１電極の接続点と接地との間に設けられた、
   第１の抵抗素子と可変インダクタの並列接続回路と、 第１電極が接地され、第２電極が前記入力端子に接続さ
   れた第３のトランジスタと、 第１電極が前記第３のトランジスタの第３電極に接続さ
   れ、第２電極が前記出力端子に接続され、第３電極が接
   地された第４のトランジスタと、 前記第３のトランジスタの第３電極と前記第４のトラン
   ジスタの第１電極の接続点と接地との間に設けられた第
   ２の抵抗素子とを具備し、 前記第１ないし第４のトランジスタがＦＥＴもしくはＨ
   ＥＭＴ （High Electron Mobility Transistor）の場
   合、該トランジスタの第１電極はゲート電極、第２電極
   はソース電極、第３電極はドレイン電極であり、 また、前記第１ないし第４のトランジスタがバイポーラ
   トランジスタの場合、該トランジスタの第１電極はベー
   ス電極、第２電極はエミッタ電極、第３電極はコレクタ
   電極であることを特徴とする 移相器。
3. 【請求項３】 第１電極が入力端子に接続され、第２電
   極が接地された第１のトランジスタと、 第１電極が前記第１のトランジスタの第３電極に接続さ
   れ、第２電極が接地され、第３電極が出力端子に接続さ
   れた第２のトランジスタと、 前記第１のトランジスタの第３電極と前記第２のトラン
   ジスタの第１電極の接続点と接地との間に設けられた、
   第１の抵抗素子と可変インダクタの並列接続回路と、 第１電極が前記入力端子に接続され、第２電極が接地さ
   れ、第３電極が前記出力端子に接続された第３のトラン
   ジスタとを具備し、 前記第１ないし第３のトランジスタがＦＥＴもしくはＨ
   ＥＭＴ （High Electron Mobility Transistor）の場
   合、該トランジスタの第１電極はゲート電極、第２電極
   はソース電極、第３電極はドレイン電極であり、 また、前記第１ないし第３のトランジスタがバイポーラ
   トランジスタの場合、該トランジスタの第１電極はベー
   ス電極、第２電極はエミッタ電極、第３電極はコレクタ
   電極であることを特徴とする 移相器。
4. 【請求項４】 第１電極が入力端子に接続され、第２電
   極が接地された第１のトランジスタと、 第１電極が前記第１のトランジスタの第３電極に接続さ
   れ、第２電極が接地され、第３電極が出力端子に接続さ
   れた第２のトランジスタと、 前記第１のトランジスタの第３電極と前記第２のトラン
   ジスタの第１電極の接続点と接地との間に設けられた、
   第１の抵抗素子と可変インダクタの並列接続回路と、 第１電極が前記入力端子に接続され、第２電極が接地さ
   れた第３のトランジスタと、 第１電極が前記第３のトランジスタの第３電極に接続さ
   れ、第２電極が前記出力端子に接続され、第３電極が接
   地された第４のトランジスタと、 前記第３のトランジスタの第３電極と前記第４のトラン
   ジスタの第１電極の接続点と接地との間に設けられた第
   ２の抵抗素子とを具備し、 前記第１ないし第４のトランジスタがＦＥＴもしくはＨ
   ＥＭＴ （High Electron Mobility Transistor）の場
   合、該トランジスタの第１電極はゲート電極、第２電極
   はソース電極、第３電極はドレイン電極であり、 また、前記第１ないし第４のトランジスタがバイポーラ
   トランジスタの場合、該トランジスタの第１電極はベー
   ス電極、第２電極はエミッタ電極、第３電極はコレクタ
   電極であることを特徴とする 移相器。
5. 【請求項５】 前記第１の抵抗素子と可変インダクタの
   並列接続回路に対して、さらに可変キャパシタを並列に
   接続したことを特徴とする請求項１ないし４のいずれか
   １項に記載の移相器。
6. 【請求項６】 前記第１のトランジスタの相互コンダク
   タンスと前記第３のトランジスタの相互コンダクタンス
   とを、前記入力端子から見た入力インピーダンスへ整合
   させたことを特徴とする請求項１または２に記載の移相
   器。
7. 【請求項７】 前記第４のトランジスタの相互コンダク
   タンスを、前記出力端子から見た出力インピーダンスへ
   整合させたことを特徴とする請求項２または４に記載の
   移相器。