JP2001339255A

JP2001339255A - 高周波回路

Info

Publication number: JP2001339255A
Application number: JP2001059428A
Authority: JP
Inventors: Seiichi Baba; 清一馬場; Yasuhiro Kaizaki; 康裕貝崎
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-03-24
Filing date: 2001-03-05
Publication date: 2001-12-07
Also published as: US6927633B2; EP1137170A3; EP1137170A2; US20020008553A1

Abstract

(57)【要約】【課題】占有面積の大きなコンデンサを用いることな
く、かつ低周波領域での利得を低下させずに、高周波領
域での利得を制御することができる高周波回路を提供す
ることである。【解決手段】トランジスタ１００のコレクタと電源端
子との間に薄膜抵抗３０により構成される第１の回路３
を接続し、エミッタと接地端子との間に半導体抵抗４０
により構成される第２の回路４を接続する。薄膜抵抗３
０の膜厚は補償すべき周波数での表皮深さ以下に設定す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタを含
む高周波回路に関する。

【０００２】

【従来の技術】従来より、バイポーラトランジスタや電
界効果トランジスタ等の能動素子を用いた増幅器等の種
々の高周波回路が用いられている。図１８はバイポーラ
トランジスタを用いた従来のエミッタ接地型広帯域増幅
器の回路図である。

【０００３】図１８の増幅器は、バイポーラトランジス
タ（以下、トランジスタと略記する）２００、抵抗１
１，１２，１３，１４，１５およびコンデンサ１６，１
７，１８により構成される。トランジスタ２００のベー
スはノードＮ１１に接続され、ノードＮ１１はコンデン
サ１６を介して入力端子ＮＩに接続されている。抵抗１
１は電源電圧Ｖ_CCを受ける電源端子とノードＮ１１との
間に接続され、抵抗１２はノードＮ１１と接地端子との
間に接続されている。

【０００４】トランジスタ２００のコレクタは、抵抗１
３を介して電源端子に接続され、かつコンデンサ１７を
介して出力端子ＮＯに接続されている。トランジスタ２
００のエミッタは、抵抗１４を介して接地端子に接続さ
れ、かつ抵抗１５およびコンデンサ１８を介して接地端
子に接続されている。入力端子ＮＩに入力信号が与えら
れ、出力端子ＮＯから増幅された出力信号が出力され
る。

【０００５】図１８のトランジスタ２００の直流バイア
ス点は抵抗１１の抵抗値Ｒ₁、抵抗１２の抵抗値Ｒ₂、
抵抗１３の抵抗値Ｒ_C、抵抗１４の抵抗値Ｒ_Eおよび電
源電圧Ｖ_ccにより定められる。トランジスタ２００の直
流バイアス点として、ベース電圧Ｖ_B、エミッタ電圧Ｖ
_E、コレクタ電圧Ｖ_Cおよびコレクタ電流Ｉ_Cを考え
る。まず、ベース電圧Ｖ_Bは次式のようになる。

【０００６】Ｖ_B＝Ｒ₂・Ｖ_CC／（Ｒ₁＋Ｒ₂） …（１）また、エミッタ電圧Ｖ_Eは次式のようになる。

【０００７】Ｖ_E＝Ｖ_B−Ｖ_BE …（２）ここで、Ｖ_BEはベース・エミッタ間電圧である。通常ベ
ース・エミッタ間電圧Ｖ_BEは一定であり、約０．６〜
０．７Ｖとなる。さらに、エミッタ電流Ｉ_Eは次式のよ
うになる。

【０００８】Ｉ_E＝Ｖ_E／Ｒ_E …（３）ベース電流Ｉ_Bはコレクタ電流Ｉ_Cおよびエミッタ電流
Ｉ_Eに比べて非常に小さい値となり、通常、コレクタ電
流Ｉ_Cおよびエミッタ電流Ｉ_Eの１／１００程度であ
る。そのため、Ｉ_E＝Ｉ_Cと近似できる。したがって、
次式（４）が成立する。

【０００９】Ｖ_C＝Ｖ_CC−Ｉ_C・Ｒ_C …（４）図１８の増幅器において、Ｖ_CC＝１５［Ｖ］、Ｖ_BE＝
０．６［Ｖ］、Ｒ₁＝１００［ｋΩ］、Ｒ₂＝１２［ｋ
Ω］、Ｒ_E＝１［ｋΩ］、Ｒ_C＝１０［ｋΩ］とすれ
ば、トランジスタ２００の直流バイアス点は、Ｖ_B＝
１．６［Ｖ］、Ｖ_E＝１．０［Ｖ］、Ｉ_E＝Ｉ_C＝１．
０［ｍＡ］、Ｖ_C＝５［Ｖ］となる。

【００１０】次に、図１８の増幅器の電圧利得について
考察する。トランジスタ２００のエミッタ側に挿入され
たコンデンサ１８の容量値Ｃ_Eが大きく、そのインピー
ダンスが十分に小さいとすれば、増幅器の低周波領域で
の電圧利得Ａ_Vは次式で表される。

【００１１】Ａ_V＝Ｒ_C／Ｒ_X…（５）ここで、Ｒ_Xは並列接続された抵抗１４，１５からなる
合成抵抗値であり、次式のようになる。

【００１２】Ｒ_X＝Ｒ_E・Ｒ_EE／（Ｒ_E＋Ｒ_EE）上式（５）から増幅器の低周波領域での電圧利得Ａ
_Vは、抵抗１３の抵抗値Ｒ _Cと、並列接続された抵抗１
４，１５の合成抵抗値Ｒ_Xとの比により決定され、直流
バイアス点の値によらない。上記のバイアス条件では、
直流時の電圧利得Ａ _Vは１０であるが、例えば抵抗１５
の抵抗値Ｒ_EEを１ｋΩとすれば、低周波領域での電圧利
得Ａ_Vは２０となる。

【００１３】

【発明が解決しようとする課題】しかしながら、上記の
増幅器において、低周波領域での電圧利得Ａ_Vの低下を
抑えるためには、大きな容量値Ｃ_Eを有するコンデンサ
１８を用いる必要がある。そのため、図１８の増幅器を
集積回路により構成する場合、コンデンサ１８として単
位面積当たりの容量値が比較的高いＭＩＭ（金属−絶縁
体−金属）構造のコンデンサを用いても、占有面積が大
きくなり、小型化を図れない。

【００１４】また、実際の増幅器では、ミラー効果が発
生することにより、高周波領域での利得が低下する。こ
こで、ミラー効果とは、増幅器の入力端子および出力端
子にコンデンサが接続された場合、その容量値が小さい
場合でも、入力側から見れば大きな容量値を有するコン
デンサが接続されていることと等価になるという現象で
ある。

【００１５】通常、バイポーラトランジスタには、ベー
ス・コレクタ間に内部寄生容量が存在し、この内部寄生
容量の容量値がミラー効果により増大することになる。
そして、ベース寄生抵抗等のトランジスタの内部抵抗
と、ミラー効果により等価的に増大した内部寄生容量と
がローパスフィルタを形成し、高周波領域での利得を低
下させる等の悪影響を与える。

【００１６】ここで、図１８の増幅器におけるミラー効
果の影響を説明する。図１９はトランジスタをハイブリ
ッドπ型等価回路で表した場合の増幅器の等価回路図で
ある。また、図２０はミラー効果を考慮した場合の増幅
器の等価回路図である。

【００１７】図１９および図２０において、ｒ_b、ｒπ
はトランジスタ２００の内部寄生抵抗で表し、Ｃπおよ
びＣ_Cはトランジスタ２００の内部寄生容量を表す。ベ
ース・コレクタ間の内部寄生容量Ｃ_Cは、ミラー効果に
より（Ａ_V＋１）倍された容量値となる。これにより、
増幅器の電圧利得の周波数特性Ａ_V（ｆ）は近似的に次
式で表される。

【００１８】Ａ_V（ｆ）＝Ａ_V／（１＋ｊωＣ_Tｒ_T） …（６）ここで、ｆは周波数、ωは角周波数である。また、上式
（６）のＣ_Tおよびｒ _Tは次式で表される。

【００１９】Ｃ_T＝Ｃπ＋Ｃ_C（１＋ｇｍＲ_L）＝Ｃπ
＋（１＋Ａ_V）・Ｃ_C ｒ_T＝ｒ_b・ｒπ／（ｒ_b＋ｒπ）ここで、ｇｍはトランジスタ２００の相互インダクタン
スである。また、低周波領域での電圧利得Ａ_Vに比べて
３ｄＢ（＝１／√２）に低下する周波数ｆ_Cは次式
（７）で与えられる。

【００２０】ｆ_C＝１／（２πＣ_Tｒ_T） …（７）このように、広帯域増幅器の周波数特性は周波数ｆ_Cで
制限されることが多い。上式（７）を用いて上式（６）
を書き換えると次式のようになる。

【００２１】｜Ａ_V（ｆ）｜＝Ａ_V／｛１＋（ｆ／ｆ_C）²｝ …（８）上式（８）から、周波数が高くなると電圧利得が低下す
る。この高周波領域での利得の低下をコンデンサ１８の
容量値Ｃ_Eを調整することにより補償すると、低周波領
域での利得が低下するという問題がある。

【００２２】一方、負帰還増幅器は増幅部および帰還部
からなる。一般に、帰還部には周波数依存性のない抵抗
が用いられ、増幅部はトランジスタ等からなり、周波数
依存性を有している。負帰還増幅器の利得Ｇは次式で表
される。

【００２３】Ｇ＝Ａ／（１−Ａ・β）ここで、Ａは開ループ利得（増幅部単体の利得）であ
り、βは帰還率である。周波数が増大して開ループ利得
Ａが低下すると、負帰還増幅器全体の利得Ｇが低下す
る。そのため、広帯域増幅器等では、上限周波数が制限
されることになる。

【００２４】これを解決するためには、例えば、容量、
インダクタンスおよび抵抗により帰還部を構成すること
により、周波数の増大に伴って帰還量を減少させる方法
がある。しかしながら、このような誘導性または容量性
の素子を用いると、周波数によって帰還信号の位相が変
化するために、帰還部が特定の周波数で正帰還状態とな
り、増幅器の安定性を損なう等の問題が生じる。

【００２５】本発明の目的は、小さな占有面積で、かつ
低周波領域での特性を低下させずに、高周波領域での特
性を制御することができる高周波回路を提供することで
ある。

【００２６】本発明の他の目的は、占有面積の大きなコ
ンデンサを用いることなく、かつ低周波領域での利得を
低下させずに、高周波領域での利得を制御することがで
きる高周波回路を提供することである。

【００２７】本発明のさらに他の目的は、安定性を損な
うことなく周波数特性が向上された高周波回路を提供す
ることである。

【００２８】

【課題を解決するための手段および発明の効果】本発明
に係る高周波回路は、入力信号を受ける第１の端子を有
しかつ第２の端子および第３の端子を有するトランジス
タと、トランジスタの第２の端子に接続される第１の回
路と、トランジスタの第３の端子に接続される第２の回
路とを備え、第１および第２の回路の少なくとも一方が
１または複数の薄膜抵抗を含むものである。

【００２９】薄膜抵抗は、比較的膜厚が薄く、周波数が
高くなると表皮効果により抵抗値が増大するという特性
を有する。ここで、表皮効果とは、導体または抵抗体に
高周波電流が流れる場合に、その高周波電流が表面部分
に集中して流れる現象をいう。この表皮効果を表す指標
に表皮深さがある。表皮深さδは次式で表される。

【００３０】

【数１】

【００３１】ここで、μ₀は真空中の透磁率（＝４π×
１０^-7）であり、σは薄膜抵抗の材料の導電率、ρは薄
膜抵抗の材料の抵抗率である。

【００３２】例えば、薄膜抵抗をＡｕ（金）により形成
した場合、周波数２０ＧＨｚでの表皮深さδは約１μｍ
となる。ある特定の周波数における薄膜抵抗の抵抗値は
膜厚が大きくなるにしたがって減少し、表皮深さの約３
倍の膜厚でほぼ飽和する。すなわち、薄膜抵抗の膜厚を
表皮深さ程度に設定すれば、周波数によって抵抗値が変
化する抵抗が実現できる。薄膜抵抗の表面抵抗は次式で
表される。

【００３３】

【数２】

【００３４】ここで、ｔは薄膜抵抗の膜厚である。上式
（１０）から、薄膜抵抗の表面抵抗は材料に特有な導電
率σおよび膜厚ｔをパラメータとする周波数依存性を有
する。

【００３５】本発明に係る高周波回路においては、トラ
ンジスタの第２の端子に接続される第１の回路およびト
ランジスタの第３の端子に接続される第２の回路のうち
少なくとも一方が１または複数の薄膜抵抗を含む。それ
により、第１および第２の回路の少なくとも一方の特性
が周波数に依存する。したがって、小さな占有面積で、
かつ低周波領域での特性を低下させずに、高周波領域で
の特性を制御することができる。

【００３６】第１の回路は、トランジスタの第２の端子
と電源電圧を受ける電源端子との間に接続され、第２の
回路は、トランジスタの第３の端子と接地電位を受ける
接地端子との間に接続されてもよい。

【００３７】この場合、トランジスタの第２の端子と電
源端子との間に接続される第１の回路およびトランジス
タの第３の端子と接地端子との間に接続される第２の回
路のうち少なくとも一方が１または複数の薄膜抵抗を含
む。それにより、第１および第２の回路の少なくとも一
方の抵抗値が周波数依存性を有する。その結果、高周波
領域でのトランジスタの利得が周波数に依存する。した
がって、占有面積の大きなコンデンサを用いることな
く、かつ低周波領域での利得を低下させずに、高周波領
域での利得を制御することができる。

【００３８】第１および第２の回路の少なくとも一方
は、１または複数の薄膜抵抗と周波数依存性を有さない
１または複数の抵抗との直列接続を含んでもよい。

【００３９】この場合、薄膜抵抗と周波数依存性を有さ
ない抵抗との組み合わせにより任意の周波数特性を得る
ことができる。

【００４０】第１および第２の回路の少なくとも一方
は、１または複数の薄膜抵抗と周波数依存性を有さない
１または複数の抵抗との並列接続を含んでもよい。

【００４１】この場合、薄膜抵抗と周波数依存性を有さ
ない抵抗との組み合わせにより任意の周波数特性を得る
ことができる。

【００４２】第１の回路は、トランジスタの第２の端子
の信号を第１の端子に帰還させる帰還回路を有し、帰還
回路は、１または複数の薄膜抵抗を含んでもよい。

【００４３】この場合、トランジスタの第２の端子の信
号を第１の端子に帰還させる帰還回路が１または複数の
薄膜抵抗を含む。それにより、帰還回路の帰還信号の位
相を変化させることなく、帰還回路の帰還率の周波数特
性を制御することができる。したがって、安定性を損な
うことなく高周波特性を向上させることができる。

【００４４】高周波回路は、１または複数の他のトラン
ジスタをさらに備え、帰還回路は、１または複数の他の
トランジスタを介して第２の端子の信号を第１の端子に
帰還させてもよい。

【００４５】この場合、複数段のトランジスタにより構
成される帰還型増幅器において、安定性を損なうことな
く高周波特性を向上させることができる。

【００４６】帰還回路は、第２の端子の電圧信号の一部
を第１の端子に直列に印加する帰還経路を有し、帰還経
路は、１または複数の薄膜抵抗と周波数依存性を有さな
い１または複数の抵抗と含んでもよい。

【００４７】この場合、電圧−直列型帰還増幅器におい
て、安定性を損なうことなく高周波特性を向上させるこ
とができる。

【００４８】帰還回路は、第２の端子の電流信号の一部
を電圧信号に変換する変換部と、変換部により得られた
電圧信号を第１の端子に直列に印加する印加部とを含む
帰還経路を有し、帰還経路は、１または複数の薄膜抵抗
と周波数依存性を有さない１または複数の抵抗とを含ん
でもよい。

【００４９】この場合、電流−直列型帰還増幅器におい
て、安定性を損なうことなく高周波特性を向上させるこ
とができる。

【００５０】帰還回路は、第２の端子の電圧信号を電流
信号に変換する変換部と、変換部により得られた電流信
号を第１の端子に並列に印加する印加部とを含む帰還経
路を有し、帰還経路は、１または複数の薄膜抵抗と周波
数依存性を有さない１または複数の抵抗とを含んでもよ
い。

【００５１】この場合、電圧−並列型帰還増幅器におい
て、安定性を損なうことなく高周波特性を向上させるこ
とができる。

【００５２】帰還回路は、第２の端子の電流信号の一部
を第１の端子に並列に印加する帰還経路を有し、帰還経
路は、１または複数の薄膜抵抗と周波数依存性を有さな
い１または複数の抵抗とを含んでもよい。

【００５３】この場合、電流−並列型帰還増幅器におい
て、安定性を損なうことなく高周波特性を向上させるこ
とができる。

【００５４】帰還回路は、第２の端子の電圧信号の一部
を第１の端子に直列に印加する第１の帰還経路と、第２
の端子の電流信号の一部を第１の端子に並列に印加する
第２の帰還経路とを有し、第１の帰還経路および第２の
帰還経路の各々は、１または複数の薄膜抵抗と周波数依
存性を有さない１または複数の抵抗とを含んでもよい。

【００５５】この場合、電圧−直列型および電流−並列
型を複合した帰還増幅器において、安定性を損なうこと
なく高周波特性を向上させることができる。

【００５６】１または複数の薄膜抵抗は、所定の周波数
での表皮深さの３倍よりも小さい膜厚を有してもよい。
この場合、表皮効果により薄膜抵抗の抵抗値が周波数に
依存する。それにより、所定の周波数での利得を制御す
ることができる。

【００５７】１または複数の薄膜抵抗は、所定の周波数
での表皮深さ以下の膜厚を有してもよい。この場合、薄
膜抵抗の抵抗値が顕著な周波数依存性を有するので、所
定の周波数での利得を十分に制御することができる。

【００５８】トランジスタは、バイポーラトランジスタ
であってもよい。また、トランジスタは、電界効果トラ
ンジスタであってもよい。

【００５９】１または複数の薄膜抵抗は、金属または金
属化合物の薄膜からなってもよい。また、周波数依存性
を有さない１または複数の抵抗は、半導体からなっても
よい。

【００６０】

【発明の実施の形態】以下、本発明に係る高周波回路の
一例として広帯域増幅器について説明する。

【００６１】（１）第１の実施の形態図１は本発明の第１の実施の形態におけるエミッタ接地
型広帯域増幅器の回路図である。

【００６２】図１の増幅器は、ＮＰＮ型バイポーラトラ
ンジスタ（以下、トランジスタと略記する）１００、抵
抗１，２、第１の回路３、第２の回路４およびコンデン
サ５，６により構成される。本実施の形態では、第１の
回路３が電圧利得の周波数特性を補償する補償回路とし
て働く。

【００６３】抵抗１，２は、周波数依存性をほとんど無
視できる半導体抵抗等により形成される。第１の回路３
は、周波数依存性を有する薄膜抵抗３０により構成され
る。また、第２の回路４は、周波数依存性をほとんど無
視できる半導体抵抗４０により構成される。薄膜抵抗３
０は、例えば金属または金属化合物の薄膜からなる。ま
た、半導体抵抗４０は、例えば、半導体に不純物をイオ
ン注入することにより形成される。

【００６４】トランジスタ１００のベースはノードＮ１
に接続され、ノードＮ１はコンデンサ５を介して入力端
子ＮＩに接続されている。抵抗１は電源電圧Ｖ_ccを受け
る電源端子とノードＮ１との間に接続され、抵抗２はノ
ードＮ１と接地端子との間に接続されている。トランジ
スタ１００のコレクタは、第１の回路３を介して電源端
子に接続され、かつコンデンサ６を介して出力端子ＮＯ
に接続されている。トランジスタ１００のエミッタは、
第２の回路４を介して接地端子に接続されている。入力
端子ＮＩには入力信号が与えられ、出力端子ＮＯからは
増幅された出力信号が出力される。

【００６５】図１の増幅器においては、トランジスタ１
００の直流バイアス点は、電源電圧Ｖ_cc、抵抗１の抵抗
値Ｒ₁、抵抗２の抵抗値Ｒ₂、第２の回路４の半導体抵
抗４０の抵抗値Ｒ_Eおよび第１の回路３の薄膜抵抗３０
の直流時の抵抗値Ｒ_S0で決まる。薄膜抵抗３０の直流時
の抵抗値Ｒ_S0は次式で表される。

【００６６】Ｒ_S0＝Ｌ／（Ｗ・ｔ・σ） …（１１）ここで、σは薄膜抵抗３０の材料の導電率、Ｌは薄膜抵
抗３０の長さ、Ｗは薄膜抵抗３０の幅、ｔは薄膜抵抗３
０の膜厚である。このように、薄膜抵抗３０の直流時の
抵抗値Ｒ_S0は、薄膜抵抗３０の材料（導電率σ）および
形状（長さＬ、幅Ｗおよび膜厚ｔ）で与えられる。上記
の抵抗値Ｒ₁，Ｒ₂，Ｒ_E，Ｒ_S0を用いて直流バイアス
を決定する。

【００６７】また、高周波領域での電圧利得Ａ_V（ｆ）
は次式で表される（IEEE TRANSACTIONS ON MICROWAVE T
HEORY AND TECHNIQUES,VOL37,NO.10,OCTOBER 1989,pp.2
41-247参照）。

【００６８】

【数３】

【００６９】ここで、ＲＮ₁（ｆ）は第１の回路３を構
成する抵抗の合成抵抗値であり、ＲＮ₂（ｆ）は第２の
回路４を構成する抵抗の合成抵抗値である。本実施の形
態では、第１の回路３の合成抵抗値ＲＮ₁（ｆ）は薄膜
抵抗３０の抵抗値Ｒ_S（ｆ）となり、第２の回路４の合
成抵抗値ＲＮ₂（ｆ）は半導体抵抗４０の抵抗値Ｒ_Eと
なる。ｆは周波数であり、μ₀は真空中の透磁率（＝４
π×１０^-7）であり、σは薄膜抵抗３０の材料の導電
率、ρは薄膜抵抗３０の材料の抵抗率である。

【００７０】上式（１２）から増幅器の電圧利得Ａ
_V（ｆ）は、薄膜抵抗３０の材料（導電率σ）および形
状（長さＬ、幅Ｗおよび膜厚ｔ）に依存することがわか
る。したがって、薄膜抵抗３０の材料および形状を変更
することにより所望の電圧利得Ａ _V（ｆ）を得ることが
できる。

【００７１】ある特定の周波数での電圧利得Ａ_V（ｆ）
の低下を補償する場合には、薄膜抵抗３０の膜厚をその
周波数での表皮深さの３倍よりも小さく設定する。好ま
しくは、薄膜抵抗３０の膜厚を補償すべき周波数での表
皮深さ以下に設定する。それにより、その周波数での電
圧利得Ａ_V（ｆ）の低下を補償することができる。

【００７２】図２は薄膜抵抗３０の抵抗値の周波数依存
性の一例を示す図である。本例では、薄膜抵抗３０の材
料として、安定性に優れたＴａ（タンタル）系のＴａ₂
Ｎ（窒化タンタル）を用いた。Ｔａ₂Ｎの抵抗率ρは２
５０×１０^-6Ωｃｍである。薄膜抵抗３０の膜厚ｔは
０．５μｍ、幅Ｗは１μｍ、長さＬは２０００μｍであ
る。

【００７３】図２に示すように、薄膜抵抗３０の抵抗値
は、１ＭＨｚで約１０ｋΩとなり、１ＧＨｚで約１１ｋ
Ωとなり、１０ＧＨｚで約１３．４ｋΩに変化する。

【００７４】図３は第１の実施の形態の増幅器における
電圧利得の周波数特性を示す図である。図３において、
実線は本実施の形態の増幅器における電圧利得の周波数
依存性を示し、破線は図１の増幅器において薄膜抵抗３
０からなる第１の回路３の代わりに周波数依存性を有さ
ない通常の抵抗を用いた場合の電圧利得の周波数依存性
を示す。この場合の高域遮断周波数ｆ_Cは５ＧＨｚであ
る。

【００７５】第１の回路３の薄膜抵抗３０の抵抗値Ｒ_S
（ｆ）は図２の周波数依存性を有する。第２の回路４の
半導体抵抗４０の抵抗値Ｒ_Eは１ｋΩとした。

【００７６】図３に示すように、図１のトランジスタ１
００のコレクタと電源端子との間に通常の抵抗を用いた
場合には、１ＧＨｚ以上の高周波領域でミラー効果によ
り電圧利得が低下している。これに対して、トランジス
タ１００のコレクタと電源端子との間に薄膜抵抗３０か
らなる第１の回路３を用いた場合には、１ＧＨｚ以上の
高周波領域での利得の低下が改善されている。

【００７７】このように本実施の形態の増幅器において
は、第１の回路３を薄膜抵抗３０により構成することに
より、集積回路上で占有面積が大きくかつプロセスが複
雑なＭＩＭ構造のコンデンサを用いることなく、かつ低
周波領域での電圧利得を低下させずに、電圧利得の周波
数特性を制御することが可能となる。

【００７８】この場合、電圧利得の周波数特性は、薄膜
抵抗３０の材料および形状により決定される。したがっ
て、薄膜抵抗３０の材料および形状を変更することによ
り、特定の周波数において所望の電圧利得を設定するこ
とができる。

【００７９】（２）第２の実施の形態次に、本発明の第２の実施の形態におけるエミッタ接地
型広帯域増幅器について説明する。第２の実施の形態の
増幅器が図１の増幅器と異なるのは、第１の回路３が図
４（ａ）に示すように１つの薄膜抵抗３１と１つの半導
体抵抗３２との直列接続により構成されている点であ
る。半導体抵抗３２は、周波数依存性をほとんど有さな
い。本実施の形態の増幅器の他の部分の構成は、図１に
示した増幅器の構成と同様である。

【００８０】本実施の形態では、上式（１２）中の第１
の回路３の合成抵抗値ＲＮ₁（ｆ）は次式で表される。

【００８１】ＲＮ₁（ｆ）＝Ｒ_S（ｆ）＋Ｒ …（１３）ここで、Ｒ_S（ｆ）は薄膜抵抗３１の抵抗値であり、Ｒ
は半導体抵抗３２の抵抗値である。

【００８２】図５は第２の実施の形態の増幅器における
電圧利得の周波数特性を示す図である。図５において、
実線は本実施の形態の増幅器における電圧利得の周波数
依存性を示し、破線は図１の増幅器の第１の回路３の代
わりに周波数依存性を有さない通常の抵抗を用いた場合
の電圧利得の周波数依存性を示す。この場合の高域遮断
周波数は５ＧＨｚである。

【００８３】ここでは、薄膜抵抗３１の材料はＴａ₂Ｎ
とした。この場合、Ｔａ₂Ｎの抵抗率ρは２５０×１０
^-6Ωｃｍである。薄膜抵抗３１の膜厚ｔを０．５μｍと
し、幅Ｗを１μｍとし、長さＬを１０００μｍとした。
また、半導体抵抗３２の抵抗値Ｒを５ｋΩとした。さら
に、第２の回路４の半導体抵抗４０の抵抗値Ｒ_Eを１ｋ
Ωとした。

【００８４】図５に示すように、トランジスタ１００の
コレクタと電極端子との間に図４（ａ）の薄膜抵抗３１
と半導体抵抗３２との直列接続からなる第１の回路３を
用いた場合には、通常の抵抗を用いた場合に比べて１Ｇ
Ｈｚ以上の高周波領域で電圧利得の低下が改善されてい
る。

【００８５】このように、本実施の形態の増幅器におい
ては、第１の回路３を薄膜抵抗３１と半導体抵抗３２と
の直列接続により構成することにより、集積回路上で占
有面積が大きくかつプロセスが複雑なＭＩＭ構造のコン
デンサを用いることなく、かつ低周波領域での電圧利得
を低下させずに、電圧利得の周波数特性を制御すること
が可能となる。

【００８６】この場合、電圧利得の周波数特性は、薄膜
抵抗３１の材料および形状により決定される。したがっ
て、薄膜抵抗３１の材料および形状を変更することによ
り、特定の周波数において所望の電圧利得を設定するこ
とができる。

【００８７】なお、本実施の形態の増幅器において、第
１の回路３を図４（ｂ）に示すように複数の薄膜抵抗３
３，３４の直列接続により構成してもよい。また、本実
施の形態の増幅器において、第１の回路３を図４（ｃ）
に示すように複数の薄膜抵抗３５，３６と複数の半導体
抵抗３７，３８との直列接続により構成してもよい。

【００８８】さらに、図４（ａ）の半導体抵抗３２また
は図４（ｃ）の半導体抵抗３７，３８の代わりに周波数
依存性をほとんど有さない他の抵抗を用いてもよい。

【００８９】このように、１または複数の薄膜抵抗と周
波数依存性をほとんど有さない１または複数の抵抗とを
任意に直列接続することにより、増幅器において種々の
周波数特性を得ることができる。

【００９０】（３）第３の実施の形態次に、本発明の第３の実施の形態におけるエミッタ接地
型広帯域増幅器について説明する。第３の実施の形態の
増幅器が図１の増幅器と異なるのは、第１の回路３が図
６（ａ）に示すように薄膜抵抗３１と半導体抵抗３２と
の並列接続により構成されている点である。半導体抵抗
３２は、周波数依存性をほとんど有さない。本実施の形
態の増幅器の他の部分の構成は、図１に示した増幅器の
構成と同様である。

【００９１】本実施の形態では、上式（１２）中の第１
の回路３の合成抵抗値ＲＮ₁（ｆ）は次式で表される。

【００９２】ＲＮ₁＝Ｒ_S（ｆ）×Ｒ／｛Ｒ_S（ｆ）＋Ｒ｝ …（１４）ここで、Ｒ_S（ｆ）は薄膜抵抗３１の抵抗値であり、Ｒ
は半導体抵抗３２の抵抗値である。

【００９３】図７は本実施の形態の増幅器における電圧
利得の周波数特性を示す図である。図７において、実線
は本実施の形態の増幅器における電圧利得の周波数依存
性を示し、破線は図１の増幅器の第１の回路３の代わり
に周波数依存性を有さない通常の抵抗を用いた場合の電
圧利得の周波数依存性を示す。この場合の高域遮断周波
数は５ＧＨｚである。

【００９４】ここでは、薄膜抵抗３１の材料をＴａ₂Ｎ
とした。この場合、Ｔａ₂Ｎの抵抗率ρは２５０×１０
^-6Ωｃｍである。薄膜抵抗３１の膜厚ｔを０．５μｍと
し、幅Ｗを１μｍとし、長さＬを４０００μｍとした。
また、半導体抵抗３２の抵抗値Ｒを２０ｋΩとした。さ
らに、第２の回路４の半導体抵抗４０の抵抗値Ｒ_Eを１
ｋΩとした。

【００９５】図７に示すように、トランジスタ１００の
コレクタと電源端子との間に薄膜抵抗３１と半導体抵抗
３２との並列接続からなる第１の回路３を用いた場合に
は、通常の抵抗を用いた場合に比べて１ＧＨｚ以上の高
周波領域での電圧利得の低下が改善されている。

【００９６】このように、本実施の形態の増幅器におい
ては、第１の回路３を薄膜抵抗３１と半導体抵抗３２と
の並列接続により構成することにより、集積回路上で占
有面積が大きくかつプロセスが複雑なＭＩＭ構造のコン
デンサを用いることなく、かつ低周波領域での電圧利得
を低下させずに、電圧利得の周波数特性を制御すること
が可能となる。

【００９７】この場合、電圧利得の周波数特性は、薄膜
抵抗３１の材料および形状により決定される。したがっ
て、薄膜抵抗３１の材料および形状を変更することによ
り、特定の周波数において所望の電圧利得を設定するこ
とができる。

【００９８】なお、本実施の形態の増幅器において、第
１の回路３を図６（ｂ）に示すように複数の薄膜抵抗３
３，３４の並列接続により構成してもよい。また、本実
施の形態の増幅器において、第１の回路３を図６（ｃ）
に示すように複数の薄膜抵抗３５，３６と複数の半導体
抵抗３７，３８との並列接続により構成してもよい。

【００９９】さらに、図６（ａ）の半導体抵抗３２また
は図６（ｃ）の半導体抵抗３７，３８の代わりに周波数
依存性をほとんど有さない他の抵抗を用いてもよい。

【０１００】このように、１または複数の薄膜抵抗と周
波数依存性をほとんど有さない１または複数の抵抗とを
任意に並列接続することにより、増幅器において種々の
周波数特性を得ることができる。

【０１０１】（４）他の構成例上記第２および第３の実施の形態では、第１の回路３が
薄膜抵抗と半導体抵抗との直列接続または薄膜抵抗と半
導体抵抗との並列接続により構成されているが、第１の
回路３の構成は、上記実施の形態の構成に限定されず、
少なくとも１つの薄膜抵抗を含む他の回路構成を用いて
もよい。

【０１０２】また、上記第１、第２および第３の実施の
形態では、第１の回路３が少なくとも１つの薄膜抵抗に
より構成されているが、第２の回路４を第１の実施の形
態の第１の回路３と同様に１つの薄膜抵抗により構成し
てもよく、第２の実施の形態の第１の回路３と同様に薄
膜抵抗と半導体抵抗との直列接続により構成してもよ
く、第３の実施の形態の第１の回路３と同様に薄膜抵抗
と半導体抵抗との並列接続により構成してもよい。

【０１０３】さらに、第１の回路３または第４の回路４
を１または複数の薄膜抵抗と１または複数の半導体抵抗
との直列接続および並列接続の組み合わせにより構成し
てもよい。

【０１０４】また、第１の回路３および第２の回路４の
両方を少なくとも１つの薄膜抵抗により構成してもよ
い。

【０１０５】例えば、上式（７）に示した周波数ｆ_Cに
おいてトランジスタ１００のコレクタと電源端子との間
の抵抗値を第１の回路３により√２倍にし、またはトラ
ンジスタ１００のエミッタと接地端子との間の抵抗値を
第２の回路４により１／√２倍に設定することにより、
３ｄＢの電圧利得の低下を補償することができる。

【０１０６】１または複数の薄膜抵抗および１または複
数の半導体抵抗を任意に組み合わせることにより、周波
数特性が複雑に制御された増幅器を実現することもでき
る。

【０１０７】また、上記第１、第２および第３の実施の
形態では、第１の回路３を薄膜抵抗により構成すること
により、高周波領域での電圧利得の低下を補償している
が、薄膜抵抗を用いることにより所望の周波数での電圧
利得を低下させることも可能である。

【０１０８】さらに、上記第１、第２および第３の実施
の形態では、本発明をエミッタ接地型広帯域増幅器に適
用した場合について説明したが、本発明は増幅器に限ら
ず種々の高周波回路に適用することができる。その場
合、高周波回路の周波数特性を制御することができる。

【０１０９】（５）第４の実施の形態次に、本発明の第４の実施の形態における負帰還増幅器
について説明する。図８は本発明の第４の実施の形態に
おける負帰還増幅器の原理図である。

【０１１０】図８に示すように、負帰還増幅器は、増幅
部１０１、帰還部１０２および加算部１０３により構成
される。ここで、開ループ利得をＡとし、帰還部１０２
の帰還率をβとする。また、カットオフ周波数をｆ_Cと
する。直流時の開ループ利得をＡ₀とし、信号周波数を
ｆとすると、開ループ利得Ａの周波数依存性Ａ（ｆ）は
次式で表される。

【０１１１】

【数４】

【０１１２】上式（１５）は、信号周波数ｆがカットオ
フ周波数ｆ_Cと等しくなると、開ループ利得Ａが√（１
／２）になることを表している。

【０１１３】また、ループ利得（帰還増幅器の利得）Ｇ
（ｆ）は、周波数依存性を考慮すると、次式で表され
る。

【０１１４】Ｇ（ｆ）＝Ａ（ｆ）／｛１−Ａ（ｆ）・β（ｆ）｝ …（１６）従来の負帰還増幅器では、帰還部に周波数依存性のない
抵抗が用いられ、帰還率は周波数に関して一定となって
いる。これに対して、本実施の形態の負帰還増幅器で
は、帰還部１０２に周波数依存性を有する薄膜抵抗を用
いることにより、周波数特性が改善される。

【０１１５】帰還部には２つの抵抗を用いる電圧帰還型
および電流帰還型が代表的であり、その帰還率は次式で
表される。

【０１１６】 β＝Ｒ／（Ｒ＋Ｒ_F）≒Ｒ／Ｒ_F …（１７）Ｒ≪Ｒ_F ・・・（１８）ここで、ＲおよびＲ_Fは２つの抵抗の抵抗値である。帰
還部１０２の１つの抵抗として薄膜抵抗を用いた場合に
は、帰還率β（ｆ）は次式で表され、薄膜抵抗の材料お
よび形状に依存した周波数特性を有する。

【０１１７】

【数５】

【０１１８】上式（１９）において、Ｒ_S（ｆ）は薄膜
抵抗の表面抵抗を表す。σは薄膜抵抗の材料の導電率、
ρは薄膜抵抗の材料の抵抗率である。Ｌは薄膜抵抗の長
さ、Ｗは薄膜抵抗の幅、ｔは薄膜抵抗の膜厚である。こ
のように、帰還率β（ｆ）は、薄膜抵抗の材料（導電率
σおよび抵抗率ρ）および形状（長さＬ、幅Ｗおよび膜
厚ｔ）に依存する。したがって、薄膜抵抗の材料および
形状を調整することにより、所望の帰還率を得ることが
できる。

【０１１９】図９は帰還部１０２の薄膜抵抗における表
面抵抗Ｒ_S（ｆ）の周波数依存性を示す図である。本例
では、薄膜抵抗の材料として、Ａｌ（アルミニウム）を
用いている。Ａｌの抵抗率ρは２．７５×１０^-6Ωｃｍ
である。薄膜抵抗の膜厚ｔは０．１μｍ、０．５μｍお
よび１．０μｍであり、幅Ｗは１μｍ、長さＬは２００
０μｍである。

【０１２０】図９に示すように、薄膜抵抗の金属膜の厚
さが厚い程、表面抵抗Ｒ_S（ｆ）の周波数依存性が強く
なる。それにより、Ａｌは低抵抗に適していることがわ
かる。

【０１２１】なお、高抵抗が必要な場合には、Ｔｉ（ρ
＝４３．１×１０^-6Ωｃｍ）、Ｔａ ₂Ｎ（ρ＝２５０×
１０^-6Ωｃｍ）等の抵抗率ρの高い材料を用いればよ
い。

【０１２２】図１０は帰還部１０２の帰還率βの周波数
依存性を示す図である。本例では、薄膜抵抗の材料とし
て、Ａｌを用いている。薄膜抵抗の膜厚ｔは０．５μｍ
であり、幅Ｗは１μｍ、長さＬは２０００μｍである。
また、周波数依存性を有さない抵抗の抵抗値Ｒは１０Ω
である。

【０１２３】図１０に示すように、周波数が高くなるに
つれて帰還率が低下していることがわかる。

【０１２４】図１１は図１０の周波数依存性を有する帰
還部１０２を用いた図８の負帰還増幅器および帰還率一
定の帰還部を用いた負帰還増幅器におけるループ利得Ｇ
の周波数依存性を示す図である。開ループ利得はＡ＝１
００（カットオフ周波数ｆ_C＝１０［ＧＨｚ］）であ
る。実線は、図１０の周波数依存性を有する帰還部１０
２を用いた場合（薄膜抵抗を用いた場合）を示し、破線
は、帰還率一定の場合を示す。

【０１２５】図１１に示すように、図１０の周波数依存
性を有する帰還部１０２を用いた場合には、帰還率一定
の帰還部を用いた場合に比べて５ＧＨｚ以上の高周波領
域で周波数特性が改善されていることがわかる。

【０１２６】（６）負帰還増幅器の具体例以下、本実施の形態の負帰還増幅器の具体例を説明す
る。

【０１２７】図１２は本実施の形態における電圧−直列
帰還型増幅器を示す回路図である。図１２の電圧−直列
帰還型増幅器は、前段のＦＥＴ（電界効果トランジス
タ）３０１、後段のＦＥＴ３０２、帰還抵抗３１１、ソ
ース抵抗３１２、ドレイン抵抗３１３，３１４、コンデ
ンサＣ１，Ｃ３および段間コンデンサＣ２により構成さ
れる。

【０１２８】ＦＥＴ３０１のゲートはコンデンサＣ１を
介して入力端子ＮＩに接続され、ドレインはドレイン抵
抗３１３を介して接地され、ソースはソース抵抗３１２
を介して接地されている。ＦＥＴ３０１のドレインとＦ
ＥＴ３０２のゲートとの間に段間コンデンサＣ２が接続
されている。ＦＥＴ３０２のソースは接地され、ドレイ
ンは帰還抵抗３１１を介してＦＥＴ３０１のソースに接
続されかつドレイン抵抗３１４を介して接地されてい
る。ＦＥＴ３０２のドレインと出力端子ＮＯとの間にコ
ンデンサＣ３が接続されている。なお、図１２において
は、バイアス回路の図示を省略している。

【０１２９】帰還抵抗３１１およびソース抵抗３１２が
帰還部を構成する。帰還抵抗３１１は、周波数依存性を
有する薄膜抵抗により形成され、ソース抵抗３１２は、
周波数依存性をほとんど無視できる半導体抵抗により形
成される。帰還部の帰還率βは次式で表される。

【０１３０】β＝−Ｒ_S ／（Ｒ_S ＋Ｒ_F ） …（２０）ここで、Ｒ_S はソース抵抗３１２の抵抗値であり、Ｒ_F
は帰還抵抗３１１の抵抗値である。

【０１３１】また、図１２の増幅器における開ループ利
得Ａは次式で表される。Ａ＝ｇ_m ²Ｒ_L1Ｒ_L2／（１＋ｇ_mＲ_S） …（２１）ここで、ｇ_m は相互コンダクタンスであり、Ｒ_L1はドレ
イン抵抗３１３の抵抗値であり、Ｒ_L2はドレイン抵抗３
１４の抵抗値である。

【０１３２】帰還抵抗３１１の抵抗値Ｒ_F は数十Ω〜数
百Ωに設定し、ソース抵抗３１２の抵抗値Ｒ_S は数Ω〜
十数Ωに設定することが好ましい。

【０１３３】図１２の電圧−直列帰還型増幅器において
は、帰還部の帰還抵抗３１１に薄膜抵抗を用いることに
より、高周波領域で周波数特性が改善される。

【０１３４】図１３は本実施の形態における電流−直列
帰還型増幅器を示す回路図である。図１３の電流−直列
帰還型増幅器は、バイポーラトランジスタ３０４、コレ
クタ抵抗３２１、帰還抵抗３２２、抵抗３２３，３２４
およびコンデンサＣ４，Ｃ５により構成される。

【０１３５】トランジスタ３０４のベースはコンデンサ
Ｃ４を介して入力端子ＮＩに接続され、コレクタはコレ
クタ抵抗３２１を介して電源端子ＶＣに接続されてい
る。この場合、トランジスタ３０４のコレクタは、高周
波的に接地されている。トランジスタ３０４のエミッタ
は帰還抵抗３２２を介して接地されている。トランジス
タ３０４のベースは抵抗３２３を介して電源端子ＶＣに
接続されかつ抵抗３２４を介して接地されている。トラ
ンジスタ３０４のコレクタと出力端子ＮＯとの間にコン
デンサＣ５が接続されている。

【０１３６】コレクタ抵抗３２１および帰還抵抗３２２
が帰還部を構成する。コレクタ抵抗３２１は、周波数依
存性を有する薄膜抵抗により形成され、帰還抵抗３２２
は、周波数依存性をほとんど無視できる半導体抵抗によ
り形成される。帰還部の帰還率βは次式で表される。

【０１３７】 β＝−（１＋ｈ_fe）Ｒ_F ／ｈ_feＲ_C ≒−Ｒ_F ／Ｒ_C …（２２）ここで、ｈ_feはエミッタ接地電流利得であり、Ｒ_Cはコ
レクタ抵抗３２１の抵抗値であり、Ｒ_F は帰還抵抗３２
２の抵抗値である。

【０１３８】また、図１３の増幅器における開ループ利
得Ａは次式で表される。Ａ＝ｈ_fe／｛ｒ_b＋（１＋ｈ_fe）・ｒ_e｝ …（２３）ここで、ｒ_b はトランジスタ３０４のベース内部抵抗で
あり、ｒ_e はトランジスタ３０４のエミッタ内部抵抗で
ある。

【０１３９】コレクタ抵抗３２１の抵抗値Ｒ_C は数百Ω
〜数ｋΩ程度に設定し、帰還抵抗３２２の抵抗値Ｒ_F は
数Ω〜数百Ωに設定することが好ましい。

【０１４０】図１３の電流−直列帰還型増幅器において
は、帰還部のコレクタ抵抗３２１に薄膜抵抗を用いるこ
とにより、高周波領域で周波数特性が改善される。

【０１４１】図１４は本実施の形態における電圧−並列
帰還型増幅器を示す回路図である。図１４の電圧−並列
帰還型増幅器は、バイポーラトランジスタ３０５、帰還
抵抗３３１、コレクタ抵抗３３２およびコンデンサＣ
６，Ｃ７により構成される。

【０１４２】トランジスタ３０５のベースはコンデンサ
Ｃ６を介して入力端子ＮＩに接続され、コレクタはコレ
クタ抵抗３３２を介して電源端子ＶＣに接続されてい
る。この場合、トランジスタ３０５のコレクタは、高周
波的に接地されている。トランジスタ３０５のエミッタ
は接地されている。トランジスタ３０５のコレクタとベ
ースとの間に帰還抵抗３３１が接続されている。トラン
ジスタ３０５のコレクタと出力端子ＮＯとの間にコンデ
ンサＣ７が接続されている。

【０１４３】帰還抵抗３３１およびコレクタ抵抗３３２
が帰還部を構成する。帰還抵抗３３１は、周波数依存性
を有する薄膜抵抗により形成され、コレクタ抵抗３３２
は、周波数依存性をほとんど無視できる半導体抵抗によ
り形成される。帰還部の帰還率βは次式で表される。

【０１４４】β＝−Ｒ_C ／Ｒ_F …（２４）ここで、Ｒ_F は帰還抵抗３３１の抵抗値であり、Ｒ_C は
コレクタ抵抗３３２の抵抗値である。

【０１４５】また、図１４の増幅器における開ループ利
得Ａは次式で表される。Ａ＝ｈ_fe／｛１＋（１＋ｈ_fe）・Ｒ_C ／Ｒ_F ｝ …（２５）ここで、ｈ_feはエミッタ接地電流利得である。この場
合、帰還抵抗３３１の抵抗値Ｒ_F は数百Ω〜数十ｋΩに
設定し、コレクタ抵抗３３２の抵抗値Ｒ_C は数十Ω〜数
ｋΩ程度に設定することが好ましい。

【０１４６】図１４の電圧−並列帰還型増幅器において
は、帰還部の帰還抵抗３３１に薄膜抵抗を用いることに
より、高周波領域で周波数特性が改善される。

【０１４７】図１５は本実施の形態における電流−並列
帰還型増幅器を示す回路図である。図１５の電流−並列
帰還型増幅器は、ＦＥＴ３０６、帰還抵抗３４１、ドレ
イン抵抗３４２、ゲート抵抗３４３、ソース抵抗３４４
およびコンデンサＣ８，Ｃ９により構成される。

【０１４８】ＦＥＴ３０６のゲートはコンデンサＣ８を
介して入力端子ＮＩに接続され、かつゲート抵抗３４３
を介して接地されている。ＦＥＴ３０６のドレインはド
レイン抵抗３４２を介して電源端子ＶＣに接続されてい
る。この場合、ＦＥＴ３０６のドレインは、高周波的に
接地されている。ＦＥＴ３０６のソースはソース抵抗３
４４を介して接地されている。ＦＥＴ３０６のドレイン
と出力端子ＮＯとの間にコンデンサＣ９が接続されてい
る。また、出力端子ＮＯとＦＥＴ３０６のゲートとの間
に帰還抵抗３４１が接続されている。

【０１４９】帰還抵抗３４１および信号源インピーダン
スＲ_inが帰還部を構成する。帰還抵抗３４１は、周波数
依存性を有する薄膜抵抗により形成される。帰還部の帰
還率βは次式で表される。

【０１５０】β＝Ｒ_in／Ｒ_F …（２６）ここで、Ｒ_F は帰還抵抗３４１の抵抗値であり、Ｒ_inは
信号源インピーダンスである。

【０１５１】また、図１５の増幅器における開ループ利
得Ａは次式で表される。Ａ＝ｇ_m Ｒ_L ／（ｒ_d ＋Ｒ_L ） …（２７）ここで、ｇ_m は相互コンダクタンスであり、Ｒ_L はドレ
イン抵抗３４２の抵抗値であり、ｒ_d はドレイン内部抵
抗である。この場合、信号源インピーダンスＲ _inを５０
Ωとすると、帰還抵抗３４１の抵抗値Ｒ_F は数百Ω〜数
ｋΩ程度に設定することが好ましい。

【０１５２】図１５の電流−並列帰還型増幅器において
は、帰還部の帰還抵抗３４１に薄膜抵抗を用いることに
より、高周波領域で周波数特性が改善されている。

【０１５３】図１６は本実施の形態における複合帰還型
増幅器を示す回路図である。図１６の複合帰還型増幅器
は、電圧−直列帰還型および電流−並列帰還型を複合し
たものである。

【０１５４】図１６の複合帰還型増幅器は、前段のバイ
ポーラトランジスタ３０７、後段のバイポーラトランジ
スタ３０８、帰還抵抗３５１，３５２、エミッタ抵抗３
５３，３５４、出力抵抗３５５およびコンデンサＣ１
０，Ｃ１１により構成される。

【０１５５】前段のトランジスタ３０７のベースはコン
デンサＣ１０を介して入力端子ＮＩに接続され、コレク
タは後段のトランジスタ３０８のベースに接続され、エ
ミッタはエミッタ抵抗３５３を介して接地されている。
後段のトランジスタ３０８のコレクタは帰還抵３５１を
介して前段のトランジスタ３０７のエミッタに接続され
ている。後段のトランジスタ３０８のエミッタはエミッ
タ抵抗３５４を介して接地され、かつ帰還抵抗３５２を
介して前段のトランジスタ３０７のベースに接続されて
いる。トランジスタ３０８のコレクタと出力端子ＮＯと
の間にコンデンサＣ１１が接続され、出力端子ＮＯは出
力抵抗３５５を介して接地されている。なお、図１６に
おいては、バイアス回路の図示を省略している。

【０１５６】帰還抵抗３５１およびエミッタ抵抗３５３
が第１の帰還部を構成し、帰還抵抗３５２および信号源
インピーダンスが第２の帰還部を構成する。帰還抵抗３
５１，３５２は、周波数依存性を有する薄膜抵抗により
形成され、エミッタ抵抗３５３は、周波数依存性をほと
んど無視できる半導体抵抗により形成される。

【０１５７】図１６の複合帰還型増幅器においては、帰
還抵抗３５１，３５２にそれぞれ薄膜抵抗を用いること
により、高周波領域で周波数特性が改善される。

【０１５８】図１７は本実施の形態における電圧−直列
帰還型増幅器を示す回路図である。図１７の電圧−直列
帰還型増幅器は、３段のＦＥＴ３０９，３１０，３１
１、帰還抵抗３６１、ソース抵抗３６２、ドレイン抵抗
３６３，３６４，３６５、コンデンサＣ１２，Ｃ１５お
よび段間コンデンサＣ１３，Ｃ１４により構成される。

【０１５９】ＦＥＴ３０９のゲートはコンデンサＣ１２
を介して入力端子ＮＩに接続され、ソースはソース抵抗
３６２を介して接地され、ドレインはドレイン抵抗３６
３を介して接地されている。ＦＥＴ３１０のゲートは段
間コンデンサＣ１３を介してＦＥＴ３０９のドレインに
接続され、ソースは接地され、ドレインはドレイン抵抗
３６４を介して接地されている。ＦＥＴ３１１のゲート
は段間コンデンサＣ１４を介してＦＥＴ３１０のドレイ
ンに接続され、ソースは接地され、ドレインは帰還抵抗
３６１を介してＦＥＴ３０９のソースに接続されかつド
レイン抵抗３６５を介して接地されている。ＦＥＴ３１
１のドレインと出力端子ＮＯとの間にコンデンサＣ１５
が接続されている。なお、図１７においては、バイアス
回路の図示を省略している。

【０１６０】帰還抵抗３６１およびソース抵抗３６２が
帰還部を構成する。帰還抵抗３６１は、周波数依存性を
有する薄膜抵抗により形成され、ソース抵抗３６２は、
周波数依存性をほとんど無視できる半導体抵抗により形
成される。

【０１６１】図１７の電圧−直列帰還型増幅器において
は、帰還抵抗３６１に薄膜抵抗を用いることにより、高
周波領域で周波数特性が改善される。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるエミッタ接
地型広帯域増幅器の構成を示す回路図である。

【図２】図１の増幅器に用いられる薄膜抵抗の抵抗値の
周波数依存性を示す図である。

【図３】図１の増幅器における電圧利得の周波数特性を
示す図である。

【図４】本発明の第２の実施の形態におけるエミッタ接
地型広帯域増幅器の第１の回路の構成を示す図である。

【図５】第２の実施の形態の増幅器における電圧利得の
周波数特性を示す図である。

【図６】本発明の第３の実施の形態におけるエミッタ接
地型広帯域増幅器の第１の回路の例を示す回路図であ
る。

【図７】第３の実施の形態の増幅器における電圧利得の
周波数特性を示す図である。

【図８】本発明の第４の実施の形態における負帰還増幅
器の原理図である。

【図９】帰還部の薄膜抵抗における表面抵抗の周波数依
存性を示す図である。

【図１０】帰還部の帰還率の周波数依存性を示す図であ
る。

【図１１】図１０の周波数依存性を有する帰還部を用い
た図８の負帰還増幅器および帰還率一定の帰還部を用い
た負帰還増幅器におけるループ利得の周波数依存性を示
す図である。

【図１２】本実施の形態における電圧−直列帰還型増幅
器を示す回路図である。

【図１３】本実施の形態における電流−直列帰還型増幅
器を示す回路図である。

【図１４】本実施の形態における電圧−並列帰還型増幅
器を示す回路図である。

【図１５】本実施の形態における電流−並列帰還型増幅
器を示す回路図である。

【図１６】本実施の形態における複合帰還型増幅器を示
す回路図である。

【図１７】本実施の形態における電圧−直列帰還型増幅
器を示す回路図である。

【図１８】従来のエミッタ接地型広帯域増幅器の構成を
示す回路図である。

【図１９】トランジスタをハイブリッドπ型等価回路で
表した場合の図１８の増幅器の等価回路図である。

【図２０】図１８の増幅器のミラー効果を考慮した場合
の等価回路図である。

【符号の説明】

１，２抵抗３第１の回路４第２の回路５，６コンデンサ３０，３１，３３，３４，３５，３６薄膜抵抗３２，３７，３８，４０半導体抵抗１００，３０４，３０５，３０７，３０８バイポーラ
トランジスタ３０１，３０２，３０６，３０９，３１０，３１１Ｆ
ＥＴ３１１，３２２，３３１，３４１，３５１，３５２，３
６１帰還抵抗３１２，３４４，３６２ソース抵抗３１３，３１４，３４２，３６３，３６４，３６５ド
レイン抵抗３２１，３３２コレクタ抵抗

Claims

【特許請求の範囲】

【請求項１】入力信号を受ける第１の端子を有しかつ
第２の端子および第３の端子を有するトランジスタと、前記トランジスタの前記第２の端子に接続される第１の
回路と、前記トランジスタの前記第３の端子に接続される第２の
回路とを備え、前記第１および第２の回路の少なくとも一方が１または
複数の薄膜抵抗を含むことを特徴とする高周波回路。
【請求項２】前記第１の回路は、前記トランジスタの
前記第２の端子と電源電圧を受ける電源端子との間に接
続され、前記第２の回路は、前記トランジスタの前記第３の端子
と接地電位を受ける接地端子との間に接続されることを
特徴とする請求項１記載の高周波回路。
【請求項３】前記第１および第２の回路の少なくとも
一方は、１または複数の薄膜抵抗と周波数依存性を有さ
ない１または複数の抵抗との直列接続を含むことを特徴
とする請求項２記載の高周波回路。
【請求項４】前記第１および第２の回路の少なくとも
一方は、１または複数の薄膜抵抗と周波数依存性を有さ
ない１または複数の抵抗との並列接続を含むことを特徴
とする請求項２記載の高周波回路。
【請求項５】前記第１の回路は、前記トランジスタの
前記第２の端子の信号を前記第１の端子に帰還させる帰
還回路を有し、前記帰還回路は、前記１または複数の薄膜抵抗を含むこ
とを特徴とする請求項１記載の高周波回路。
【請求項６】１または複数の他のトランジスタをさら
に備え、前記帰還回路は、前記１または複数の他のトランジスタ
を介して前記第２の端子の信号を前記第１の端子に帰還
させることを特徴とする請求項５記載の高周波回路。
【請求項７】前記帰還回路は、前記第２の端子の電圧
信号の一部を前記第１の端子に直列に印加する帰還経路
を有し、前記帰還経路は、前記１または複数の薄膜抵抗と周波数
依存性を有さない１または複数の抵抗とを含むことを特
徴とする請求項５または６記載の高周波回路。
【請求項８】前記帰還回路は、前記第２の端子の電流
信号の一部を電圧信号に変換する変換部と、前記変換部
により得られた電圧信号を前記第１の端子に直列に印加
する印加部とを含む帰還経路を有し、前記帰還経路は、前記１または複数の薄膜抵抗と周波数
依存性を有さない１または複数の抵抗とを含むことを特
徴とする請求項５または６記載の高周波回路。
【請求項９】前記帰還回路は、前記第２の端子の電圧
信号を電流信号に変換する変換部と、前記変換部により
得られた電流信号を前記第１の端子に並列に印加する印
加部とを含む帰還経路を有し、前記帰還経路は、前記１または複数の薄膜抵抗と周波数
依存性を有さない１または複数の抵抗とを含むことを特
徴とする請求項５または６記載の高周波回路。
【請求項１０】前記帰還回路は、前記第２の端子の電
流信号の一部を前記第１の端子に並列に印加する帰還経
路を有し、前記帰還経路は、前記１または複数の薄膜抵抗と周波数
依存性を有さない１または複数の抵抗とを含むことを特
徴とする請求項５または６記載の高周波回路。
【請求項１１】前記帰還回路は、前記第２の端子の電
圧信号の一部を前記第１の端子に直列に印加する第１の
帰還経路と、前記第２の端子の電流信号の一部を前記第
１の端子に並列に印加する第２の帰還経路とを有し、前記第１の帰還経路および前記第２の帰還経路の各々
は、前記１または複数の薄膜抵抗と周波数依存性を有さ
ない１または複数の抵抗とを含むことを特徴とする請求
項５または６記載の高周波回路。
【請求項１２】前記１または複数の薄膜抵抗は、所定
の周波数での表皮深さの３倍よりも小さい膜厚を有する
ことを特徴とする請求項１〜１１のいずれかに記載の高
周波回路。
【請求項１３】前記１または複数の薄膜抵抗は、前記
所定の周波数での表皮深さ以下の膜厚を有することを特
徴とする請求項１２記載の高周波回路。