JP4575818B2 - 増幅回路用バイアス回路 - Google Patents
増幅回路用バイアス回路 Download PDFInfo
- Publication number
- JP4575818B2 JP4575818B2 JP2005085157A JP2005085157A JP4575818B2 JP 4575818 B2 JP4575818 B2 JP 4575818B2 JP 2005085157 A JP2005085157 A JP 2005085157A JP 2005085157 A JP2005085157 A JP 2005085157A JP 4575818 B2 JP4575818 B2 JP 4575818B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- bias
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 27
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 27
- 230000000052 comparative effect Effects 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 229920006395 saturated elastomer Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 102100028918 Catenin alpha-3 Human genes 0.000 description 2
- 101000916179 Homo sapiens Catenin alpha-3 Proteins 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
Thomas H. Lee著, 「The Design of CMOS Radio-FrequencyIntegrated Circuits」, CAMBRIDGE UniversityPress, 1998, p.164−166, p.288−292 P.R. グレイ/R.G. メイヤー著, 「超LSIのためのアナログ集積回路設計技術(下巻)」, 第11刷, 培風館, 2000年10月20日, p.286−289 川上正光著, 「基礎電気回路I 線形定常編(1)」, p.72-77
WN10/WB10=Id/Ib (1)
である。電源電圧端子VDDに供給される電圧が十分に高い時、NMOSトランジスタNN10のドレイン電圧VD1をNMOSトランジスタNB10のドレイン電圧と等しくすることができて、NMOSトランジスタNN10は飽和領域で動作することとなる。
ここにRa10は抵抗RA10の抵抗値、LdはインダクタLDのインダクタンスである。上記f0は回路の動作中心周波数であり、Δfは動作帯域である。上記Qは、一般にクオリテイファクタと呼ばれ、回路あるいは素子の周波数選択性を示す指標である。上記式(2)の導出は非特許文献3に詳述されている。
WN10/WB10=Id/Ib (3)
となり、NMOSトランジスタNN10は飽和領域で動作する。
WN11/WBll=Id/Ib (4)
であり、かつ、NMOSトランジスタNN11のドレイン電圧VOUTがNMOSトランジスタNB11のドレイン電圧と直流的に等しくなる。NMOSトランジスタNB11は飽和領域で動作しているので、NMOSトランジスタNB11と、各ノード電圧の等しいNMOSトランジスタNN11もまた飽和領域で動作する。
Δf=Ra10/2πL (5)
である。一例として、4GHzを中心周波数とする回路では、2〜4nHのインダクタンスLに対し、直流抵抗値Ra10の値を数百オームとすることで、1〜2GHz程度の広い帯域を得ることができる。
WB12:WN11=1:k (7)
この時、電源電圧端子VDDの電圧が十分に高いという条件下で、NMOSトランジスタNB10、NB11、NN10は飽和し、各バイアス電流は、
Ib1:Ib2:Id=1:1:k (8)
となる。また、NMOSトランジスタNN10のドレイン電圧VN10は、NMOSトランジスタNB11のドレイン電圧VB11に等しくなる。すなわち、
VN10=VB11 (9)
である。なぜなら、この2つのトランジスタにおいては、ゲート電圧が等しく、かつドレイン電流の比とゲート幅の比が同一であるからである。
ここで、抵抗の値を、
Rb10:Ra10=k:1 (10)
と決めると、NMOSトランジスタNB12のドレイン電圧VBR2は
VBR2=VDD-Rb10×Ib2=VDD-k×Ra10×Ib2 (11)
となる。他方、NMOSトランジスタNN11のドレイン電圧の直流成分であるドレイン電圧Vout.dcは、
Vout.dc=VDD-Ra10×Id=VDD-Ra10×k×Ib2=VBR2 (12)
となる。すなわち、NMOSトランジスタNN11のドレイン電圧の直流成分は、NMOSトランジスタNB12のドレイン電圧に等しくなる。すなわち、
Vout.dc=VBR2 (13)
である。式(9)によれば、NMOSトランジスタNN11のソース電圧VN10は、NMOSトランジスタNB12のソース電圧VB11と等しく、また両者のゲートは抵抗Ra2を介して結合されるので、ゲートの電圧の直流成分も等しくなる。NMOSトランジスタNB12は、ゲートとドレインが接続されたいわゆるダイオード接続となっており、飽和領域で動作している。前述したごとく、NMOSトランジスタNB12の各ノード電圧は、NMOSトランジスタNN11の対応するノードの電圧と直流成分が等しい。したがって、NMOSトランジスタNN11もまた飽和領域で動作することとなる。このように、バイアス回路10を用いて、かつ前記のごとく動作点を定めることで、増幅回路10を構成する各トランジスタとも飽和領域で動作させることができて、広帯域な増幅器が得られる。
電圧VBR1を与えるNMOSトランジスタNB10はダイオード接続になっており、所定の電流を流すことを考慮すると、電圧VBR1はスレッショルド電圧Vtの1.5倍程度の値となり、電圧VBllはスレッショルド電圧Vtの約半分程度にできる。なお、NMOSトランジスタNB11はダイオード接続ではなく、スレッショルド電圧Vtより小さなドレイン・ソース間電圧であっても飽和領域で動作できることに注意されたい。
Rb10:Ra10=k:1 (10)
が成立している時、NMOSトランジスタNN11のドレイン・ソース間電圧VDS11はゲート・ソース間電圧VGS11に等しい。ここでRa10の値を、Ra10+ΔRまで大きくした結果、NMOSトランジスタNN11のドレイン・ソース間電圧がVDS11-ΔVになったとすると、
ΔV<Vt (15)
である範囲では、NMOSトランジスタNN11は飽和している。なぜなら、飽和条件は、
VGS11-Vt<VDS11-ΔV (16)
であるが、式(15)と、VGS11=VDS11であることを考慮すると、式(16)が成立しているからである。式(15)は、ΔRを用いれば、
ΔV=ΔR・Id<Vt (17)
である。したがって、NMOSトランジスタNN11の飽和条件に当たる式(10)を用いると、以下のように書ける。
この式により決まる抵抗値Ra10の範囲内で、抵抗値Ra10を少し大きめに設定すると、同一電流、同一電源電圧の条件で、よりゲインの高いものが得られる。
式(19)の場合でも、以上の議論はそのまま成立する。こうすることで、回路全体に流れる電流のうちNMOSトランジスタNB10に流れる電流を低減できる。
WB12:WN31=1:k (21)
WB10:WB11:WN30=1:1:2×k (22)
差動型増幅回路は、信号が入力されない時、各対の直流電圧は等しくなるため、出力端手Outの直流電圧Vout.dcと、出力端子Out-bの直流電圧Voutb.dcは等しい。すなわち、
Voutb.dc=Vout.dc (23)
である。また、
Id1=Id2 (24)
である。この等しい値をIdとする。
よって、トランジスタNN30を流れる電流の値Id30は以下となる。
NMOSトランジスタNB10、NB11、NN30に注目する。前記したように、トランジスタNB10、NB11が飽和するように設定することは容易である。この時、各電流は、
Ib1:Ib2:Id30=1:1:2×k (26)
である。式(22)と式(26)より、第1の実施例での説明と同様、NMOSトランジスタNB10、NB11、NN30の各ドレイン電圧は等しくなる。なぜなら、これら3つのトランジスタにおいては、ゲート電圧が等しく、かつドレイン電流の比とゲート幅の比が同一であるからである。すなわちノ一ド301の電圧をV301として、
VN10=VB11=V301 (27)
である。上記電圧関係と、トランジスタNB10、NB11が飽和していることを併せて考えれば、この条件下でNMOSトランジスタNN30が飽和することは明らかである。
Rb10:Ra10=k:1 (28)
と設定すると、第1の実施例と同様に、NMOSトランジスタNB12のドレイン電圧VBR2は、
VBR2=VDD-Rb10×Ib2=VDD-k×Ra10×Ib2 (29)
となる。他方、NMOSトランジスタNN31のドレイン電圧の直流成分Voutb.dcは、
Voutb.dc=VDD-Ra10×Idl=VDD-Ra10×k×Ib2=VBR2 (30)
となる。すなわち、NMOSトランジスタNN31のドレイン電圧の直流成分は、バイアス電圧出力端子VBR2の電圧と等しい。また、NMOSトランジスタNN31のゲートは、このバイアス電圧出力端子VBR2と直流的に結合されるため、NMOSトランジスタNN31のドレイン・ソース間電圧はゲート・ソース間電圧と等しいこととなり、このトランジスタは飽和領域で動作している。
Rb10/k+Vt/Id≧Ra10≧Rb10/k (31)
を満足する範囲で、抵抗RA10を少し大きめにして、同一電流、同一電源電圧の条件で、よりゲインの高いものが得られる。
これにより、回路全体に流れる電流のうちNMOSトランジスタNB10を流れる電流を低減できる。さらに、NMOSトランジスタNN30のゲート幅WN30の大きさは、トランジスタが非飽和領域に入らない範囲で、式(26)、(32)に定まるものより小さめにしてもよい。こうすることで、電流源としてのインピーダンスが高くなり、差動増幅動作時の交流的損失を低減できる。
12, 22, 26, バイアス回路
NB10, NB11, NB12, NN10, NN11, NN30, NN31, NN32 MOSトランジスタ
VDD 電源電圧端子
Claims (5)
- 接地と、第1のトランジスタと、第2のトランジスタと、第1の抵抗性負荷と、第1の電源電圧がこの順に直列接続された増幅回路にバイアス電圧を供給する増幅回路用バイアス回路において、
該増幅回路は、前記第1のトランジスタのゲートまたはベースに第1のバイアス電圧が供給され、前記第2のトランジスタのゲートまたはベースに第2のバイアス電圧が供給され、
該バイアス回路は、ゲートとドレインもしくはコレクタとベースがダイオード接続された第3のトランジスタを含み、該第3のトランジスタのドレインもしくはコレクタが、前記増幅回路の第1のバイアス電圧を供給し、
該バイアス回路はさらに、第4のトランジスタと、第5のトランジスタと、第2の抵抗性負荷をこの順に直列接続して含み、第2の抵抗性負荷は第1の電源電圧に接続され、前記第4のトランジスタのゲートまたはベースは、前記第3のトランジスタのドレインまたはコレクタに接続され、第5のトランジスタのゲートとドレイン、またはベースとコレクタはダイオード接続され、該ドレインまたはコレクタから前記第2のバイアス電圧が供給され、
前記第2の抵抗性負荷の抵抗値をRb、流れる直流電流値をIbとし、前記第1の抵抗性負荷の抵抗値をRa、流れる直流電流値をk×Ibとしたときに、RaがRb×(1/k)以上であることを特徴とする増幅回路用バイアス回路。 - 接地と、第1のMOSトランジスタと、第2のMOSトランジスタと、第1の抵抗性負荷と、第1の電源電圧がこの順に直列接続された増幅回路にバイアス電圧を供給する増幅回路用バイアス回路において、
該増幅回路は、前記第1のMOSトランジスタのゲートに第1のバイアス電圧が直流的に供給され、前記第2のMOSトランジスタのゲートに第2のバイアス電圧が直流的に供給され、
該バイアス回路は、ゲートとドレインが接続された第3のMOSトランジスタを含み、該第3のMOSトランジスタのドレインから、前記増幅回路の第1のバイアス電圧を供給し、
該バイアス回路はさらに、第4のMOSトランジスタと、第5のMOSトランジスタと、第2の抵抗性負荷をこの順に直列接続して含み、第2の抵抗性負荷は第1の電源電圧に接続され、前記第4のMOSトランジスタのゲートは、前記第3のMOSトランジスタのドレインに接続され、第5のMOSトランジスタのゲートとドレインは接続され、該ドレインから前記第2のバイアス電圧が供給され、
前記第2の抵抗性負荷の抵抗値をRb、流れる直流電流値をIbとし、前記第1の抵抗性負荷の抵抗値をRa、流れる直流電流値をk×Ibとしたときに、RaがRb×(1/k)以上であることを特徴とする増幅回路用バイアス回路。 - 請求項1または2に記載の増幅回路用バイアス回路において、前記増幅回路は、シングルエンド型であることを特徴とする増幅回路用バイアス回路。
- 接地と、第1のトランジスタと、一対の第2のトランジスタと、一対の第1の抵抗性負荷と、第1の電源電圧がこの順に直列接続された増幅回路にバイアス電圧を供給する差動型増幅回路用バイアス回路であって、
前記第2のトランジスタの一方は前記第1の抵抗性負荷の一方と、前記第2のトランジスタの他方は前記第1の抵抗性負荷の他方と、それぞれ直列接続され、前記一対の第2のトランジスタのソースまたはエミッタが前記第1のトランジスタに接続され、
前記第1のトランジスタのゲートまたはベースに第1のバイアス電圧が供給され、前記一対の第2のトランジスタのゲートまたはベースに第2のバイアス電圧が供給され、
該バイアス回路は、ゲートとドレインもしくはコレクタとベースがダイオード接続された第3のトランジスタを含み、該第3のトランジスタのドレインもしくはコレクタが、前記差動型増幅回路の第1のバイアス電圧を供給し、
該バイアス回路はさらに、第4のトランジスタと、第5のトランジスタと、第2の抵抗性負荷をこの順に直列接続して含み、第2の抵抗性負荷は第1の電源電圧に接続され、前記第4のトランジスタのゲートまたはベースは、前記第3のトランジスタのドレインまたはコレクタに接続され、第5のトランジスタのゲートとドレイン、またはベースとコレクタはダイオード接続され、該ドレインまたはコレクタから前記第2のバイアス電圧が供給されることを特徴とする差動型増幅回路用バイアス回路。 - 請求項4に記載の差動型増幅回路用バイアス回路において、
前記第2の抵抗性負荷の抵抗値をRb、流れる直流電流値をIbとし、前記第1の抵抗性負荷の抵抗値をRa、流れる直流電流値をk×Ibとしたときに、RaがRb×(1/k)以上であることを特徴とする差動型増幅回路用バイアス回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085157A JP4575818B2 (ja) | 2005-03-24 | 2005-03-24 | 増幅回路用バイアス回路 |
KR1020050109768A KR20060103078A (ko) | 2005-03-24 | 2005-11-16 | 증폭 회로용 바이어스 회로 |
CN2005101290394A CN1838529B (zh) | 2005-03-24 | 2005-11-30 | 放大电路用偏置电路 |
US11/359,370 US7397309B2 (en) | 2005-03-24 | 2006-02-23 | Bias circuit for a wideband amplifier driven with low voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005085157A JP4575818B2 (ja) | 2005-03-24 | 2005-03-24 | 増幅回路用バイアス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006270466A JP2006270466A (ja) | 2006-10-05 |
JP4575818B2 true JP4575818B2 (ja) | 2010-11-04 |
Family
ID=37015815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005085157A Expired - Fee Related JP4575818B2 (ja) | 2005-03-24 | 2005-03-24 | 増幅回路用バイアス回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7397309B2 (ja) |
JP (1) | JP4575818B2 (ja) |
KR (1) | KR20060103078A (ja) |
CN (1) | CN1838529B (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100833186B1 (ko) * | 2006-10-18 | 2008-05-28 | 삼성전자주식회사 | 증폭 회로, 및 증폭 회로의 바이어스 전압 발생 방법 |
US20080297262A1 (en) * | 2007-05-31 | 2008-12-04 | Duster Jon S | Increased gain high-frequency amplifier |
JP5310558B2 (ja) * | 2007-10-05 | 2013-10-09 | 日本電気株式会社 | 受信装置及びそれを備えた無線通信システム |
JP5012412B2 (ja) * | 2007-10-25 | 2012-08-29 | 富士通株式会社 | 増幅装置及びバイアス回路 |
JP5024020B2 (ja) * | 2007-12-17 | 2012-09-12 | 富士通株式会社 | バイアス回路 |
US7728672B2 (en) * | 2007-12-21 | 2010-06-01 | Electronics And Telecommunications Research Institute | RF amplifier |
JP5131036B2 (ja) * | 2008-06-05 | 2013-01-30 | 富士通株式会社 | 半導体装置 |
US8223036B2 (en) * | 2008-08-15 | 2012-07-17 | Siemens Energy, Inc. | Wireless telemetry electronic circuitry for measuring strain in high-temperature environments |
US7737790B1 (en) * | 2009-04-09 | 2010-06-15 | Mediatek Inc. | Cascode amplifier and method for controlling current of cascode amplifier |
US8847689B2 (en) * | 2009-08-19 | 2014-09-30 | Qualcomm Incorporated | Stacked amplifier with diode-based biasing |
JP5161856B2 (ja) * | 2009-10-07 | 2013-03-13 | 株式会社エヌ・ティ・ティ・ドコモ | バイアス回路 |
JP5529608B2 (ja) * | 2010-03-30 | 2014-06-25 | 新日本無線株式会社 | スタンバイ機能付き増幅器 |
CN101944894A (zh) * | 2010-08-31 | 2011-01-12 | 无锡比迅科技有限公司 | 一种具有动态偏置控制的比较器 |
US8749309B2 (en) * | 2010-12-05 | 2014-06-10 | Rf Micro Devices (Cayman Islands), Ltd. | Gate-based output power level control power amplifier |
EP2656163A2 (en) * | 2010-12-23 | 2013-10-30 | Marvell World Trade Ltd. | Accurate bias tracking for process variation and supply modulation |
JP5743850B2 (ja) * | 2011-10-28 | 2015-07-01 | 株式会社東芝 | 集積回路 |
JPWO2013153894A1 (ja) * | 2012-04-09 | 2015-12-17 | 三菱電機株式会社 | 増幅回路 |
US8803602B2 (en) * | 2012-07-06 | 2014-08-12 | Analog Devices, Inc. | Common mode bias circuit |
US9667195B2 (en) | 2012-12-28 | 2017-05-30 | Peregrine Semiconductor Corporation | Amplifiers operating in envelope tracking mode or non-envelope tracking mode |
US10243519B2 (en) | 2012-12-28 | 2019-03-26 | Psemi Corporation | Bias control for stacked transistor configuration |
US11128261B2 (en) | 2012-12-28 | 2021-09-21 | Psemi Corporation | Constant Vds1 bias control for stacked transistor configuration |
US9444416B1 (en) * | 2013-06-18 | 2016-09-13 | Macom Technology Solutions Holdings, Inc. | Broadband amplifier topology with current shutdown |
JP6229369B2 (ja) * | 2013-08-21 | 2017-11-15 | 三菱電機株式会社 | 電力増幅器 |
JP6204772B2 (ja) * | 2013-09-20 | 2017-09-27 | 株式会社東芝 | カスコード増幅器 |
US9584072B1 (en) * | 2015-08-13 | 2017-02-28 | Raytheon Company | DC bias regulator for cascode amplifier |
JP6588878B2 (ja) * | 2016-08-30 | 2019-10-09 | 株式会社東芝 | 高周波半導体増幅回路 |
US10250199B2 (en) | 2016-09-16 | 2019-04-02 | Psemi Corporation | Cascode amplifier bias circuits |
US9882531B1 (en) | 2016-09-16 | 2018-01-30 | Peregrine Semiconductor Corporation | Body tie optimization for stacked transistor amplifier |
US9843293B1 (en) | 2016-09-16 | 2017-12-12 | Peregrine Semiconductor Corporation | Gate drivers for stacked transistor amplifiers |
US9837965B1 (en) * | 2016-09-16 | 2017-12-05 | Peregrine Semiconductor Corporation | Standby voltage condition for fast RF amplifier bias recovery |
US9960737B1 (en) | 2017-03-06 | 2018-05-01 | Psemi Corporation | Stacked PA power control |
US10277168B2 (en) | 2017-03-06 | 2019-04-30 | Psemi Corporation | Stacked power amplifier power control |
US9948252B1 (en) | 2017-04-06 | 2018-04-17 | Psemi Corporation | Device stack with novel gate capacitor topology |
KR102585868B1 (ko) * | 2018-07-10 | 2023-10-05 | 삼성전기주식회사 | 캐스코드 구조의 증폭 장치 |
US10587225B2 (en) * | 2018-07-24 | 2020-03-10 | Psemi Corporation | Transient stabilized cascode biasing |
US10734953B1 (en) * | 2019-02-22 | 2020-08-04 | Qorvo Us, Inc. | Power amplifier system |
EP3826172A1 (en) * | 2019-11-21 | 2021-05-26 | Nxp B.V. | Rf amplifier |
CN117908628B (zh) * | 2024-03-19 | 2024-05-24 | 成都天成电科科技有限公司 | 一种温度补偿电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6211310A (ja) * | 1985-05-21 | 1987-01-20 | エリクソン ジーイー モービル コミュニケーションズ インコーポレーテッド | Rf増幅器 |
JPH08172331A (ja) * | 1994-12-19 | 1996-07-02 | Sony Corp | Agc回路 |
JPH09148853A (ja) * | 1995-11-17 | 1997-06-06 | Fujitsu Ltd | 電流出力回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320243A (ja) * | 2000-05-12 | 2001-11-16 | Sony Corp | バイアス回路およびこれを用いた無線通信装置 |
JP3689021B2 (ja) * | 2001-05-25 | 2005-08-31 | 三菱電機株式会社 | タイミング制御装置及びタイミング制御方法 |
CN1330974C (zh) * | 2002-07-12 | 2007-08-08 | 厦门雅迅网络股份有限公司 | 一种提高全球定位系统接收机搜星能力的方法 |
US6977553B1 (en) * | 2002-09-11 | 2005-12-20 | Marvell International Ltd. | Method and apparatus for an LNA with high linearity and improved gain control |
-
2005
- 2005-03-24 JP JP2005085157A patent/JP4575818B2/ja not_active Expired - Fee Related
- 2005-11-16 KR KR1020050109768A patent/KR20060103078A/ko not_active Application Discontinuation
- 2005-11-30 CN CN2005101290394A patent/CN1838529B/zh not_active Expired - Fee Related
-
2006
- 2006-02-23 US US11/359,370 patent/US7397309B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6211310A (ja) * | 1985-05-21 | 1987-01-20 | エリクソン ジーイー モービル コミュニケーションズ インコーポレーテッド | Rf増幅器 |
JPH08172331A (ja) * | 1994-12-19 | 1996-07-02 | Sony Corp | Agc回路 |
JPH09148853A (ja) * | 1995-11-17 | 1997-06-06 | Fujitsu Ltd | 電流出力回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2006270466A (ja) | 2006-10-05 |
CN1838529A (zh) | 2006-09-27 |
US20060226910A1 (en) | 2006-10-12 |
CN1838529B (zh) | 2010-05-05 |
KR20060103078A (ko) | 2006-09-28 |
US7397309B2 (en) | 2008-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4575818B2 (ja) | 増幅回路用バイアス回路 | |
US7633337B2 (en) | Feedback-type variable gain amplifier and method of controlling the same | |
US7271663B2 (en) | Operational amplifier output stage and method | |
US7420423B2 (en) | Active balun device | |
US8648656B2 (en) | Low-noise amplifier with through-mode | |
US5963094A (en) | Monolithic class AB shunt-shunt feedback CMOS low noise amplifier having self bias | |
KR20110069685A (ko) | 캐스코드 증폭기용 피드백 바이어싱을 이용한 전력 전송 시스템 | |
WO2012082189A1 (en) | Current mirror and high-compliance single-stage amplifier | |
JPH06224647A (ja) | 増幅回路 | |
US6989716B2 (en) | Variable gain amplifier | |
US8022764B2 (en) | Differential amplifier | |
US7486143B2 (en) | Circuit for biasing a transistor and related system and method | |
JPH10209781A (ja) | 差動回路を含む電子回路 | |
US7046089B2 (en) | Variable gain amplifier | |
US9203364B2 (en) | DC offset canceller | |
US6437612B1 (en) | Inductor-less RF/IF CMOS buffer for 50Ω off-chip load driving | |
US7193468B2 (en) | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic | |
KR101350555B1 (ko) | 부궤환 저잡음 증폭기 | |
CN112088488B (zh) | 放大器电路 | |
EP1124326A1 (en) | An operational amplifier with high gain and sysmmetrical output-current capabilty | |
US20220294399A1 (en) | Semiconductor device | |
US10944363B2 (en) | Power amplifier | |
JP2022164409A (ja) | 半導体装置 | |
KR101960181B1 (ko) | 안정적으로 이득을 부스팅하는 주파수 혼합기 | |
JP2009224966A (ja) | 低雑音増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100820 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |