JPS6211310A - Ｒｆ増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は、集積回路（ＩＣ）無線周波（ＲＦ）増幅器に
関する。　特に、本発明は高周波数（例えば、／ＧＨｚ
）の用途を含む多くの用途において高品質のＲＦ増幅を
行い、「ＩＣビイルディング・ブロック」として使用す
ることができる汎用のＩＣモジュールに関する。

発明の背景 無線周波増幅器は少なくとも２つの主要機能を有する。

　第１には、無線周波増幅器は正確に知られている利得
係数によって入力ＲＦ信号を増幅して所望の出力レベル
を発生しなければならない。　第２としては、入力およ
び出力ＲＦ倍信号、ＲＦインピーダンスの不整合がほと
んどまたは全（ないようにしながら（しばしば、広帯域
の周波数にわたって）所望のＲＦ周波数で効率よく増幅
器に入力され、増幅器から出力されなければならない。

　例えば、増幅器の出力段は増幅されたＲＦ倍信号、出
力端子に接続されたＲＦ負負荷効率よく結合しなければ
ならない。　出力段は、増幅器が線形モード（例えば、
Ａ級、ＡＢ級またはＢ級）で動作する場合には信号の歪
みを許容し得る程度に低いレベルにしながら、所望のＲ
Ｆ信号電力を負荷に供給できなければならない。　夏に
、出力段はその利得が負荷インピーダンスにあまり左右
されないようにしなければならない。　よく設計された
ＲＦ出力増幅器段は、これらの性能を達成すると共に、
零入力時の消費電力が低く、全ての予想される入出力条
件下において安定な動作を行ない、かつ増幅器の周波数
応答特性を制限しないようにしなげればならない。　不
幸にして、これらの（および他の）周知の所望の性能は
（例えば、数百ＭＨｚ程度およびＧＨ２の範囲の）非常
に高い周波数で動作するＲＦ増幅器段から同時に得るこ
とは困難なことがある。

高周波ＲＦ通信装置において、高電力出力段を駆動する
に十分な電力を発生することができる中間増幅器段を設
計し構成するためには典型的にはかなりの費用と回路構
成要素とが必要である。

高い周波数においては、安定性の問題が厳しいものであ
るため、しばしば各段尚りの利得をたった！乃至、５’
ｄＢにするのが実際的である。　関連する各段車りの帯
域制限用の構成要素は一般に高価であり、最新のＲＦ通
信装置において貴重なスペースを占めるものである（装
置の小型化および最小化は通常多くの理由により望まし
いものである）。

安定性の問題は主にレイアウトに依存する漂遊容量に加
えて能動素子の実効容量に関連する不確かな反射帰還イ
ンピーダンスによって生ずるものである。　更に、帰還
容Ｊｉ（通常［ミラー（Ｍｉｌｌｅｒ　）　Ｊ容量と称
されている）は、負荷インピーダンスが周波数につれて
変化するときに増幅器の入力インピーダンスを変化させ
る主な原因のＺつである。

バイポーラ接合トランジスタのコレクタ・へ−ス構造間
（または電界効果トランジスタのソース・ゲート間）の
避けられない容量により、比較的大きな実効容量（増幅
段の電圧利得に／を加えた値を乗じた素子容量）がトラ
ンジスタの入力と並列に現われることがある。　この素
子の容量が増大されて入力端子に並列に現われる作用は
しばしばミラー（Ｍｉｌｌｅｒ）効果と称される。　ミ
ラー効果は増幅器がよく設計されていない場合、実質的
にトランジスタ増幅器の単位利得の交差周波数（利得帯
域幅積）を低減する。　ミラー帰還容量の値は増幅段の
利得に関連しているので、増幅段の利得が増大するにつ
れてこの帰還容量は増大する。　同調負荷の場合には、
この実効入力容量は典型的には大幅に変化する。　これ
らの不確かな容量は、生産された増幅器のロットごとに
変化するので、これはしばしば受動部品を手動で同調さ
せたり、手動で「トリミング」するというような非経済
的で厳密な操作を必要とする。

増幅器段がバッテリから構成される装置に使用される場
合にはＤＣ（直流）電力を保存するための別の要件があ
る。　　ＲＦ増幅器段のＤＣバイアス電流を適当なレベ
ルに設定して所望のＲＦ出力電力を得るために典型的に
は余分なりＣ電流が必要である。　（このような余分な
電流は、例えば大規模製造における相異なるユニット間
での予想されるトランジスタの利得変化によって生づる
バイアス変化を克服するのに時々必要とされる）。

不幸にして、このような余分な電流は、バッテリ電源か
ら引出される場合には、電源の寿命を短くするものであ
り、従って装置の信頼性を低下させ、装置の保守のコス
トを増大させる。

第１図は一例として通常使用されている従来の個別部品
から成る高周波電力増幅器１０を示す。

入力信号が結合コンデンサ１２および整合用回路網１４
を介して増幅器１０に結合される（整合用回路網１４０
目的は増幅器の入力インピーダンスを信号源のインピー
ダンスと整合させて、−増動率よく信号を伝達させるた
めである）。　増幅器１０のＲＦ比出力トランジスタ２
０のコレクタから別の結合コンデンサ１８を介して負荷
１６に結合される。　増幅器１０は典型的にはエミッタ
接地形式に接続されているバイポーラ接合トランジスタ
２０、無線周波（ＲＦ　）　　ヂョーク２２（Ｌ１）、
バイアス電圧分圧用抵抗２４および２６、ＲＦバイパス
・コンデンサ２８を有している。　電源電圧ＶｃｃはＲ
Ｆチョーク２２を介してトランジスタ２０のコレクタに
接続されている。　　ＲＦチョーク２２は、バイパス・
コンデンサ２８と共に、実質的にＲＦエネルギが電源に
達しないようにする。

第７図に示す回路構成は種々の相異なる用途に極めて有
益であるが、多（の欠点を有しており、これらの欠点の
全ては動作周波数が増大するにつれて、または所望の動
作周波数帯域が広くなるにつれて一層悪化する。　増幅
器１００入力および出力容量は上述したミラー効果によ
って許容できないほど高くなることがある。　更に、入
力および出力容量は増幅器の瞬時利得、負荷、信号レベ
ルおよび周波数により大幅に変化することがある。

増幅器１ｏでは安定性と高利得との間で釣合をとること
が必要であり、これは予想され得る最大電力利得をかな
り制限するものである。　更に、増幅器１０を集積回路
化することは、ワイヤボンディングによるインダクタン
スが高電力レベルにおいて重大なものとなり、その結果
として実装コストがより高くなることがあるので、更に
別の問題を発生する。　また、増幅器１０の集積回路化
は典型的には集積回路チップの裏面を出力端子に接続す
ることを必要とし、従ってアース絶縁分離技術をＩＣチ
ップの実装の際に使用することを必要とする。

集積回路化に更によく適合した他の高周波増幅回路があ
る。　例えば、米国特許第４２グθ０グ／号には単一の
半導体チップに集積され得る高周波増幅器回路が開示さ
れている。　この増幅器の出力トランジスタは回路パラ
メータを所望により設定することによってＡＢ級、Ｂ級
または０級の動作を行なう。　更に１この米国特許に開
示されている増幅器は比較的少ないリード線（！本）を
有するチップ上に設けられている。　しかしながら、こ
の増幅器回路は二重の反転を使用しており（即ち、出力
電圧は入力電圧と同じ極性であり）、従って出力端子か
ら入力端子への正帰還たよって高い周波数において不安
定となる可能性がある。

東に、増幅器の利得は回路に使用される種々のトランジ
スタのバイアス抵抗、相対面積および相互コンダクタン
スの複雑な関数である。　最後に、バイアス抵抗はトラ
ンジスタの利得における予想される変動をマスクするた
めに比較的小さなものでなければならず、この結果無熱
な電力消費が生じる。

本発明に関連する従来の他の例としては次のようなもの
がある。　すなわち、米国特許第３３９．２３４１２号
、米国特許第３乙２に３７３号、米国再発行特許第３θ
２９７号、米国特許第３９９２乙７乙号、米国特許第３
９グ２１２９号、米国特許第３９３０７０ｆ号、米国特
許第３９３２２３７号、米国特許第４θ２Ｉｌｌｌ＞乙
３７号、米国特許第４７９０９７７号、米国特許第４２
３７グ／り号、および米国特許第４．２色お９３号。

これらの米国特許には高周波増幅器に使用され得る種々
のバイポーラ接合トランジスタの構成が開示されている
。　例えば、米国特許第３３９２３グコ号には電流ミラ
ー（ｃｕｒｒｅｎｔ　ｍ１ｒｒｏｒ　）バイアス方式が
開示されている。　米国特許第３６２乙３７３号には入
力および出力トランジスタに対して一定割合の形状寸法
を使用し、縦続接続の出力構成を使用する電流ミラー増
幅器が開示されている。

米国再発行特許第３０２９７号には入力および出力トラ
ンジスタのコレクタ電位を等しいレベルに維持する電流
ミラー増幅器が開示されている。　米国特許第３９２２
乙７６号には自己バイアス式の縦続接続の出力段を有す
る、上記再発行特許第３０２９７号と類似した電流ミラ
ー増幅器が示されている。

米国特許第４θ、、２／ｇ　３　／号には入力インピー
ダンスを減らすためにコレクタ・ベース間を分路する入
力バイアス抵抗を用いた電流ミラー増幅器が開示されて
いる。

最近の集積回路技術における利点にも拘らず、また上述
したような多くの従来の回路があるにも拘す、所定のＤ
Ｃ入力電流に対するＤＣ出力電流を正確に制御し、かつ
所定のＲＦ出力電力に対するＤＣ入力電力を最小にしな
がら、高いＲＦ周波数の非常に広い帯域にわたって真に
正確で比較的高い利得および電力レベルを得ることがで
きるモノリシック（即ち、集積回路）ＲＦ増幅器ビイル
ディング・ブロックは従来開発されていない。

その上、提案されている多くの集積回路高周波増幅器段
では、負荷インピーダンスの変化につれて大きな範囲に
わたって変化する過去な入力容量によって、重要な高周
波安定性の問題が生じる。

過去においては、所望の利得係数を得るために、典型的
には能動増幅素子ごとの容量の変化に合わせて個々の部
品を工場で厳密にトリミングする作業が必要であり、こ
のようなトリミング技術を使用した場合においてもＲＦ
電力素子またはモジュールを駆動するために縦続接続さ
れた増幅段が典型的に必要である。　これらの問題の全
てを経済的にかつ複雑でなく解決する集積回路ビルディ
ング・ブロックは従来では得られなかった。　このよう
なビイルディング・ブロックは、入手可能であれば、移
動式、セル式および手持式のバッテリ給電式通信装置を
含めた多くのＲＦ通信装置生産ラインに使用することが
できるものである。　このようなビイルディング・ブロ
ックは、高効率で安定性を達成できるならば、Ｒ２通信
装置におけるＲＦ前置増幅器、ＲＦ電力駆動器、ＲＦ電
カモジュールおよび受信混合器またはＩＦ増幅器のよう
な相異なる広い用途に使用するのに理想的であろう。

発明の概要 本発明は高周波集積回路ＲＦ増幅器を提供する。　この
増幅器はＲＦ周波数の広い帯域にわたって正確で高い利
得を有し、非常に効率よ＜ＤＣ入力電力を使用し、非常
に高いＲＦ周波数（即ち、／ＧＨ２以上）においてさえ
も安定であり、負荷インピーダンスとははｇ独立で非常
に低減された入力容量を有する。　簡単に要約すると、
この新しい増幅器モジュールは縦続接続された２つの増
幅段、即ち電流利得段と電圧利得段を有している。

入力の電流利得段は電流ミラー構成によってバイアスさ
れ、この構成は安定な電圧降下を有する順バイアスされ
たダイオード（例えば、コレクタ・ベース間を短絡した
トランジスタ）によって給電される。　このダイオード
は温度補償を行なうと共に、また電流利得段の両端間の
電圧を比較的低い電圧に維持して、カスコード接続の電
圧利得段の両端間の電圧の振れ（ｓｗｉｎｇ　）を最小
にする。

本発明による増幅器は単にグつのトランジスタを有して
おり、これらのトランジスタは好ましいことに同一の半
導体ウェーハ上に形成することができる。　増幅器チッ
プに対する外部からのアクセスにはグつの外部リード（
即ち、ＩＣパッド）しか設ける必要がない（しかしなが
ら、ワイヤボンディングによるインダクタンスを最小に
するために、またはワイヤポンディング沈よるコンダク
タンスを最大にするために、これらのグつの端子点のい
くつかに並列に接続された複数のパッドを設けてもよい
）。　外部に対して９つの接続しか必要でないので、モ
ジュール全体は通常のグ本のリードを有する［マイクロ
−ＸＪ　ＩＣパッケージ／キャリアに非常に都合よく実
装することができる。

第１および第２のトランジスタ（Ｑｌ　およびＱ２）・
は電流ミラー構成に互いに接続される（即ち、第２のト
ランジスタＱ２に流れる電流が第１のトランジスタＱ１
に流れる電流の所定の倍数になるように、第１および第
２のトランジスタのエミッタ領域が一定の割合で形成さ
れ、かつ電極が相互接続される。）。　　第１のトラン
ジスタＱ１は第２のトランジスタＱ２をバイアスするよ
うに動作する。　第３のトランジスタＱ３　（コレクタ
・ベース間が短絡されてダイオードを構成）が、電流ミ
ラー構成に接続された第７および第２のトランジスタに
ＤＣバイアスを供給し、また第２のトランジスタＱ２　
（電流利得段）が活性領域で（即ち飽和していないで）
適正に動作するように正確な電圧降下を生じる。　第２
のトランジスタＱ２（エミッタ接地形式（ｃｏｔｒｍｏ
ｎ　−ｅｍｉｔｔｅｒ　）の電流利得段）および第４の
トランジスタＱ４　（ベース接地形式（ｃｏｍｍｏｎ　
−ｂａｓｅ　）の電圧利得段）がカスケード構成に一緒
に接続され、トランジスタＱ３　（ダイオード）の電圧
降下はトランジスタＱ２のコレクタ・エミッタ電圧の振
れを最小にし、かつトランジスタＱ４のコレクタ・エミ
ッタ電圧の振れを最大にするように作用する。

第２のトランジスタＱ２は電流増幅を行ない、第４のト
ランジスタＱ４は電圧増幅を行なうことが理解されよう
。　第４のトランジスタＱ４を流れる瞬時電流は第２の
トランジスタＱ２を流れる電流の関数である。　両トラ
ンジスタ増幅段の零入力動作点は共通バイアス端子を介
して同時に制御することができる。　従って、増幅器に
よって発生される出力信号の電力は入力信号のレベルに
よって直接制御され、非常に正確な利得関係は第１およ
び第２のトランジスタＱ１およびＱ２　（即ち、電流ミ
ラー）の一定割合の形状寸法（ｓｃａｌｅｄｇｅｏｍｅ
ｔｒｙ　）によって設定される。　比較的高い降伏電圧
が電流利得段（Ｑ２）とのカスコード接続によって第４
のトランジスタＱ４の両端間に設定される。　その上、
非常に小さな負荷容量がＲＦ負負荷ら第４のトランジス
タＱ４の入力に反射され、このため負荷インピーダンス
によって大きく変化しない比較的小さい入力容量が形成
される。

また、この新規な増幅器モジュールは（，２つのカスコ
ード接続された利得段を使用していても）反転増幅器で
あるので、出力から入力への信号の帰還によって発振が
生じる可能性は非常に低減される。

出力段のＤＣ電流は入力バイアス電流によって確実に制
御されているので、効率を犠牲にすることなく電力制御
が得られる。　比較的高い正確な利得を有しながら極端
に帯域を広くした動作を得ることもできる（例えば、２
θＯＭＨｚにおける／ｊ−ｄＨの利得を１００ＭＨ１に
おける。２Ｊ−ｄＢの利得にスムーズに変什させること
がで鍍る）〜本発明に従って構成されるＩＣ増幅器は高
品質な詩作特性、簡単さおよび低コストという利点を合
わせ持つので、この増幅器はＲＦ通信回路等の多（の相
異なる用途において「ビイルディング・ブロック」とし
て広く使用できるものである。

本発明のこれらの目的および他の目的ならびに利点は添
付の図面を参照した本発明の典型的な好適実施例につい
ての以下の詳細な説明により更によく理解されよう。

好適実施例の説明 第２図は新規な増幅器５０の第１の典型的な実施例の回
路図である。　増幅器５０の能動部品は（通常の集積回
路レイアウトおよび構成技術を使用して）単一の集積回
路半導体ウェーハ５２上に形成して、グつの端子（即ち
、ＩＣパッド〕Ａ乃至りのみによって外部回路に接続さ
れるように製造できる。　この好適実施例においては、
端子Ａはアースｅリードであり、端子Ｂは入力リードで
あり、端子Ｃは出力リードであり、端子りはバイアス・
リードである。　ウェーハ５２上に形成された部品を外
部部品と接続するのに必要なリードの数が少ないので、
増幅器５０は小さな通常のグ本のリードを有するＩＣチ
ップ・パッケージ（例えば、「マイクロ−Ｘ」パッケー
ジ・キャリア）を使用して生産することができる。　チ
ップ・レイアウトの一例が第４図に図示されている。

グつのトランジスタＱ１、Ｑ２、Ｑ３およびＱ４はこの
好適実施例においてはウェーハ５２上に形成されている
。　第２図に示す全てのトランジスタはＮＰＮバイポー
ラ接合トランジスタであるが、その代りにＰＮＰバイポ
ーラ接合トランジスタまたは電界効果トランジスタ（Ｆ
ＥＴ’）を使用することもできる（後者の場合にはベー
ス・コレクタ・エミッタ構造がゲート・ドレインやソー
スＦＥＴ構造になることは明らかであろう〕。　第２図
において、トランジスタＱ１のエミッタはアース端子Ａ
に接続され、トランジスタＱ１のベースはそのコレクタ
に接続されている。　　トランジスタＱ２のエミッタは
アース端子Ａに接続され、ベースはトランジスタＱ１の
ベース（従ってコレクタ）に接続されている。　入力端
子Ｂは共通に接続されたトランジスタＱ２のベースなら
びにトランジスタＱ１のベースおよびコレクタに接続さ
れている。

トランジスタＱ１のコレクタは抵抗５４を介してトラン
ジスタＱ３のエミッタに接続されている（抵抗５４は好
ましくは拡散または他の通常の方法によって形成するか
、または故意に損失のある接合電極リード構造を作るこ
とによってウェーハ５２上にトランジスタＱ３の構造の
一部として設けることができる）。　　トランジスタＱ
３のコレクタはそのベースに接続され、これによってト
ランジスタＱ３はコレクタ・ベース間が短絡されてダイ
オードとして機能する。　　トランジスタＱ３およびＱ
４のベースは共にＤＣバイアス入力端子りに接続されて
いる。　　トランジスタＱ４のエミッタはトランジスタ
Ｑ２のコレクタに接続され、トランジスタＱ４のコレク
タはＲＦ出力端子Ｃに接続されている。

典型的な用途においては、ＲＦ信号源５６は結合コンデ
ンサ５８および通常の整合用回路網６０を介して入力端
子Ｂに接続されている。　結合コンデンサ５８はＤＣレ
ベルが入力端子Ｂと信号源５６との間に結合されるのを
防止するように機能し、整合用回路網６０は信号源５６
の入力インピーダンスを入力端子Ｂに現われる入力イン
ピーダンスに整合させる。　ＲＦ負荷６２は直列に接続
された結合コンデンサ６４を介して出力端子Ｃに接続さ
れている。　　ＲＦチョーク６６は出力端子Ｃと電源電
圧Ｖｃｃとの間に直列に接続されて、ＲＦエネルギが電
源に流れるのを防止する。　バイパス番コンデンサ６８
がＶｃｃとアース電位との間に接続され、ＲＦアースを
形成する。　バイアス抵抗７０がＶｃｃとバイアス端子
りとの間に接続されている。　代りの方法として、被制
御バイアス電流源を直接バイアス端子りに接続してもよ
い。

バイアス端子りとアース電位との間に接続された比較的
大きなバイパス・コンデンサ７２はバイアス端子りがＲ
Ｆ’アース電位になるようにする。

アース端子ＡはＤＣおよびＲＦアース電位に直接接続さ
れている。

トランジスタＱ１およびＱ２は一定割合の形状寸法を有
し、入力ＤＣバイアス電流と出′力増幅器段（Ｑ２、Ｑ
４）のＤＣ電流との間に正確な関係を形成する。　例え
ば、トランジスタＱ１のエミッタが相対的な大きさ／θ
Ｘを有するように作られ、トランジスタＱ２のエミッタ
が相対的大きさ１００ｘを有するように作られたとする
と、トランジスタＱ２を流れる増倍された電流Ｍ・工、
はトランジスタＱ３およびＱｌを流れるＤＣ入力バイア
ス電流１１．のほぼ７０倍になる（従ってＭは１０に等
しい）。　　トランジスタＱ２の電流とバイアス電流と
の間のこの直接的な「電流ミラー」関係（それ自身周知
のものである）は増幅器５０の全体の効率を増大し、ま
た増幅器のＲＦ電力出力を直接制御することを可能にす
る。　例えば、増幅器５０の零入力動作点は単にバイア
ス抵抗７０の値（または電流源）を選択することによっ
て変えることができる。　バイアス抵抗７０が比較的小
さな抵抗値を有している場合には、増幅器５０は線形の
Ａ級または８級モードで動作する。

他方、増幅器５０は、バイアス抵抗７０の抵抗値を比較
的大きな値に設定することによって０級モード（即ち、
入力信号がピーク値にある間を除いて負荷電流が遮断さ
れるモード）で動作するように設定することができる。

　このように、増幅器の動作効率および所望の動作モー
ドは種々の相異なる用途に適するように簡単に調節する
ことができる。

、トランジスタＱ３の短絡されたコレクタ・ベース接合
部は信号源５６に対して非常に低い入力インピーダンス
を提供する。　これは、バイアス端子りが（外部バイパ
ス・コンデンサ７２０作用によって）ＲＦアースになっ
ているためであり、またコレクタ拳ベース間が短絡され
たトランジスタＱ３が入力源に対してほとんど短絡回路
として現われるためである（即ち、ダイオード（Ｑ３）
は動作中オン状態に順バイアスされている）。　また、
この非常に低い入力インピーダンスは、電流利得段のト
ランジスタＱ２が実際に低いインピーダンス源で駆動さ
れて、非常に小さな電圧の振れのみがトランジスタＱ２
のコレクタに現われるように保証する（したがって、こ
れは入力端子Ｂに対し非常に低い帰還容量即ち「ミラー
」容量を生じさせる）。　抵抗５４はトランジスタＱ３
が存在することによって付随する負荷損失を低減するた
めにのみ設けられている（典型的な実施例においては抵
抗５４は３θ乃至１００オームの値である）。

また、トランジスタ（ダイオード）Ｑ３はトランジスタ
Ｑ４のコレクタの出力電圧の振れを最大にするためにト
ランジスタＱ２のコレクタ電圧をアース電位に非常に近
い値にバイアスするように作用する。　　トランジスタ
Ｑ４の出力電圧の振れを最大にすることによって、増幅
器５０の全体の出力電力は所与の入力ＤＣ電力に対して
最大になり、増幅器の効率を一層よ（する。　増幅器５
０がバッテリで動作する電源装置から電源電圧Ｖｃｃ　
　を供給されている場合には効率は特に重要である。

また、トランジスタＱ４のベースが（外部バイパス・コ
ンデンサ７２によって）ＲＦアース電位になっているの
で、電流利得段のトランジスタＱ２のコレクタから見た
ＲＦ負荷インピーダンスは非常に低くなっている。　従
って、（例えば、変化する負荷インピーダンス６２の結
果として）ミラー効果によってトランジスタＱ４のベー
スに反映される任意の変化する容量はトランジスタＱ２
のベースには反映されない。　この結果、極めて低いミ
ラー容量のみが入力端子Ｂに反映される。

トランジスタロ４自身の入力インピーダンスはトランジ
スタＱ４がベース接地形式に接続されているので非常に
低い。　更に、トランジスタＱ２およびＱ４はカスコー
ド接続されているので、非常に高い出力インピーダンス
が出力端子Ｃに現われ、トランジスタＱ４かも大きな電
圧利得が得られる。　また、このカスコード構成（即ち
、電流利得段（Ｑ２）が電圧利得段（Ｑ４）に信号を供
給する構成）によりトランジスタＱ４のベースに反映さ
れた負荷６２のインピーダンスの変化が非常に小さくな
るとともに、モジュールのＲＦ出力端子間における降伏
電圧が高（なる（これは負荷６２が同調回路や、増幅器
５０の出力インピーダンスと不整合するインピーダンス
等である場合有益である）。

増幅器５０の電力節約機能は入力端子Ｂに存在するピー
ク整流動作から得られる。　信号源５６によって発生さ
れる信号が増大すると、トランジスタＱ１のベースにお
ける整流作用によってＤＣバイアス電圧が結合コンデン
サ５８（または整合用回路網６０の内部の等価コンデン
サ）の両端間で増大する。　このＤＣバイアスは出力段
Ｑ２およびＱ４のＤＣバイアス電流を減少させ、これに
よって効率（即ち、ＤＣ入力電力に対する出力ＲＦ電力
の比）を増大させる。　構成部品の値を注意深く選択す
ることによって、増幅器５０の全体のＲＦ出力電力を所
与のＤＣ入力電力に対して最大理論値に近づけることが
できる。

増幅器５０は全体的に反転増幅器である（即ち、入力端
子Ｂにおける電圧の増大は出力端子Ｃにおける電圧の減
少を生ずる）。　これは、エミッタ接地形式の第１段（
Ｑ２）が反転を行なうが、縦続接続されたベース接地形
式の第２段（Ｑ４）が反転を行なわないためである。　
従って、出力端子Ｃから入力端子Ｂに正帰還が生じて増
幅器５０を発振させる可能性はない。　出力端子Ｃと入
力端子Ｂとの間の帰還は増幅器の利得を幾分低下させる
が（この帰還が負帰還であるため）、増幅器の安定性を
低下させるよりはむしろ改善する。

増幅器５０は温度に対して比較的良好な安定性を有して
いる。　これはトランジスタロ１乃至Ｑ４が全て好まし
いことに同じ製造技術を使用して同じウェーハ５２上に
形成されるからである。

また、トランジスタの７つに影響を与える温度変化は同
様に他の３つのトランジスタにも影響を与える（これは
各素子が同じ温度係数を有しているからである）。　場
合によっては、バイアス抵抗７０が温度の変化につれて
抵抗値の変化を生ずることがある。　また、トランジス
タＱ１およびＱ２のベース・エミッタ間の電圧降下が温
度につれて幾らか変化することもある。　しかしながら
、これらの要因はバイアス電流■ｂの値を比較的少し変
化させるだけであることがわかっており、このためウェ
ーハ５２の温度変化を減らすための特別な手段を必要と
することなく優れた温度安定性が得られる。

バイポーラＮＰＮトランジスタは典型的にはＮ型の材料
から構成されるが、Ｐ型の材料を使用し、その中にＮ型
ポケットを形成してコレクタ電極として作用させるよう
にして構成する方が好ましい。　このようにすれば、Ｉ
Ｃウェーへの裏側を直接アースに接続して、ＩＣの実装
を簡単化し、かつＩＣキャリアとの熱接触を改善できる
。

第３図は本発明の別の改良された好適な実施例を示す。

　第３図に示す実施例は、抵抗７４（Ｒ２）および７６
（Ｒ１）が追加された以外は第２図に示す実施例と全て
同一である。　抵抗７４はトランジスタＱ１のベースと
コレクタの間に接続される（従って、トランジスタＱ１
はもはやベースとコレクタが直接短絡されていない）。

　抵抗７６はトランジスタＱ２のベースとトランジスタ
Ｑ１のコレクタとの間に接続される。　抵抗７４および
７６は、（Ｄ）増幅器を入力源５６から良好に分離し、
＋２＞このような良好な分離を設けてもトランジスタＱ
１およびＱ２の所望の電流ミラー整合を維持するという
２つの目的を有している。

第Ω図に示す実施例においては、入力端子Ｂはトランジ
スタＱ３のエミッタに抵抗５４（第３図においてＲ３と
して示されている）を介して接続されている。　トラン
ジスタＱ３は順バイアスされコレクタ・ベース間が短絡
されたダイオードとして動作し、入力端子Ｂに供給され
るＲＦ倍信号対してほぼ短絡回路として形成されている
。

トランジスタＱ３の共通に接続されたベースおよびコレ
クタはバイアス端子りにおいて（バイパス・コンデンサ
７２を介して）ＲＦアースに接続されている。　入力端
子ＢとトランジスタＱ３のエミッタとの間が分離されて
いない場合には、動作条件によっては入力端子Ｂに供給
される入力信号に対して過度の負荷が生じることがある
。

抵抗５４（通常の拡散型集積回路抵抗であろか、または
トランジスタＱ３の構造内に通常のように形成された抵
抗であってよい）は、トランジスタＱ３の存在に伴なう
負荷損失を低減する。

しかしながら、入力端子ＢとトランジスタＱ３のエミッ
タとの間に（第３図に示すように）直列に別の抵抗７６
を接続することにより、更に負荷損失を低減し、入力端
子を更に良好に分離することができる。　実際上、抵抗
７６は過大な入力ＲＦ電力がダイオード（Ｑ３）に流入
することを防止し、したがって信号源負荷を最小にし、
入力端子Ｂに供給されるＲＦ電流を更に効率よく使用さ
せる（すなわち、この電流のほとんどが有効なＲＦ大入
力してトランジスタＱ２に流れる）。

前述のように、トランジスタＱ１およびＱ２は電流ミラ
ー構成においてそれらの形状寸法が一定の割合で形成さ
れ、所望の比で電流が整合している。　従って、抵抗７
４はこの電流整合を維持するように付加されている。　
抵抗７６の値は十分な入力分離を行なうために所望の通
りに選択される。　前述のように、トランジスタＱ２の
面積はトランジスタＱ１の面積のＭ倍である。　このた
め、抵抗７４の値は抵抗７６の値のＭ倍に選択され、こ
れによりトランジスタＱ１およびＱ２の間の一定割合の
電流整合した関係を保持する。

βＱｌ”βＱ２　　とすると（これは２つのトランジス
タが同じ基板上に形成され、同じ電流密度で動作してい
るので一般的にあてはまる）、トランジスタＱ２のベー
ス電流はトランジスタＱ１のベース電流よりＭ倍大きい
。　抵抗７４が抵抗７６のＭ倍になるように作られてい
る場合には、抵抗７４および７６０両端間の電圧降下は
同じである。

一般的に云うと、抵抗７４の抵抗値は抵抗７６の抵抗値
のＮ倍になるように作られる。　ここにおいて、Ｎは、
トランジスタＱ２および９１間の電流整合を維持するよ
うにレイアウトされたＩＣチップ上のトランジスタＱ２
の面積とトランジスタＱ１の面積との比である。

第３図に示す典型的な実施例を、３つの特定の最大電力
レベルの場合について、それぞれ第！Ａ図乃至第ＩＣ図
（／θミリワット）、第、４Ａ図乃至第ｚＣ図（３０ミ
リワツト）および第２Ａ図乃至第７Ｃ図（／！θミリワ
ット）に例示する。

第よＡ図、第６Ａ図および第７Ａ図に示す回路図では外
部接続用のアース端子Ａおよびバイアス端子りとして並
列に余分に接続されたＩＣパッド接続端子を例示してい
る。　第！Ａ図で、Ｒ２は／にΩの抵抗を！個直列接続
した抵抗であり、Ｒ１は／にΩの抵抗であり、／にΩの
抵抗は長さ３３μ、幅２０μ、層０グ、ρ８＝夕θθΩ
／口であり、Ｒ３は３００Ωの抵抗（長さ！θμ、幅＝
θμ、層／３、ρ５＝１００Ω／口）であり、回路の電
流は最大Ｄ（ｊ−ｍＡ、最大ピーク７００ｍＡである。

　第ｇＡ図で、Ｒ２は／にΩの抵抗を！個直列接続した
抵抗であり、Ｒ１は／にΩ　の抵抗であり、／にΩの抵
抗は長さ３３μ、幅２０μ、層０グ、ρ、＝ｔθ０Ω／
口であり、Ｒ３は１００Ωの抵抗（長さ２６μ、幅３０
μ、層／３、ρ５＝１０θΩ／口）であり、回路電流は
最大ＤＣλｊｍＡ、最大ピーク３；ＯｍＡである。　第
７Ａ図で、Ｒ２は３グ０Ωの抵抗をグ個直列接続した抵
抗であり、Ｒ１は３グ０Ωの抵抗をλ個差列接続した抵
抗であり、３り０Ω　の抵抗は長さ！乙ｔμ、幅Ω０μ
、層／３、ρ、＝ｉｏｏΩ／口であり、Ｒ３は３θΩの
抵抗（長さ７３μ、幅！θμ、層／３、ρ５＝１００Ω
／口）であり、回路電流は最大ＤＣ７ｊｍＡ、最大ピー
ク／夕θｍＡである。

第３８図、第６Ｂ図および第７Ｂ図は種々のＩＣパッド
（端子）を明確に表してい−る第１の縮尺の典型的なチ
ップのレイアウトを概略的に示している。　第ｊＢおよ
び第、４Ｂ図のチップはＪｘタミルのチップであり、第
７Ｂ図のチップは認りＸ２９ミルのチップである。　パ
ッドの寸法はｊ×！ミルである。　パッド間のスペース
は３ミルである。　各ＩＣチップのレイアウトの中央の
「作動部」が第ＩＣ図、第６Ｃ図および第７Ｃ図に拡大
して示されている。　通常のＩＣ製造方法を使用してい
るので、更に詳細な説明は行なわない。

１００ＭＨｚから？０θＭＨｚまでの周波数における種
々の入力電力レベルに対する典型的な出力電力曲線が第
８図に示されている。　第２図は種々のバイアスＮＩＡ
ｆに対する９θΩＭＨｚから　堂θθＭＨｚ　までの典
型的な出力電力曲線（および効率）を示している。　！
θＭＨｚからＦＡＯＭＨｚまでの周波数範囲にわたって
測定された典型的な入力および出力インピーダンスを下
記の表／に示す。

表／ この新規なＲＦ増幅器モジュールは、次に示す潜在的に
望ましい特性のい（つかまたは全てを得ることができる
ものとして理解することができるものである。

−ＩＣチップは所望により９本のリードを有するマイク
ロ波パッケージに収納することができる。

傘■Ｃチップの裏側は直接アース電位に接続することが
でき、これにより熱結合を改良し、同時にＩＣの実装を
簡単化する。

−ＩＣの多数のアース端子およびバイアス端子パッドを
追加して、ワイヤボンディングによるインダクタンスま
たはコンダクタンスの問題を改善する。

中筒単な外部回路を介してバイアスを制御することによ
ってＡ級、Ｂ級またはＣ級増幅動作を容易に達成できる
。

本同じ簡単なバイアス制御を用い、かつ同じ外部バイア
ス・リード接続点を介して電力レベル制御が得られる。

本人力および出力容量が低下する（ミラー容量がほとん
どない）。

申入力および出力容量は（素子の設計によって制御され
得る）利得、負荷、信号レベルまたは周波数にあまり関
係しない。

＊高い安定な利得係数（例えば、典型的な個別部品の設
計の！ｄＢ利得のものに比較してり乙θＭＨｚにおいて
／３；ｄＢの利得）。

本発明の幾つかの実施例を詳細に説明したが、本技術分
野に通常の技術を有する者においては、別のおよび代り
の実施例および実施構成が可能なことは明らかなことで
あろう。　例えば、説明したトランジスタの全てはＮＰ
Ｎ　トランジスタであるが、代りにＰＮＰバイポーラ接
合トランジスタまたは電界効果トランジスタ（ヒ化ガリ
ウム能動素子等）に置き換えることもできる。　希望に
より直接接続の回路要素または他の形式の回路要素を抵
抗７４および７６または５４と置き換えることもできる
。　　トランジスタＱ２の容量を許容できる低レベルに
維持しながら、更に高い電源電圧ＶＣＣを使用すること
を可能にするために、トランジスタＱ３によって形成さ
れるダイオードに直列に別のコレクタ短絡形のダイオー
ドを追加することが好ましいこともある。　７つ以上の
２端子素子（即ち、ＰＮ接合ダイオード）によって少な
くともトランジスタＱ３を置き換えることができること
は容易に理解されることであろう。　　トランジスタＱ
１およびＱ２は上述した電流整合を得るために同じウェ
ーハ上に形成されるべきであるが、他の回路要素は希望
により同じウェーハに必ずしも含まれることを必要とし
ないし、用途によっては個別の外部素子であってもよい
ものである。

別のトランジスタ構造を追加してもよい（例えば、典型
的な実施例に示されているものに並列に接続して更に高
い電力性能を得るため）。　従って、本発明の新規な特
徴の少な（ともい（つかを実現するこれらの変形および
全ての他の変形は特許請求の範囲内に包含されるもので
ある。

【図面の簡単な説明】

第１図は従来の高周波ＲＦ増幅器の７つの典型的な回路
図である。 第Ω図は本発明による集積回路ＲＦ増幅器の第１の典型
的な実施例の回路図である。 第３図は入力負荷の影響を低減するように変更された本
発明の第２の典型的な実施例の回路図である。 第４図は第２図の実施例（抵抗５４をトランジスタＱ３
の構造内に含む）を実現するために利用できる集積回路
チップの典型的なレイアウト（例えば、コンピュータで
作成されたＩＣマスクのオーバレイ図面）の上面図であ
る。 第！Ａ図、第５８図および第ＩＣ図はそれぞれ第３図の
実施例を７０ミリワツトの増幅器とした典型的な例を示
す回路図、ＩＣチップのレイアウトの上面図、およびそ
の中央部の拡大上面図である。 第６Ａ図、第６８図および第りりＣ図は第３図の実施例
を！θミリワットの増幅器とした典型的な例を示す、第
ｊＡ図乃至第ＩＣ図と同様な回路図、上面図および拡大
上面図である。 第７Ａ図、第２Ｂ図および第７Ｃ図は第３図の実施例を
／夕０ミリワットの増幅器とした典型的な例を示す、第
ｊＡ図乃至第ＩＣ図と同様な回路図、上面図および拡大
上面図である。 第８図は／θθＭＨｚから？００ＭＨｚまでの周波数範
囲における新規な増幅器の種々の入力電力レベルに対す
る典型的な電力出力を示すグラフである。 第４図はグθθＭＨｚから！０θＭＨｚまでの周波数範
囲における種々の供給バイアス電流に対する新規な増幅
器の典型的な動作効率を示すグラフである。 ５０は増幅器、５２は半導体ウェーハ、５４゜７０．７
４．７６は抵抗、６６はチョーク、６８．７２はコンデ
ンサ、Ｑｌ　、　Ｑ２．　Ｑ３．　Ｑ４はトランジスタ
を表わす。 特許出願人ゼネラル慟ニレクシリック・カンｌ−ニ４間
人　（７６３０）生沼徳二 図面の浄書（内容に変更なし） ＦＩＧ、／ Ｆ　／　６．４ Ｆ　／　６’、５Ａ Ｆ／Ｇ、５Ｃ Ｆ／Ｇ、６Ａ Ｆ／６’、６Ｃ ＦＩＧ、７Ｃ ！ｌ　＝Ｋ　ｌ；ｃ　ｃＭｓ、） 朋諜紋（ＨＨり 手続＋市正書（方式） ％式％ ２、発明の名称 集積回路ＲＦ増幅器モジュール ３、補正をする者 事件との関係　　　　　　　特許出願人任　所　　アメ
リカ合衆国、１２３０５、ニューヨーク州、スケネクタ
デイ、リバーロード、１番 名　称　　ゼネラル・エレクトリック・カンパニイ４、
代理人 住　所　　〒１０７東京都港区赤坂１丁目１４番１４号
第３５興和ビル　４階 日本ゼネラル・エレクトリック株式会社・極東特許部内
電話（５８ｇ）５２００−５２０７ 昭和６１年７月２日（発送日：昭和６１年７月２９日）
６、補正の対象 図　　面 ７、補正の内容

Claims (1)

1. 【特許請求の範囲】 １、４つの外部接続部のみを必要とするモノリシック集
   積回路増幅器モジュールであつて、入力信号端子と、 出力信号端子と、 ＤＣバイアス入力端子と、 前記入力信号端子およびアース端子に接続された電流利
   得トランジスタ増幅器と、 該電流利得トランジスタ増幅器とカスコード接続され、
   かつ前記出力信号端子に接続された電圧利得トランジス
   タ増幅器であつて、これらのカスコード接続された増幅
   器が前記モジュールへの入力信号に対して反転した、す
   なわちほぼ１８０°位相のずれた出力を前記モジュール
   から送出するように接続されている前記電圧利得トラン
   ジスタ増幅器と、 前記ＤＣバイアス入力端子および前記増幅器の各々に接
   続され、前記増幅器の各々におけるＤＣバイアス電流を
   設定するＤＣバイアス手段とを有し、 前記電流利得トランジスタ増幅器はエミッタ接地形式に
   接続された第１のトランジスタを含み、前記電圧利得ト
   ランジスタ増幅器は前記第１のトランジスタのコレクタ
   電極に接続されたエミッタ電極を有するベース接地形式
   に接続された第２のトランジスタを含み、 前記トランジスタの各々はバイポーラＮＰＮトランジス
   タであり、カスコード接続された前記増幅器の各々が単
   一のトランジスタ構造のみから成り、 前記ＤＣバイアス手段が、エミッタ接地形式に接続され
   た前記第１のトランジスタと電流ミラー構成に接続され
   たバイポーラＮＰＮトランジスタである第１のバイアス
   ・トランジスタであつて、当該第１のバイアス・トラン
   ジスタに流れるＤＣ電流と比較してＭ倍のＤＣバイアス
   電流を前記第１のトランジスタに設定する第１のバイア
   ス・トランジスタと、前記第１のバイアス・トランジス
   にＤＣバイアス電流を供給すると共に、電流利得トラン
   ジスタ増幅器の両端間の電圧の振れを最小にするように
   、前記ＤＣバイアス入力端子および前記第１のバイアス
   ・トランジスタに接続された、ベース・コレクタ間が短
   絡されてダイオードを構成するバイポーラＮＰＮトラン
   ジスタである第２のバイアス・トランジスタと、前記第
   １および第２のバイアス・トランジスタ間に直列に接続
   された第１の抵抗と、エミッタ接地形式に接続された前
   記第１のトランジスタのベースと前記第１のバイアス・
   トランジスタとのコレクタ間に直列に接続された第２の
   抵抗と、前記第２の抵抗のほぼＭ倍の値を有し、前記第
   ２のバイアス・トランジスタのベースおよびコレクタの
   間に直列に接続された第３の抵抗とを含んでいる、モノ
   リシック集積回路増幅器モジュール。 ２、交流信号増幅器であつて、 入力信号端子と、 出力信号端子と、 ＤＣバイアス入力端子と、 アース基準端子と、 電流ミラー構成に接続された第１および第２のトランジ
   スタであつて、当該第１のトランジスタは前記ＤＣバイ
   アス端子に結合されて当該第２のトランジスタを流れる
   ＤＣバイアス電流を設定し、当該第２のトランジスタは
   前記入力信号端子に接続されて該端子から受信する入力
   信号を電流利得増幅するようになつている当該第１およ
   び第２のトランジスタと、 前記ＤＣバイアス端子を通過するＤＣバイアス電流を設
   定するために前記ＤＣバイアス端子に接続され、また前
   記第２のトランジスタにカスコード接続されて第２のト
   ランジスタを介して供給される電流利得増幅された信号
   を電圧利得増幅して、電流利得増幅および電圧利得増幅
   された出力信号を前記出力端子に供給するように接続さ
   れている別のトランジスタと、 を有する交流信号増幅器。 ３、特許請求の範囲第２項記載の増幅器において、順バ
   イアスされたダイオード構造および直列抵抗により前記
   ＤＣバイアス入力端子が前記第１のトランジスタに結合
   されている増幅器。 ４、特許請求の範囲第３項記載の増幅器において、前記
   タイオート構造がベース・コレクタ間が接続されたトラ
   ンジスタからなる増幅器。 ５、特許請求の範囲第２項記載の増幅器において、前記
   トランジスタの各々が同一のモノリシック集積回路ウェ
   ーハ内に形成されたバイポーラＮＰＮトランジスタであ
   る増幅器。 ６、特許請求の範囲第４項記載の増幅器において、前記
   トランジスタの各々が同一のモノリシック集積回路ウェ
   ーハ内に形成されたバイポーラＮＰＮトランジスタであ
   る増幅器。 ７、入力信号端子と、 出力信号端子と、 ＤＣバイアス入力端子と、 アース基準端子と、 電流ミラー構成に接続された第１および第２のトランジ
   スタであつて、当該第１のトランジスタは前記ＤＣバイ
   アス端子に結合されて当該第２のトランジスタを流れる
   ＤＣバイアス電流を設定し、当該第２のトランジスタは
   前記入力信号端子に接続されて該端子から受信した入力
   信号を電流利得増幅するようになつている当該第１およ
   び第２のトランジスタと、 前記ＤＣバイアス端子を流れるＤＣバイアス電流を設定
   するために前記ＤＣバイアス端子に接続され、また前記
   第２のトランジスタにカスコード接続されて前記第２の
   トランジスタを介して供給される電流利得増幅された信
   号を電圧利得増幅して、電流利得増幅および電圧利得増
   幅された出力信号を前記出力信号端子に供給するように
   接続されている別のトランジスタとを有し、 前記トランジスタの各々が同一のモノリシック集積回路
   内に形成されたバイポーラＮＰＮトランジスタであり、 前記集積回路ウェーハが前記端子の各々として作用する
   少なくとも１つの電気接続パッドを含み、前記端子の少
   なくとも１つが並列に接続された複数の電気接続パッド
   で構成されている増幅器。 ８、特許請求の範囲第７項記載の増幅器において、前記
   アース基準端子が並列に接続された複数の電気接続パッ
   ドで構成されている増幅器。 ９、特許請求の範囲第８項記載の増幅器において、前記
   ＤＣバイアス入力端子が並列に接続された複数の電気接
   続パッドで構成されている増幅器。 １０、入力信号端子と、 出力信号端子と、 ＤＣバイアス入力端子と、 アース基準端子と、 電流ミラー構成に接続された第１および第２のトランジ
   スタであつて、当該第１のトランジスタは前記ＤＣバイ
   アス端子に接続されて当該第２のトランジスタを流れる
   ＤＣバイアス電流を設定し、当該第２のトランジスタは
   前記入力信号端子に接続されて該端子から受信する入力
   信号を電流利得増幅するようになつている当該第１およ
   び第２のトランジスタと、 前記ＤＣバイアス端子を流れるＤＣバイアス電流を設定
   するために前記ＤＣバイアス端子に接続され、また前記
   第２のトランジスタにカスコード接続されて前記第２の
   トランジスタを介して供給される電流利得増幅された信
   号を電圧利得増幅して、電流利得増幅および電圧利得増
   幅された出力信号を前記出力信号端子に供給するように
   接続されている別のトランジスタとを有し、 前記第２のトランジスタは前記第１のトランジスタによ
   つて設定されたＤＣバイアスを受ける信号入力を有し、
   更に前記第２のトランジスタの前記信号入力と前記ＤＣ
   バイアスを設定する前記第１のトランジスタとの間に接
   続された減結合用抵抗を有している増幅器。 １１、特許請求の範囲第１０項記載の増幅器において、
   前記第１および第２のトランジスタは両トランジスタ間
   に１：Ｍの電流比を設定するように形状寸法が一定割合
   で形成された構造を有し、更に前記電流ミラー構成内に
   整合用抵抗を有し、前記減結合用抵抗および前記整合用
   抵抗の抵抗値の比が前記減結合用抵抗の存在下で前記第
   １および第２のトランジスタの間の１：ＭのＤＣ電流比
   を維持するようにＭ：１である増幅器。 １２、特許請求の範囲第２項、第３項、第４項または第
   ５項のいずれか１項に記載の増幅器において、カスコー
   ド接続された前記第２および別のトランジスタがＲＦ入
   力信号に対して反転した、すなわちほぼ１８０°位相の
   づれたＲＦ出力を発生する増幅器。 １３、１００ＭＨｚ以上の信号を増幅するための、Ｐ型
   材料の半導体基板に形成されたモノリシック集積回路Ｒ
   Ｆ増幅器であつて、 出力に直列に供給される入力ＲＦ電流に比例するＲＦ電
   圧を該出力の両端間に発生する電圧ＲＦ増幅トランジス
   タと、 前記電圧増幅トランジスタの出力に動作上直列に結合さ
   れた出力を有する単一のトランジスタ増幅器段のみを有
   する単一の電流ＲＦ増幅トランジスタであつて、供給さ
   れた入力ＲＦ信号を電流利得増幅するように接続され、
   該入力ＲＦ信号に応じて前記電圧増幅トランジスタに供
   給される電流を制御して、１００ＭＨｚ以上の周波数を
   有する電流利得増幅および電圧利得増幅されたＲＦ信号
   を前記両増幅トランジスタの包括的な直列接続された出
   力間に発生させる電流ＲＦ増幅トランジスタと、 前記増幅トランジスタの各々および共通ＤＣバイアス入
   力に接続され、前記電圧増幅および電流増幅トランジス
   タの各々に信号レベルに実質的に無関係な零入力時のバ
   イアス電流を設定するバイアス手段とを有し、 前記バイアス手段は少なくとも第１のトランジスタを含
   み、 前記電流ＲＦ増幅トランジスタは前記第１のトランジス
   タと電流ミラー構成に接続されており、前記バイアス手
   段が更に前記第１のトランジスタにバイアス電流を供給
   するように前記第１のトランジスタに直列に接続された
   少なくとも１つのダイオードを含むと共に、前記電流Ｒ
   Ｆトランジスタ増幅器を前記ダイオードおよび前記第１
   のトランジスタの直列接続点に接続する抵抗を含んでい
   る、モノリシック集積回路ＲＦ増幅器。 １４、入力信号端子（Ｂ）と、 アース端子（Ａ）と、 ベース、コレクタおよびエミッタを有し、ベースはコレ
   クタおよび前記入力信号端子（Ｂ）に接続され、エミッ
   タは前記アース端子（Ａ）に接続されている第１のトラ
   ンジスタ（Ｑ１）と、 ベース、コレクタおよびエミッタを有し、エミッタは前
   記アース端子（Ａ）に接続され、ベースは前記第１のト
   ランジスタ（Ｑ１）のベースに接続されている第２のト
   ランジスタ（Ｑ２）と、バイアス入力端子（Ｄ）と、 アノードおよびカソード電極を有し、一方の電極は前記
   バイアス端子（Ｄ）に接続され、他方の電極は前記第１
   のトランジスタ（Ｑ１）のコレクタに接続されているダ
   イオード（Ｑ３）と、 出力信号端子（Ｃ）と、 ベース、コレクタおよびエミッタを有し、コレクタは前
   記出力信号端子（Ｃ）に接続され、ベースは前記バイア
   ス入力端子（Ｄ）に接続され、エミッタは前記第２のト
   ランジスタ（Ｑ２）のコレクタに接続されている別のト
   ランジスタ（Ｑ４）と、前記第１のトランジスタ（Ｑ１
   ）のコレクタと前記第２のトランジスタ（Ｑ２）のベー
   スとの間に接続された第１の抵抗（Ｒ１）と、 前記第１のトランジスタ（Ｑ１）のベースおよびコレク
   タ間に接続された第２の抵抗（Ｒ２）とを有し、 前記第２のトランジスタ（Ｑ２）のエミッタの大きさが
   前記第１のトランジスタ（Ｑ１）のエミッタの大きさの
   所定倍であり、 前記第２の抵抗の値が前記第１の抵抗の値よりも前記所
   定倍大きいものである、集積回路増幅器。 １５、入力信号端子（Ｂ）と、 アース端子（Ａ）と、 ベース、コレクタおよびエミッタを有し、ベースはコレ
   クタおよび前記入力信号端子（Ｂ）に接続され、エミッ
   タは前記アース端子（Ａ）に接続されている第１のトラ
   ンジスタ（Ｑ１）と、 ベース、コレクタおよびエミッタを有し、エミッタは前
   記アース端子（Ａ）に接続され、ベースは前記第１のト
   ランジスタ（Ｑ１）のベースに接続されている第２のト
   ランジスタ（Ｑ２）と、バイアス入力端子（Ｄ）と、 アノードおよびカソード電極を有し、一方の電極は前記
   バイアス端子（Ｄ）に接続され、他方の電極は前記第１
   のトランジスタ（Ｑ１）のコレクタに接続されているダ
   イオード（Ｑ３）と、 出力信号端子（Ｃ）と、 ベース、コレクタおよびエミッタを有し、コレクタは出
   力信号端子（Ｃ）に接続され、ベースは前記バイアス入
   力端子（Ｄ）に接続され、エミッタは前記第２のトラン
   ジスタ（Ｑ２）のコレクタに接続されている別のトラン
   ジスタ（Ｑ４）と、前記第１のトランジスタ（Ｑ１）の
   コレクタと前記第２のトランジスタ（Ｑ２）のベースと
   の間に接続された第１の抵抗（Ｒ１）と、 前記第１のトランジスタ（Ｑ１）のベースおよびコレク
   タ間に接続された第２の抵抗（Ｒ２）と、を有する集積
   回路増幅器。 １６、入力信号端子（Ｂ）と、 アース端子（Ａ）と、 ベース、コレクタおよびエミッタを有し、ベースはコレ
   クタおよび前記入力信号端子（Ｂ）に接続され、エミッ
   タは前記アース端子（Ａ）に接続されている第１のトラ
   ンジスタ（Ｑ１）と、 ベース、コレクタおよびエミッタを有し、エミッタは前
   記アース端子（Ａ）に接続され、ベースは前記第１のト
   ランジスタ（Ｑ１）のベースに接続されている第２のト
   ランジスタ（Ｑ２）と、バイアス入力端子（Ｄ）と、 アノードおよびカソード電極を有し、一方の電極は前記
   バイアス端子（Ｄ）に接続され、他方の電極は前記第１
   のトランジスタ（Ｑ１）のコレクタに接続されているダ
   イオード（Ｑ３）と、 出力信号端子（Ｃ）と、 ベース、コレクタおよびエミッタを有し、コレクタは前
   記出力信号端子（Ｃ）に接続され、ベースは前記バイア
   ス入力端子（Ｄ）に接続され、エミッタは前記第２のト
   ランジスタ（Ｑ２）のコレクタに接続されている別のト
   ランジスタ（Ｑ４）と、前記ダイオードの前記他方の電
   極を前記第１のトランジスタ（Ｑ１）のコレクタに接続
   する抵抗手段と、 を有する集積回路増幅器。 １７、入力信号端子（Ｂ）と、 アース端子（Ａ）と、 ベース、コレクタおよびエミッタを有し、ベースはコレ
   クタおよび前記入力信号端子（Ｂ）に接続され、エミッ
   タは前記アース端子（Ａ）に接続されている第１のトラ
   ンジスタ（Ｑ１）と、 ベース、コレクタおよびエミッタを有し、エミッタは前
   記アース端子（Ａ）に接続され、ベースは前記第１のト
   ランジスタ（Ｑ１）のベースに接続されている第２のト
   ランジスタ（Ｑ２）と、バイアス入力端子（Ｄ）と、 アノードおよびカソード電極を有し、一方の電極は前記
   バイアス端子（Ｄ）に接続され、他方の電極は前記第１
   のトランジスタ（Ｑ１）のコレクタに接続されているダ
   イオード（Ｑ３）と、 出力信号端子（Ｃ）と、 ベース、コレクタおよびエミッタを有し、コレクタは前
   記出力信号端子（Ｃ）に接続され、ベースは前記バイア
   ス入力端子（Ｄ）に接続され、エミッタは前記第２のト
   ランジスタ（Ｑ２）のコレクタに接続されている別のト
   ランジスタ（Ｑ４）と、前記バイアス端子（Ｄ）とアー
   ス電位との間に外部的に接続され、前記バイアス端子を
   信号周波数に対してアース電位に維持するバイパス・コ
   ンデンサ手段と、 ＤＣバイアス電流を前記バイアス端子（Ｄ）に供給する
   外部手段と、 を有する集積回路増幅器。 １８、信号入力端子および信号出力端子と、ＤＣバイア
   ス入力端子と、 電圧利得段トランジスタに信号を供給する電流利得段ト
   ランジスタを有する２つのカスコード接続された信号増
   幅トランジスタであつて、全体として信号反転を行うと
   共に、前記信号入力端子と信号出力端子との間で電流増
   幅および電圧増幅を行なう当該２つのカスコード接続さ
   れた信号増幅トランジスタと、 前記バイアス入力端子および前記両トランジスタに接続
   され、前記両トランジスタに対するＤＣバイアスの零入
   力動作点を同時に制御する共通ＤＣバイアス制御手段と
   を有し、 前記共通ＤＣバイアス制御手段が、前記電流利得段トラ
   ンジスタと電流ミラー構成に接続された電流ミラートラ
   ンジスタと、前記電流ミラートランジスタに直列に接続
   された順バイアスされたダイオードおよび抵抗とを含ん
   でいる、モノリシック集積回路増幅器。 １９、特許請求の範囲第１８項記載のモノリシック集積
   回路増幅器において、前記電流ミラートランジスタと前
   記電流利得段トランジスタとの間に直列に接続されて、
   前記順バイアスされたダイオードによつて低下するよう
   な前記ＲＦ入力端子の入力インピーダンスを増大させる
   減結合用抵抗を有するモノリシック集積回路増幅器。 ２０、特許請求の範囲第１８項または第１９項記載のモ
   ノリシック集積回路増幅器において、該増幅器が４つの
   外部電気接続点のみを備えた４本のリードを有するマイ
   クロ−Ｘ集積回路パッケージ内に実装されているモノリ
   シック集積回路増幅器。 ２１、入力信号端子と、 出力信号端子と、 ＤＣバイアス入力端子と、 アース基準端子と、 電流ミラー構成に接続された第１および第２のトランジ
   スタであつて、当該第１のトランジスタは前記ＤＣバイ
   アス端子に接続されて当該第２のトランジスタを流れる
   ＤＣバイアス電流を設定し、当該第２のトランジスタは
   前記入力信号端子に接続されて該端子から受信する入力
   信号を電流利得増幅するようになつている当該第１およ
   び第２のトランジスタと、 前記ＤＣバイアス端子を流れるＤＣバイアス電流を設定
   するために前記ＤＣバイアス端子に結合され、また前記
   第２のトランジスタにカスコード接続され、前記第２の
   トランジスタを介して供給される電流利得増幅された信
   号を電圧利得増幅して、電流利得増幅および電圧利得増
   幅された出力信号を前記出力信号端子に供給するように
   接続されている別のトランジスタと、 前記ＤＣバイアス入力端子を前記第１のトランジスタに
   接続する順バイアスされたダイオード構造および直列抵
   抗とを有し、 前記ダイオード構造はベース・コレクタ間が接続された
   トランジスタを含み、 前記トランジスタの各々は同一のモノリシック集積回路
   ウェーハ内に形成されたバイポーラＮＰＮトランジスタ
   であり、 前記集積回路ウェーハは前記端子の各々として作用する
   少なくとも１つの電気接続パッドを有し、前記端子の少
   なくとも１つが並列に接続された複数の電気接続パッド
   を含んでいる、増幅器。 ２２、信号入力端子および信号出力端子と、ＤＣバイア
   ス入力端子と、 電圧利得段トランジスタに信号を供給する電流利得段ト
   ランジスタを有する２つのカスコード接続された信号増
   幅トランジスタであつて、全体として信号を反転すると
   共に、前記信号入力端子と信号出力端子との間で電流利
   得および電圧利得を得るようになつている当該２つのカ
   スコード接続された信号増幅トランジスタと、 前記バイアス入力端子および前記トランジスタに接続さ
   れ、前記両トランジスタに対するＤＣバイアス零入力動
   作点を同時に制御する共通ＤＣバイアス制御手段とを有
   し、 全部が４つの外部電気接続点のみを備えた４本のリード
   を有するマイクロ−Ｘ集積回路パッケージ内に実装され
   ており、 また、前記バイアス制御手段が前記トランジスタの少な
   くとも１つに接続された所定の減結合用抵抗回路網手段
   を含んでおり、該回路網手段が増幅しようとする信号か
   らバイアス制御手段を減結合するように動作する、モノ
   リシック集積回路増幅器。 ２３、特許請求の範囲第２２項記載のモノリシック集積
   回路増幅器において、前記バイアス制御手段が電流ミラ
   ーバイアス・トランジスタを含み、前記抵抗回路網手段
   が前記電流ミラーバイアス・トランジスタと前記少なく
   とも１つのトランジスタとの間に設定された電流ミラー
   比に対応する所定の割合の抵抗値を有する一対の抵抗で
   構成されているモノリシック集積回路増幅器。 ２４、モノリシック集積回路交流信号増幅器モジュール
   であつて、 信号入力端子および出力端子と、 ＤＣバイアス入力端子と、 電圧利得段トランジスタに信号を供給する電流利得段ト
   ランジスタを有する２つのカスコード接続された信号増
   幅トランジスタであつて、全体として信号を反転すると
   共に、前記信号入力端子と出力端子との間で電流利得お
   よび電圧利得を得るようになつている当該２つのカスコ
   ード接続された信号増幅トランジスタと、 前記バイアス入力端子および前記両トランジスタに接続
   され、前記両トランジスタに対するＤＣバイアス零入力
   動作点を同時に制御する共通ＤＣバイアス制御手段とを
   有し、 更に、前記端子の各々として作用する少なくとも１つの
   電気接続パッドを有し、前記端子の少なくとも１つが並
   列に接続された複数の電気接続パッドを有している、モ
   ノリシック集積回路交流信号増幅器モジュール。 ２５、モノリシック集積回路交流信号増幅器モジュール
   であつて、 信号入力端子および出力端子と、 ＤＣバイアス入力端子と、 電圧利得段トランジスタに信号を供給する電流利得段ト
   ランジスタを有する２つのカスコード接続された信号増
   幅トランジスタであつて、全体として信号を反転すると
   共に、前記信号入力端子と出力端子との間で電流利得お
   よび電圧利得を得るようになつている当該２つのカスケ
   ード接続された信号増幅トランジスタと、 前記バイアス入力端子および前記両トランジスタに接続
   され、前記両トランジスタに対するＤＣバイアス零入力
   動作点を同時に制御する共通ＤＣバイアス制御手段と、 前記バイアス端子とアース電位との間に外部的に接続さ
   れ、前記バイアス端子を信号アース電位に維持するバイ
   パス・コンデンサ手段と、ＤＣバイアス電流を前記バイ
   アス端子に供給する外部手段と、 を有するモノリシック集積回路交流信号増幅器モジュー
   ル。