KR950005167B1 - 모놀리식 집적 회로의 rf증폭기 - Google Patents

Abstract

내용 없음.

Description

모놀리식 집적 회로의 RF증폭기

제1도는 통상적인 형태의 종래 기술의 고주파 RF 무선주파 증폭기의 개략도.

제2도는 본 발명에 따른 집적 회로 RF 증폭기에 대한 제1실시예의 개략도.

제3도는 입력 부하 효과를 감소시키도록 변형된 본 발명의 제2실시예의 개략도.

제4도는 (저항(54)이 본 실시예의 트랜지스터 Q3의 구조내에 포함되는) 제2도의 실시예를 실현하도록 이용되는 집적 회로 칩을 실시한 배치의 평면도(예를들어, IC 마스크의 컴퓨터로 발생된 영역겸분 도면)

제5a,5b 및 5c도는 제각기 제3도 실시예의 10mW버전에 대한 개략 회로도, IC칩 배치의 평면도 및, 그 중심부에 대한 분해 평면도.

제6a,6b 및 6c도는 제각기 제3도 실시예의 50mW버전에 대한 제5a 내지 5c도에 상당하는 도면.

제7a,7b 및 7c도는 또한 제각기 제3도 실시예의 150mW버전에 대한 제5a 내지 제5c도에 상당하는 도면.

제8도는 10MHz 내지 800MHz주파수 범위를 통해 신규 증폭기의 각종 입력 전력 레벨에 대한 통상적인 전력 출력의 플롯도.

제9도는 400MHz 내지 500MHz의 주파수 범위를 통해 각종 인가된 바이어스 전류에 대한 신규 증폭기의 작동 효율의 플롯도.

* 도면의 주요부분에 대한 부호의 설명

10 : 고주파 전력 증폭기 12 : 결합 커패시터

22 : 무선 주파 초우크 52 : 반도체 웨이퍼

70 : 바이어스 저항 72 : 바이패스 커패시터

본 발명은 집적 회로의 무선 주파 증폭기에 관한 것으로, 특히 고주파(예를들어 1GHz)응용을 포함한 각종 특정 응용에 있어 아주 양호한 RF증폭을 제공하도록 IC ＂빌딩 블록＂으로서 이용될 수 있는 범용 IC모듈에 관한 것이다.

무선 주파 증폭기는 적어도 두 주 기능을 갖고 있다. 첫째는, 소정의 출력 레벨을 발생시키도록 정해진 이득 계수로 입력 RF신호를 증폭시켜야 하는 것이며, 둘째로 입력 및 출력 RF신호는 RF임피던스에 미스매치(mismatch)가 되지 않거나 거의 되지 않는(종종 주파수의 광대역 이상의)소정의 RF주파수로 증폭기 내부 및 외부에 효과적으로 결합되어야 한다. 예를들면, 출력 증폭된 RF신호를 출력 단자에 결합된 RF부하에 효과적으로 결합시켜야 한다. 증폭기가 선형급(예를들어, A급, AB급 또는 B급)으로 작동될 시에 상기 출력단은 수납가능한 신호 왜곡의 저 레벨로 부하에 소정량의 RF신호 전력을 전송할 수 있다. 더욱이, 출력단은 부하 임피던스와 무관한 이득을 갖는다. 정동작의 저 전력을 소모하고, 모든 기대 입력 및 출력 상태하에 안정되게 동작시키며, 그리고 증폭기의 주파수 응답을 제한하지 않을 시에 잘 설계된 RF출력 증폭단은 성능 규격이 만들어져야 한다. 불행하게도, 상기(그리고 다른)알려진 소정의 성능 규격이 (예를들어 수백 MHz의 정도 및 GHz 범위에서)고주파로 작동된 RF증폭단에서 동시에 얻기에는 어렵다.

고주파 RF통신 장비에 있어서, 많은 비용 및 회로는 고전력 출력단을 구동시키도록 상당량의 전력을 발생시킬 수 있는 중간 증폭단을 설계하고 구성하는 것이 통상적으로 필요했다. 고주파에서, 안정성 문제가 단지 5 내지 8dB의 매 단이득이 실용적으로 제공되어야 한다. 관련된 매 단대역 제한 소자는 일반적으로 값이 비싸고, (많은 이유(reason)에 적합하게 소형화 하고 최소화한)최신 RF통신 장비에서의 소중한 부분을 손상시킨다. 안정도 문제는 첫째로 배치 의존 표유(layout-dependent stray)커패시턴스 외에도 활성소자의 유효 커패시턴스에 관련된 미정의 반사 피드백 임피던스에 의해 유발된다. 더욱이, (통상 ＂밀러＂커패시턴스로 칭하는)피드백 커패시턴스는 주파수에 따라 변하는 부하 임피던스와 같이 증폭기의 입력 임피던스가 변하는 제1원인중의 하나다.

바이폴라 접합 트랜지스터의 콜렉터 및 베이스 구조 사이(또는 전계 효과 트랜지스터의 소스 및 게이트 사이)의 유효 커패시턴스는 비교적 큰 유효 커패시턴스(단의 전압 이득 +1만큼 증배된 기본 소자 커패시턴스)가 트랜지스터에 대해 입력과 병렬로 나타나게 한다. 소자 커패시턴스가 확대되어 입력 단자와 병렬로 되는 프로세스는 밀러 효과로 종종 언급된다. 이 밀러 효과는 증폭기가 잘 설계되지 않을 경우에 실제 트랜지스터 증폭기의 단위 이득 크로스오버 주파수(이득 대역폭의 곱)를 감소시킬 수 있다. 밀러 피드백 커패시턴스량이 단이득에 관련되어 있기 때문에, 그러한 피드백 커패시턴스는 단이득 증가로서 증가한다. 동조 부하의 경우에 있어서, 상기 유효 입력 커패시턴스 통상적으로 크게 변할 수 있다. 제조 문제에 있어서, 상기 미정의 커패시턴스는 어떤 각종 증폭기를 다른 증폭기로 변화시키는데에 비용이 많이 들고 수동 소자의 임계 수동 ＂트리밍(trimming)＂이나 동조가 요구된다.

증폭단이 바테리 작동된 장비내에 이용될 시마다 부가적으로 DC전력은 필요하다. 과 DC전류는 적절한 레벨로 RF증폭단의 DC바이어스 전류가 소정의 RF출력 전력을 확실히 세트시키는데에 통상적으로 요구된다(예를들어, 대규모 제조하는 상황에서 서로 다른 장치 사이에서 기대된 트랜지스터 이득 변동으로 유발된 바이어싱 변화를 해소시키는 데에 상기 과전류가 때때로 요구된다). 불행하게도, 바테리 전원 공급 장치에서 유도될 시에, 상기 과전류는 전원 공급 장치의 수명을 매우 단축시키므로, 장비의 신뢰도를 감소시키고 장비 유지비를 증가시킨다.

제1도는 통상적으로 사용된 종래 기술의 한 이산 고주파 전력 증폭기(10)의 개략도이다. 입력 신호는 결합 커패시터(12) 및 매칭 회로망(14)를 통해 증폭기(10)에 결합된다(그것의 목적은 증폭기의 입력 임피던스를 신호원의 임피던스와 매치하여, 더욱 유효한 신호를 전송한다). 증폭기(10)의 RF출력은 트랜지스터(20)의 콜렉터에서 다른 결합 커패시터(18)를 통해 부하(16)에 결합된다. 증폭기(10)는 통상적으로 공통 에미터 구성으로 접속된 바이폴라 접합 트랜지스터(20), 무선 주파(RF) 초우크(22)(L1), 바이어스 전압 분할 저항(24 및 26)과, RF바이패스 커패시터(28)을 포함한다. 바이패스 커패시터(28)과 함께, 전원 공급 장치에 충분한 RF에너지를 인가하지 못하게 하는 RF초우크(22)를 통한 트랜지스터(20)의 콜렉터에 공급 전압 V_CC는 접속된다.

제1도에 도시된 회로 구성이 서로 다른 응용에 대해 매우 다양하게 이용될 시에, 또한 많은 잇점을 갖고 있는데, 그것 모두는 작동 주파수 증가나 소정의 작동 주파수 대역이 넓게 될 시에 더욱 임계적이다. 증폭기(10)의 입력 및 출력 커패시턴스는 전술된 밀러 효과에 기인하여 수납할 수 없을 정도로 높다. 더욱이, 입력 및 출력 커패시턴스는 증폭기의 순간 이득, 부하, 신호 레벨 및 주파수에 따라 다양하게 변한다. 기대될 수 있는 최대 전력 이득을 매우 제한하는 안정도 및 고이득 사이에서 증폭기(10)의 트레이드 오프(trade-off)가 이루어진다. 더욱이, 전선 접착 인덕턴스가 고전력 레벨에서 임계적이고 더욱 높은 패키징 비용을 초래하므로, 집적 회로 주변의 증폭기(10)의 설치은 또다른 문제를 발생시킨다. 증폭기(10)의 집적 회로 설치는 통상적으로 출력 단자에 접속되도록 집적 회로 칩의 후면을 필요로 하므로, IC칩의 ＂패키징＂내에 이용되도록 접지 절연 기술이 요구된다.

다른 고주파 증폭 회로는 집적 회로형의 설치에 더욱 적합하게 된다. 예를들면, 하시모토등(1980)에 의한 미합중국 특허원 제4,240,041호에 단일 반도체 칩상으로 집적될 수 있는 고주파 증폭 회로가 공개되어 있다. 공개된 증폭기의 출력 트랜지스터는 바람직한대로 회로 파라미터를 설정함으로써 AB급, B급 또는 C급으로 작동된다. 더욱이, 상기 참고 문헌에서 공개된 증폭기는 비교적 적은 5개의 리드를 갖는 칩상에 위치될 수 있다. 그러나, 공개된 증폭 회로가 두번 반전(즉, 출력 전압은 입력 전압과 동일한 극성이다)시켜, 출력 단자에서 입력단자로의 정 피드백은 고주파에서 불안정성을 유발시킬 가능성을 있게 한다. 더욱이, 증폭기 이득은 회로내에 이용된 각종 트랜지스터의 상호 콘덕턴스와 상대적 영역의 바이어스 저항에 대한 복소함수이다. 마지막으로, 바이어스 저항은 트랜지스터 이득내에서 기대된 변화를 마스크하도록 비교적 작게 함으로써, 전력이 소모되게 한다.

본 발명에 관련된 종래 기술의 다른 실시예는 아래와 같은 것을 포함한다(더 많은 예가 있을지도 모른다) : 오도우어에 의한 미합중국 특허원 제3,392,342호(1968) ; 쥬크에 의한 미합중국 특허원 제3,626,313호(1971) ; 위틀링거에 의한 미합중국 특허원 제Re.30,297호(1980) ; 나이트에 의한 미합중국 특허원 제3,992,676호(1976) ; 홀에 의한 미합중국 특허원 제3,942,129호(1976) ; 홀에 의한 미합중국 특허원 제3,950,708호(1976) ; 스케이드 2세에 의한 미합중국 특허원 제3,952,257호(1976) ; 아메드에 의한 미합중국 특허원 제4,028,631호(1977) ; 아메드에 의한 미합중국 특허원 제4,140,977호(1979) ; 스테인에 의한 미합중국 특허원 제4,237,414호(1980) ; 레이디흐에 의한 미합중국 특허원 제4,242,643호(1980).

상기에 리스트된 특허는 고주파 증폭기 응용에 이용될 수 있는 각종 바이폴라 접합 트랜지스터 구성을 공개하고 있다. 예를들면, 오도우어에 의한 미합중국 특허원 제3,392,342호에는 전류 미러 바이어스를 공개하고 있다. 쥬크는 입력 및 출력 트랜지스터에 대해 스케일된 기하학을 사용하여 캐스케이드된 출력 배치를 이용한 전류 미러 증폭기를 기술하고, 위틀링거는 동일한 레벨로 입력 및 출력 트랜지스터의 콜렉터 전위를 보유하는 전류 미러 증폭기를 기술하며, 나이트는 자체 바이어스 되고 캐스케이드된 출력단에 따라 위틀링거와 유사한 전류 미러 증폭기를 기술하며, 나이트는 자체 바이어스 되고 캐스케이드된 출력단에 따라 위틀링거와 유사한 전류 미러 증폭기를 나타내고 있다. 아메드에 의한 미합중국 특허원 제4,028,631호에는 입력 임피던스를 감소시키는데에 이용된 콜렉터-베이스가 분로된 입력 바이어스 저항을 구비한 전류 미러 증폭기를 기술하고 있다.

집적 회로 기술의 신규 잇점과, 상기 확인된 것과 같은 다수의 종래 기술 회로가 있음에도 불구하고, 정해진 DC입력 전류에 대한 DC출력 전류를 정확히 제어하여 정해진 RF출력 전력에 대한 DC입력 전력을 최소화할시에 RF고주파의 광대역에 걸쳐 매우 정확하고 비교적 고이득 및 전력 레벨을 제공할 수 있는 모놀리식(즉, 집적 회로)RF증폭기 빌딩 블록이 개발되지 않았다. 더욱이, 고안되어온 대부분의 집적 회로 고주파 증폭단은 부하 임피던스의 변화에 따라 광범위하게 변하는 과입력 커패시턴스에 의한 상당한 고주파 안정성 문제가 따른다. 활성 증폭기 소자내에서 커패시턴스 변화에 의한 각 소자의 임계 제조소의 트림은 통상적으로 과거에는 소정의 이득 계수를 얻는 것이 필요되었고, 캐스케이드단도 통상적으로 그러한 트리밍기술이 사용될 시에 RF전력 장치나 모듈을 구동시킬 필요가 있다. 종래에는 상기 모든 문제점을 단순성과 적은 비용으로 해결한 집적 회로 빌딩 블록이 이용되지 않았다. 이용 가능하다면, 그러한 빌딩 블록은 이동식, 구획식 및 손으로 쥘 수 있는 바테리 통신 장비를 포함한 각종 RF통신 장비의 곱(product)라인에 이용될 수 있다. 그러한 빌딩 블록이 고효율로 안정성을 성취할 수 있을 경우, RF전치 증폭기, RF전력 구동기, RF전력 모듈 및, 수신 혼합기나 IF증폭기와 같은 그러한 장치내에서의 서로 다른 응용으로 다양하게 이용되는 것이 이상적이다.

본 발명은 고주파 집적 회로의 RF증폭기를 제공하는 것인데, 상기 증폭기는 광대역 RF주파수에 걸쳐 정확한 고이득을 제공하고, 매우 효율적으로 DC입력 전력을 이용하며, 매우 높은 RF주파수(즉, 1GHz이상)에서 안정성을 갖고 있으며, 그리고 부하 임피던스와 크게 무관한 충분히 감소된 입력 커패시턴스를 구비한다. 매우 간단하게 요약하면, 신규 증폭기의 모듈은 두 캐스케이드 증폭단, 즉 전압 이득에 의해 폴로우(follow)된 전류 이득을 포함한다. 아래 다이오드 양단의 안정 전압 드롭(drop)을 갖는 순방향 바이어스 다이오드(예를들어, 단락된 콜렉터-베이스 트랜지스터)에 의해 번갈아 공급된 전류 미러 장치에 의해 입력 전류 이득단은 바이어스 된다. 전류 이득단의 양단에서 비교적 저압을 유지하여, 캐스코드 저압 이득단의 양단에서 전압 스윙을 최소화할 시에 다이오드는 온도 보상을 제공한다.

본 발명에 따른 증폭기는 같은 반도체 웨이퍼상에서 양호하게 제조된 4개의 트랜지스터를 포함한다.(복합 패드가, 전선 접속 콘덕턴스를 최대화 하거나 인덕턴스를 최소화 하기 위하여 소정의 4개의 단자 포인트에 병렬로 접속되지만)단지 4개의 외부 악세스(access) 리드(즉, IC＂패드＂)만이 증폭기 칩에 충분한 외부 악세스를 제공할 수 있다. 외부에 단지 4개의 접속부만이 요구되기 때문에, 전 모듈은 종래 4개의 리드된 ＂마이크로-X＂ IC 패키지/캐리어내에서 매우 유리하게 ＂패키지＂될 수 있다.

제1 및 2트랜지스터(Q1 및 Q2)는 전류 미러 구성내에서 함께 접속된다(즉, 제1 및 2트랜지스터의 에미터 영역은 스케일되고, 전극은 제2트랜지스터 Q2를 통해 흐르는 전류가 제1트랜지스터 Q1을 통해 흐르는 다수의 전류이도록 상호 접속된다). 제1전류 미러 트랜지스터 Q1은 제2트랜지스터 Q2를 바이어스 시키도록 작동한다. 제3트랜지스터 Q3(콜렉터-베이스 단락 다이오드)는 전류 미러가 결합된 제1 및 2트랜지스터에 DC바이어스 공급원을 제공하며, 또한 제2트랜지스터 Q2(전류 이득단)가 (포화되지 않은)활성 영역에서 적당히 작동하도록 정확한 전압 드롭을 제공한다. 제2트랜지스터 Q2(공통 에미터 전류 이득) 및 제4트랜지스터 Q4(공통 베이스 전압 이득)는 캐스코드 구성내에서 함께 접속되며, 또한 Q3다이오드 양단의 전압드롭은 Q4양단의 콜렉터-에미터 전압 스윙을 최대화 할 시에 Q2양단의 콜렉터-에미터 전압 스윙을 최소화 시킨다.

기술된 바와 같이, 제2트랜지스터 Q2가 전류 이득을 제공하는 반면에, 제4트랜지스터 Q4는 전압 이득을 제공한다. 제4트랜지스터 Q4를 통해 흐르는 순간 전류는 제2트랜지스터 Q2를 통해 흐르는 전류 함수이다. 두 증폭 트랜지스터단의 정동작점은 공통 바이어스 단자를 통해 동시에 제어될 수 있다. 그래서, 제1 및 2트랜지스터 Q1 및 Q2(즉, 전류 미러)의 스케일된 기하학으로 설정된 매우 정확한 이득 관계에 따라, 증폭기에 의해 발생된 출력 신호 전력은 입력 신호 레벨에 의해 직접 제어된다. 비교적 높은 파괴 전압은 전류 이득단 Q2와 캐스코드 접속함에 의해 제4트랜지스터 Q4양단에서 설정된다. 더우기, 부하 임피던스에 따라 많이 변하지 않는 비교적 저입력 커패시턴스를 제공하며, 부하 커패시턴스가 RF부하에서 제4트랜지스터 Q4의 입력으로 다시 반향되지 않는다.

신규 증폭기 모듈이 또한 반전 증폭기이기 때문에(그것은 두 캐스코드된 이득단을 사용하지만), 출력대 입력간의 신호 피드백이 발진을 유발시킬 가능성이 상당히 감소된다.

출력단 DC전류는 입력 바이어스 전류에 의해 빈틈없이 제어됨으로써, 전력 제어가 효율 손실없이 이루어진다. 비교적 높고 정확한 이득에서 지극한 광대역 동작이 이루어질 수 있다(예를들어, 900MHz에서의 15dB이득이 100MHz에서의 25dB이득으로 쉽게 변한다).

본 발명에 따라 제조된 IC증폭기에 대해 아주 우수한 성능 특성, 간단성 및 적은 비용으로 하나로 양호하게 조합할 수 있기 때문에, RF통신 회로로 제한되지 않는 것외에 각종 서로 다른 응용내에서의 ＂빌딩 블록＂으로서 증폭기는 광범위하게 사용될 수 있다.

이하, 첨부된 도면을 참조로 하여 본원 명세서를 더욱 상세히 설명하기로 한다.

제2도는 신규 증폭기(50)에 대한 제1실시예의 개략도이다. 증폭기(50)의 활성 소자는(종래 집적 회로 배치 및 구성 기술을 이용한)단일 집적 회로 반도체 웨이퍼(52)상에서 제조되고, 단지 4개의 단자(즉, IC ＂패드＂) A 내지 D에 의해 외부 회로에 접속된다. 양호한 실시예에 있어서, 단자 A는 접지 리드이고, 단자 B는 입력 리드이며, 단자 C는 출력 리드이며, 그리고 단자 D는 바이어스 리드이다. 외부 소자를 구비한 웨이퍼(52)상에서 제조된 소자를 접속하도록 요구된 소량의 리드 때문에, 증폭기(50)는 적은 종래 4개의 리드 IC칩 패키지(예를들어, ＂마이크로X＂패키지 캐리어)를 이용하여 제조될 수 있다. 한 가능한 칩 배치가 제4도에 도시되어 있다.

4개의 트랜지스터 Q1,Q2,Q3 및 Q4는 양호한 실시예내의 웨이퍼(52)상에서 제조된다. 제2도에 도시된 모든 트랜지스터는 NPN바이폴라 접합 트랜지스터이더라도, PNP바이폴라 접합 트랜지스터나 전계 효과 트랜지스터(FET)가 그 대신에 이용될 수 있다(후자의 경우에서, 베이스-콜렉터-에미터 구조는 생각되는 바와 같은 게이트-트레인-소스 FET구조가 된다). 제2도에서, Q1의 에미터가 접지 단자 A에 접속되는 반면에, Q1의 베이스는 Q1의 콜렉터에 접속된다. Q2의 에미터가 접지 단자 A에 접속되는 반면에, Q2의 베이스는 Q1의 베이스(또한 콜렉터)에 접속된다. 입력단자 B는 Q2의 공통 접속된 베이스와 Q1의 베이스 및 콜렉터에 접속된다.

(손실 접합 전극 리드 구조를 목적한바대로 제조함으로써 웨이퍼(52)상의 트랜지스터 Q3구조부로서 포함되거나, 소정의 다른 종래 방법이나 확산으로 양호하게 제조되는)에미터 레지스터(54)를 통해 Q1의 콜렉터는 Q3의 에미터에 접속된다. Q3의 콜렉터는 Q3의 베이스에 접속됨으로써, Q3는 콜렉터-베이스 단락 다이오드로서 기능을 다한다. Q3 및 Q4의 베이스는 양자 모두 DC바이어스 입력 단자 D에 접속된다. Q4의 에미터는 Q2의 콜렉터에 접속되는 반면에, Q4의 콜렉터는 RF출력 단자 C에 접속된다.

통상적인 응용에 있어서, RF신호원(56)은 결합 커패시터(58) 및 종래 매칭 회로망(60)을 통해 입력 단자 B에 결합된다. 결합 커패시터(58)는 DC레벨을 입력단자 B 및 소스(56)사이에 결합되지 않게 하는 반면에, 매칭 회로망(60)은 입력단자 B에서 발생한 입력 임피던스에 대해 소스(56)의 입력 임피던스를 매치한다. RF부하(62)는 직렬 접속된 결합 커패시터(64)를 통해 출력단자 C에 접속된다. RF에너지가 전원 공급장치로 흐르는 것을 방지하도록 RF초우크(66)는 출력단자 C와 전원 공급 전압 V_CC사이에서 직렬로 접속된다. 바이패스 커패시터(68)는 RF접지를 제공하도록 V_CC및 접지 전위 사이에 접속된다. 바이어스 저항(70)은 V_CC및 바이어스 단자 D사이에 접속된다. 선택적으로, 제어된 바이어스 전류원은 공급 단자 D에 직접 접속된다. 바이어스 단자 D 및 접지 전위 사이에 접속된 비교적 크 바이패스 커패시터(72)는 바이어스 단자 D가 RF접지 전위에 있게 된다. 접지단자 A는 DC 및 RF접지 전위에 직접 접속된다.

출력 증폭단 Q2,Q4내의 DC전류와 입력 DC바이어스 전류 사이에서 정확한 관계를 제공하도록 트랜지스터 Q1 및 Q2는 스케일된 기하학 상태를 갖는다. 예를들면, 트랜지스터 Q1의 에미터가 상대적인 크기 10X를 갖도록 제조되고, Q2의 에미터는 상대적인 크기 100X를 갖도록 제조되는 경우, 트랜지스터 Q2를 통해 흐르는 증배된 전류 M.I bias는 트랜지스터 Q3 및 Q1을 통해 흐르는 DC입력 바이어스 전류 Ibias의 거의 10배이다(그래서, M은 10과 같다). 트랜지스터 Q2의 전류와 바이어스 전류 사이에서(공지된) 상기 직류 ＂전류 미러＂관계는 증폭기(50)의 전체 효율을 증가시키며, 또한 증폭기 RE전력 출력을 직접 제어하게 한다. 예를들면, 증폭기(50)의 정동작점이 바이어스 저항기(70)의 값(또는 전류원)을 간단하게 선택함으로써 변화될 수 있다. 바이어스 저항(70)이 비교적 작은 저항값을 가질 경우, 증폭기(50)는 선형 A급 또는 B급 모드에서 작동한다. 한편으로, 증폭기(50)는 바이어스 저항(70)의 저항값을 비교적 큰 값으로 설정함으로써 C급 모드에서 작동하도록 세트된다(즉, 여기서 부하 전류는 입력 신호 피크시를 제외하고 차단된다). 이런 점에서, 증폭기 작동에 대한 효율 및 소정의 급은 서로 다른 응용에 적합하도록 쉽게 조정된다.

3의 단락 콜렉터-베이스 접합은 소스(56)에 저입력 임피던스를 제공할 수 있다. 이것은 바이어스 단자 D가(외부 바이패스 커패시터(72)의 효과에 의한) RF접지에 위치하고, 콜렉터-베이스 단락 Q3가 단락 회로로서 입력 소스에 발생된다(즉, ＂다이오드＂ Q3는 작동시에 ＂온＂상태로 순방향 바이어스 된다). 상기 저입력 임피던스는, 또한 전류 이득 트랜지스터 Q2가 사실상 저 임피던스원에 의해 구동되어, 저 전압 스윙만을 Q2의 콜렉터상에서 존재하게 한다(그래서 저 피드백이나 ＂밀러＂커패시턴스를 입력 단자 B에 인가한다). 저항(54)은 단지 트랜지스터 Q3와 관련된 부하 손실을 감소시키며(본 실시예에서, 저항(54)은 30 내지 100오옴 정도의 값을 갖는다).

Q4의 콜렉터에서 출력 전압 스윙을 최대화 하도록 트랜지스터(다이오드)Q3는 또한 접지 전위에 근접한 값에 트랜지스터 Q2의 콜렉터 전압을 바이어스 시키는 역할을 한다. Q4에서 출력 전압 스윙을 최대화 시킴으로써, 증폭기(50)의 전체 출력 전력은 정해진 량의 입력 DC전력에 대해 최대가 되어 증폭기의 효율을 높인다. 증폭기(50)가 바테리 작동 전원 공급 장치에서의 전원 공급 전압 V_CC에 제공될 경우에 효율은 특히 중요하다.

Q4의 베이스가 또한(외부 바이패스 커패시터(72)에 의한) RF접지 전위에 위치하기 때문에, 전류 이득단 Q2의 콜렉터에 접속되어 있는 RF부하 임피던스는 극히 낮다. 그래서, (예를들어, 변하는 부하 임피던스(62)의 결과로서)밀러 효과에 의해 Q4의 베이스에 반향된 소정의 변하는 커패시턴스는 Q2의 베이스에 다르게 반향되지 않는다. 결과로서, 지극히 저 밀러 커패시턴스가 입력 단자 B에 반향된다.

Q4의 입력 임피던스는 그것이 공통 베이스 구성내에 접속되기 때문에 매우 낮다. 더욱이, 트랜지스터 Q2 및 Q4는 캐스코드 장치로 접속됨으로써, 고출력 임피던스가 트랜지스터 Q4에서 상당량의 전압 이득을 성취하도록 출력 단자 C에 인가된다. 캐스코드 장치(즉, 전압 이득 증폭기 Q4를 공급한 전류 이득 증폭기 Q2)는 또한 부하(62)가 증폭기(50)의 출력 임피던스와 미스매치된 임피던스 및, 동조 회로 등일 경우에 이용되는)모듈의 RF출력 단자 양단의 고 파괴 저압 외에도 트랜지스터 Q4의 베이스에 대한 부하(62)의 임피던스내의 변화의 더욱 낮은 반향을 유발한다.

증폭기(50)의 부가 전력 저항 특징은 입력 단자 B에서 발생하는 피크 정류 작용에서 유도된다. 소스(56)에 의해 발생된 신호가 증가함에 따라, DC바이어스 전압은 트랜지스터 Q1의 베이스에서의 정류 작용을 유발하는 결합 커패시터(58)(또는 매칭 회로망(60)에 대한 내부 등가 커패시턴스)양단에서 발생된다. 상기 DC바이어스 전압은 출력단 Q2 및 Q4내의 DC바이어스 전류를 감소시키게 함으로써, 효율(즉, DC입력 전력에 대한 출력 RF전력비)이 증가된다. 부품값을 선택함으로써, 증폭기(50)의 전체 출력 RF전력은 정해진 량의 DC입력 전력에 대한 이론상의 최대값에 접근될 수 있다.

증폭기(50)는 전부 반전 증폭기이다(즉, 입력 단자 B에서의 전압 증가는 출력 단자 C에서의 전압 감소를 유발시킨다). 이러한 이유는 공통 에미터의 제1단 Q2는 반전되지만, 캐스케이드된 공통 베이스의 제2단 Q4는 반전되지 않기 때문이다. 그래서, 증폭기(50)를 발진시키도록 정 피드백은 출력 단자 C로부터 입력단자 B로 발생할 가능성은 없다. 출력단자 C와 입력단자 B사이에서 소정의 피드백은(피드백이 부 또는 퇴화 피드백이므로)증폭기 이득을 약간 감소시키지만, 증폭기의 안정성을 높인다.

트랜지스터 Q1 내지 Q4가 유사한 제조 기술을 이용한 같은 웨이퍼(52)상에서 모두 양호하게 제조되기 때문에 증폭기(50)는 비교적 양호한 온도 안전성을 갖는다. 한 트랜지스터에 영향을 주는 소정의 온도 변화는 또한(각 소자가 같은 온도 계수를 가지므로)같은 방식으로 다른 세개의 트랜지스터에도 영향을 준다. 어떤 경우에 있어서, 바이어스 저항(70)은 온도 변화에 따라 저항값도 변한다. 또한, Q1 및 Q2 양단에서 베이스-에미터간의 전압 드롭은 약간 온도에 따라 변한다. 그러나, 이들 계수는 단지 비교적 적은 량으로 Ibias값을 변화시켜, 웨이퍼(52)의 온도 변화를 감소시키도록 특별한 측정을 할 필요가 없이 양호 온도 안정성이 이루어진다는 것을 알 수 있다.

바이폴라 NPN트랜지스터가 통상적으로 N형 개시물과 구성되지만, P형 개시물을 사용하여, 콜렉터 전극으로서 작용하도록 상기 P형 개시물내에 N형 포켓을 주입시키는 것이 좋다. 이런 식으로, IC웨이퍼 뒷면은 IC패키징을 단순화 시키도록 직접 접지되어, IC캐리어에 따라 개량된 열 접촉을 허용한다.

제3도는 본 발명의 또다른 개량된(그리고 이내 양호하게된)실시예의 개략도이다. 제3도에 도시된 실시예는 저항(74)(R2) 및 (76)(R1)이 가산된 것을 제외하고 제2도에 도시된 실시예에 모두 관련되어 있는 것을 식별할 수 있다. 저항(74)은 Q1의 베이스 및 콜렉터 사이에 접속되므로(Q1은 그 콜렉터에 직접 단락된 베이스를 더 이상 갖지 않는다). 레지스터(76)는 Q2의 베이스와 Q1의 콜렉터 사이에 접속된다. 저항(74 및 76)은 두 목적을 갖고 있는데, (1) 입력 소스(56)에서 증폭기를 절연하기 좋고, (2) 그러한 개량된 절연이 이루어짐에도 불구하고 트랜지스터 Q2 및 Q1에 대한 소정의 전류 미러 매칭을 유지한다.

제2도에 도시된 실시예에 있어서, 입력 단자 B는 저항(54)(제3도의 라벨된 R3)을 통하여 Q3의 에미터에 결합된다. Q3는 순방향 바이어스된 콜렉터베이스 단락 다이오드로서 작동하여, 입력 단자 B에 인가된 RF신호에 거의 단락 회로처럼 나타난다. Q3의 공통 접속된 베이스 및 콜렉터는 바이어스 단자 D에서(바이패스 커패시트(72)를 통해) RF접지에 접속된다. 어떤 절연이 트랜지스터 Q3의 에미터와 입력단자 B사이에서 제공되지 않으면, 입력단자 B에 인가된 입력 신호의 과부하가 어떤 상황하에 발생한다.

(종래 확산형 집적 회로 저항이거나, 또는 트랜지스터 Q3의 구조로 통상 구성되는)저항(54)은 트랜지스터 Q3와 관련된 소정의 부하 손실을 감소시킨다. 그러나, 그러한 부하 손실을 감소시켜 입력 단자를 더욱 절연시키도록 또다른 저항(76)은 트랜지스터 Q3의 에미터와 입력단자 B사이에서 직렬로(제3도에 도시된 바와 같이)접속된다. 사실상, 저항(76)은 입력 RF전력을 콜렉터-베이스 단락 다이오드 Q3로 너무 많이 흐르지 못하게 함으로써, 소스 부하를 최소로 하여 입력 단자 B에 인가된 RF전류를 더욱 효율적으로 이용한다(그때 대부분의 상기 전류는 유용한 RF입력으로서 트랜지스터 Q2에 흐른다).

다시 기술되는 바와 같이, Q1 및 Q2는 전류 미러 구성내에서 기하학적으로 스케일 되어, 전류가 소정의 비율로 매치된다. 그래서, 저항(74)은 상기 전류 매칭을 유지하도록 가산된다. 저항(76)값은 충분한 입력절연을 제공하도록 요구대로 선택된다. 다시 기술되는 바와 같이, 트랜지스터 Q2의 영역은 트랜지스터 Q1의 영역의 M배이다. 그래서, 트랜지스터 Q1 및 Q2 사이에서 스케일된 전류 매치 관계를 유지하도록 저항(74)값은 저항(76)값의 M배로 선택된다.(상기 두 트랜지스터는 동일 기판상에서 제조되어 동일 전류 밀도로 작동하므로, 일반적 다음과 같이 되는)βQ1=βQ2라고 가정하면, Q2의 베이스 전류는 Q1의 베이스 전류보다 M배 더 크다. 저항(74)이 저항(76)보다 M배 더 크게 구성되는 경우, 저항(74 및 76) 양단의 전압드롭은 같다. 일반적인 경우에 있어서, 저항(74)의 저항값은 저항(76)의 저항값보다 N배 더 크게 구성되는데, 여기서 N은 트랜지스터 Q2 및 Q1사이에서 전류 매칭을 유지하도록 IC칩 배치상에서의 트랜지스터 Q1의 영역대 트랜지스터 Q2의 영역비이다.

제3도의 실시예는 제5a 내지 5c도(10mW), 제6a 내지 6c(50mW) 및 제7a 내지 7c(150mW)에서의 세 특정한 최대 전력 레벨에 대해 도시된다. 제5a,6a 및 7a도에 대해 재작성된 개략도는 부품값이 도시되고, 그리고 외부 접지 및 바이어스 접속점 A 및 D에 대해 범위외의 평행 접속된 IC패드 접속 단자가 도시된다. 제5b,6b 및 7b도는 각종 IC패드가 명백히 이루어지는 제1스케일에서 칩 배치에 대한 개략도이다. 각 IC칩 배치의 중앙 ＂작업(working)＂부는 제5c,6c 및 7c에서 확대된 스케일로 도시된다. 종래 IC제조프로세스가 사용될 수 있으므로, 또다른 상세한 설명을 할 필요가 없다.

각종 입력 전력 레벨인 100MHz에서 800MHz인 주파수에 대한 통상적인 출력 전력 곡선이 제8도에 도시된다. 제9도는 각종 바이어스 전류에 대해 400MHz에서 500MHz의 통상적인 출력 전력 곡선(및 효율)이 도시된다. 50MHz에서 860MHz의 주파수 범위를 통해 통상 측정된 입력 및 출력 임피던스가 아래 표 1에 도시된다.

[표 1]

신규 RF증폭기 모듈은 아래와 같은 바람직한 특징중에서 약간 또는 모두 제공할 수 있는 것으로 생각된다.

바람직하다면, IC칩은 4개의 리드된 마이크로파 패키지내에 적합하다.

IC칩의 뒷부분은 접지 전위에 직접 접속되어, 열 결합을 향상시키고, 동시에 IC패키징을 간단하게 한다.

다중 접지 및 바이어스 IC패드는 전선 접속 인덕턴스/콘덕턴스 문제를 완화시키도록 가산된다.

간단한 외부 회로를 통해 양호한 바이어스 제어는 A급, B급 또는 C급 증폭기 동작을 쉽게 성취하는데에 제공된다.

전력 레벨 제어는 또한 같은 간단한 바이어스 제어 및, 같은 외부 바이어스 리드 접속점을 통해 성취된다.

입력 및 출력 커패시터스는 더욱 적게 된다(저밀러 커패시턴스).

입력 및 출력 커패시턴스는(소자 설계로 제어 가능한) 이득, 부하, 신호 레벨이나 주파수에 크게 관련되어 있지 않다.

안정된 고 이득 요소(예를들면, 통상적인 이산부품 설계에 대해 단지 5dB 이득과 비교된 960MHz에서의 15dB이득).

단지 본 발명의 소수 실시예가 기술되었지만, 부가적이고 선택적인 실시예 및 설정 구성이 본 기술의 숙련자에게는 명백해질 것이다. 예를들면, 기술된 모든 트랜지스터가 NPN트랜지스터이지만, (갈륨 비소화활성소자와 같은)전계 효과 트랜지스터나 PNP바이폴라 접합 트랜지스터는 그 대용으로 이용될 수 있다. 더욱이, 어떤 상황에 있어서, 직접 접속이나 다른 형태의 회로 소자는 바람직하다면 저항(74),(76) 또는 (54)에 대용될 수 있다. 수납 가능한 저 레벨로 트랜지스터 Q2의 커패시턴스를 유지할 시에 더욱 높은 공급 전압 V_CC를 사용할 수 있도록 부가 콜렉터 단락 다이오드를 트랜지스터 Q3에 의해 형성된 상기 하나의 다이오드와 직렬로 가산시키는 것이 바람직하다. 쉽게 알 수 있듯이, 하나 또는 그 이상의 두 단자 소자(즉, PN접합 다이오드)는 적어도 트랜지스터 Q3에 대용될 수 있다. 트랜지스터 Q1 및 Q2가 기술된 전류매칭을 성취하도록 같은 웨이퍼상에서 제조되지만, 바람직하다면, 다른 회로 소자는 같은 웨이퍼상에 반듯이 포함될 필요가 없으므로 어떤 응용에 대한 이산 외부 소자가 될 수 있다. 그리고, 부가 트랜지스터 구조가 가산된다(예를들어, 고 전력을 발생시킬 수 있도록 실시예에 도시된 어떤 트랜지스터 구조와 병렬로 접속된다). 따라서, 본 발명의 적어도 소수의 신규형을 실현하도록 계속되는 상기 및 모든 다른 대안은 다음과 같은 적어도 광범위 청구범위의 범주를 벗어나지 않는다.

Claims (37)

1. 단지 4개의 외부 전기적 접속부들을 요구하며, 입력 신호 단자와, 출력 신호 단자와, DC바이어스 입력 단자와, 그라운드 기준 단자와, 상기 입력 신호 단자에 직접 전도적으로 접속된 베이스 전극과 상기 그라운드 단자에 직접 전도적으로 접속된 에미터 전극을 가지는 단일 공통-에미터 구성의 전류-이득 트랜지스터 증폭기와, 상기 전류-이득 증폭기 수단에 직렬로 접속되고 상기 출력 신호 단자에 직접 전도적으로 접속된 콜렉터 전극을 가지는 단일 공통-베이스 구성의 전압-이득 트랜지스터 증폭기 수단을 구비하고, 상기 직렬 증폭기 수단은 입력 신호에 따라 반전되거나 대략 180°위상차의 모듈로부터 출력 신호를 총괄적으로 제공하기 위해 접속되며, 상기 DC바이어스 입력 단자와 같은 트랜지스터 증폭기 수단 각각으로 DC바이어스 전류를 설정하기 위해 상기 트랜지스터 증폭기 수단에 접속된 DC바이어싱 수단을 구비하는 모노리식 집적 회로의 증폭기 모듈.
2. 제1항에 있어서, 상기 전류-이득 트랜지스터 증폭기 수단은 공통-에미터 접속 제1트랜지스터를 구비하고, 상기 전압-이득 트랜지스터 증폭기 수단은 상기 제1트랜지스터의 콜렉터 전극에 접속된 에미터 전극을 가지는 공통-베이스 접속 제2트랜지스터를 구비하는 모노리식 집적 회로의 증폭기 모듈.
3. 제2항에 있어서, 상기 트랜지스터 각각은 쌍극성 NPN트랜지스터이며 상기 직렬 증폭기 수단 각각은 단일 트랜지스터 구조를 포함하는 모노리식 집적 회로 증폭기 모듈.
4. 단지 4개의 외부 전기적 접속부들을 요구하며, 입력 신호 단자와, 출력 신호 단자와, DC바이어스 입력 단자와, 상기 입력 신호 단자와 그라운드 단자에 접속된 전류-이득 트랜지스터 증폭기와, 상기 전류-이득 증폭기에 직렬로 그리고 상기 출력 신호 단자에 접속된 전압-이득 트랜지스터 증폭기를 구비하고, 상기 직렬 증폭기는 모듈에 대해 입력 신호에 따라 반전되거나 180°위상차의 모듈로부터의 출력을 총괄적으로 제공하도록 접속되며, 상기 DC바이어스 입력 단자와 상기 각각의 트랜지스터 증폭기로 DC바이어스 전류를 설정할 목적으로 상기 트랜지스터 증폭기 각각에 접속된 DC바이어싱 수단을 구비하고, 상기 전류-이득 트랜지스터 증폭기는 공통-에미터 접속 제1트랜지스터를 포함하며, 상기 전압-이득 트랜지스터 증폭기는 상기 제1트랜지스터의 콜렉터 전극에 접속된 에미터 전극을 가지는 공통-베이스 접속 제2트랜지스터를 포함하며 쌍극성 NPN트랜지스터가 되는 각각의 트랜지스터들과 단지 단일 트랜지스터 구조로 구성되는 각각의 직렬 증폭기를 구비하며, 상기 DC바이어싱 수단은 상기 바이어스 트랜지스터에 흐르는 DC전류와 비교하여 계수 M만큼 멀티플되어 거기에서 DC바이어스 전류를 설정하기 위해 상기 공통-에미터 제1트랜지스터를 가지고 전류 미러 장치에 접속된 제1바이어스 트랜지스터(또한 NPN트랜지스터)와, DC바이어스 전류를 공급하고 전류-이득 트랜지스터 증폭기에 교차하는 상기 전압 스윙을 최소화하도록 상기 DC바이어스 입력 단자와 제1바이어스 트랜지스터를 가지고 쇼트된 베이스-콜렉터 다이오드 장치에 접속된 제2바이어스 트랜지스터(또한 쌍극선 NPN트랜지스터)와, 상기 제1 및 제2바이어스 트랜지스터 사이에서 직렬로 접속된 제1저항과, 상기 공통-에미터 제1트랜지스터 베이스와 제1바이어스 트랜지스터 콜렉터 사이에 직렬로 접속된 제2저항과, 상기 제2바이어스 트랜지스터의 베이스와 콜렉터 사이에서 직렬로 접속되어, 상기 제2저항에 대략 M배의 제3저항 값을 포함하는 모노리식 집적 회로의 증폭기 모듈.
5. AC신호 증폭기로서, 입력 신호 단자와, 출력 신호 단자와, DC바이어스 입력 단자와, 그라운드 기준단자와, 제2트랜지스터를 통해 DC바이어스 전류를 설정하기 위해 DC바이어스 단자에 결합된 제1트랜지스터와 상기 입력 단자에 연결되고 그로부터 수신된 입력 신호의 전류 이득 증폭을 제공하기에 적합한 제2트랜지스터를 갖는 전류 미러 구성에 접속된 제1 및 제2트랜지스터들과, 그결과 DC바이어스 전류를 설정하기 위해 DC바이어스 단자에 연결된 다른 트랜지스터를 구비하며, 상기 다른 트랜지스터는 그로부터 제2트랜지스터에 공급된 전류-이득 증폭 신호의 전압-이득 증폭을 제공하도록 상기 제2트랜지스터에 직렬로 접속되며, 상기 다른 트랜지스터는 상기 출력 단자에 전류 및 전압 이득 증폭 출력 신호를 제공하도록 접속되는 AC신호 증폭기.
6. 제5항에 있어서, 순방향 바이어스 다이오드 구조와 직렬 저항은 제1트랜지스터에 DC바이어스 입력단자를 연결시키는 AC신호 증폭기.
7. 제6항에 있어서, 상기 다이오드 구조는 베이스-콜렉터 접속 트랜지스터를 구비하는 AC신호 증폭기.
8. 제5항에 있어서, 상기 트랜지스터 각각은 같은 모노리식 집적 회로 웨이퍼로 제조된 쌍극성 NPN트랜지스터인 AC신호 증폭기.
9. 제7항에 있어서, 상기 트랜지스터 각각은 같은 모노리식 집적 회로 웨이퍼로 제조된 쌍극성 NPN트랜지스터인 AC신호 증폭기.
10. 증폭기로서, 입력 신호 단자와, 출력 신호 단자와, DC바이어스 입력 단자와, 그라운드 기준단자와, 제2트랜지스터를 통해 흐르는 DC바이어스 전류를 설정하기 위해 DC바이어스 단자에 연결된 제1트랜지스터와 입력 신호 단자에 연결되고 그로부터 수신된 입력 신호의 전류-이득 증폭을 제공하기에 적합한 제2트랜지스터를 갖는 전류 미러 구성에 접속된 제1 및 제2트랜지스터와, DC바이어스 전류를 설정하기 위해 DC바이어스 단자에 연결되고 상기 제2트랜지스터를 통해 공급된 전류-이득 증폭 신호의 전압-이득 증폭을 제공하기 위해 제2트랜지스터에 직렬로 접속되고 전류 및 전압 이득 증폭 출력 신호를 제공하기 위해 상기 출력 신호에 접속된 다른 트랜지스터와, 같은 모노리식 집적 회로 웨이퍼로 제조된 쌍극성 NPN트랜지스터가 되는 트랜지스터 각각을 구비하며, 반면, 상기 집적회로 웨이퍼는 상기 각각의 단자로서 제공되도록 적어도 하나의 전기적 접속부를 구비하며 상기 단자중 적어도 하나는 병렬로 전기적으로 접속된 다수의 패드를 구비하는 증폭기.
11. 제10항에 있어서, 상기 그라운드 기준 단자는 전기적으로 병렬로 접속된 다수의 패드를 구비하는 RF증폭기.
12. 제11항에 있어서, 상기 DC바이어스 입력 단자는 전기적으로 병렬로 접속된 다수의 패드를 구비하는 RF증폭기.
13. RF증폭기로서, 입력 신호 단자와, 출력 신호 단자와, DC바이어스 입력 단자와, 그라운드 기준단자와, 상기 제2트랜지스터를 통해 DC바이어스 전류를 설정하기 위해 DC바이어스 단자에 결합된 제1트랜지스터와 상기 입력 단자에 연결되고 그로부터 수신된 입력 신호의 전류-이득 증폭을 제공하기에 적합한 제2트랜지스터를 가지는 전류 미러 구성으로 접속된 제1 및 제2트랜지스터와, DC바이어스 전류를 설정하기 위해 DC바이어스 단자에 결합되고 상기 제2트랜지스터를 통해 공급된 전류-이득 증폭 신호의 전압-이득 증폭을 제공하기 위해 제2트랜지스터와 직렬로 접속되며, 전류 및 전압 이득 증폭 출력 신호를 출력 신호 단자에 제공하기 위해 접속된 다른 트랜지스터를 구비하며, 반면, 제2트랜지스터는 상기 제1트랜지스터에 의해 설정된 DC 바이어스를 수신하는 신호 입력을 가지며 또한 상기 제2트랜지스터의 신호 입력과 제1트랜지스터를 설정하는 DC바이어스 사이에 접속된 재결합 저항을 포함하는 RF증폭기.
14. 제13항에 있어서, 상기 제1 및 제2트랜지스터들은 전류 곱셈비 1 : M를 설정하기 위해 기하학적으로 스케일된 구조를 가지며, 상기 증폭기는 또한 전류 미러 구성에 포함된 매칭 저항과, 상기 재결합 저항 존재시 상기 제1 및 제2트랜지스터 사이의 M : 1 DC전류비를 유지하도록 M : 1로 되는 재결합과 매칭 저항사이의 비를 포함하는 RF증폭기.
15. 제5항, 제6항, 제7항 또는 제8항에 있어서, 상기 직렬의 제2트랜지스터 및 다른 트랜지스터는 입력 AC신호에 따라 반전되거나 대략 180°의 위상차로 반전된 출력 AC신호를 총괄적으로 제공하는 증폭기.
16. 100MHz를 초과하는 신호들을 증폭하기 위한 모노리식 집적 회로 RF증폭기로서, 상기 증폭기는 P형 반도체 기판 초기 물질에서 제조되며, 출력 단자에 직접 전도적으로 접속된 출력에 교차하는 RF전압을 발생하고 상기 출력에 직렬로 공급된 입력 RF전류에 비례하는 단일 전압 RF증폭 트랜지스터와, 상기 전압 증폭기 트랜지스터 출력에 직렬로 연결되어 동작하는 출력을 가진 단지 하나의 단일 트랜지스터 증폭기단을 가지며 전도적으로 직접 접속된 입력 RF신호들을 증폭하는 전류 이득에 접속되며, 상기 전압 증폭기 트랜지스터에 공급된 전류를 제어하기 위해 상기 입력 RF신호에 응답하여 100MHz를 초과하는 주파수를 갖는 상기 증폭 트랜지스터의 집합적 직렬 접속 출력에 교차하여 전류 및 전압 이득 증폭 RF신호를 제공하는 단일 전류 RF증폭기 트랜지스터와, 상기 증폭 트랜지스터 각각과 신호 레벨에 거의 무관한 각각의 전압 및 전류 증폭 트랜지스터로 정지 바이어싱 전류를 설정하기 위해 공통 DC바이어스 입력에 접속된 바이어싱 수단을 구비하는 모노리식 집적 회로 RF증폭기.
17. 제16항에 있어서, 상기 바이어싱 수단은 적어도 제1트랜지스터를 구비하며, 상기 전류 RF증폭 트랜지스터는 상기 제1트랜지스터와 함께 전류 미러 구성으로 접속되는 모노리식 RF증폭기.
18. 100MHz를 초과하는 신호들을 증폭하기 위한 모노리식 RF증폭기로서, 상기 증폭기는 P형 반도체 기판 초기 물질에서 제조되며, 상기 출력에 직렬로 공급된 입력 RF전류에 비례하는 출력을 가로질러 RF전압을 발생하기 위한 전압 RF증폭 트랜지스터와, 전압 증폭기 트랜지스터 출력에 직렬로 결합되어 동작하는 출력을 가진 하나의 단일 트랜지스터 증폭기 단을 가지며 입력 RF신호를 증폭하는 전류 이득에 접속되고, 입력 RF신호에 응답하여 전압 증폭기 트랜지스터에 공급된 전류를 제어하기 위해 100MHz를 초과하는 주파수를 가진 증폭 트랜지스터의 총괄적인 직렬 접속 출력을 가로질러 전류 및 전압 이득 증폭기 RF신호를 제공하는 단일 전류 RF증폭기 트랜지스터와, 각각의 증폭 트랜지스터와 신호 레벨에 거의 무관한 각각의 전압 및 전류 증폭 트랜지스터로 정지 바이어싱 전류를 설정하기 위해 공통 DC바이어스 입력에 접속된 바이어싱 수단을 구비하며, 상기 바이어싱 수단은 적어도 제1트랜지스터를 구비하며 상기 전류 RF증폭 트랜지스터는 상기 제1트랜지스터를 가진 전류 미러 구성으로 접속되며 반면 상기 바이어싱 수단은 또한 바이어스 전류를 공급하기 위해 상기 제1트래지스터에 직렬로 접속된 적어도 하나의 다이오드와 상기 전류 RF트랜지스터를 상기 다이오드와 제1트랜지스터의 직렬 접속 정션에 접속하는 저항을 구비하는 모노리식 RF증폭기.
19. 집적 회로 증폭기로서, RF입력 단자(B)와, 그라운드 단자(A)와, 베이스, 콜렉터 및 에미터를 구비하는 제1트랜지스터(Q1)를 구비하며, 여기서 상기 베이스는 콜렉터에 접속되고 상기 입력 단자(B)에 직접 전도적으로 접속되며, 상기 에미터는 상기 그라운드 단자(A)에 결합되며, 에미터는 그라운드 단자(A)에 연결되며, 베이스는 상기 제1트랜지스터의 베이스에 직접 전도적으로 접속된 베이스, 콜렉터 및 에미터를 구비하는 제2트랜지스터(Q2)와 베이스 입력 단자(D)와, 하나의 전극은 바이어싱 단자(D)에 연결되고, 다른 전극은 제1트랜지스터(Q1)의 콜렉터에 결합된 애노드와 캐소오드 전극을 구비하는 다이오드(Q3)와, RF출력 단자(C)와, 콜렉터는 출력 단자(C)에 집적 전도적으로 결합되며, 베이스는 바이어스 입력 단자(D)에 결합되고, 에미터는 상기 제2트랜지스터의 콜렉터에 집적 전도적으로 결합된, 베이스, 콜렉터 에미터를 포함하는 다른 트랜지스터(Q4)를 구비하는 집적 회로 증폭기.
20. 제19항에 있어서, 상기 제1 및 제2트랜지스터는 전류 미러 구성을 제공하기 위해 스케일된 기하학적 구성을 가지는 RF증폭기.
21. 제19항에 있어서, 상기 제2트랜지스터(Q2)의 에미터 사이즈는 상기 제1트랜지스터(Q1)의 에미터 사이즈의 소정의 멀티플인 RF증폭기.
22. 집적 회로 증폭기로서, 입력 신호 단자(B)와, 그라운드 단자(A)와, 베이스가 콜렉터와 입력 신호 단자(B)에 연결되고 에미터는 그라운드 단자(A)에 연결된, 베이스, 콜렉터, 에미터를 구비하는 제1트랜지스터(Q1)와, 하나의 전극의 바이어싱 단자(D)에 연결되고, 다른 전극은 상기 제1트랜지스터(Q1)의 콜렉터에 연결된 애노드 및 캐소오드 전극을 포함하는 다이오드(Q3)와, 출력 신호 단자(C)와, 콜렉터는 출력 신호 단자(C)에 연결되고, 베이스는 바이어스 입력 단자(D)에 연결되고, 에미터는 상기 제2트랜지스터(Q2)의 콜렉터에 연결된, 베이스, 콜렉터 및 에미터를 구비하는 다른 트랜지스터(Q4)와, 상기 다이오드의 다른 전극을 제1트랜지스터(Q1)의 콜렉터에 결합하기 위한 저항 수단을 구비하는 집적 회로 증폭기.
23. 집적 회로 증폭기로서, 입력 신호 단자(B)와, 그라운드 단자(A)와, 베이스가 콜렉터와 입력 신호 단자(B)에 연결되고, 에미터는 상기 그라운드 단자(A)에 연결된 베이스, 콜렉터, 에미터를 구비하는 제1트랜지스터(Q1)와, 에미터는 그라운드 단자(A)에 연결되고, 베이스는 제1트랜지스터(Q2) 베이스에 연결된, 베이스, 콜렉터 및 에미터를 구비하는 제2트랜지스터(Q2)와, 바이어스 입력 단자(D)와, 하나의 전극은 바이어싱 단자(D)에 결합되고, 다른 전극은 제1트랜지스터(Q1)의 콜렉터에 연결된 애노드 및 캐소오드 전극을 구비하는 다이오드(Q3)와, 출력 신호 단자(C)와, 콜렉터는 출력 신호 단자(C)에 연결되고, 베이스는 바이어스 입력 단자(D)에 연결되고 에미터는 상기 제2트랜지스터(Q2)의 콜렉터에 연결된, 베이스, 콜렉터 및 에미터를 구비하는 다른 트랜지스터(4)와, 상기 제1트랜지스터(Q1)의 콜렉터와 제2트랜지스터(Q2)의 베이스 사이에 접속된 제1저항(R1)과, 상기 제1트랜지스터(Q1)의 베이스와 상기 제1트랜지스터(Q1)의 콜렉터 사이에 접속된 제2저항(R2)을 구비하는 집적 회로 증폭기.
24. 집적 회로 증폭기로서, 입력 신호 단자(B)와, 그라운드 단자(A)와, 베이스가 콜렉터와 상기 입력 신호 단자(B)에 결합되고, 에미터가 그라운드 단자(A)에 결합된, 베이스, 콜렉터 및 에미터를 구비하는 제1트랜지스터(Q1)와, 상기 에미터가 그라운드 단자(A)에 결합되고, 베이스가 상기 제1트랜지스터(Q2)의 베이스에 연결된 베이스, 콜렉터 및 에미터를 구비하며 제2트랜지스터(Q2)와, 베이스 입력 단자(D)와, 하나의 전극은 바이어싱 단자(D)에 연결되고, 다른 전극은 상기 제1트랜지스터(Q1)의 콜렉터에 연결된, 애노드 및 캐소오드 전극을 구비하는 다이오드(Q3)와, 출력 신호 단자(C)와, 콜렉터는 상기 출력 신호 단자(C)에 연결되고, 베이스는 바이어스 입력 단자(D)에 연결되고, 에미터는 상기 제2트랜지스터(Q2)의 콜렉터에 연결된, 베이스, 콜렉터, 에미터를 포함하는 다른 트랜지스터(Q4)와, 상기 다이오드의 다른 전극은 상기 제1트랜지스터(Q1)의 콜렉터에 결합하기 위한 저항 수단을 구비하는 집적 회로 증폭기.
25. 제19항에 있어서, 상기 제1, 제2 및 다른 트랜지스터와 상기 다이오드는 모두 공통 기판에 구성되는 증폭기.
26. 제19항에 있어서, 상기 다이오드는 콜렉터에 연결된 베이스, 콜렉터 및 에미터를 포함하는 트랜지스터(Q3)를 구비하며, 상기 접속된 콜렉터 베이스는 다이오드의 애노드를 구비하며, 그로부터의 에미터는 상기 다이오드의 캐소오드를 구비하는 증폭기.
27. 집적 회로 증폭기로서, 입력 신호 단자(B)와, 그라운드 단자(A)와, 베이스가 콜렉터와 입력 신호 단자(B)에 연결되고, 에미터가 그라운드 단자(A)에 연결된 베이스, 콜렉터 및 에미터를 포함하는 제1트랜지스터(Q1)와, 에미터가 그라운드 단자(A)에 연결되고, 베이스가 제1트랜지스터(Q2) 베이스에 결합된 베이스, 콜렉터 및 에미터를 포함하는 제2트랜지스터(Q2)와, 베이스 입력 단자(D)와, 하나의 전극은 바이어싱 다이오드에 결합되고, 다른 전극은 제1트랜지스터(Q1)의 콜렉터에 결합된, 애노드 및 캐소오드 전극을 포함하는 다이오드(Q3)와, 출력 신호 단자(C)와, 콜렉터가 출력 신호 단자(C)에 결합되고, 베이스는 바이어스 입력 단자(D)에 결합되고, 에미터는 상기 제2트랜지스터(Q2)의 콜렉터에 결합된, 베이스, 콜렉터 및 에미터를 포함하는 다른 트랜지스터(Q4)와, 신호 주파수에 따라 기준 전위에서 상기 바이어싱 단자를 유지하기 위해, 상기 바이어싱 단자(D)와 그라운드 전위 사이에서 외부적으로 접속된 바이패스 캐패시터 수단과, DC바이어싱 전류를 바이어싱 단자(D)에 공급하는 외부 수단을 구비하는 집적 증폭기 회로.
28. 모노리식 집적 회로 AC신호 증폭기 모듈로서, 신호 입력 및 출력 단자와, PC바이어스 입력 단자와, 단일 전압 이득 단 트랜지스터를 전달하는 단일 전류 이득 단 트랜지스터를 포함하는 2개의 직렬 신호 증폭트랜지스터를 구비하며, 상기 직렬 트랜지스터들은 상기 트랜지스터가 각각 직접 전도성 접속부에 의해 접속원 신호 입력과 출력 단자 사이에서 전류 및 전압 이득뿐 아니라 신호 변환을 제공하며, 상기 2개의 트랜지스터에 대해 순간적인 DC바이어스 정지 동작점을 제어하기 위해 상기 바이어스 입력 단자와 상기 트랜지스터들에 접속된 공통 DC바이어스 제어 수단을 구비하는 모노리식 집적 회로 AC신호 증폭기 모듈.
29. 모노리식 집적 회로 증폭기로서, 신호 입력 및 출력 단자와, DC바이어스 입력 단자와, 전압-이득 단 트랜지스터에 전달하는 전류-이득 단 트랜지스터를 포함하는 2개의 직렬 신호 증폭트랜지스터들과, 상기 직렬 트랜지스터들은 상기 신호 입력과 신호 출력 단자들 사이에서 신호 반전뿐 아니라 전류 및 전압 이득을 제공하며, 2개의 트랜지스터들에 대해 DC바이어스 정지 동작 포인트를 순간적으로 제어하기 위해 상기 바이어스 입력 단자와 트랜지스터들에 접속된 공통 DC바이어스 제어 수단을 구비하며, 상기 공통 DC바이어스 제어 수단은 상기 전기-이득 단 트랜지스터와 관련한 전류 미러로 접속된 전류 미러 트랜지스터를 포함하며 상기 전류-미러 트랜지스터에 직렬로 접속된 순방향-바이어스 다이오드와 저항을 구비하는 모노리식 집적 회로 증폭기.
30. 제29항에 있어서, 상기 RF 입력 단자의 입력 임피던스를 증가시키기 위해 다른말로하면 상기 순방향 바이어스 다이오드에 의해 낮추기 위해 상기 전류-미러 트랜지스터와 상기 전류-이득 단 트랜지스터 사이에 직렬로 접속된 분리 저항을 구비하는 모노리식 집적 회로 RF 증폭기.
31. 제29항 또는 제30항에 있어서, 상기 증폭기는 단지 4개의 외부 전기적 접속부 점들을 제공하는 4개의 리드된 마이크로-X 집적 회로 패캐이지로 패캐이지되는 모노리식 집적 회로 RF 증폭기.
32. 증폭기로서, 입력 신호 단자와, 출력 신호 단자와, DC 바이어스 입력 단자와, 그라운드 기준 단자와, 상기 제2트랜지스터에 흐르는 DC 바이어스 전류를 설정하기 위해 상기 DC 바이어스 단자에 연결된 제1트랜지스터와 상기 입력 신호 단자에 연결되고 그로부터 수신된 입력 신호의 전류-이득 증폭을 제공하기에 적합한 제2트랜지스터를 가지고 전류 미러 구성으로 접속된 제1 및 제2트랜지스터와, 그결과 DC 바이어스 전류를 설정하기 위해 DC 바이어스 단자에 연결되고 상기 제2트랜지스터를 통해 공급된 상기 전류-이득 증폭 신호의 전압 이득 증폭을 제공하기 위해 상기 제2트랜지스터에 직렬로 접속된 다른 트랜지스터를 구비하며, 상기 다른 트랜지스터는 상기 출력 신호 단자에 전류 및 전압 이득 증폭 출력 신호들을 제공하기 위해 접속되며, 상기 DC 바이어스 입력 단자를 제1트랜지스터에 결합시키는 순방향-바이어스 다이오드 구조 및 직렬 저항을 구비하며, 상기 다이오드 구성은 베이스-콜렉터 접속 트랜지스터를 구비하며, 상기 각각의 트랜지스터들은 같은 모노리식 집적 회로 웨이퍼로 제조된 쌍극성 NPN 트랜지스터가 되며, 반면 상기 집적 회로 웨이퍼는 상기 각각의 단자를 제공하도록 적어도 하나의 전기적 접속부를 구비하며 상기 단자중 적어도 하나는 병렬로 접속된 다수의 전기적 패드를 구비하는 증폭기.
33. 모노리식 집적 회로 증폭기로서, 신호 입력 및 출력 단자와 ; DC바이어스 입력 단자와, 전압-이득 단 트랜지스터에 전달되는 전류-이득 단 트랜지스터를 포함하는 2개의 직렬 신호 증폭 트랜지스터를 구비하며, 상기 직렬 트랜지스터들은 총괄적으로 신호 변환뿐 아니라 상기 신호 입력과 신호 출력 단자 사이의 전류 및 전압 이득을 제공하며, 상기 바이어스 입력 단자와 상기 2개의 트랜지스터들에 대해 DC바이어스 정지 동작 점을 순간으로 제어하기 위해 상기 트랜지스터에 접속된 공통 DC바이어스 제어 수단을 구비하며, 반면 상기 증폭기는 단지 4개의 외부 전기적 접속 점을 제공하는 4개의 리드된 마이크로-X 집적회로 패캐이지로 패캐이지되는 모노리식 집적 회로 증폭기.
34. 모노리식 집적 회로 AC 신호 증폭기 모듈로서, 신호 입력 및 출력 단자와, DC바이어스 입력 단자와, 전압-이득 단 트랜지스터에 전달되는 전류-이득 단 트랜지스터를 포함하는 2개의 직렬 신호 증폭 트랜지스터를 구비하며, 상기 직렬 트랜지스터들은 총괄적으로 신호 변환뿐 아니라 상기 신호 입력과 신호 출력 단자 사이의 전류 및 전압 이득을 제공하며, 상기 바이어스 입력 단자와 상기 2개의 트랜지스터에 대해 DC바이어스 정지 동작 점을 순간적으로 제어하기 위해 상기 트랜지스터에 접속된 공통 DC바이어스 제어 수단을 구비하며, 상기 바이어스 제어 수단은 상기 트랜지스터중 적어도 하나에 대해 소정의 분리 저항 네트워크 수단을 포함하며, 상기 네트워크는 상기 증폭되는 신호로부터 바이어스 제어 수단을 분리하기 위해 동작하는 모노리식 집적 회로 AC 신호 증폭기 모듈.
35. 제34항에 있어서, 상기 바이어스 제어 수단은 전류 미러 바이어스 트랜지스터를 구비하며 상기 저항 네트워크 수단은 상기 전류 미러 트랜지스터와 상기 트랜지스터중 적어도 하나 사이에 설정된 전류 미러 비에 대응하는 소정의 스케일된 저항 값을 가지는 한쌍의 저항을 포함하는 모노리식 집적 회로 AC 신호 증폭기 모듈.
36. 모노리식 집적 회로 AC 신호 증폭기 모듈로서, 신호 입력 및 출력 단자와, DC바이어스 입력 단자와, 전압-이득 단 트랜지스터에 전달되는 전류 이득 단 트랜지스터를 포함하는 2개의 직렬 신호 증폭 트랜지스터를 구비하며, 상기 직렬 트랜지스터는 총괄적으로 신호 변환뿐 아니라 신호 입력과 출력 단자 사이의 전류 및 전압 이득을 제공하며, 상기 바이어스 입력 단자와 2개의 상기 트랜지스터에 대해 DC바이어스 정지 동작 점을 순간적으로 제어하기 위해 상기 트랜지스터에 접속된 공통 DC바이어스 제어 수단을 구비하며, 상기 모듈은 상기 각각의 단자를 제공하도록 적어도 하나의 전기적 접속 패드를 구비하며 반면 상기 단자중 적어도 하나는 병렬로 접속된 다수의 전기적 패드를 구비하는 모노리식 집적 회로 AC 신호 증폭기 모듈.
37. 모노리식 집적 회로 AC 신호 증폭기 모듈로서, 신호 입력 및 출력 단자와, DC바이어스 입력 단자와, 전압 이득 단 트랜지스터에 전달되는 전류-이득 단 트랜지스터를 포함하는 2개의 직렬 신호 증폭 트랜지스터를 구비하며, 상기 직렬 트랜지스터는 총괄적으로 신호 변환뿐 아니라 상기 신호 입력과 출력 단자 사이에 전류 및 전압 이득을 제공하며, 상기 2개의 트랜지스터들에 대해 DC바이어스 정지 동작 점들을 순간적으로 제어하기 위해 상기 바이어스 입력 단자와 트랜지스터에 접속된 공통 DC 바이어스 제어 수단과, 신호 그라운드 전위에서 상기 바이어싱 단자를 유지시키기 위해 상기 바이어싱 단자와 그라운드 전위 사이에서 외부적으로 접속된 바이패스 캐패시터 수단과, 상기 바이어싱 단자에 DC 바이어싱 전류를 공급하기 위한 외부적 수단을 구비하는 모노리식 집적 회로 AC 신호 증폭기 모듈.

Images