KR860009544A - 모놀리식 집적회로의 rf증폭기 - Google Patents

모놀리식 집적회로의 rf증폭기 Download PDF

Info

Publication number
KR860009544A
KR860009544A KR1019860003953A KR860003953A KR860009544A KR 860009544 A KR860009544 A KR 860009544A KR 1019860003953 A KR1019860003953 A KR 1019860003953A KR 860003953 A KR860003953 A KR 860003953A KR 860009544 A KR860009544 A KR 860009544A
Authority
KR
South Korea
Prior art keywords
transistor
terminal
bias
current
signal
Prior art date
Application number
KR1019860003953A
Other languages
English (en)
Other versions
KR950005167B1 (ko
Inventor
죤 패치 리차드
죤 패치 리챠드
Original Assignee
제너럴 일렉트릭 캄파니
아더 엠. 킹
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/736,574 external-priority patent/US4663599A/en
Application filed by 제너럴 일렉트릭 캄파니, 아더 엠. 킹 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR860009544A publication Critical patent/KR860009544A/ko
Application granted granted Critical
Publication of KR950005167B1 publication Critical patent/KR950005167B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음

Description

모놀리식 집적회로의 RF 증폭기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 집적회로 RF 증폭기에 대한 제 1 실시예의 개략도.
제3도는 입력 부하효과를 감소시키도록 변형된 본 발명의 제 2 실시예의 개략도.
제4도는 (저항(54)이 본 실시예의 트랜지스터 Q3의 구조 내에 포함되는) 제 2 도의 실시예를 실현하도록 이용되는 집적회로 칩을 실시한 배치의 평면도 (예를들어, IC 마스크의 컴퓨터로 발생된 영역겸분 도면)
* 도면의 주요 부분에 대한 부호의 설명
10 : 고주파 전력 증폭기 12 : 결합 캐패시터 22 : 무선 주파 초우크
52 : 반도체 웨이퍼 70 : 바이어스 저항 72 : 바이패스 캐패시터.

Claims (25)

  1. 단지 4개의 외부 전기접속이 요구되는 모놀리식 집적회로의 증폭기 모듈로서, 입력신호단자, 출력신호단자, DC 바이어스 입력단자, 상기 입력신호단자 및 접지단자에 접속된 전류 이득 트랜지스터 증폭기, 상기 전류 이득증폭기와 캐스코드로 접속되고, 상기 출력신호 단자에 접속된 전압이득 트랜지스터 증폭기, 모듈에 대한 입력 신호에 관해 반전되거나 대략 180°이상이 되는 모듈로부터 출력을 공동으로 제공하도록 접속되는 상기 캐스코드 증폭기, 각각의 상기 트랜지스터 증폭기 내에서 DC 바이어스 전류를 설정하기 위해 상기 각 트랜지스터 증폭기 및 상기 DC 바이어스 입력단자에 접속된 DC 바이어스 수단, 공통 에미터 접속된 제 1 트랜지스터를 포함한 상기 전류이득 트랜지스터 증폭기, 상기 제 1 트랜지스터의 콜렉터 전극에 접속된 에미터 전극을 구비한 공통베이스 접속된 제 2 트랜지스터를 포함하는 상기 전압이득 트랜지스터 증폭기, 바이폴라 NPN 트랜지스터인 각각의 상기 트랜지스터 및, 단지 단일 트랜지스터 구조만으로 구성되는 각각의 상기 캐스코드된 증폭기와, 상기 DC 바이어스 수단을 구비하는데, 상기 DC 바이어스 수단은 제 1 바이어스 트랜지스터 내에 흐르는 DC 전류와 비교될 시에 계수 M으로 증배되는 DC 바이어스 전류를 설정하도록 상기 공통 에미터의 제 1 트랜지스터를 구비한 전류 미러 장치 내에 접속된 제 1 바이어스 트랜지스터(또한 바이폴라 NPN 트랜지스터), DC 바이어스 전류를 상기 제 1 바이어스 트랜지스터에 공급하여 전류 이득 트랜지스터 증폭기 양단의 전압 스웡을 최소화시키도록 상기 제 1 바이어스 트랜지스터 및 상기 DC 바이어스 입력 단자를 구비한 단락된 베이스-콜렉터 다이오드 장치 내에 접속된 제 2 바이어스 트랜지스터(또한 바이폴라 NPN 트랜지스터), 상기 제 1 및 제 2 바이어스 트랜지스터 사이에서 직렬로 접속된 제 1 저항, 상기 공통 에미터의 제 1 트랜지스터의 베이스와 상기 제 1 바이어스 트랜지스터의 콜렉터 사이에서 직렬로 접속된 제 2 저항 및, 상기 제 2 바이어스 트랜지스터의 베이스 및 콜렉터 사이에서 직렬로 접속되고, 상기 제 2 저항의 약 M배의 값을 갖는 제 3 저항을 포함하는 것을 특징으로 하는 모놀리식 집적 회로의 증폭기 모듈.
  2. 입력신호단자, 출력신호단자, DC 바이어스 입력단자, 접지 기준단자, 제 2 트랜지스터를 통하여 DC 바이어스 전류를 설정하도록 상기 DC 바이어스 단자에 결합되는 제 1 트랜지스터 및, 상기 입력 신호 단자로부터 수신된 입력신호의 전류 이득증폭을 제공하기에 적합하고, 상기 입력 신호 단자에 결합되는 제 2 트랜지스터를 구비한 전류 미터 구성내에 접속된 제 1 및 제 2 트랜지스터와, 상기 DC 바이어스 단자를 통해 DC 바이어스 전류를 설정하도록 상기 DC 바이어스 단자에 결합된 또다른 트랜지스터를 구비하는데, 상기 또다른 트랜지스터는 제 2 트랜지스터를 통해 공급된 전류이득 증폭신호의 전압이득증폭을 제공하도록 상기 제 2 트랜지스터와 캐스코드로 접속되며, 또한 상기 출력단자에 전류 및 전압이득 증폭출력 신호를 제공하도록 접속되는 것을 특징으로 하는 신호증폭기.
  3. 제 2 항에 있어서, 순방향 바이어스 다이오드 구조 및 직렬 저항은 상기 DC 바이어스 입력단자를 상기 제 1 트랜지스터에 결합하는 것을 특징으로 하는 신호증폭기.
  4. 제 3 항에 있어서, 상기 다이오드 구조는 베이스-콜렉터 접속된 트랜지스터를 구비하는 것을 특징으로 하는 신호증폭기.
  5. 제 2 항에 있어서, 각각의 상기 트랜지스터는 같은 모놀리식 집적회로 웨이퍼 내에서 제조된 바이폴라 NPN 트랜지스터인 것을 특징으로 하는 신호증폭기.
  6. 제 4 항에 있어서, 각각의 상기 트랜지스터는 같은 모놀리식 집적회로 웨이퍼 내에서 제조된 바이폴라 NPN 트랜지스터인 것을 특징으로 하는 신호증폭기.
  7. 입력신호단자, 출력신호단자, DC 바이어스 입력단자, 접지 기준단자, 제 2 트랜지스터를 통하여 DC 바이어스 전류를 설정하도록 상기 DC 바이어스 단자에 결합되는 제 1 트랜지스터 및, 상기 입력 신호 단자로부터 수신된 입력신호의 전류 이득증폭을 제공하기에 적합하고, 상기 입력 신호 단자에 결합되는 제 2 트랜지스터를 구비한 전류 미터 구성내에 접속된 제 1 및 제 2 트랜지스터, 상기 DC 바이어스 단자를 통해 DC 바이어스 전류를 설정하도록 상기 DC 바이어스 단자에 결합된 또다른 트랜지스터는 제 2 트랜지스터를 통해 공급된 전류이득증폭신호의 전압 이득 증폭을 제공하도록 상기 제 2 트랜지스터와 캐스코드로 접속되고, 또한 상기 출력단자에 전류 및 전압 이득 증폭을 제공하도록 접속되며, 같은 모놀리식 집적회로 웨이퍼 내에서 제조된 바이폴라 NPN 트랜지스터인 각각의 상기 트랜지스터와, 각각의 상기 단자로서 역할을 하도록 적어도 한 전기적 접속 패드를 포함한 상기 집적회로 웨이퍼 및, 병렬로 전기적 접속된 그러한 복수개의 패드를 구비한 적어도 한 개의 상기 단자를 구비하는 것을 특징으로 하는 증폭기.
  8. 제 7 항에 있어서, 상기 접지 기준 단자는 병렬로 전기적 접속된 복수개의 상기 패드를 구비하는 것을 특징으로 하는 RF증폭기.
  9. 제 8 항에 있어서, 상기 DC 바이어스 입력 단자는 병렬로 전기적 접속된 복수 개의 상기 패드를 구비하는 것을 특징으로 하는 RF증폭기.
  10. 입력신호단자, 출력신호단자, DC 바이어스 입력단자, 접지 기준단자, 제 2 트랜지스터를 통하여 DC 바이어스 전류를 설정하도록 상기 DC 바이어스 단자에 결합되는 제 1 트랜지스터 및, 상기 입력 신호 단자로부터 수신된 입력신호의 전류 이득증폭을 제공하기에 적합하고, 상기 입력 신호 단자에 결합되는 제 2 트랜지스터를 구비한 전류 미터 구성내에 접속된 제 1 및 제 2 트랜지스터와, 상기 DC 바이어스 단자를 통해 DC 바이어스 전류를 설정하도록 상기 DC 바이어스 단자에 결합된 또다른 트랜지스터를 구비하는데, 상기 또다른 트랜지스터는 제 2 트랜지스터를 통해 공급된 전류이득증폭신호의 전압 이득 증폭을 제공하도록 상기 제 2 트랜지스터와 캐스코드로 접속되고, 또한 상기 출력단자에 전류 및 전압 이득 증폭 출력신호를 제공하도록 접속되며, 상기 제 2 트랜지스터는 제 1 트랜지스터에 의해 설정된 DC 바이어스를 수신하는 신호입력을 구비하며, 또한 상기 제 2 트랜지스터의 신호 입력과 제 1 트랜지스터에 의해 설정된 DC 바이어스 사이에 접속된 감결합 저항을 구비하는 것을 특징으로 하는 RF증폭기.
  11. 제 10 항에 있어서, 상기 제 1 및 2 트랜지스터는 그 사이에서 1 : M 의 전류증배비를 설정하도록 기하학적으로 스케일된 구조를 구비하고, 또한 상기 전류미러 구성 내에 포함된 매칭 저항을 구비하는데, 상기 감결합 저항의 상기 제 1 및 2 트랜지스터 사이에서 1 : M 의 DC 전류비를 유지하도록 상기 감결합 및 매칭 저항 사이의 비는 M : 1 이 되는 것을 특징으로 하는 RF증폭기.
  12. 제 2, 3, 4 또는 5 항에 있어서, 상기 캐스코드된 제 2 및 또다른 트랜지스터는 RF 입력 신호와 대략 180°이상이 되거나 반전되는 RF 출력 신호를 공동으로 제공하는 것을 특징으로 하는 RF증폭기.
  13. 100MHz의 과신호를 증폭하기 위한 모놀리식 집적회로의 RF 증폭기는 P형 반도체 기판의 개시물로부터 제조되며, 상기 증폭기는 출력과 직렬로 인가된 입력 RF 전류에 비례하는 출력 양단의 RF 전압을 발생시키기 위한 전압 RF 증폭 트랜지스터, 100MHz의 과주파수를 갖는 상기 증폭 트랜지스터의 공동직렬 접속된 출력 양단의 전류 및 전압 이득 증폭된 RF 신호를 제공하는 입력 RF 신호에 응답하는 상기 전압증폭 트랜지스터에 인가된 전류를 제어하기 위하여, 전압증폭 트랜지스터의 출력과 직렬로 조작상 결합되고, 입력 RF 신호를 전류이득 증폭하도록 상기 전압 증폭 트랜지스터의 출력에 접속된 출력을 갖는 단 하나의 트랜지스터 증폭단을 구비한 단일 전류 RF 증폭 트랜지스터 및, 사실상 신호레벨과 무관한 각각의 전압 및 전류증폭 트랜지스터 내에서 정동작 바이어스 전류를 설정하기 위해 공통 DC 바이어스 입력 및 각각의 상기 증폭 트랜지스터에 접속된 바이어스 수단을 구비하는데, 상기 바이어스 수단은 적어도 제 1 트랜지스터를 포함하며, 상기 전류 RF 증폭 트랜지스터는 상기 제 1 트랜지스터를 구비한 전류미러 구성내에 접속되며, 상기 바이어스 수단은 또한 바이어스 전류를 상기 제 1 트랜지스터에 공급하도록 상기 제 1 트랜지스터와 직렬로 접속된 적어도 하나의 다이오드와, 상기 다이오드 및 제 1 트랜지스터의 직렬 접속된 접합에 전류 RF 트랜지스터 증폭기를 접속한 저항을 포함하는 것을 특징으로 하는 모놀리식 집적회로 RF증폭기.
  14. 입력신호단(B), 자접지단자(A), 콜렉터 및 상기 입력신호단자(B)에 결합된 베이스, 상기 접지 단자에 결합된 에미터 및, 콜렉터를 포함한 제 1 트랜지스터(Q1), 상기 접지단자(A)에 결합된 에미터, 상기 제 1 트랜지스터(Q2)의 베이스에 결합된 베이스 및, 콜렉터를 포함한 제 2 트랜지스터(Q2), 바이어스 입력단자(D), 다이오드(Q3)는 애노드 및 캐소드 전극을 포함하는데, 한 전극은 상기 바이어스 단자(D)에 결합되고, 다른 전극은 상기 제 1 트랜지스터(Q1)의 콜렉터에 결합되며, 출력신호단자(D), 상기 출력신호단자(C)에 결합되는 콜렉터, 상기 바이어스 입력단자(D)에 결합되는 베이스 및, 상기 제 2 트랜지스터(Q2)의 콜렉터에 결합되는 에미터를 포함한 또다른 트랜지스터(Q4), 상기 제 1 트랜지스터(Q1)의 에미터의 예정된 다중 사이즈인 상기 제 2 트랜지스터(Q2)의 에미터의 사이즈, 상기 제 1 트랜지스터(Q1)의 콜렉터와 상기 제 2 트랜지스터(Q2)의 베이스 사이에 접속된 제 1 저항(R1)과, 상기 제 1 트랜지스터(Q1)의 베이스와 상기 제 1 트랜지스터(Q1)의 콜렉터 사이에 접속된 제 2 저항(R2)을 구비하는데, 상기 제 2 저항값은 상기 예정된 다중 사이즈에 의해 상기 제 1 저항값보다 더 크게 되는 것을 특징으로 하는 집적회로 증폭기.
  15. 입력신호단자(B), 접지단자(A), 콜렉터 및 상기 입력신호단자(B)에 결합된 베이스, 상기 접지 단자에 결합된 에미터 및, 콜렉터를 포함한 제 1 트랜지스터(Q1), 상기 접지단자(A)에 결합된 에미터, 상기 제 1 트랜지스터(Q2)의 베이스에 결합된 베이스 및, 콜렉터를 포함한 제 2 트랜지스터(Q2), 바이어스 입력단자(D), 다이오드(Q3)는 애노드 및 캐소드 전극을 포함하는데, 한 전극은 상기 바이어스 단자(D)에 결합되고, 다른 전극은 상기 제 1 트랜지스터(Q1)의 콜렉터에 결합되며, 출력신호단자(D), 상기 출력신호단자(C)에 결합되는 콜렉터, 상기 바이어스 입력단자(D)에 결합되는 베이스 및, 상기 제 2 트랜지스터(Q2)의 콜렉터에 결합되는 에미터를 포함한 또다른 트랜지스터(Q4), 상기 제 1 트랜지스터(Q1)의 콜렉터와 상기 제 2 트랜지스터(Q2)의 베이스 사이에 접속된 제 1 저항(R1)과, 상기 제 1 트랜지스터(Q1)의 베이스와 상기 제 1 트랜지스터(Q1)의 콜렉터 사이에 접속된 제 2 저항(R2)을 구비하는 것을 특징으로 하는 집적회로 증폭기.
  16. 입력신호단자(B), 접지단자(A), 콜렉터 및 상기 입력신호단자(B)에 결합된 베이스, 상기 접지 단자에 결합된 에미터 및, 콜렉터를 포함한 제 1 트랜지스터(Q1), 상기 접지단자(A)에 결합된 에미터, 상기 제 1 트랜지스터(Q2)의 베이스에 결합된 베이스 및, 콜렉터를 포함한 제 2 트랜지스터(Q2), 바이어스 입력단자(D), 다이오드(Q3)는 애노드 및 캐소드 전극을 포함하는데, 한 전극은 상기 바이어스 단자(D)에 결합되고, 다른 전극은 상기 제 1 트랜지스터(Q1)의 콜렉터에 결합되며, 출력신호단자(D), 상기 출력신호단자(C)에 결합되는 콜렉터, 상기 바이어스 입력단자(D)에 결합되는 베이스 및, 상기 제 2 트랜지스터(Q2)의 콜렉터에 결합되는 에미터를 포함한 또다른 트랜지스터(Q4), 상기 다이오드의 다른 전극을 상기 제 1 트랜지스터(Q1)의 콜렉터에 결합시키기 위한 저항수단을 구비하는 것을 특징으로 하는 집적회로 증폭기.
  17. 입력신호단자(B), 접지단자(A), 콜렉터 및 상기 입력신호단자(B)에 결합된 베이스, 상기 접지 단자에 결합된 에미터 및, 콜렉터를 포함한 제 1 트랜지스터(Q1), 상기 접지단자(A)에 결합된 에미터, 상기 제 1 트랜지스터(Q2)의 베이스에 결합된 베이스 및, 콜렉터를 포함한 제 2 트랜지스터(Q2), 바이어스 입력단자(D), 다이오드(Q3)는 애노드 및 캐소드 전극을 포함하는데, 한 전극은 상기 바이어스 단자(D)에 결합되고, 다른 전극은 상기 제 1 트랜지스터(Q1)의 콜렉터에 결합되며, 출력신호단자(D), 상기 출력신호단자(C)에 결합되는 콜렉터, 상기 바이어스 입력단자(D)에 결합되는 베이스 및, 상기 제 2 트랜지스터(Q2)의 콜렉터에 결합되는 에미터를 포함한 또다른 트랜지스터(Q4), 신호 주파수에 관해 접지 전위에서 상기 바이어스 단자를 유지하도록 상기 바이어스 단자(D)와 접지 전위사이에 외적으로 접속된 바이패스 캐패시터 수단과, DC 바이어스 전류를 상기 바이어스 단자(D)를 인가하기 위한 외부수단을 구비하는 것을 특징으로 하는 집적회로 증폭기.
  18. 신호입력 및 신호 출력단자, DC 바이어스 입력단자, 상기 신호입력 및 신호 출력단자 사이의 전류 및 전압 이득 외에도 공동으로 신호 반전을 제공하며, 전압 이득단 트랜지스터에 공급된 전류 이득단 트랜지스터를 포함하는 두 캐스코드된 신호증폭 트랜지스터와, 상기 두 트랜지스터에 대한 DC 바이어스 정동작점을 동시에 제어하도록 상기 트랜지스터 및 상기 바이어스 입력단자에 접속된 공통 DC 바이어스 제어수단을 구비하는데, 상기 공통 DC 바이어스 제어수단은, 전류 이득단 트랜지스터와 전류 미러 관계내에서 접속된 전류 미러 트랜지스터 및, 상기 전류 미러 트랜지스터와 직렬로 접속된 순방향 바이어스 다이오드 및 저항을 포함하는 것을 특징으로 하는 모놀리식 집적회로 증폭기.
  19. 제 18 항에 있어서, 상기 순방향 바이어스 다이오드에 의해 더욱 낮아진 RF 입력 단자의 입력 임피던스를 증가시키도록 상기 전류 미러 트랜지스터 및 상기 전류 이득단 트랜지스터 사이에서 직렬로 접속된 감결합 저항을 구비하는 것을 특징으로 하는 모놀리식 집적회로 증폭기.
  20. 제 18 또는 19 항에 있어서, 상기 증폭기는 단지 4개의 외부 전기적 접속점만을 제공하는 4개의 리드된 마이크로 X 집적 회로 패키지 내에서 패키지되는 것을 특징으로 하는 모놀리식 집적회로 증폭기.
  21. 입력신호단자, 출력신호단자, DC 바이어스 입력단자, 접지 기준단자, 제 2 트랜지스터를 통하여 DC 바이어스 전류를 설정하도록 상기 DC 바이어스 단자에 결합되는 제 1 트랜지스터 및, 상기 입력 신호 단자로부터 수신된 입력신호의 전류이득 증폭을 제공하기에 적합하고, 상기 입력신호 단자에 결합되는 제 2 트랜지스터를 구비한 전류미러 구성내에 접속된 제 1 및 제 2 트랜지스터, 상기 DC 바이어스 단자를 통해 DC 바이어스 전류를 설정하도록 상기 DC 바이어스 단자에 결합된 또다른 트랜지스터는 제 2 트랜지스터를 통해 공급된 전류 이득 증폭신호의 전압 이득증폭을 제공하도록 상기 제 2 트랜지스터와 캐스코드로 접속되고, 또한 상기 출력 단자에 전류 및 전압이득 증폭 출력신호를 제공하도록 접속되며, 상기 DC 바이어스 입력단자를 상기 제 1 트랜지스터에 결합된 직렬 저항 및 순방향 바이어스 다이오드 구조, 베이스-콜렉터 접속 트랜지스터를 포함한 상기 다이오드 구조 및, 같은 모놀리식 집적회로 웨이퍼 내에서 제조된 바이폴라 NPN 트랜지스터인 각각의 상기 베이스-콜렉터 접속 트랜지스터를 구비하는데, 상기 집적회로 웨이퍼는 각각의 상기 단자로서 역할을 하도록 적어도 하나의 전기적 접속패드를 포함하며, 적어도 상기 단자 중의 하나는 병렬로 전기적 접속된 복수개의 그러한 패드를 구비하는 것을 특징으로 하는 증폭기.
  22. 신호입력 및 신호 출력단자, DC 바이어스 입력단자, 상기 신호 입력 및 신호 출력단자 사이의 전류 및 전압 이득 외에도 공동으로 신호반전을 제공하며, 전압 이득단 트랜지스터에 공급된 전류 이득단 트랜지스터를 포함하는 두 캐스코드된 신호 증폭 트랜지스터와, 상기 두 트랜지스터에 대한 DC 바이어스 정동작점을 동시에 제어하도록 상기 트랜지스터 및 상기 바이어스 입력단자에 접속된 공통 DC 바이어스 제어수단을 구비하는데, 상기 증폭기는 단지 4개의 외부 전기적 접속점을 제공하는 4개의 리드된 마이크로 X 집적회로 패키지 내에서 패키지되며, 상기 바이어스 제어수단은 적어도 하나의 상기 트랜지스터에 접속되는 예정된 감결합 저항 회로망 수단을 포함하며, 상기 회로망은 증폭되는 신호로부터 바이어스 제어수단을 감결합시키는 작용을 하는 것을 특징으로 하는 모놀리식 집적회로 증폭기.
  23. 제 22 항에 있어서, 상기 바이어스 제어 수단은 전류 미러 바이어스 트랜지스터를 포함하며, 상기 저항 회로망 수단은 상기 전류미러 바이어스 트랜지스터와 상기 적어도 하나의 상기 트랜지스터 사이에서 설정된 전류 미러비에 상당하는 예정된 스케일 저항값을 갖는 한 쌍의 저항을 구비하는 것을 특징으로 하는 모놀리식 집적회로 증폭기 모듈.
  24. 신호입력 및 출력단자, DC 바이어스 입력단자, 상기 신호 입력 및 신호 출력단자 사이의 전류 및 전압 이득 외에도 공동으로 신호반전을 제공하며, 전압 이득단 트랜지스터에 공급된 전류 이득단 트랜지스터를 포함하는 두 캐스코드된 신호 증폭 트랜지스터와, 상기 두 트랜지스터에 대한 DC 바이어스 정동작점을 동시에 제어하도록 상기 트랜지스터 및 상기 바이어스 입력단자에 접속된 공통 DC 바이어스 제어수단을 구비하는데, 상기 모듈은 각각의 상기 단자로서 역할을 하도록 적어도 하나의 전기적 접속패드를 포함하며, 적어도 상기 단자 중의 하나는 병렬로 전기적 접속된 복수개의 그러한 패드를 구비하는 것을 특징으로 하는 모놀리식 집적회로 증폭기 모듈.
  25. 신호입력 및 출력단자, DC 바이어스 입력단자, 상기 신호 입력 및 신호 출력단자 사이의 전류 및 전압 이득 외에도 공동으로 신호반전을 제공하며, 전압 이득단 트랜지스터에 공급된 전류 이득단 트랜지스터를 포함하는 두 캐스코드된 신호 증폭 트랜지스터와, 상기 두 트랜지스터에 대한 DC 바이어스 정동작점을 동시에 제어하도록 상기 트랜지스터 및 상기 바이어스 입력단자에 접속된 공통 DC 바이어스 제어수단, 신호접지 전위에서 상기 바이어스 단자를 유지하기 위하여, 상기 바이어스 단자와 접지 전위 사이에서 외적으로 접속된 바이패스 캐패시터 수단과, DC 바이어스 전류를 상기 바이어스 단자에 인가하기 위한 외부 수단을 구비하는 것을 특징으로 하는 모놀리식 집적회로 증폭기 모듈.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860003953A 1985-05-21 1986-05-21 모놀리식 집적 회로의 rf증폭기 KR950005167B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US736574 1985-05-21
US736,574 1985-05-21
US06/736,574 US4663599A (en) 1985-05-21 1985-05-21 Integrated circuit amplifier module

Publications (2)

Publication Number Publication Date
KR860009544A true KR860009544A (ko) 1986-12-23
KR950005167B1 KR950005167B1 (ko) 1995-05-19

Family

ID=24960416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003953A KR950005167B1 (ko) 1985-05-21 1986-05-21 모놀리식 집적 회로의 rf증폭기

Country Status (4)

Country Link
KR (1) KR950005167B1 (ko)
DE (1) DE3685990T2 (ko)
DK (1) DK237786A (ko)
HK (1) HK111493A (ko)

Also Published As

Publication number Publication date
DE3685990T2 (de) 1993-03-04
DE3685990D1 (de) 1992-08-20
DK237786D0 (da) 1986-05-21
DK237786A (da) 1986-11-22
HK111493A (en) 1993-10-29
KR950005167B1 (ko) 1995-05-19

Similar Documents

Publication Publication Date Title
US6417735B1 (en) Amplifier with bias compensation using a current mirror circuit
EP0203475A2 (en) Integrated circuit RF amplifier module
US4059808A (en) Differential amplifier
US4042886A (en) High input impedance amplifier circuit having temperature stable quiescent operating levels
US3538449A (en) Lateral pnp-npn composite monolithic differential amplifier
US3801923A (en) Transconductance reduction using multiple collector pnp transistors in an operational amplifier
JP2924910B2 (ja) 差動増幅器のオフセット・トリム回路
US4163908A (en) Bias circuit for complementary transistors
JPH033961B2 (ko)
US4216394A (en) Leakage current compensation circuit
US4425551A (en) Differential amplifier stage having bias compensating means
US4013973A (en) Amplifier arrangement
KR0177928B1 (ko) 광대역 증폭회로
US4187472A (en) Amplifier employing matched transistors to provide linear current feedback
JPS63185206A (ja) 寄生インピーダンス中和回路
US6664856B2 (en) Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit
US4983930A (en) Current conveyor
KR860009544A (ko) 모놀리식 집적회로의 rf증폭기
US4017749A (en) Transistor circuit including source voltage ripple removal
JPS5896409A (ja) 差動増幅器
US4524330A (en) Bipolar circuit for amplifying differential signal
US6339319B1 (en) Cascoded current mirror circuit
US3460049A (en) Single ended and differential stabilized amplifier
JPH10126169A (ja) 半導体装置
US4137506A (en) Compound transistor circuitry

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980428

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee