JPS5896409A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS5896409A JPS5896409A JP57205374A JP20537482A JPS5896409A JP S5896409 A JPS5896409 A JP S5896409A JP 57205374 A JP57205374 A JP 57205374A JP 20537482 A JP20537482 A JP 20537482A JP S5896409 A JPS5896409 A JP S5896409A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- voltage
- current
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の関連する技術分野〕
この発明は、差動増幅器回路に、更に詳しくは相補性ト
ランジスタより成る相対向する対を使用した差動入力段
に関するものである。
ランジスタより成る相対向する対を使用した差動入力段
に関するものである。
共通のバイアス電流を分は合うような、直列接続された
相補性のＮＰＮとＰＮＰ）ランジスタの並列構成回路は
、オフ七ット電圧、オフセット電流、入力電流および熱
的変動がすべて低いことおよび供給電圧の変動に不感で
あることなどの好ましい特性があるため、差動演算増幅
器と共に使用するに都合の良いものであることが判って
いる。
相補性のＮＰＮとＰＮＰ）ランジスタの並列構成回路は
、オフ七ット電圧、オフセット電流、入力電流および熱
的変動がすべて低いことおよび供給電圧の変動に不感で
あることなどの好ましい特性があるため、差動演算増幅
器と共に使用するに都合の良いものであることが判って
いる。
この様々相補性の構成においては、１つの能動素子の入
力変動は、画素子の整合度のみに依存するオフセットと
温度特性を与えるような、整合した同等素子によって相
殺される。しかし、在来の相補性トランジスタ差動増幅
器にあっては相当複雑で高価なバイアス回路を必要とし
ていた。
力変動は、画素子の整合度のみに依存するオフセットと
温度特性を与えるような、整合した同等素子によって相
殺される。しかし、在来の相補性トランジスタ差動増幅
器にあっては相当複雑で高価なバイアス回路を必要とし
ていた。
たとえば、従来は、差動型に接続され７ＬＰＮＰ型のト
ランジスタ対の両ベースに印加されるバイアス電圧レベ
ルを変えるために、成る形式のバイアス手段は帰還ルー
プを使用していた。この従来形式のバイアス法の一例は
、フェアチャイルド社から製造市販されているμＡ７４
１演算増幅器として周知の回路中に組込まれている。差
動結合された相補性トランジスタ回路に供給されるバイ
アス電圧がこの差動的に結合されたＰ、ＮＰ）ランジス
タの変動するｈＦＥに依存するような、上記とは別の形
式ノバイアス回路も開発されている。その様な回路の一
例は、ナショナル・セミコンダクタ・コーポレーション
から製造販売されているＬＭＩＯＩ演算増幅器である。
ランジスタ対の両ベースに印加されるバイアス電圧レベ
ルを変えるために、成る形式のバイアス手段は帰還ルー
プを使用していた。この従来形式のバイアス法の一例は
、フェアチャイルド社から製造市販されているμＡ７４
１演算増幅器として周知の回路中に組込まれている。差
動結合された相補性トランジスタ回路に供給されるバイ
アス電圧がこの差動的に結合されたＰ、ＮＰ）ランジス
タの変動するｈＦＥに依存するような、上記とは別の形
式ノバイアス回路も開発されている。その様な回路の一
例は、ナショナル・セミコンダクタ・コーポレーション
から製造販売されているＬＭＩＯＩ演算増幅器である。
これら両回路のバイアス回路は信号の帰還を生ずる可能
性があり、これが増幅器の周波数応答と共通モード応答
に悪影響を及ぼすことがある。
性があり、これが増幅器の周波数応答と共通モード応答
に悪影響を及ぼすことがある。
第３の形式のバイアス回路は米国特許３６４９９２６号
に記述されている。相補性トランジスタ差動段用のこの
バイアス回路は、相補性トランジスタより成る複数対の
うちの１つと直列に接続されたトランジスタを持ってい
る。このトランジスタのベースは他の相補性トランジス
タ対に接続されている。１つの相補性トランジスタ対を
通して所定の電流を流すように、はソ一定電流の電流源
が接続すしている。相補性トランジスタの相対する両射
の聞に印加される入力電圧の変動は、そのトランジスタ
の出力に反映する。都合の悪いことにこの段の非対称性
は、信号が印加され名入力端子によって高周波数におい
て信号利得を非対称なものとする。
に記述されている。相補性トランジスタ差動段用のこの
バイアス回路は、相補性トランジスタより成る複数対の
うちの１つと直列に接続されたトランジスタを持ってい
る。このトランジスタのベースは他の相補性トランジス
タ対に接続されている。１つの相補性トランジスタ対を
通して所定の電流を流すように、はソ一定電流の電流源
が接続すしている。相補性トランジスタの相対する両射
の聞に印加される入力電圧の変動は、そのトランジスタ
の出力に反映する。都合の悪いことにこの段の非対称性
は、信号が印加され名入力端子によって高周波数におい
て信号利得を非対称なものとする。
この発明は、対称的な利得周波数特性を呈するように対
称的な構造を有し、しかもバイアス回路中に通常共通モ
ード動作を劣化させ高周波動作における回路安定性を損
なわせるような信号帰還路を使用しない、差動増幅器を
提供するものである。
称的な構造を有し、しかもバイアス回路中に通常共通モ
ード動作を劣化させ高周波動作における回路安定性を損
なわせるような信号帰還路を使用しない、差動増幅器を
提供するものである。
この差動増幅器段はバイアス電流に実質的に影響されな
い利得を持つことができる。更に、集積回路基板材料内
に生ずる温度勾配に実質的に不感にすることができて、
集積回路の製造に適している。
い利得を持つことができる。更に、集積回路基板材料内
に生ずる温度勾配に実質的に不感にすることができて、
集積回路の製造に適している。
この発明の推奨実施形態においては、第１のＰＮＰ）ラ
ンジスタのコレクタ電極は電流ミラー回路の入力端子に
接続され、また上記トランジスタと整合した第２のＰＮ
Ｐ ）ランジヌタのコレクタ電極は出力信号を取出すべ
き電流ミラー回路の出力端子に接続されている。これら
第１と第２のＰＮＰ）ランジスタのベース電極は、バイ
アス電流が供給されるべき第１回路点に相互に接続され
ている。また両ＰＮ、Ｐ）ランジスタのエミッタ電極は
、それぞれ互に整合した第１と第２の抵抗を介して第１
と第２の整合したＮＰＮ ）ランジスタのエミッタ電極
に接続されている。この第１と第２のＮ Ｐ Ｎ ）ラ
ンジスタのエミッタ電極は、それぞれ、第３と第４の整
合した抵抗を介して第２の回路点に接続されており、更
に上記第１と第２の回路点間には上記バイアス電流を順
方向導通させる極性のダイオードが接続されている。
ンジスタのコレクタ電極は電流ミラー回路の入力端子に
接続され、また上記トランジスタと整合した第２のＰＮ
Ｐ ）ランジヌタのコレクタ電極は出力信号を取出すべ
き電流ミラー回路の出力端子に接続されている。これら
第１と第２のＰＮＰ）ランジスタのベース電極は、バイ
アス電流が供給されるべき第１回路点に相互に接続され
ている。また両ＰＮ、Ｐ）ランジスタのエミッタ電極は
、それぞれ互に整合した第１と第２の抵抗を介して第１
と第２の整合したＮＰＮ ）ランジスタのエミッタ電極
に接続されている。この第１と第２のＮ Ｐ Ｎ ）ラ
ンジスタのエミッタ電極は、それぞれ、第３と第４の整
合した抵抗を介して第２の回路点に接続されており、更
に上記第１と第２の回路点間には上記バイアス電流を順
方向導通させる極性のダイオードが接続されている。
第１と第２のＮＰＮ ）ランジスタのコレクタ電極は正
の電圧源に接続されている。まだそれらのベース電極は
差動入力電圧信号を印加し得るようにされている。
の電圧源に接続されている。まだそれらのベース電極は
差動入力電圧信号を印加し得るようにされている。
第１のＰＮＰ）ランジスタのベース−エミッタ接合と第
１の抵抗とに対しダイオードと第３の抵抗が実質的に並
列接続されている。また第２のＰＮＰ）ランジスタのベ
ース−エミッタ接合と第２抵抗に対しダイオードと第４
抵抗が実質的に並列に接続されている。この第３と第４
の抵抗を通じて流れる一定バイアス電流の同等分によっ
て生ずる電圧は、両ＰＮＰトランジスタのベース−エミ
ッタ回路をバイアスする同等の電圧を発生する。
１の抵抗とに対しダイオードと第３の抵抗が実質的に並
列接続されている。また第２のＰＮＰ）ランジスタのベ
ース−エミッタ接合と第２抵抗に対しダイオードと第４
抵抗が実質的に並列に接続されている。この第３と第４
の抵抗を通じて流れる一定バイアス電流の同等分によっ
て生ずる電圧は、両ＰＮＰトランジスタのベース−エミ
ッタ回路をバイアスする同等の電圧を発生する。
これらのバイアス電圧は、増幅器の入力端子に印加され
る共通モード電圧に対して浮動で、増幅器に共通モード
除去能力を与えている。
る共通モード電圧に対して浮動で、増幅器に共通モード
除去能力を与えている。
以下、図面を参照して詳細に説明する。
第１図に示す従来の回路において、第１と第２のコレク
タ共通トランジスタ増幅器１２と１３は、第１と第２の
ベース共通トランジスタ増幅器１４と１５に直流結合さ
れている。増幅器１４と１５からの出力信号は、電流ミ
ラー回路１７で構成され出力端子３１を有する差動−シ
ングルエンデツド変換器に印加される。差動入力信号は
端子１８と１９に供給される。
タ共通トランジスタ増幅器１２と１３は、第１と第２の
ベース共通トランジスタ増幅器１４と１５に直流結合さ
れている。増幅器１４と１５からの出力信号は、電流ミ
ラー回路１７で構成され出力端子３１を有する差動−シ
ングルエンデツド変換器に印加される。差動入力信号は
端子１８と１９に供給される。
ペース共通トランジスタ増幅器１４と１５のベース電極
には、定電流源Ｉと可変電流源１１の組合せによってバ
イアス電流が供給される。可変電流源１１から供給され
る〆電流は直列接続されている増幅器１２と１４および
直列接続されている増幅器１３と１５よ構成る並列増幅
器に流れている電流に比例する。
には、定電流源Ｉと可変電流源１１の組合せによってバ
イアス電流が供給される。可変電流源１１から供給され
る〆電流は直列接続されている増幅器１２と１４および
直列接続されている増幅器１３と１５よ構成る並列増幅
器に流れている電流に比例する。
ベース電極とコレクタ電極とを共通コレクタ接続点２０
に接続したトランジスタ１ｏは、電流ミラー回路の入力
（主）トランジスタをなし、またベース電極とエミッタ
電極をトランジスタ１００ベース電極とエミッタ電極に
それぞれ接続したトランジスタ１１はそれを流れる電流
の一部を反映させる。この構成によって、トランジスタ
１２およヒ１３のコレクターエミッタ回路を流れる電流
に変化を生じさせようとする共通モード入力電圧は、ト
ランジスタ１１から供給される電流を、およびそれによ
りトランジスタ１４と１５のベース接続における電圧を
増大または減少させる。トランジスタ１４と１５ノペー
ス電圧の変化は、その各ベース−エミッタ接合を通して
バイアス・トランジスタ１２および１３にその電流を減
少させる向きに伝えられて共通モード除去作用を行なう
。しかし入力共通モード信号の周波数が高くなると回路
中の個有遅延のために共通モード除去作用は減少する。
に接続したトランジスタ１ｏは、電流ミラー回路の入力
（主）トランジスタをなし、またベース電極とエミッタ
電極をトランジスタ１００ベース電極とエミッタ電極に
それぞれ接続したトランジスタ１１はそれを流れる電流
の一部を反映させる。この構成によって、トランジスタ
１２およヒ１３のコレクターエミッタ回路を流れる電流
に変化を生じさせようとする共通モード入力電圧は、ト
ランジスタ１１から供給される電流を、およびそれによ
りトランジスタ１４と１５のベース接続における電圧を
増大または減少させる。トランジスタ１４と１５ノペー
ス電圧の変化は、その各ベース−エミッタ接合を通して
バイアス・トランジスタ１２および１３にその電流を減
少させる向きに伝えられて共通モード除去作用を行なう
。しかし入力共通モード信号の周波数が高くなると回路
中の個有遅延のために共通モード除去作用は減少する。
第１図の回路の１つの特徴は、ＮＰＮ）ランシフ、夕１
２ト１３のベース−エミッタ接合に熱的に誘導されるパ
ラメータの変化が、ＰＮＰ）ランジスタ１４、！：１５
のベース−エミッタ接合中の実質的に上記と相補的なパ
ラメータの変化によって補償されることである。しかし
、このパラメータの補償は４個のトランジスタのすべて
に生ずる一様な温度変化に対してのみ行なわれる。もし
、装置相互間に熱勾配があるとこの補償は不完全なもの
となり出力点３１に成るオフセットが発生する。これは
、回路が１個のシリコン・ダイ上に形成されしかも後段
の出力段がそのダイ上に含まれている場合に一般に生ず
る。この問題は、第２図に実現されているこの発明のバ
イアス電流によって解消することができる。
２ト１３のベース−エミッタ接合に熱的に誘導されるパ
ラメータの変化が、ＰＮＰ）ランジスタ１４、！：１５
のベース−エミッタ接合中の実質的に上記と相補的なパ
ラメータの変化によって補償されることである。しかし
、このパラメータの補償は４個のトランジスタのすべて
に生ずる一様な温度変化に対してのみ行なわれる。もし
、装置相互間に熱勾配があるとこの補償は不完全なもの
となり出力点３１に成るオフセットが発生する。これは
、回路が１個のシリコン・ダイ上に形成されしかも後段
の出力段がそのダイ上に含まれている場合に一般に生ず
る。この問題は、第２図に実現されているこの発明のバ
イアス電流によって解消することができる。
第２図における差動電圧入力増幅器段１０ｏには、差動
電圧入力端子５０．５１と１個のシングルエンド出力端
子６５がある。この出力端子６５には、シングルエンド
電力増幅器１０１がその入力段を接続してカスケード接
続されている。このカスケード接続された増幅器の組合
せは、正電圧■１電源端子と負電圧ＶＮ電源端子から給
電される。
電圧入力端子５０．５１と１個のシングルエンド出力端
子６５がある。この出力端子６５には、シングルエンド
電力増幅器１０１がその入力段を接続してカスケード接
続されている。このカスケード接続された増幅器の組合
せは、正電圧■１電源端子と負電圧ＶＮ電源端子から給
電される。
第１のＰＮＰ ）ランジスタロ２のコレクタ電極は電流
ミラー回路６６の入力接続６４に接続され、またこのト
ランジスタと整合している第２のＰＮＰ ）ランジスタ
ロ３のコレクタ電極は電流ミラー回路６６の出力端子に
接続されている。出力信号は端子６５におけるトランジ
スタ６３のコレクタから取出すことができる。ＰＮＰ
）ランジスタロ２ 、！：６３のベース電極は、定電流
源７ｏから一定のバイアス電流■が供給される回路点６
１に互に接続されている。互に整合した第１と第２ＯＮ
ＰＮ ）ランジスタ５２．５３は、そのベース電極を入
力端子５１と５０にそれぞれ接続しまたそのコレクタ電
極を接続点５４を介して正電源電圧Ｖｐ点に互に直結し
てい・る。ＮＰＮ）ランジスタ５２のエミッタ電極は第
１抵抗５９を介してＰＮＰ ｌ−ランジヌタ６２のエミ
ッタ電極に接続されている。同じ様に、ＮＰＮとＰＮＰ
の各トランジスタ５３と６３のエミッタ電極は、抵抗５
９と実質的に同一抵抗値を持つように選ばれた（すなわ
ち両抵抗・は整合している）第２の抵抗６０を介して接
続されている。バイアス手段として、互に整合した第３
と第４の抵抗５６と５７がＮＰＮ）ランジスタ５２と５
３のエミッタ電極の間に直列に接続され、両抵抗５６と
５７の相６互接続点５５と回路点６１０間にはダイオー
ド５８が上記抵抗５６と５７から電流源７０へ順方向に
電流を流すような極性で接続されている。このダイオー
ド５８は、たとえばエミッタを接続点５５にコレクタと
ベースを共通に回路点６１に接続したＰＮＰトランジス
クのようなダイオード接続したトランジスタで置換する
ことができる。この回路を集積回路形に構成する場合に
は、トランジスタ５２と５３は互に非常に近接して、も
し可能であれば互に入り組んだ形に配置することができ
る。同様にトランジスタ６２と６３も互に近接させて、
出来れば入り組んだ形に配置すべきである。４個の抵抗
はたとえば１０ ＫΩという可成シ高い抵抗値を有し、
それぞれ集積化された形態において比較的大きな長さ対
幅の比を持っている。抵抗５６と５７はその長手方向に
ついて互に平行にかつ近接して、またシリコン・ダイ中
に生ずる熱勾配（温度変化）による影響が両抵抗に同７
様に生ずるように蛇行状に形成することが必要である。
ミラー回路６６の入力接続６４に接続され、またこのト
ランジスタと整合している第２のＰＮＰ ）ランジスタ
ロ３のコレクタ電極は電流ミラー回路６６の出力端子に
接続されている。出力信号は端子６５におけるトランジ
スタ６３のコレクタから取出すことができる。ＰＮＰ
）ランジスタロ２ 、！：６３のベース電極は、定電流
源７ｏから一定のバイアス電流■が供給される回路点６
１に互に接続されている。互に整合した第１と第２ＯＮ
ＰＮ ）ランジスタ５２．５３は、そのベース電極を入
力端子５１と５０にそれぞれ接続しまたそのコレクタ電
極を接続点５４を介して正電源電圧Ｖｐ点に互に直結し
てい・る。ＮＰＮ）ランジスタ５２のエミッタ電極は第
１抵抗５９を介してＰＮＰ ｌ−ランジヌタ６２のエミ
ッタ電極に接続されている。同じ様に、ＮＰＮとＰＮＰ
の各トランジスタ５３と６３のエミッタ電極は、抵抗５
９と実質的に同一抵抗値を持つように選ばれた（すなわ
ち両抵抗・は整合している）第２の抵抗６０を介して接
続されている。バイアス手段として、互に整合した第３
と第４の抵抗５６と５７がＮＰＮ）ランジスタ５２と５
３のエミッタ電極の間に直列に接続され、両抵抗５６と
５７の相６互接続点５５と回路点６１０間にはダイオー
ド５８が上記抵抗５６と５７から電流源７０へ順方向に
電流を流すような極性で接続されている。このダイオー
ド５８は、たとえばエミッタを接続点５５にコレクタと
ベースを共通に回路点６１に接続したＰＮＰトランジス
クのようなダイオード接続したトランジスタで置換する
ことができる。この回路を集積回路形に構成する場合に
は、トランジスタ５２と５３は互に非常に近接して、も
し可能であれば互に入り組んだ形に配置することができ
る。同様にトランジスタ６２と６３も互に近接させて、
出来れば入り組んだ形に配置すべきである。４個の抵抗
はたとえば１０ ＫΩという可成シ高い抵抗値を有し、
それぞれ集積化された形態において比較的大きな長さ対
幅の比を持っている。抵抗５６と５７はその長手方向に
ついて互に平行にかつ近接して、またシリコン・ダイ中
に生ずる熱勾配（温度変化）による影響が両抵抗に同７
様に生ずるように蛇行状に形成することが必要である。
抵抗５９と６０も同様に配設すべきである。
説明＋７） ７’Ｃめに、いまトランジスタ６２と６３
に対するベース電流は無視できるものとする。また、端
子５０と５１には等大の電圧が印加され、ダイオード５
８は無人力時の順方向電圧降下がトランジスタ６２およ
ヒ６３のベース−エミッタ接合面電圧に等しくまた抵抗
５６．５？１．５９および６０の各抵抗値はすべて等し
いものと仮定する。
に対するベース電流は無視できるものとする。また、端
子５０と５１には等大の電圧が印加され、ダイオード５
８は無人力時の順方向電圧降下がトランジスタ６２およ
ヒ６３のベース−エミッタ接合面電圧に等しくまた抵抗
５６．５？１．５９および６０の各抵抗値はすべて等し
いものと仮定する。
電源７０から供給される電流はダイオード５８を通過し
てその両端間に順方向電圧を発生し、次いで抵抗５６と
５７に等しく分流する。ル、−プ０１内の電圧を加算す
れば、抵抗５９を流れる電流は抵抗５６を流れる電流に
等しくかつ１／２に等しいことが判る。
てその両端間に順方向電圧を発生し、次いで抵抗５６と
５７に等しく分流する。ル、−プ０１内の電圧を加算す
れば、抵抗５９を流れる電流は抵抗５６を流れる電流に
等しくかつ１／２に等しいことが判る。
同様に、抵抗６０を流れる電流は／２である。ＮＰＮト
ランジスタ５２を流れるエミッタ電流は抵抗５９と５６
を流れる電流の和であって、工に等しい。同様に、ＮＰ
Ｎ）ランジスタ５３のエミッタ電流は工に等しい。以上
のことから、この増幅°器のバイアス条件は電流源７０
から供給される電流工を選択することによって決定され
ることが判る。
ランジスタ５２を流れるエミッタ電流は抵抗５９と５６
を流れる電流の和であって、工に等しい。同様に、ＮＰ
Ｎ）ランジスタ５３のエミッタ電流は工に等しい。以上
のことから、この増幅°器のバイアス条件は電流源７０
から供給される電流工を選択することによって決定され
ることが判る。
トランジスタ５２と５３を、従ってトランジスタ６２と
６３を流れる電流は端子５０と５１における共通モード
電圧に影響されず、従ってこの段が高い共通モード除去
能力を呈することに注目すべきである。
６３を流れる電流は端子５０と５１における共通モード
電圧に影響されず、従ってこの段が高い共通モード除去
能力を呈することに注目すべきである。
この点を説明するために端子５０と５１に共通モード電
圧変化Δ■があると仮定する。この電圧は、エミッタホ
ロワ作用によってトランジスタ５２と５３のエミッタ電
極に伝えられる。抵抗５６と５７の各両端間の電圧降下
は、そこを流れる電源７０の電流工の２分の１によって
のみ生じるので、この電圧ΔＶは相互接続点５５に伝え
られる。順バイアスされているダイオード５８は電圧オ
フセット素子として作用しコノ電圧△■をトランジスタ
６２と６３のベース電極に伝える。この電圧△■は次い
で、エミッタホロワ動作によシトランジヌタ６２と６３
のエミッタ電極に伝えられ、その結果抵抗５９と６０の
各両端間には電圧ΔＶが生ずることになる。この共通モ
ード変化△■は抵抗５９と６０中に電流変化を生じさせ
ず、従ってトランジスタ６２と６３のコレクタ回路にも
電流変化は生じない。
圧変化Δ■があると仮定する。この電圧は、エミッタホ
ロワ作用によってトランジスタ５２と５３のエミッタ電
極に伝えられる。抵抗５６と５７の各両端間の電圧降下
は、そこを流れる電源７０の電流工の２分の１によって
のみ生じるので、この電圧ΔＶは相互接続点５５に伝え
られる。順バイアスされているダイオード５８は電圧オ
フセット素子として作用しコノ電圧△■をトランジスタ
６２と６３のベース電極に伝える。この電圧△■は次い
で、エミッタホロワ動作によシトランジヌタ６２と６３
のエミッタ電極に伝えられ、その結果抵抗５９と６０の
各両端間には電圧ΔＶが生ずることになる。この共通モ
ード変化△■は抵抗５９と６０中に電流変化を生じさせ
ず、従ってトランジスタ６２と６３のコレクタ回路にも
電流変化は生じない。
また、端子５０と５１に差動的な変化Δ■と（−）Δ■
が印加されると、ＰＮＰ）ランジヌタの６２ 、！：６
３のエミッタ回路に次の様な具合に差動的な信号電流を
発生スる。トランジスタ５２と５３ハ工ミツタホロワ動
作によってこの差動的外信号（−）Δ■と△■をそれら
の各エミッタ接続に伝える。抵抗５７と５６の直列接続
体の両端間に印加された電圧（−）ΔＶとΔＶはその相
互接続点５５に電圧変化を発生させない。しかし、抵抗
５７の両端間には電圧変化−Δ■が、抵抗５６の両端間
には電圧変化Δ■が生ずる。これらの両電圧はそれぞれ
抵抗６ｏと５９の両端間に与えられて、抵抗５９と６０
の抵抗値をＲとしたとき、これらの抵抗中にへに等しい
電流変化ΔＩを生ずる。この信号電流Δ工と−ｆｉ■は
トランジスタ６３ 、！：６２のコレクタ回路に反映し
て端子６５に２Δ■Ｒｏに等しい出力電圧を発生する。
が印加されると、ＰＮＰ）ランジヌタの６２ 、！：６
３のエミッタ回路に次の様な具合に差動的な信号電流を
発生スる。トランジスタ５２と５３ハ工ミツタホロワ動
作によってこの差動的外信号（−）Δ■と△■をそれら
の各エミッタ接続に伝える。抵抗５７と５６の直列接続
体の両端間に印加された電圧（−）ΔＶとΔＶはその相
互接続点５５に電圧変化を発生させない。しかし、抵抗
５７の両端間には電圧変化−Δ■が、抵抗５６の両端間
には電圧変化Δ■が生ずる。これらの両電圧はそれぞれ
抵抗６ｏと５９の両端間に与えられて、抵抗５９と６０
の抵抗値をＲとしたとき、これらの抵抗中にへに等しい
電流変化ΔＩを生ずる。この信号電流Δ工と−ｆｉ■は
トランジスタ６３ 、！：６２のコレクタ回路に反映し
て端子６５に２Δ■Ｒｏに等しい出力電圧を発生する。
こ＼に、Ｒｏはトランジスタ６３ト電流ミラ一回路の出
力抵抗との並列出力インピーダンスの抵抗である。増幅
器Ａｌ０Ｉの入力インピーダンスがトランジスタ６３と
電流ミラー回路６６の並列出力インピーダンスに比べて
大きいとすれば、この差動段の利得ははソ穐、４て表わ
される。
力抵抗との並列出力インピーダンスの抵抗である。増幅
器Ａｌ０Ｉの入力インピーダンスがトランジスタ６３と
電流ミラー回路６６の並列出力インピーダンスに比べて
大きいとすれば、この差動段の利得ははソ穐、４て表わ
される。
再ヒ第ｉ図に戻って、トランジスタ１４のベース−エミ
ッタ・バイアス電圧に△■ＢＥなる変化を生じさ゛せる
熱勾配について検討する。この電圧変化はトランジスタ
１４のコレクタ電流にＳ＋ＪＢル乍Ｅに比例するオフセ
ット電流Ｎｓを生じさせることになる。
ッタ・バイアス電圧に△■ＢＥなる変化を生じさ゛せる
熱勾配について検討する。この電圧変化はトランジスタ
１４のコレクタ電流にＳ＋ＪＢル乍Ｅに比例するオフセ
ット電流Ｎｓを生じさせることになる。
こ＼にＩＲＥはトランジスタ゛１２のエミッタから見た
抵抗で通常比較的小さな値である。従ってこのオフセッ
ト電流Ａｍは比較的大きい。第２図のトランジスタ６２
のベーヌーエミッタ・バイアス電圧における同じ様な電
圧変化Δ■ＢＥについて説明する。この回路に生ずるオ
フセット電流八胎は、抵抗５９の比較的大きな抵抗値を
Ｒ５９とすれば、カＢＶＲ５９に・比例する。従ってΔ
ＩＳは比較的小さい。
抵抗で通常比較的小さな値である。従ってこのオフセッ
ト電流Ａｍは比較的大きい。第２図のトランジスタ６２
のベーヌーエミッタ・バイアス電圧における同じ様な電
圧変化Δ■ＢＥについて説明する。この回路に生ずるオ
フセット電流八胎は、抵抗５９の比較的大きな抵抗値を
Ｒ５９とすれば、カＢＶＲ５９に・比例する。従ってΔ
ＩＳは比較的小さい。
次に、第１図の１方のトランジスタ１２まタハ１３のベ
ーヌーエミッタ・オフセット電圧を生じさせる熱勾配に
ついて検討する。このオフセット電圧ｌｄ、ＰＮＰ）ラ
ンジスタ１４（：Ｒ５）のエミッタ電極から見た抵抗Ｒ
ＥＰとしたとき、トランジスタ１４また△■ は１５のコレクタ回路にそれぞれ ＢＥ／ＲＥＰ に比
例するオフセット電流ＡＴＢを発生させる。第２図のト
ランジスタ５２または５３の１方に生ずる上記と同トラ
ンジスタ６２のコレクタ回路に８ＢＦ７Ｒ５９に比例す
るオフセット電流△■ｓを発生させる。Ｒ５９の値は、
通常、ＲＥＰの値よシ大きいので第２図の回路中に生ず
るオフセット電流は第１図の回路で等大のオフセット電
圧によって生ずるオフセット電流よりも小さい。
ーヌーエミッタ・オフセット電圧を生じさせる熱勾配に
ついて検討する。このオフセット電圧ｌｄ、ＰＮＰ）ラ
ンジスタ１４（：Ｒ５）のエミッタ電極から見た抵抗Ｒ
ＥＰとしたとき、トランジスタ１４また△■ は１５のコレクタ回路にそれぞれ ＢＥ／ＲＥＰ に比
例するオフセット電流ＡＴＢを発生させる。第２図のト
ランジスタ５２または５３の１方に生ずる上記と同トラ
ンジスタ６２のコレクタ回路に８ＢＦ７Ｒ５９に比例す
るオフセット電流△■ｓを発生させる。Ｒ５９の値は、
通常、ＲＥＰの値よシ大きいので第２図の回路中に生ず
るオフセット電流は第１図の回路で等大のオフセット電
圧によって生ずるオフセット電流よりも小さい。
熱勾配によってＰＮＰ）ランジスタのベース−エミッタ
接合の■ＢＥ変化に起因するオフセット電流は注意深い
設計によシ更に低減できる。ダイオード５８としてコレ
クタとベース電極を相互接続したＰＮＰ ）ランジスタ
を使用すると、温度変化に応動する順方向オフセット電
圧降下はトランジスタ６２および６３のそれと同様にな
る。この様なダイオードを集積回路の中でトランジスタ
６２と６３の間にサンドイッチ状に配置して生ずる可能
性のある熱勾配をこれら３個６の装置が同等に受けるよ
うにすると、これらのＰＮＰ装置中に生ずるオフセット
電圧は必然的にトランジスタ６２と６３のエミッタ電極
と回路点５５に生ずる。トランジスタ５つと６０の両端
間の実効バイアス電圧は実質的に一定に維持サレ、その
結果トランジスタ６２と６３のエミッタ電流およびコレ
クタ電流の変化は阻止される。
接合の■ＢＥ変化に起因するオフセット電流は注意深い
設計によシ更に低減できる。ダイオード５８としてコレ
クタとベース電極を相互接続したＰＮＰ ）ランジスタ
を使用すると、温度変化に応動する順方向オフセット電
圧降下はトランジスタ６２および６３のそれと同様にな
る。この様なダイオードを集積回路の中でトランジスタ
６２と６３の間にサンドイッチ状に配置して生ずる可能
性のある熱勾配をこれら３個６の装置が同等に受けるよ
うにすると、これらのＰＮＰ装置中に生ずるオフセット
電圧は必然的にトランジスタ６２と６３のエミッタ電極
と回路点５５に生ずる。トランジスタ５つと６０の両端
間の実効バイアス電圧は実質的に一定に維持サレ、その
結果トランジスタ６２と６３のエミッタ電流およびコレ
クタ電流の変化は阻止される。
抵抗５６．５７．５９および６０の存在は、熱勾配に対
して回路の安定度を増大させる傾向を示す。更に、この
バイアス回路は、共通モード周波数応答を制限しようと
する帰還回路を使用せずにバイアス電流を供給する。最
後に、バイアス点は１個のバイアス電流源（電子的可変
電流源とすることができる）を選択することによシ設定
される。
して回路の安定度を増大させる傾向を示す。更に、この
バイアス回路は、共通モード周波数応答を制限しようと
する帰還回路を使用せずにバイアス電流を供給する。最
後に、バイアス点は１個のバイアス電流源（電子的可変
電流源とすることができる）を選択することによシ設定
される。
第２図に例示した実施例はバイポーラ装置で構成されて
いるが、これを電界効果トランジスタで置換することも
できる。整合した抵抗５６と５７および５９と６０の２
つの対は、同じ抵抗値を持つように選んでもよいし、ま
た両射が異なる抵抗値を持つように選んでもよい。最後
に、出力端子６５で最大利得を得るようにするために、
ＰＮＰ）ランジスタロ２と６３のコレクタ電極に接続さ
れる負荷手段は、電流ミラー回路６６または同様な機能
を示す回路のようなダブル−シングルエンド回路とする
のが有利である。しかし各コレクタ電極に別々に負荷手
段を接続することも可能で、その場合にはシングルエン
ド型の出力信号でも差動型の出力信号でも取出すことが
できる。
いるが、これを電界効果トランジスタで置換することも
できる。整合した抵抗５６と５７および５９と６０の２
つの対は、同じ抵抗値を持つように選んでもよいし、ま
た両射が異なる抵抗値を持つように選んでもよい。最後
に、出力端子６５で最大利得を得るようにするために、
ＰＮＰ）ランジスタロ２と６３のコレクタ電極に接続さ
れる負荷手段は、電流ミラー回路６６または同様な機能
を示す回路のようなダブル−シングルエンド回路とする
のが有利である。しかし各コレクタ電極に別々に負荷手
段を接続することも可能で、その場合にはシングルエン
ド型の出力信号でも差動型の出力信号でも取出すことが
できる。
第１図は演算増幅器に一般に使用されている、相補性ト
ランジスタ対を使用した差動増幅器入力段の構成図、第
２図はこの発明を実施した差動増幅器入力段の一例構成
を示す図である。 ５０．５１・・・第１と第２の入力端子、５２．５３・
・・第１ ト第２のトランジスタ、５６．５７．５８・
・・）＜イアス手段を構成する２つの抵抗とダイオード
、５９．６０・・・第１と第２の抵抗、６２．６３φ曽
・第３と第４のトランジスタ、６５・す出力端子、６６
・・・負荷手段を構成する電流ミラー回路、７０・・・
バイアス電流源。 特許出願人 アールシーニー コーポレーション代
理人 清 、水 哲 ほか２名
ランジスタ対を使用した差動増幅器入力段の構成図、第
２図はこの発明を実施した差動増幅器入力段の一例構成
を示す図である。 ５０．５１・・・第１と第２の入力端子、５２．５３・
・・第１ ト第２のトランジスタ、５６．５７．５８・
・・）＜イアス手段を構成する２つの抵抗とダイオード
、５９．６０・・・第１と第２の抵抗、６２．６３φ曽
・第３と第４のトランジスタ、６５・す出力端子、６６
・・・負荷手段を構成する電流ミラー回路、７０・・・
バイアス電流源。 特許出願人 アールシーニー コーポレーション代
理人 清 、水 哲 ほか２名
Claims (1)
- （１）第１と第２の入力端子および出力端子と；それぞ
れが、相互間に主導電路を有する第１および第２の電極
と、この第１電極との間に印加される電圧によって上記
主導電路を制御する制御電極とを有する第１、第２、第
３および第４のトランジスタであって、第１と第２のト
ランジスタが１導電型を有し第３と第４のトランジスタ
がこれと相補的な導電型を有するものと；上記第１およ
び第２のトランジスタの第２電極を供給電圧源に接続し
まだそれらトランジスタの制御電極を第１と第２の入力
端子にそれぞれ接続する手段と；第３と第４のトランジ
スタの制御電極を電流源に接続する手段と、第３トラン
ジヌタの第２電極と上記出力端子に接続された第４トラ
ンジスタの第２電極とに接続された負荷手段と；第１お
よび第３トランジスタの第１電極をそれぞれ第２および
第４トランジスタの第１電極に接続する互に整令した第
１と第２の抵抗性手段と；第１および第２トランジスタ
の第１電極にそれぞれ接続された第１および第２の端子
と第３および第４トランジスタの制御電極に接続された
第３端子とを有し、上記電流源からの電流に応じて上記
第１抵抗性手段に成るバイアス電圧をまた上記第２抵抗
性手段に同様なバイアス電圧を設定するバイアス手段と
、を具備して成る差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/324,059 US4429284A (en) | 1981-11-23 | 1981-11-23 | Operational amplifier |
| US324059 | 1981-11-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896409A true JPS5896409A (ja) | 1983-06-08 |
| JPH0324810B2 JPH0324810B2 (ja) | 1991-04-04 |
Family
ID=23261889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205374A Granted JPS5896409A (ja) | 1981-11-23 | 1982-11-22 | 差動増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4429284A (ja) |
| JP (1) | JPS5896409A (ja) |
| DE (1) | DE3243145A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416005A (ja) * | 1990-05-10 | 1992-01-21 | Alps Electric Co Ltd | 高周波増幅回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6090407A (ja) * | 1983-10-24 | 1985-05-21 | Toshiba Corp | 差動増幅器 |
| NL8602893A (nl) * | 1986-11-14 | 1988-06-01 | Philips Nv | Filterschakeling. |
| DE3713376A1 (de) * | 1987-04-21 | 1988-11-10 | Sgs Halbleiterbauelemente Gmbh | Komparator mit erweitertem eingangsgleichtaktspannungsbereich |
| US4760286A (en) * | 1987-07-20 | 1988-07-26 | Motorola, Inc. | Comparator with input offset current elimination |
| EP0429717B1 (de) * | 1989-12-01 | 1995-04-05 | Deutsche ITT Industries GmbH | Transkonduktanzverstärker |
| US5323278A (en) * | 1992-09-17 | 1994-06-21 | International Business Machines Corporation | Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1142824A (en) * | 1967-06-21 | 1969-02-12 | Mullard Ltd | Amplifier circuits |
| US3649926A (en) * | 1970-01-08 | 1972-03-14 | Texas Instruments Inc | Bias circuitry for a differential circuit utilizing complementary transistors |
| US3660773A (en) * | 1970-02-05 | 1972-05-02 | Motorola Inc | Integrated circuit amplifier having an improved gain-versus-frequency characteristic |
| JPS5216950A (en) * | 1975-07-30 | 1977-02-08 | Hitachi Ltd | Differential amplification circuit |
-
1981
- 1981-11-23 US US06/324,059 patent/US4429284A/en not_active Expired - Lifetime
-
1982
- 1982-11-22 JP JP57205374A patent/JPS5896409A/ja active Granted
- 1982-11-22 DE DE19823243145 patent/DE3243145A1/de not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416005A (ja) * | 1990-05-10 | 1992-01-21 | Alps Electric Co Ltd | 高周波増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4429284A (en) | 1984-01-31 |
| JPH0324810B2 (ja) | 1991-04-04 |
| DE3243145A1 (de) | 1983-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH011288A (ja) | 温度補償集積回路ホール効果装置 | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JPH0570326B2 (ja) | ||
| US3364434A (en) | Biasing scheme especially suited for integrated circuits | |
| US4379268A (en) | Differential amplifier circuit | |
| JPH0351118B2 (ja) | ||
| US4042886A (en) | High input impedance amplifier circuit having temperature stable quiescent operating levels | |
| JP2861346B2 (ja) | 電流ミラー回路 | |
| SE450445B (sv) | Integrerad forsterkarkoppling | |
| JPS6260847B2 (ja) | ||
| JPS5896409A (ja) | 差動増幅器 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US4187472A (en) | Amplifier employing matched transistors to provide linear current feedback | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6340900Y2 (ja) | ||
| JPS63214009A (ja) | 複合トランジスタ | |
| US6172495B1 (en) | Circuit and method for accurately mirroring currents in application specific integrated circuits | |
| US3699467A (en) | Bias circuit for a complementary transistor output stage | |
| JPH0746764B2 (ja) | 増幅器 | |
| US4935704A (en) | Low distortion linear amplifier with high-level output | |
| JPS6333726B2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0425210A (ja) | 出力電圧制御回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JP2600648B2 (ja) | 差動増幅回路 |