JP2008516510A - デュアルバイアス制御回路 - Google Patents

Abstract

本発明は、増幅回路の少なくとも一つのステージにバイアス信号を供給するためのバイアス制御回路及び方法に関し、デュアルバイアス制御は、バイアス電流を生成するとともに、このバイアス電流を使用して制御信号を得て、制御信号に応じて少なくとも一つの増幅ステージの供給電圧を制限することにより行われる。その結果、ベース電流ステアリングに加えて、電圧制限によって生じる増幅ステージの出力信号の圧縮を実現できる。これにより、小信号利得が減少し、従って、出力ノイズが減少する。

Description

本発明は、増幅回路の少なくとも一つのステージ（段）に対してバイアス信号を供給するためのバイアス制御回路及び方法に関する。特に、本発明は、一連の結合された増幅ステージを備える高周波電力増幅器のためのバイアス制御回路に関する。

非常に効率的な線形電力増幅器は、スペクトル的に効率が良い変調回路が使用されるモバイル通信機器における重要な構成要素である。効率的な無線周波数（ＲＦ）信号増幅のために様々な増幅回路が提案されてきた。しかしながら、これらの高効率増幅器の性能は多くの場合に線形ではなく、その結果、隣り合うチャンネルにおいてかなりの帯域外放射及び干渉が生じる。最小のスペクトル再生をもって変調精度を保つための線形要件を満たすべく、電力増幅器は、典型的には、高線形クラスＡ又はクラスＡＢ構成において動作させられる。この場合、増幅器の作用点及び動作範囲は、増幅特性の極めて線形な範囲に位置付けられる。

非常に非線形な範囲で動作するＧＳＭ（グローバルシステム・フォー・モバイルコミュニケーションズ）システム用の低ノイズ電力増幅器に対する需要は近年増加してきている。ＧＳＭ電力増幅器の送信（ＴＸ）帯域は８８０乃至９１５ＭＨｚの範囲であり、一方、受信（ＲＸ）帯域は９２５乃至９６０ＭＨｚの範囲である。ＧＳＭトランシーバに到達する入力ノイズは、広帯域である。このノイズは、電力増幅器自体のノイズと混合されると、受信チャンネルを妨害する可能性がある。従って、電力増幅器によって生成されるノイズと、入力部においてノイズを増幅する小信号利得（ＳＳＧ）とを低減することが重要である。ＳＳＧは、ＴＸ帯域における大送信信号の存在下で、ＳＳＧ（ｆｍ）＝Ｐｏｕｔ ｄＢｍ（ｆｍ）−Ｐｉｎ ｄＢｍ（ｆｍ）として規定される。ここで、ｆｍはＲＸ帯域での周波数であり、Ｐｉｎ ｄＢｍは小信号電力（〜−４０ｄＢｍ）を示しており、Ｐｏｕｔ ｄＢｍは周波数ｆｍでの出力電力を示している。

現在、ほとんどのＧＳＭ電力増幅器は、一定の入力電力を用いて動作し且つ制御電圧に基づいて出力電力を制御する電圧制御電力増幅器（ＶＣＰＡ）である。通常、入力電力のレベルは非常に高く、例えばＰｉｎ＝−３．．．．．．＋３ｄＢｍであり、また、パワートランジスタは、０ボルトから電力増幅器が３５ｄＢｍを供給する電圧レベルまで、任意の場所でバイアスがかけられる。そのような方法で、パワートランジスタは、それらの作用点又はバイアス点の場所によって規定される動作の様々なクラス、主にクラスＣ及びクラスＡＢを経ている。しかしながら、これらのより非線形な動作クラスは、特定のバイアス制御電圧でかなりのＳＳＧをもたらし、従って、高い出力ノイズを引き起こす。

図１は、異なる周波数ｓｓ１，ｓｓ２，ｓｓ３での制御電圧Ｖｃ及び搬送周波数ｆｃ＝９１５ＭＨｚでの大信号利得（ＬＳＧ）とＳＳＧとの間の関係を表す概略図を示している。

図１から分かるように、制御電圧Ｖｃ＝１．５Ｖにおいて、ＳＳＧはＬＳＧよりもかなり高いレベルの最大値を示しており、それにより、小信号ノイズ成分の増幅度が所望の大信号の増幅度よりも高いという事実に起因して、電力増幅器の出力において望ましくない信号対雑音比がもたらされている。

提案されてきた一つの可能な解決策は、電力増幅器の第１のステージのコレクタ又は出力端子とグランド電位との間に並列スイッチング素子、例えばＣＭＯＳ（相補形金属酸化膜半導体）スイッチを接続してステージを短絡し、それにより非線形域における高いＳＳＧを抑制することによりＳＳＧのピークを抑制することである。第１のステージのバイアス点が線形域に達すると直ちに、スイッチング素子が開かれ、それにより、電力増幅器が十分な出力電力に達することが可能となる。第１の電力増幅ステージ及びスイッチング素子において同じバイアス回路が使用される場合には、良好な動作タイミングを得ることができる。それ以降の増幅ステージのバイアスは、従来の方法により行うことができる。しかしながら、上記抑制策にもかかわらず、通常、ＳＳＧのピーク挙動は依然として存在する。

文献 米国特許第ＵＳ６，７０１，１３８号（特許文献１）は、比較的一定の電源により入力ステージが出力ステージとは別個に給電される電力増幅回路を開示している。一つ以上の出力ステージには、制御可能な出力電圧を有する電圧コントローラを介して電力が供給される。増幅ステージに組み込まれたクローズドループ制御機能により、電圧コントローラの電圧出力は、調整可能な制御信号の波形をたどる。しかしながら、この制御回路は、低い出力電力レベルで損失をもたらす。これらの損失は、電力増幅器の第２及び第３のステージでの供給電圧降下の結果である。また、大型の電圧コントローラ又はレギュレータは、数アンペア程度の場合もある大きな電流を扱わなければならない。他の欠点は、バイアスネットワークと電圧コントローラとが相互に関連付けられておらず、それにより不安定性の問題が生じ得ることである。
米国特許第ＵＳ６，７０１，１３８号公報

従って、本発明の目的は、低い効率損失で且つ十分な安定性をもって小ＳＳＧ及び低ノイズを動作範囲全体に亘って確保することができる増幅回路のための改良されたバイアス制御回路を提供することである。

この目的は、請求項１に記載されたバイアス制御回路及び請求項８に記載されたバイアス制御方法によって達成される。

従って、少なくとも一つの増幅ステージの供給電圧は、バイアス電流から得られる制御信号に応じて制限される。これにより、少なくとも一つの増幅ステージが電流制御及び電圧制御の両方を使用してバイアスされ、その結果、ＳＳＧが低減されてノイズが低減されるデュアルバイアス回路が与えられる。そのような方法で、ベース電流ステアリング（ｓｔｅｅｒｉｎｇ）に起因して出力電力スロープを実現できると同時に、電圧制限の結果として増幅ステージの出力を圧縮することができる。同じソースを発端とする電圧・電流ステアリングは安定した回路をもたらす。

電流生成手段は、所定の電流制御特性を有する電圧−電流変換器を備えているものとするとよい。電圧−電流変換器は、少なくとも一つの増幅ステージの制御入力において直接高インピーダンス電流ステアリングを達成するために電流制御曲線の必要な形状を実現する際に有利である。特に、電流生成手段は、電圧−電流変換器の出力電流をコピーしてバイアス電流及び第２の電流を生成するための電流ミラー手段を備えているものとするとよく、第２の電流は、制御電圧を生成するために電圧バッファ手段へ供給される。電流ミラー手段を使用することにより、電圧−電流変換器の出力電流の二つの密接に関連するコピーが生成され、これらのコピーは、デュアルバイアス制御のために使用することができる。一例として、電圧バッファ手段は、第２の電流が流されるレジスタ手段に対して接続されるオペアンプを備えていてもよい。この手段は、電圧−電流変換器のコピーされた出力電流に密接に関連する制御電圧を得る役目を果たし、それにより、電圧−電流変換器のコピーされた出力電流に応じて電圧制限手段の動作が制御される。

電圧制限手段は、供給電圧端子と少なくとも一つのステージとの間に接続された可変抵抗器手段を備えていてもよい。一例として、可変抵抗器手段は、その制御端子において制御信号を受け取るように構成されているトランジスタを備えていてもよい。この手段は、増幅ステージの供給電圧に直列に制御可能な抵抗器を設けて電圧−電流変換器のコピーされた出力電流に応じて供給電圧を制御することにより電圧制限手段が簡単に実現されるという利点を与える。

バイアス制御回路は、増幅回路のそれぞれのステージに割り当てられる電流生成手段及び電圧制限手段の少なくとも二つを備えていてもよい。この場合、少なくとも一つのそれ以降の増幅ステージに対しても第１の増幅ステージと同様の態様でデュアルバイアス制御回路が適用される。これは、ＬＳＧに対してＳＳＧを更に減少させる機能を果たし、それにより、ノイズ低減の更なる改善が得られる。

ここで、添付図面を参照しながら、好適な実施の形態に基づいて本発明を説明する。

ここで、高い効率及び高い線形性を必要とする多段電力増幅器、例えば携帯電話等において使用される高周波電力増幅器と関連して好適な実施の形態について説明する。この好適な実施の形態は、マイクロ波モノリシックＩＣ（ＭＭＩＣ）上に集積され得る受動素子及びトランジスタを含んでいてもよい。その場合、トランジスタ及び受動素子は同じ半導体基板上に配置される。

図２は、第１の好適な実施の形態に係るデュアルバイアス回路２０を有する多段電力増幅器回路の概略ブロック図を示している。このデュアルバイアス回路２０も、任意的に、対応する割り当てられた増幅ステージ（段）１０−１のＭＭＩＣに組み込まれていてもよい。

特に、電力増幅器は、結合容量を介してＲＦ入力信号を第１の増幅ステージ１０−２へ入力するための入力端子５を備えており、第１の増幅ステージは、ＲＦ入力信号を連続的に増幅し且つ増幅されたＲＦ信号を出力端子１５において供給するため、それぞれの結合容量を介して結合される第２及びそれ以降の増幅ステージ１０−２乃至１０−ｎに対して対応する結合容量を介して結合されている。増幅ステージ１０−１乃至１０−ｎでは、高い効率及び高い線形性の両方を同時に実現するため、ＩｎＧａＰ／ＧａＡｓ型等の少なくとも一つのヘテロ接合バイポーラトランジスタ（ＨＢＴ）を使用することができる。しかしながら、本発明はそのような技術に限定されず、バイポーラトランジスタ以外のトランジスタとして電界効果トランジスタ（ＦＥＴ）又は高電子移動度トランジスタ（ＨＥＭＴ）が使用されてもよい。

デュアルバイアス回路２０は、割り当てられた増幅ステージ（即ち、図２の第１の増幅ステージ１０−１）の対応する入力端子に対して供給されるバイアス電流Ｉ_Ｂと、供給電圧Ｖ_０と割り当てられた増幅ステージとの間に接続される電圧制限素子又は手段に対して供給される制御電圧Ｖ_Ｂとを生成する機能を果たす。図２には、電圧制限素子が可変抵抗器として示されており、その抵抗は制御電圧Ｖ_Ｂによって制御される。しかしながら、本発明はそのような可変抵抗器には限定されず、割り当てられた増幅ステージの対応する入力端子の電圧を制御電圧Ｖ_Ｂ又は任意の他の制御信号に従って減少させる機能を果たす任意の素子又は回路を使用することができる。一例として、電圧制限手段は、印加される制御電圧Ｖ_Ｂ若しくは他の制御信号に応じて又は従って電圧降下をもたらすための制御可能な半導体素子若しくは半導体回路であってもよい。

バイアス電流Ｉ_Ｂは、所望の特性、例えば十分な線形性を得るため、第１の増幅ステージ１０−１の少なくとも一つのトランジスタのバイアス点を規定するべく供給される。好適な実施の形態において、デュアルバイアス回路２０は、割り当てられた電力増幅ステージのバイアス点を制御するためのバイアス電流Ｉ_Ｂと、制御可能なレジスタ等の電圧制限手段を制御するための制御電圧Ｖ_Ｂとを供給し、それにより、導入された電圧制限に伴う割り当てられた増幅ステージの出力信号の圧縮が実現される。これにより、効率損失を減少させることができる。また、一つのソース、即ち、デュアルバイアス回路２０からの割り当てられた増幅ステージの電圧・電流ステアリングは、増幅回路全体を非常に安定に維持する機能を果たす。第２及びそれ以降のステージ１０−２乃至１０−ｎのバイアスは、従来の方法で、即ち、唯一のバイアス信号として出力バイアス電流を用いるバイアス回路により行うことができる。

図３は、３段電力増幅器として配置された第１の好適な実施の形態に係る増幅回路の更に詳しい回路図を示している。この場合、デュアルバイアス回路２０及び電圧制限手段は、第１の増幅ステージの第１のバイポーラトランジスタＲＦ１にバイアスをかけるために使用される第１のバイアスユニットＢ１内において組み合わせられており、第１の増幅ステージには、入力インピーダンスＺ_ｉを有するソースから入力信号ＲＦ_ｉが供給される。また、それぞれのトランジスタＲＦ２，ＲＦ３を有する第２及び第３のトランジスタステージは、それぞれのバイアスユニットＢ２，Ｂ３によってバイアスがかけられ、バイアスユニットＢ２，Ｂ３は、第１のバイアスユニットＢ１とは異なり、それぞれのバイアス電流のみを供給するとともに、電圧制限を全く行わない。増幅回路の出力信号ＲＦ_０は、それ以降のステージの入力インピーダンス又は導波管若しくは信号ラインの特性インピーダンスであってもよい負荷インピーダンスＺ_１に対して供給される。

各バイアスユニットＢ１，Ｂ２，Ｂ３は、それぞれの電圧−電流変換器ＶＩＣ１乃至ＶＩＣ３を備えており、電圧−電流変換器は、印加される制御電圧とバイポーラトランジスタＲＦ１乃至ＲＦ３のベース端子に対して供給されるように電流ミラー回路によって反映（ミラー）される出力電流との間の関係を規定する電流制御曲線の望ましい所定の形状を所定の制御特性に与える。電圧−電流変換器ＶＩＣ１乃至ＶＩＣ３は、入力電圧を対応する出力電流に変換する任意の適した電子素子又は回路によって実施されてもよい。一例として、外部から供給される制御入力電圧に従って出力バイアス電流を生成するエミッタフォロワトランジスタ回路が使用されてもよい。その場合、エミッタフォロワトランジスタのコレクタは、対応する第１の電流ミラートランジスタＴ１，Ｔ５，Ｔ９をそれぞれ介して供給電圧Ｖｓ１に対して接続されてもよく、一方、エミッタフォロワトランジスタのエミッタは接地されてもよい。エミッタフォロワトランジスタのベースは、例えばトランジスタを介して、制御電圧が外部から供給される制御入力端子（図示せず）に対して接続することができる。これにより、電圧−電流変換器ＶＩＣ１乃至ＶＩＣ３のブランチを通じて流れる電流がそれらの対応する制御電圧と一致する。図３の３段増幅回路の第２及び第３のステージのバイアスユニットＢ２，Ｂ３において、電圧−電流変換器ＶＩＣ２及びＶＩＣ３のそれぞれによって生成されるバイアス電流は、第１の電流ミラートランジスタＴ５，Ｔ９のそれぞれによって第２の電流ミラートランジスタＴ６，Ｔ１０のそれぞれにコピーされ、第２の電流ミラートランジスタＴ６，Ｔ１０は、電圧−電流変換器ＶＩＣ２及びＶＩＣ３のそれぞれの出力電流を、対応する増幅トランジスタＲＦ２，ＲＦ３のそれぞれのベース端子に接続された出力ブランチにコピーする。

第２のステージでは、バイアス電流Ｉ_ＢがレジスタＲ３を介して供給され、一方、第３のステージでは、バイアス電流がＲＦチョークコイルを介して供給され、それによりＲＦ／ＤＣ絶縁が改善される。ＲＦチョークコイルは、低抵抗経路をＤＣ電流に与えるがＲＦ信号がＲＦ電流を遮断できる程度にそれらの誘導性リアクタンスが十分に大きくなるように選択される誘導性のものである。同様に、電力増幅トランジスタＲＦ２，ＲＦ３のコレクタは、それぞれのＲＦチョークコイルを介して第２の供給電圧Ｖｓ２に接続される。

第１の好適な実施の形態において、第１のバイアスユニットＢ１は、デュアルバイアスユニットとして配置されており、レジスタＲ１と、オペアンプＯｐ１と、レジスタＲ４と、コンデンサＣ２と、絶縁目的のＲＦチョークコイルを介して第１の増幅ステージの電力増幅トランジスタＲＦ１に接続される制御可能なレジスタとして機能するトランジスタＴ４とからなる更なる電圧制限回路を備えている。従って、第１のバイアスユニットＢ１は、電流及び電圧制御の両方を使用して第１の増幅ステージにバイアスをかけるように機能する。電圧−電流変換器ＶＩＣ１によって生成される電流は、ＭＯＳトランジスタＴ１乃至Ｔ３からなる電流ミラー回路によって二つの方向又はブランチへ反映（ミラー）され又はコピーされる。電流ミラートランジスタＴ２によって電流がコピーされる第１のブランチは、コピーされた電流をバイアス電流としてレジスタＲ２を介してバイポーラ電力増幅トランジスタＲＦ１のベースへと方向付け、従って、このトランジスタのベースの直接的な高インピーダンス電流ステアリングを行う。電流ミラートランジスタＴ３によって電流がコピーされる他のブランチは、レジスタＲ１の両端間に対応する制御電圧を生成し、この制御電圧はオペアンプＯｐ１に入力される。オペアンプＯｐ１は、電圧バッファとして機能するとともに、その出力電圧を直列レジスタＲ４及び並列コンデンサＣ２を介してＭＯＳトランジスタＴ４のベースに対して供給し、トランジスタＴ４のソース−ドレイン経路の抵抗を制御する。これにより、電力増幅トランジスタＲＦ１のコレクタと電源電圧Ｖｓ１、従って、電力増幅トランジスタＲＦ１の供給電圧との間の抵抗を電圧−電流変換器ＶＩＣ１から得られる制御信号に応じて制御して制限することができる。そのような方法により、ベース電流ステアリングに起因して出力電力スロープを実現することができると同時に、ＭＯＳトランジスタＴ４による電圧制限によって生じる電力増幅トラジスタＲＦ１の電力の圧縮をもたらすことができる。

第１のステージの電力増幅トランジスタＲＦ１を通じて流れる電流は、通常は最大で３０乃至４０ｍＡ程度であり、そのため、効率損失に伴う問題は軽微である。複合的な電圧・電流ステアリングは、同じ電流源即ち電圧−電流変換器ＶＩＣ１から得られ、そのため、電力増幅回路の良好な安定性をもたらす。既に述べたように、第２及び第３のステージのバイアスは、第２のステージにおけるトランジスタＴ７，Ｔ８及び第３のステージにおけるトランジスタＴ９，Ｔ１０により形成されるバイアス回路の低インピーダンス電源を用いた電流制御により従来の方法で行われる。

図４は、電力増幅器の第１及び第２のステージの両方がそれぞれのデュアルバイアスユニットＢ１，Ｂ２によってバイアスされる第２の好適な実施の形態を示している。第２のデュアルバイアスユニットＢ２は第１のデュアルバイアスユニットと類似しているため、これについては第１のデュアルバイアスユニットＢ１の上記説明が参照される。この場合、第３のステージも、従来のバイアスユニットＢ３によってバイアスをかけることができる。

図５は、電圧−電流変換器に対して供給される制御電圧Ｖｃに応じた、デュアルバイアス制御を伴う電力増幅回路の測定ＳＳＧを示す概略図を示している。図５から分かるように、異なる周波数ｓｓ１，ｓｓ２，ｓｓ３のＳＳＧは、例えばｆｃ＝９１５ＭＨｚの搬送周波数の大信号（ＬＳ）のＬＳＧと比較して低減される。

図６は、ｆｃ＝９１５ＭＨｚの搬送周波数での異なる周波数１３５ＭＨｚ、９４５ＭＨｚ、９５５ＭＨｚにおける測定されたノイズ電力Ｐｎと出力電力Ｐｏ（ｄＢｍ）との間の関係を表す図を示している。図６によれば、ノイズ電力は、出力電力Ｐｏの総ての電力レベルにおいて常に−８５ｄＢｍを下回ったままである。従って、提案されたデュアルバイアス回路により、改善されたノイズ低減を達成することができる。

尚、本発明は、上記好適な実施の形態に限定されず、バイアス制御が使用される任意のバイポーラ又はユニポーラ（単極）技術の任意の増幅回路において使用することができる。従って、好適な実施の形態は、添付の請求項の範囲内において変形され得る。

また、用語「備える、含む（ｃｏｍｐｒｉｓｉｎｇ）」は、請求項を含む明細書中で使用される場合、記載されている特徴、手段、ステップ又は構成要素の存在を特定しようとするものであるが、一つ以上の他の特徴、手段、ステップ若しくは構成要素又はそのグループの存在又は付加を排除するものではないことに留意すべきである。更に、請求項中の要素に先行する語「一つの（ａ，ａｎ）」は、そのような要素の複数の存在を排除するものではない。また、任意の参照符号は、請求項の範囲を制限しない。

従来通りにバイアスされる電力増幅回路における異なる周波数でのＳＳＧ及び所定の搬送周波数でのＬＳＧを表す曲線の概略図を示している。 本発明の第１の好適な実施の形態に係る増幅回路の概略ブロック図を示している。 第１の好適な実施の形態に係る増幅回路の更に詳細な回路図を示している。 本発明の第２の好適な実施の形態に係る増幅回路の回路図を示している。 第１の好適な実施の形態で得られる異なる周波数でのＳＳＧ及び所定の搬送周波数でのＬＳＧの曲線の概略図を示している。 所定の搬送周波数における異なる周波数でのノイズ電力と出力電力との間の関係を表す図を示している。

Claims (9)

1. 増幅回路の少なくとも一つのステージにバイアス信号を供給するためのバイアス制御回路であって、
   所定の制御特性のバイアス電流を生成するとともに、前記少なくとも一つのステージの入力端子に前記バイアス電流を供給するための電流生成手段と、
   前記バイアス制御から得られる制御信号を受け取るとともに、前記制御信号に応じて前記少なくとも一つの増幅ステージの供給電圧を制限するための電圧制限手段と、
   を備えていることを特徴とするバイアス制御回路。
2. 前記電流生成手段は、所定の電流制御特性を有する電圧−電流変換器を備えていることを特徴とする請求項１に記載のバイアス制御回路。
3. 前記電流生成手段は、前記電圧−電流変換器の出力電流をコピーして前記バイアス電流及び第２の電流を生成するための電流ミラー手段を備え、前記第２の電流は、前記制御電圧を生成するために電圧バッファ手段へ供給されることを特徴とする請求項２に記載のバイアス制御回路。
4. 前記電圧バッファ手段は、前記第２の電流が流されるレジスタ手段に対して接続されるオペアンプを備えていることを特徴とする請求項３に記載のバイアス制御回路。
5. 前記電圧制限手段は、供給電圧端子と前記少なくとも一つのステージとの間に接続された可変抵抗器手段を備えていることを特徴とする請求項１乃至４のいずれか一項に記載のバイアス制御回路。
6. 前記可変抵抗器手段は、その制御端子において前記制御信号を受け取るように構成されているトランジスタを備えていることを特徴とする請求項５に記載のバイアス制御回路。
7. 前記増幅回路のそれぞれのステージに割り当てられる前記電流生成手段及び前記電圧制限手段の少なくとも二つを備えていることを特徴とする請求項１乃至６のいずれか一項に記載のバイアス制御回路。
8. 増幅回路の少なくとも一つのステージに供給されるバイアス信号を制御する方法であって、
   所定の制御特性のバイアス電流を生成するステップと、
   前記少なくとも一つのステージの入力端子に前記バイアス電流を供給するステップと、
   前記バイアス電流に応じて前記少なくとも一つの増幅ステージの供給電圧を制限するステップと、
   を含むことを特徴とする方法。
9. 少なくとも一つの増幅ステージと、請求項１乃至９のいずれか一項に記載のバイアス制御回路とを備えていることを特徴とする増幅回路。

Images