JP5529608B2

JP5529608B2 - スタンバイ機能付き増幅器

Info

Publication number: JP5529608B2
Application number: JP2010076609A
Authority: JP
Inventors: 進高木
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2010-03-30
Filing date: 2010-03-30
Publication date: 2014-06-25
Anticipated expiration: 2030-03-30
Also published as: JP2011211457A

Description

本発明は移動体通信機器をはじめとした各種無線通信に用いられる増幅器に関し、特にスタンバイ機能を備えた増幅器に関する。

移動体通信機器等の無線通信に用いられる増幅器においては、通信待ち受け時など増幅器を動作させる必要がない場合には、バッテリー寿命延長のため、増幅器に供給される電源電圧を遮断し、増幅器をスタンバイ状態（待機状態）に設定する場合がある。スタンバイ機能を備えた増幅器においては、増幅器に印加するコントロール電圧の値により増幅器の動作状態を切り替えることが可能となっている。

従来のスタンバイ機能付き増幅器の一例として、本願出願人は、特許文献１に記載の技術を開示している。図８に従来のスタンバイ機能付き増幅器を示す。図８に示すように、従来のスタンバイ機能付き増幅器は、エンハンスメントモードの第１および第２の信号増幅用ＦＥＴ（電界効果トランジスタ）１、２とバイアス切替スイッチ用ＦＥＴ３が主な構成要素として構成されており、コントロール電圧印加端子２０に印加されるバイアスによってバイアス切替スイッチ用ＦＥＴ３の動作状態が変わり、その結果、増幅器の動作状態が選択可能な構成となっている。

具体的には、第１の信号増幅用ＦＥＴ１のゲート端子（Ｇ）は、入力側ＤＣカット用キャパシタ４および入力インピーダンス整合回路１５を介して高周波信号入力端子１８に接続するとともに、第１のゲートバイアス印加用バイアス回路１２を介してバイアス切替スイッチ用ＦＥＴ３のソース端子（Ｓ）に接続している。一方、第２の信号増幅用ＦＥＴ２のゲート端子は、第２のゲートバイアス印加用バイアス回路１３を介してバイアス切替スイッチ用ＦＥＴ３のソース端子に接続するとともに、バイパスキャパシタ５を介してＧＮＤに接続している。また、第１の信号増幅用ＦＥＴ１のソース端子は、ソースインダクタ６を介してＧＮＤに接続し、ドレイン端子（Ｄ）は、第２の信号増幅用ＦＥＴ２のソース端子に接続している。そして、第２の信号増幅用ＦＥＴ２のドレイン端子は、出力インピーダンス整合回路１６および出力側ＤＣカット用キャパシタ１７を介して高周波信号出力端子１９に接続している。

さらに、第２の信号増幅用ＦＥＴ２のドレイン端子は、チョークインダクタ１４を介して電源電圧印加端子２１に接続するとともに、ドレイン抵抗器１１を介してバイアス切替スイッチ用ＦＥＴ３のドレイン端子が接続している。

バイアス切替スイッチ用ＦＥＴ３のゲート端子は、ゲート接地用抵抗器８を介してＧＮＤに接続するとともに、ゲート入力抵抗器７を介してコントロール電圧印加端子２０に接続している。

また、バイアス切替スイッチ用ＦＥＴ３のソース端子は、ソース抵抗器９およびダイオード１０を介してＧＮＤに接続している。このダイオード１０は、そのアノードがソース抵抗器９に、カソードがＧＮＤに接続している。

このような構成の増幅器を、通常の増幅器として動作させる場合には、電源電圧印加端子２１に、第１の信号増幅用ＦＥＴ１および第２の信号増幅用ＦＥＴ２が動作するような電源電圧を印加する一方、コントロール電圧印加端子２０には、バイアス切替スイッチ用ＦＥＴ３がＯＮ状態となるようなバイアスを印加する。このバイアス切替スイッチ用ＦＥＴ３のドレイン端子には、電源電圧印加端子２１からチョークインダクタ１４およびドレイン抵抗器１１を介して電源電圧が印加されるため、バイアス切替スイッチ用ＦＥＴ３がＯＮ状態となった場合、そのソース端子には所定の電圧が発生することになる。なお、バイアス切替スイッチ用ＦＥＴ３のソース端子に発生する電圧は、バイアス切替スイッチ用ＦＥＴ３のゲート幅、ソース抵抗器９、ダイオード１０、第１のゲートバイアス印加用バイアス回路１２および第２のゲートバイアス印加用バイアス回路１３の回路定数を最適化することにより、所望の電圧値になるように設定される。

このようにバイアス切替スイッチ用ＦＥＴ３のソース端子に所望の電圧が発生すると、第１のゲートバイアス印加用バイアス回路１２および第２のゲートバイアス印加用バイアス回路１３を介して、第１の信号増幅用ＦＥＴ１のゲート端子および第２の信号増幅用ＦＥＴ２のゲート端子に、バイアス電圧がそれぞれ印加されることになる。第１のゲートバイアス印加用バイアス回路１７および第２のゲートバイアス印加用バイアス回路１８は、増幅器として所望の動作電流となるように回路定数が最適化されているため、上述のようにバイアス切替スイッチＦＥＴ３のソース電圧が印加されることによって、第１の信号増幅用ＦＥＴ１および第２の信号増幅用ＦＥＴ２は、所望のバイアス点で動作することとなる。

このような状態において、高周波信号入力端子１８に印加された高周波信号は、入力インピーダンス整合回路１５および入力側ＤＣカットキャパシタ４を介して第１の信号増幅用ＦＥＴ１のゲート端子に入力され、第１および第２の信号増幅用ＦＥＴ１、２による増幅を受けて、第２の信号増幅用ＦＥＴ２のドレイン端子から増幅出力される。そしてこの第２の信号増幅用ＦＥＴ２のドレイン端子から出力された高周波信号は、出力インピーダンス整合回路１６および出力側ＤＣカット用キャパシタ１７を介して高周波信号出力端子１９に出力されることとなり、通常の増幅動作が行われることとなる。

一方、増幅器をスタンバイ状態とするには、コントロール電圧印加端子２０にバイアス切替スイッチ用ＦＥＴ３がＯＦＦ状態となるようなバイアスを印加する。一方、電源電圧印加端子２１には、上述の場合と同様に、第１および第２の信号増幅用ＦＥＴ１、２が動作するような電源電圧が印加されており、その電圧は、チョークインダクタ１４およびドレイン抵抗器１１を介してバイアス切替スイッチ用ＦＥＴ３のドレインに印加されている。しかし、バイアス切替スイッチ用ＦＥＴ３はＯＦＦ状態となっているため、通常動作の場合と異なり、そのソース端子には電圧は発生しない。

第１および第２のゲートバイアス印加用バイアス回路１２、１３にはバイアスが印加されないので、第１および第２の信号増幅用ＦＥＴ１、２のゲート端子にもバイアスは生じないこととなる。従って、第１および第２の信号増幅用ＦＥＴ１、２はＯＦＦ状態、すなわちスタンバイ状態となる。

特開２００７−３３６４２５号公報

以上説明したように、従来のスタンバイ機能付き増幅器では、通常の増幅動作において、電源電圧が増幅器に供給され、それにより予め設定された所望の動作電流が流れることで増幅器が動作することとなる。ところで、電源電圧が低下した場合、それに追従して動作電流も低下してしまう現象が発生する。一般的に、増幅器の高周波特性は動作電流値に依存していることが知られている。つまり、電源電圧の変動により動作電流が低下するということは、結果としてスタンバイ機能付き増幅器の高周波特性の劣化を招いてしまうという大きな問題が生じることとなる。

たとえば、図８に示す増幅器において、電源電圧が低下した場合について説明する。第１の信号増幅用ＦＥＴ１および第２の信号増幅用ＦＥＴ２が動作するための電源電圧は、電源電圧印加端子２１からチョークインダクタ１４を介して供給されている。この電源電圧が所望の電圧値よりも低い値に変動した場合、チョークインダクタ１４およびドレイン抵抗器１１およびＯＮ状態となっているバイアス切替スイッチ用ＦＥＴ３のドレイン端子−ソース端子間を介し、第１のゲートバイアス印加用バイアス回路１２および第２のゲートバイアス印加用バイアス回路１３に供給される電圧値が、所望の値よりも低い値になってしまう。供給される電圧値が低下した場合、一般的なゲートバイアス印加用バイアス回路はその出力電圧が低下する。そのため、第１の信号増幅用ＦＥＴ１および第２の信号増幅用ＦＥＴ２のゲート端子に印加されるゲートバイアス電圧が低下してしまう。その結果、第１の信号増幅用ＦＥＴ１および第２の信号増幅用ＦＥＴ２に流れる動作電流は所望の値よりも低い値となってしまう。

図９に、図８に示す増幅器の動作電圧に対する動作電流の特性図を示す。図に示すように、動作電圧２．８５Ｖのときの動作電流と、動作電圧１．８Ｖのときの動作電流の差分の割合（ｄＩＤＳ）が２２．５％と大きいことがわかる。このように動作電流が変動すると、増幅器の高周波特性も変動し、特性が劣化してしまうこととなる。

本発明は、上記実状に鑑みてなされたもので、供給される電源電圧が変動した場合においても、信号増幅用ＦＥＴのゲートバイアスの変動を抑制することで動作電流の低下を抑えることができ、電源電圧変動時の高周波特性の劣化を抑制することができるスタンバイ機能付き増幅器を提供することを目的とする。

上記目的を達成するため、本願請求項１に係る発明は、信号増幅器と、該信号増幅器にバイアス電圧を印加するバイアス回路と、前記増幅器をスタンバイ状態とするためのバイアス切替スイッチと、前記バイアス回路に定電圧を供給する定電圧出力回路とを備えたスタンバイ機能付き増幅器において、前記定電圧出力回路は、前記バイアス切替スイッチの一端が第１の定電圧出力回路用抵抗器を介して第１の定電圧出力回路用電界効果トランジスタのドレイン端子および第２の定電圧出力回路用電界効果トランジスタのゲート端子に接続し、前記第１の定電圧出力回路用電界効果トランジスタのソース端子は、第４の定電圧出力回路用抵抗器を介し、あるいは直接ＧＮＤに接続し、前記第２の定電圧出力回路用電界効果トランジスタのドレイン端子は、第２の定電圧出力回路用抵抗器を介して前記バイアス切替スイッチの一端に接続するととも前記定電圧出力回路は、第３の定電圧出力回路用電界効果トランジスタのゲート端子に接続し、前記第２の定電圧出力回路用電界効果トランジスタのソース端子は、前記第１の定電圧出力回路用電界効果トランジスタのゲート端子および第５の定電圧出力回路用抵抗器を介してＧＮＤに接続し、前記第３の定電圧出力回路用電界効果トランジスタのドレイン端子は、第３の定電圧出力回路用抵抗器を介して前記バイアス切替スイッチの一端に接続するとともに、一端をＧＮＤに接続したバイパスキャパシタの他端と、前記第１のゲートバイアス印加用バイアス回路および前記第２のゲートバイアス印加用バイアス回路に接続し、前記第３の定電圧出力回路用電界効果トランジスタのソース端子は、ＧＮＤに接続していることを特徴とする。

本願請求項２に係る発明は、２つの信号増幅用電界効果トランジスタが増幅動作をなすよう接続された信号増幅器と、前記２つの信号増幅用電界効果トランジスタをスタンバイ状態とするためのバイアス切替スイッチとを備え、前記２つの信号増幅用電界効果トランジスタの各々のゲートに、ゲートバイアス印加用バイアス回路を接続し、前記ゲートバイアス印加用バイアス回路は、定電圧出力回路から定電圧が供給され、該定電圧出力回路は、前記バイアス切替スイッチを介して電源電圧が供給されているスタンバイ機能付き増幅器において、前記定電圧出力回路は、前記バイアス切替スイッチの一端が第１の定電圧出力回路用抵抗器を介して第１の定電圧出力回路用電界効果トランジスタのドレイン端子および第２の定電圧出力回路用電界効果トランジスタのゲート端子に接続し、前記第１の定電圧出力回路用電界効果トランジスタのソース端子は、第４の定電圧出力回路用抵抗器を介し、あるいは直接ＧＮＤに接続し、前記第２の定電圧出力回路用電界効果トランジスタのドレイン端子は、第２の定電圧出力回路用抵抗器を介して前記バイアス切替スイッチの一端に接続するとともに前記定電圧出力回路は、第３の定電圧出力回路用電界効果トランジスタのゲート端子に接続し、前記第２の定電圧出力回路用電界効果トランジスタのソース端子は、前記第１の定電圧出力回路用電界効果トランジスタのゲート端子および第５の定電圧出力回路用抵抗器を介してＧＮＤに接続し、前記第３の定電圧出力回路用電界効果トランジスタのドレイン端子は、第３の定電圧出力回路用抵抗器を介して前記バイアス切替スイッチの一端に接続するとともに、一端をＧＮＤに接続したバイパスキャパシタの他端と、前記第１のゲートバイアス印加用バイアス回路および前記第２のゲートバイアス印加用バイアス回路に接続し、前記第３の定電圧出力回路用電界効果トランジスタのソース端子は、ＧＮＤに接続していることを特徴とする。

本発明のスタンバイ機能付き増幅器によれば、増幅器に供給される電源電圧が変動した場合においても、定電圧出力回路からバイアス回路に定電圧が供給される構成となっているので、信号増幅用ＦＥＴのゲートバイアスを一定に保つことが可能となる。その結果、信号増幅用ＦＥＴの動作電流の低下を抑制することができ、それにより高周波特性の劣化を抑制することが可能であるという利点がある。

本発明の実施形態を説明するブロック図である。本発明の実施形態を説明する別のブロック図である。本発明の第１の実施例の説明図である。本発明の第１の実施例のさらに詳細な説明図である。第１の実施例の増幅器の動作電圧と動作電流の特性を説明する図である。本発明の第２の実施例の説明図である。本発明の第３の実施例の説明図である。従来の増幅器の説明図である。従来の増幅器の動作電圧と動作電流の特性を説明する図である。

以下、本発明の実施形態について説明する。図１は、本発明の実施形態を説明するブロック図である。図１に示すように本実施形態のスタンバイ機能付き増幅器は、高周波信号入力端子１８から入力された高周波信号は、信号増幅器１０１によって増幅されるとともに、コントロール電圧印加端子２０に印加されるバイアスによってバイアス切替スイッチ１０４の動作状態が可変されるようになっており、それにより、増幅器の動作状態が選択可能となっている。そして本発明では更に、バイアス切替スイッチ１０４とバイアス回路１０３との間に定電圧出力回路１０２が配置されている。

ここで、電源電圧が変動した場合、定電圧出力回路１０２に印加される電圧は、変動した電圧となるが、定電圧出力回路１０２は、常に所定の電圧を出力することができるため、バイアス回路１０３から信号増幅器１０１に印加されるバイアス電圧は、電源電圧の変動によらず、常に所定の値とすることができる。その結果、信号増幅器１０１の動作電流の変動が抑えられ、高周波特性の劣化も抑制することができる。

以上のように本発明では、増幅器に供給される電源電圧が変動した場合でも、定電圧出力回路からの出力電圧は一定となり、信号増幅器の動作電流の変動を抑え、高周波特性の劣化することのない増幅器を実現することが可能となる。

なお、増幅器をスタンバイ状態とするには、コントロール電圧印加端子２０にバイアス切替スイッチ１０４がＯＦＦ状態となるようなバイアスを印加することで、定電圧出力回路１０２に電源電圧は印加されず、スタンバイ状態となる。

図２は、図８に示す従来の増幅器に本発明の定電圧出力回路１０２を付加した場合のブロック図である。本実施形態のスタンバイ機能付き増幅器は、エンハンスメントモードの第１の信号増幅用ＦＥＴ１と第２の信号増幅用ＦＥＴ２が信号増幅器を、第１のゲートバイアス印加用バイアス回路１２と第２のゲートバイアス印加用バイアス回路１３がバイアス回路１０３、バイアス切替スイッチ用ＦＥＴ３がバイアス切替スイッチ１０４を構成している。

図２に示すように、第１の信号増幅用ＦＥＴ１のゲート端子は、入力側ＤＣカット用キャパシタ４および入力インピーダンス整合回路１５を介して高周波信号入力端子１８に接続されるとともに、第１のゲートバイアス印加用バイアス回路１２を介して定電圧出力回路１０２に接続されている。一方、第２の信号増幅用ＦＥＴ２のゲート端子は、第２のゲートバイアス印加用バイアス回路１３を介して定電圧出力回路１０２に接続されるとともに、バイパスキャパシタ５を介してＧＮＤに接続されている。また、第１の信号増幅用ＦＥＴ１のソース端子は、ソースインダクタ６を介してＧＮＤに接続され、ドレイン端子は、第２の信号増幅用ＦＥＴ２のソース端子に接続されている。そして、第２の信号増幅用ＦＥＴ２のドレイン端子は、出力インピーダンス整合回路１６および出力側ＤＣカット用キャパシタ１７を介して高周波信号出力端子１９に接続されている。

さらに、第２の信号増幅用ＦＥＴ２のドレイン端子は、チョークインダクタ１４を介して電源電圧印加端子２１に接続するとともに、ドレイン抵抗器１１を介してバイアス切替スイッチ用ＦＥＴ３のドレイン端子が接続されている。

バイアス切替スイッチ用ＦＥＴ３のゲート端子は、ゲート接地用抵抗器８を介してＧＮＤに接続されるとともに、ゲート入力抵抗器７を介してコントロール電圧印加端子２０に接続されている。

バイアス切替スイッチ用ＦＥＴ３のソース端子は、定電圧出力回路１０２を介して第１のゲートバイアス印加用バイアス回路１２に接続し、さらに第１の信号増幅用ＦＥＴ１にのゲート端子に接続している。またバイアス切替スイッチ用ＦＥＴ３のソース端子は、定電圧出力回路１０２を介して第２のゲートバイアス印加用バイアス回路１３に接続し、さらに第２の信号増幅用ＦＥＴ２のゲート端子に接続している。

このような構成の増幅器は、電源電圧が変動した場合、定電圧出力回路１０２に印加される電圧は、変動した電圧となるが、定電圧出力回路１０２は、常に所定の電圧を出力することができるため、第１および第２のゲートバイアス印加用バイアス回路１２、１３から第１および第２の信号増幅用ＦＥＴ１、２のゲート端子に、それぞれ印加されるバイアス電圧は常に所定の値とすることができる。その結果、第１、第２の信号増幅用ＦＥＴ１、２の動作電流の変動が抑えられ、高周波特性の劣化も抑制することができる。

以上のように本発明では、増幅器に供給される電源電圧が変動した場合でも、定電圧出力回路からの出力電圧は一定となり、信号増幅用ＦＥＴの動作電流の変動を抑え、高周波特性の劣化することのない増幅器を実現することが可能となる。なお、増幅器をスタンバイ状態とするには、コントロール電圧印加端子２０にバイアス切替スイッチ用ＦＥＴ３がＯＦＦ状態となるようなバイアスを印加することで、定電圧出力回路１０２に電源電圧は印加されず、スタンバイ状態となる。以下、本発明の実施形態を具体化した実施例について説明する。

図３は、図２で説明した定電圧出力回路１０２について、更に具体化した実施例の説明図を示す。図３に示すように、定電圧出力回路は、第１乃至第３の定電圧出力回路用ＦＥＴ３１、３２、３３と、第１乃至第５の定電圧出力回路用抵抗器３４、３５、３６、３７、３８から構成されている。

図３のように構成された回路はウィルソン定電流回路とみなすことができ、この回路がバイアス基準回路となる。図３に示すように、第１の定電圧出力回路用抵抗器３４と第１の定電圧出力回路用ＦＥＴ３１に流れる電流が基準電流となり、第２の定電圧出力回路用抵抗器３５、第２の定電圧出力回路用ＦＥＴ３２および第５の定電圧出力回路用抵抗器３８に流れる電流は、基準電流と近い電流値となる。その結果、第５の定電圧出力回路用抵抗器３８の両端に発生する電位差は、第１の定電圧出力回路用ＦＥＴ３１のゲート・ソース間電圧と等しくなり、第３の定電圧出力回路用抵抗器３６と第３の定電圧出力回路用ＦＥＴ３３に流れる電流は、基準電流および第１の定電圧出力回路用ＦＥＴ３１のゲート・ソース間電圧およびピンチオフ電圧により決定されるため、第３の定電圧出力回路用抵抗器３６と第３の定電圧出力回路用ＦＥＴ３３のドレイン端子との接続点から出力される電圧は、チョークインダクタ１４、ドレイン抵抗１１およびＯＮ状態となったバイアス切替スイッチ用ＦＥＴ３のドレイン端子・ソース端子間を介して電源電圧印加端子２１から供給される電源電圧変動の影響を受け難くなる。

従って定電圧出力回路の出力電圧、換言すれば、第１のゲートバイアス印加用バイアス回路１２および第２のゲートバイアス印加用バイアス回路１３に供給される電圧変動を抑制することができるため、第１の信号増幅用ＦＥＴ１および第２の信号増幅用ＦＥＴ２に流れる動作電流は低下することなく、良好な高周波特性を維持することが可能となる。

図４は、第１のゲートバイアス印加用バイアス回路１２と第２のゲートバイアス印加用バイアス回路１３をさらに具体化した例である。図４に示すように、第１のゲートバイアス印加用バイアス回路１２は、バイアス回路用ＦＥＴ４０、第１のバイアス回路用抵抗器４１および第２のバイアス回路用抵抗器４２で構成することができる。また第２のゲートバイアス印加用バイアス回路１３は、第３のバイアス回路用抵抗器４３で構成することができる。

図５に、図４に示す本発明の実施例における増幅器の動作電圧に対する動作電流の特性図を示す。動作電圧２．８５Ｖのときの動作電流と、動作電圧１．８ＶのときのｄＩＤＳは、８．８％となっている。図９に示す従来例で説明したように、従来例ではｄＩＤＳは２２．５％であったので、本発明によりｄＩＤＳが非常に小さくなっていることがわかる。このように動作電流の変動を小さくすることができるため、高周波特性の劣化を抑制する効果が大きいことがわかる。

次に本発明の第２の実施例について説明する。図６は、本発明の第２の実施例の説明図である。先に図３に示した第１の実施例と異なり、第４の定電圧出力回路用抵抗器を省略した構成となっている。このように構成すると、基準電流は若干増加するものの、定電圧出力回路としての動作には大きな影響を及ぼさないため、回路素子の削減、チップ面積縮小、コスト削減といったメリットがある。本実施例においても、第１のゲートバイアス印加用バイアス回路１２、第２のゲートバイアス印加用バイアス回路１３は、図４に説明した回路構成とすることができる。

次に本発明の第３の実施例について説明する。図７は、本発明の第３の実施例の説明図である。本実施例は、バイアス切替スイッチ用ＦＥＴの代わりに、ロジック回路１０５により、バイアス回路１０２に対するバイアスに印加と停止を切り替えるスイッチング機能を持たせたものである。

１；第１の信号増幅用ＦＥＴ、２；第２の信号増幅用ＦＥＴ、３；バイアス切替スイッチ用ＦＥＴ、４；入力側ＤＣカット用キャパシタ、５；バイパスキャパシタ、６；ソースインダクタ、７；ゲート入力抵抗器、８；ゲート接地用抵抗器、９；ソース抵抗器、１０；ダイオード、１１、ドレイン抵抗器、１２；第１のゲートバイアス印加用バイアス回路、１３；第２のゲートバイアス印加用バイアス回路、１４；チョークインダクタ、１５；入力インピーダンス整合回路、１６；出力インピーダンス整合回路、１７；出力側ＤＣカット用キャパシタ、１８；高周波信号入力端子、１９；高周波信号出力端子、２０；コントロール電圧印加端子、２１；電源電圧印加端子
３０；バイパスキャパシタ、３１；第１の定電圧出力回路用ＦＥＴ、３２；第２の定電圧出力回路用ＦＥＴ、３３；第３の定電圧出力回路用ＦＥＴ、３４；第１の定電圧出力回路用抵抗器、３５；第２の定電圧出力回路用抵抗器、３６；第３の定電圧出力回路用抵抗器、３７；第４の定電圧出力回路用抵抗器、３８；第５の定電圧出力回路用抵抗器、
１０１；信号増幅器、１０２；定電圧出力回路、１０３；バイアス回路、１０４；バイアス切替スイッチ、１０５；ロジック回路

Claims

信号増幅器と、該信号増幅器にバイアス電圧を印加するバイアス回路と、前記増幅器をスタンバイ状態とするためのバイアス切替スイッチと、前記バイアス回路に定電圧を供給する定電圧出力回路とを備えたスタンバイ機能付き増幅器において、
前記定電圧出力回路は、前記バイアス切替スイッチの一端が第１の定電圧出力回路用抵抗器を介して第１の定電圧出力回路用電界効果トランジスタのドレイン端子および第２の定電圧出力回路用電界効果トランジスタのゲート端子に接続し、前記第１の定電圧出力回路用電界効果トランジスタのソース端子は、第４の定電圧出力回路用抵抗器を介し、あるいは直接ＧＮＤに接続し、前記第２の定電圧出力回路用電界効果トランジスタのドレイン端子は、第２の定電圧出力回路用抵抗器を介して前記バイアス切替スイッチの一端に接続するとともに第３の定電圧出力回路用電界効果トランジスタのゲート端子に接続し、前記第２の定電圧出力回路用電界効果トランジスタのソース端子は、前記第１の定電圧出力回路用電界効果トランジスタのゲート端子および第５の定電圧出力回路用抵抗器を介してＧＮＤに接続し、前記第３の定電圧出力回路用電界効果トランジスタのドレイン端子は、第３の定電圧出力回路用抵抗器を介して前記バイアス切替スイッチの一端に接続するとともに、一端をＧＮＤに接続したバイパスキャパシタの他端と、前記第１のゲートバイアス印加用バイアス回路および前記第２のゲートバイアス印加用バイアス回路に接続し、前記第３の定電圧出力回路用電界効果トランジスタのソース端子は、ＧＮＤに接続していることを特徴とするスタンバイ機能付き増幅器。
２つの信号増幅用電界効果トランジスタが増幅動作をなすよう接続された信号増幅器と、前記２つの信号増幅用電界効果トランジスタをスタンバイ状態とするためのバイアス切替スイッチとを備え、
前記２つの信号増幅用電界効果トランジスタの各々のゲートに、ゲートバイアス印加用バイアス回路を接続し、
前記ゲートバイアス印加用バイアス回路は、定電圧出力回路から定電圧が供給され、
該定電圧出力回路は、前記バイアス切替スイッチを介して電源電圧が供給されているスタンバイ機能付き増幅器において、
前記定電圧出力回路は、前記バイアス切替スイッチの一端が第１の定電圧出力回路用抵抗器を介して第１の定電圧出力回路用電界効果トランジスタのドレイン端子および第２の定電圧出力回路用電界効果トランジスタのゲート端子に接続し、前記第１の定電圧出力回路用電界効果トランジスタのソース端子は、第４の定電圧出力回路用抵抗器を介し、あるいは直接ＧＮＤに接続し、前記第２の定電圧出力回路用電界効果トランジスタのドレイン端子は、第２の定電圧出力回路用抵抗器を介して前記バイアス切替スイッチの一端に接続するとともに第３の定電圧出力回路用電界効果トランジスタのゲート端子に接続し、前記第２の定電圧出力回路用電界効果トランジスタのソース端子は、前記第１の定電圧出力回路用電界効果トランジスタのゲート端子および第５の定電圧出力回路用抵抗器を介してＧＮＤに接続し、前記第３の定電圧出力回路用電界効果トランジスタのドレイン端子は、第３の定電圧出力回路用抵抗器を介して前記バイアス切替スイッチの一端に接続するとともに、一端をＧＮＤに接続したバイパスキャパシタの他端と、前記第１のゲートバイアス印加用バイアス回路および前記第２のゲートバイアス印加用バイアス回路に接続し、前記第３の定電圧出力回路用電界効果トランジスタのソース端子は、ＧＮＤに接続していることを特徴とするスタンバイ機能付き増幅器。