JP5161856B2 - バイアス回路 - Google Patents

バイアス回路 Download PDF

Info

Publication number
JP5161856B2
JP5161856B2 JP2009233570A JP2009233570A JP5161856B2 JP 5161856 B2 JP5161856 B2 JP 5161856B2 JP 2009233570 A JP2009233570 A JP 2009233570A JP 2009233570 A JP2009233570 A JP 2009233570A JP 5161856 B2 JP5161856 B2 JP 5161856B2
Authority
JP
Japan
Prior art keywords
parallel
inductor
capacitor
frequency
bias circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009233570A
Other languages
English (en)
Other versions
JP2011082809A (ja
Inventor
敦史 福田
浩司 岡崎
祥一 楢橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Docomo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc filed Critical NTT Docomo Inc
Priority to JP2009233570A priority Critical patent/JP5161856B2/ja
Priority to KR1020100094159A priority patent/KR101097088B1/ko
Priority to CN201010299067.1A priority patent/CN102035481B/zh
Priority to US12/898,164 priority patent/US8570117B2/en
Priority to EP10186639.0A priority patent/EP2309642B1/en
Publication of JP2011082809A publication Critical patent/JP2011082809A/ja
Application granted granted Critical
Publication of JP5161856B2 publication Critical patent/JP5161856B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/306Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/111Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/18Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/75Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Waveguide Connection Structure (AREA)
  • Filters And Equalizers (AREA)

Description

本発明は、増幅器等に利用されるバイアス回路に関する。
バイアス回路は、交流信号を扱うトランジスタなどの能動素子の動作に必要な直流電圧、あるいは直流電流、あるいはその両者を、交流信号の伝送特性にできる限り影響を与えないように能動素子へ供給するために設けられる回路である。
例えば増幅素子へ入力された交流信号は増幅素子で増幅されて出力端子から出力される。この出力信号のエネルギー源は直流電源である。つまり、増幅器は直流電源のエネルギーを交流信号のエネルギーに変換する。バイアス回路は、直流電源のエネルギーを増幅素子へ供給する役割を果たす。このようなバイアス回路は、交流信号に対してバイアス回路が影響を与えないように交流信号のバイアス回路への流れを阻止するフィルタ機能を持つ必要がある。
図1は能動素子180(例えば電界効果トランジスタなどの増幅素子)に直流電圧および直流電流を供給する従来のバイアス回路900の構成例を示している。交流信号源1と能動素子180が交流回路上で直列接続されており、交流信号源1と能動素子180との間の経路上(ポートA−ポートB)にバイアス回路900がバイアス供給端子800により接続されている。つまり、バイアス回路900は、能動素子180の入力交流信号供給端子(図1の例では電界効果トランジスタのゲート端子)に接続されている。バイアス回路900は、キャパシタンス値Cのキャパシタ7とインダクタンス値Lのインダクタ8とが並列接続された並列共振回路78pを含む。並列共振回路78pの一端はバイアス供給端子800であり、並列共振回路78pの他端は直流電源接続端子600である。直流電源接続端子600には、一端が接地されキャパシタンス値が十分に大きいキャパシタ4および直流回路部10が接続している。直流回路部10は、直流電源接続端子600に一端が接続された直流回路5であるチョークコイル、および、チョークコイルの他端に接続された、接地電位に対して或る一定の直流電圧を発生する直流電源6を含む。直流電源6のエネルギーは、バイアス供給端子800を経由して能動素子180に供給される。
ここで、キャパシタンス値Cとインダクタンス値Lで決まる並列共振回路78pの共振周波数をfとすると、共振周波数fでバイアス供給端子800から直流電源6側を見たインピーダンスは無限大とみなせるため、交流信号のバイアス回路への侵入は阻止される。つまり、バイアス回路900は並列共振回路78pの共振周波数fで動作するバイアス回路である。一般に、従来のバイアス回路900に用いられている共振回路と同様なフィルタ機能は或る特定の一つの周波数付近でのみ有効である。
ところで近年、無線機にはマルチバンドで動作する機能が要求されている。無線機に含まれる不可欠な装置として増幅器がある。つまり、増幅器自身にマルチバンドで動作する機能が要求されている。増幅器がマルチバンドで動作するために幾つかの方法が考えられている。その一つとして、複数の周波数帯域の信号を同時に増幅可能なマルチバンド増幅器がある(非特許文献1参照)。非特許文献1に開示されるマルチバンド増幅器は2つの周波数帯域の信号を同時に増幅することができる。このマルチバンド増幅器は、スペクトラムアグリゲーションなど、複数の周波数帯域を使って高速伝送を達成しうるシステムに使用することができる。このようなマルチバンド増幅器に直流電源のエネルギーを供給するためには、バイアス回路自身がマルチバンドで動作する機能を持つ必要がある。つまり、マルチバンド増幅器のために従来のバイアス回路900を使用することは難しい。このため非特許文献1に開示されるマルチバンド増幅器は、並列共振回路と当該並列共振回路と同様な効果を持つ伝送線路とを直列接続したバイアス回路を持つ。このバイアス回路は、第1の周波数を並列共振回路の共振周波数とし、伝送線路を第2の周波数で先端短絡となる1/4波長線路とすることで、異なる2つの周波数で同時に直流電源のエネルギーを供給する機能を持つ。しかし、この構成によると、3以上の周波数帯域で同時に当該機能を果たすバイアス回路を設計することは困難である。
また、マルチバンドで動作する機能を持つバイアス回路として特許文献1に開示されるバイアス回路も知られている。このバイアス回路は、スイッチの切り替えによって複数の周波数帯域について個別に直流電源のエネルギーを供給する機能を果たすものであり、複数の周波数帯域で同時に直流電源のエネルギーを供給する機能を持っていない。
特開2006−254378号公報
内田他、"デュアルバンド電力SiMOSFET増幅器の設計試作"、2004年電子情報通信学会総合大会C−2−39
このような状況に鑑みて、本発明は、設計が容易な構成を持ち、複数の周波数帯域で同時に直流電圧および/または直流電流を能動素子に供給可能なバイアス回路を提供することを目的とする。
上記課題を解決するため、本発明のバイアス回路は、次の構成とされる。即ち、能動素子に直流電圧および/または直流電流を供給するためのバイアス供給端子と、バイアス供給端子に一端が接続され、他端が接地されたキャパシタ(並列キャパシタ)と、並列キャパシタと並列に接続され、一端がバイアス供給端子に接続された並列回路とを含む。ここでNを2以上の予め定められた整数とし、N≧3の場合には、qを2以上N−1以下の各整数とし、mを1以上N−1以下の各整数とすると、上記並列回路は、直流電源を含む直流回路部に接続される直流電源接続端子と、直列接続されたN個のインダクタ(並列インダクタ)と、N−1個の直列共振器とを含み、第1の並列インダクタの一端はバイアス供給端子に接続され、第qの並列インダクタの一端は、第(q−1)の並列インダクタの他端に接続され、第qの並列インダクタの他端は、第(q+1)の並列インダクタの一端に接続され、第Nの並列インダクタに他端は直流電源接続端子に接続され、第mの直列共振器は、その一端が第mの並列インダクタと第(m+1)の並列インダクタとの接続部に接続され、その他端が接地されており、直列接続された第mのキャパシタ(共振キャパシタ)と第mのインダクタ(共振インダクタ)とを含み、N=2の場合には、上記並列回路は、直流電源を含む直流回路部に接続される直流電源接続端子と、直列接続された2個のインダクタ(並列インダクタ)と、1個の直列共振器とを含み、第1の並列インダクタの一端はバイアス供給端子に接続され、第2の並列インダクタの一端は、第1の並列インダクタの他端に接続され、第2の並列インダクタの他端は直流電源接続端子に接続され、直列共振器は、その一端が第1の並列インダクタと第2の並列インダクタとの接続部に接続され、その他端が接地されており、直列接続されたキャパシタ(共振キャパシタ)とインダクタ(共振インダクタ)とを含む。
本発明によれば、詳細は実施形態で明らかになるが、バイアス回路に含まれる或る直列共振器の共振周波数で当該直列共振器のインピーダンスがゼロになるため、当該周波数にて当該直列共振器が接続された接続部(並列インダクタ同士の接続部)がショート(交流信号の観点から短絡されている状態)となり、当該周波数ではバイアス回路が実質的に、並列キャパシタと、ショートとなる接続部とバイアス供給端子との間に存在する並列インダクタおよび直列共振器とを含む構成と等価になる。このことはバイアス回路に含まれる各直列共振器について独立に成立するため、各共振周波数でバイアス供給端子からバイアス回路側を見たインピーダンスが無限大(アドミタンスがゼロ)になるようにバイアス回路に含まれる各構成要素のリアクタンス値を適切に設定しておくことで、例えばスイッチなどの切替操作を行うことなく、複数の周波数帯域で同時に直流電圧および/または直流電流を能動素子に供給することができる。また、直流では直列共振器のインピーダンスが無限大になるため直列共振器に直流電流が流れず、特に共振インダクタの設計に関して制約が少なく、バイアス回路の設計が容易である。また、バイアス回路の構成要素の多くが集中定数素子であるため、小型なバイアス回路が実現する。
従来のバイアス回路の構成例を示すブロック図。 本発明であるバイアス回路の実施形態(デュアルバンド対応)を示すブロック図。 第1の周波数f=2.5 GHz,第2の周波数f=2 GHzとして設計された、デュアルバンド対応の実施形態のバイアス回路の具体例を示す図。 図3に示すデュアルバンド対応の実施形態のバイアス回路において第1の周波数fと第2の周波数fでの通過特性(S21)のシミュレーション結果を示す図。 本発明であるバイアス回路の実施形態(Nバンド対応)を示すブロック図。 第1の周波数f=2.5 GHz、第2の周波数f=2 GHz、第3の周波数f=1.5 GHz、第4の周波数f=1 GHzとして設計された、4バンド対応の実施形態のバイアス回路の具体例を示す図。 図6に示すデュアルバンド対応の実施形態のバイアス回路において第1から第4の各周波数での通過特性(S21)のシミュレーション結果を示す図。 本発明であるバイアス回路の実施形態の変形例(Nバンド対応)を示すブロック図。
図面を参照しながら、この発明の実施形態を説明する。各図面において対応する部分については、同一の参照符号をつけて重複説明を省略する。
本発明の理解のため、まず二つの周波数帯域f,fで同時に直流電源6の直流電圧および/または直流電流を供給可能なバイアス回路の実施形態を図2に示す。この実施形態は、バイアス回路100を増幅器の入力端子側に使用した例である。
交流信号源1と能動素子180が交流回路上で直列接続されており、交流信号源1と能動素子180との間の経路上(ポートA−ポートB)にバイアス回路100がそのバイアス供給端子800により接続されている。つまり、バイアス回路100は、能動素子180の入力交流信号供給端子(図2の例ではnチャンネル接合型電界効果トランジスタのゲート端子)に接続されている。
能動素子180としては、トランジスタ(Transistor)、電界効果トランジスタ(Field Effect Transistor;FET)、MOSFET(Metal Oxide Semiconductor FET)、TFT(Thin Film Transistor)などを例示できる。なお、各図では、能動素子180としてnチャンネル接合型FETを図示しているが、nチャンネル接合型FETに限定する趣旨ではなく、能動素子180の例示に過ぎない。
バイアス回路100は、一端が接地され他端がバイアス供給端子800に接続されたキャパシタンス値Cのキャパシタ3(以下、並列キャパシタという。)と、並列キャパシタ3と並列に接続され一端がバイアス供給端子800に接続された並列回路3Rとを含む。並列回路3Rは、一端がバイアス供給端子800に接続されたインダクタンス値Lp1のインダクタ2(以下、第1並列インダクタという。)と、一端が第1並列インダクタ2の他端に接続され他端が直流電源接続端子600に接続されたインダクタンス値Lp2のインダクタ2(以下、第2並列インダクタという。)と、第1並列インダクタ2と第2並列インダクタ2との接続部700に一端が接続された第1直列共振器9と、一端が直流電源接続端子600に接続され他端が接地されたキャパシタンス値Cのキャパシタ4(以下、接地用キャパシタという。)と、直流電源接続端子600に接続された直流回路部10を含む。第1直列共振回路9は、一端が接続部700に接続されたキャパシタンス値Cs1のキャパシタ7(以下、第1共振キャパシタという。)と、一端がキャパシタ7の他端に接続され他端が接地されたインダクタンス値 s1 のインダクタ8(以下、第1共振インダクタという。)とを含む。直流回路部10は、直流電源接続端子600に一端が接続された直流回路5であるチョークコイル、および、チョークコイルの他端に接続された、接地電位に対して或る一定の直流電圧を発生する直流電源6を含む。直流電源6のエネルギーは、バイアス供給端子800を経由して能動素子180に供給される。
ここで、接地用キャパシタ4のキャパシタンス値Cは十分に大きく、所望の周波数帯域のいずれにおいても接地用キャパシタ4のインピーダンスはほぼゼロ(ショート)とする。
第1直列共振器9の共振周波数を第1周波数fとする。f,Ls1,Cs1の間には式(1)の関係が成り立つ。
このとき、第1周波数fで第1直列共振器9の接続部700から第1直列共振器9側を見たインピーダンスはゼロ(ショート)となる。よってバイアス供給端子800からバイアス回路100側を見たとき、接続部700でショートという状態は接続部700と直流電源接続端子600との間にどのような回路が接続されても変わらない。従って、第1周波数fでバイアス供給端子800からバイアス回路100側を見たときのインピーダンスは並列キャパシタ3と第1並列インダクタ2によって決定される。
第1周波数fにおいて並列キャパシタ3と第1並列インダクタ2の合成アドミタンスYp1は式(2)で表される。ここで、ωは第x周波数fの角周波数である。
ここで、合成アドミタンスYp1がゼロとなるように並列キャパシタ3のキャパシタンス値Cに対応する第1並列インダクタ2のインダクタンス値Lp1を式(3)より求める。
このとき、並列キャパシタ3と第1並列インダクタ2の合成アドミタンスYp1が0、すなわち並列キャパシタ3と第1並列インダクタ2の合成インピーダンスZp1は無限大となるため、バイアス供給端子800からバイアス回路100側を見たときのインピーダンスは無限大となり、バイアス回路100は第1周波数fでの信号に対して影響を与えない。
次に、第2周波数fでは、接続部700はショートにならず、並列キャパシタ3と第1並列インダクタ2と第1直列共振器9と第2並列インダクタ2の合成インピーダンスが無限大となるように第2並列インダクタのインダクタンス値Lp2を設定する。
ここで、式(1)の条件の下、第1直列共振器9の第2周波数fでのインピーダンスが十分大きくなるように、つまり第2周波数fでの交流信号の立場からすると第1直列共振器9のアドミタンスがほぼゼロになるように、インダクタンス値Ls1とキャパシタンス値Cs1を設定することによって、第2周波数fでのバイアス回路100(この場合、並列キャパシタ3と第1並列インダクタ2と第1直列共振器9と第2並列インダクタ2)の合成アドミタンスYp2は式(4)で表される。
つまり、合成アドミタンスYp2がゼロとなるように第2並列インダクタのインダクタンス値Lp2を式(5)より求める。
このとき、並列キャパシタ3と第1並列インダクタ2と第2並列インダクタ2の第2周波数fでの合成インピーダンスZp2は無限大となるため、バイアス供給端子800からバイアス回路100側を見たときのインピーダンスは無限大となり、バイアス回路100は第2周波数fでの信号に対しても影響を与えない。よって、直流電源6より供給される直流電圧および/または直流電流は、目的とする二つの周波数f,fの交流信号の伝送特性に影響を与えることなく能動素子180に供給される。
なお、設計においては式(3)と式(5)からf>fとなるように設計することが望ましい。
ところで、第1直列共振器9の第2周波数fでのインピーダンスZs12は式(6)で表される。
式(6)からインピーダンスZs12は第1共振キャパシタのキャパシタンス値Cs1を小さくすればするほど、大きくなることがわかる。一方、式(1)からキャパシタンス値Cs1を小さくした場合には第1共振インダクタのインダクタンス値Ls1を大きくする必要がある。一般に、インダクタは巻き線にて構成されるため、線材の許容電流量を保ちつつインダクタンス値を大きくすればインダクタが大型化し、また一方で寄生容量も増大するため高周波帯域で所望のインダクタンス値を得ることができないこともあるなど、大電流を流しうる高インダクタンス値を有するインダクタを設計し使用することは難しい。本発明のバイアス回路も電力増幅器などに使用する場合には、大きな直流電流を扱うことになることが想定されるが、式(6)から第1直列共振器9の直流でのインピーダンスは無限大となるため、第1共振インダクタ8には直流電流は流れない。従って、第1直列共振器9に含まれる共振インダクタとして、許容電流量が小さなインダクタを用いることができる。すなわち、本発明のバイアス回路では、直列共振器に含まれるキャパシタのキャパシタンス値を小さく設計しインダクタのインダクタンス値を大きく設計することは困難でなく、結果、直列共振器の共振周波数以外の各周波数でのインピーダンスを大きくでき、バイアス回路の設計が容易である。
図3は、f=2.5 GHz,f=2 GHzとして設計されたバイアス回路100を含む回路図を示している。図4は、図3に示すバイアス回路のポートAからポートBへの交流信号の通過特性を示したものである。各周波数においてそれぞれ損失が非常に小さく、バイアス回路100の影響がほとんどないことがわかる。
バイアス回路100は、異なる二つの周波数帯域で同時に直流電圧および/または直流電流を能動素子に供給可能なバイアス回路であった。次の実施形態は、バイアス回路100を拡張して、異なるN個(Nは2以上の予め定められた整数)の周波数帯域f,f,・・・,fで同時に直流電圧および/または直流電流を能動素子に供給可能なバイアス回路200を説明する(図5参照)。つまり、バイアス回路100は、N=2の場合のバイアス回路200に相当する。
バイアス回路200は、一端が接地され他端がバイアス供給端子800に接続されたキャパシタンス値Cの並列キャパシタ3と、並列キャパシタ3と並列に接続され一端がバイアス供給端子800に接続された並列回路3Lとを含む。並列回路3Lは、一端がバイアス供給端子800に接続されたインダクタンス値Lp1の第1並列インダクタ2と、qを2以上N−1以下の各整数として、一端が第(q−1)並列インダクタ2q−1の他端に接続され他端が第(q+1)並列インダクタ2q+1の一端に接続されたインダクタンス値Lp(q)の第q並列インダクタ2と、一端が第(N−1)並列インダクタ2N−1の他端に接続され他端が直流電源接続端子600に接続されたインダクタンス値Lp(N)の第N並列インダクタ2と、mを1以上N−1以下の各整数として、第m並列インダクタ2と第(m+1)並列インダクタ2m+1との接続部700に一端が接続された第m直列共振器9と、一端が直流電源接続端子600に接続され他端が接地されたキャパシタンス値Cの接地用キャパシタ4と、直流電源接続端子600に接続された直流回路部10を含む。第m直列共振回路9は、一端が接続部700に接続されたキャパシタンス値Csmの第m共振キャパシタ7と、一端が第m共振キャパシタ7の他端に接続され他端が接地されたインダクタンス値Lsmの第m共振インダクタ8とを含む。直流回路部10は、直流電源接続端子600に一端が接続された直流回路5であるチョークコイル、および、チョークコイルの他端に接続された、接地電位に対して或る一定の直流電圧を発生する直流電源6を含む。直流電源6のエネルギーは、バイアス供給端子800を経由して能動素子180に供給される。
nを2以上N以下の各整数として、第(n−1)直列共振器9n−1の共振周波数を第(n−1)周波数fn−1とする。
n−1,Ls(n−1),Cs(n−1)の間には式(7)の関係が成り立つ。
[1]nが2の場合について、バイアス回路100について説明したとおりに第1並列インダクタ2と第1並列インダクタ2の各インダクタンス値を決定すればよい。
[2]nが3以上N以下の各整数の場合について、第(n−1)周波数fn−1では、第(n−1)直列共振器9n−1の接続部700n−1から第(n−1)直列共振器9n−1側を見たインピーダンスはゼロ(ショート)となるが、接続部700から接続部700n−2はショートにならない。よって、バイアス供給端子800からバイアス回路200側を見たとき、接続部700n−1でショートという状態は接続部700n−1と直流電源接続端子600との間にどのような回路が接続されても変わらない。従って、第(n−1)周波数fn−1でバイアス供給端子800からバイアス回路200側を見たときのインピーダンス(並列キャパシタ3と第1並列インダクタ2,・・・,第(n−1)並列インダクタ2n−1と第1直列共振器9,・・・,第(n−2)直列共振器9n−2の合成インピーダンス)が無限大となるように第(n−1)並列インダクタ2n−1のインダクタンス値Lp(n−1)を決定する。ここで、第1直列共振器9,・・・,第(n−2)直列共振器9n−2の第(n−1)周波数fn−1でのインピーダンスをそれぞれ十分大きくすれば、つまり第(n−1)周波数fn−1での交流信号の立場からすると第1直列共振器9,・・・,第(n−2)直列共振器9n−2のそれぞれのアドミタンスがほぼゼロになるようにすれば、第(n−1)周波数fn−1でのバイアス回路(この場合、並列キャパシタ3と第1並列インダクタ2,・・・,第(n−1)並列インダクタ2n−1と第1直列共振器9,・・・,第(n−2)直列共振器9n−2)の合成アドミタンスYp(n−1)は式(8)で表される。
つまり、合成アドミタンスYp(n−1)がゼロとなるようにインダクタンス値Lp(n−1)を式(9)より求める。
このとき、並列キャパシタ3と第1並列インダクタ2,・・・,第(n−1)並列インダクタ2n−1の第(n−1)周波数fn−1での合成アドミタンスYp(n−1)が0、つまり並列キャパシタ3と第1並列インダクタ2,・・・,第(n−1)並列インダクタ2n−1の合成インピーダンスZp(n−1)は無限大となるため、バイアス供給端子800からバイアス回路200側を見たときのインピーダンスは無限大となり、バイアス回路200は第(n−1)周波数fn−1での信号に対して影響を与えない。
第N周波数fでは、接続部700,・・・,接続部700N−1はそれぞれショートにならず、第N周波数fにおいて、並列キャパシタ3と第1並列インダクタ2,・・・,第N並列インダクタ2と第1直列共振器9,・・・,第(N−1)直列共振器9N−1の合成インピーダンスが無限大となるように第N並列インダクタ2のインダクタンス値LpNを設定する。
ここで、第1直列共振器9,・・・,第(N−1)直列共振器9N−1の第N周波数fでのインピーダンスをそれぞれ十分大きくすれば、つまり第N周波数fでの交流信号の立場からすると第1直列共振器9,・・・,第(N−1)直列共振器9N−1のそれぞれのアドミタンスがほぼ0になるようにすれば、第N周波数fでのバイアス回路(つまり、並列キャパシタ3と第1並列インダクタ2,・・・,第N並列インダクタ2と第1直列共振器9,・・・,第(N−1)直列共振器9N−1)の合成アドミタンスYpNは式(10)で表される。
つまり、合成アドミタンスYpNがゼロとなるように第N並列インダクタ2のインダクタンス値LpNを式(11)より求める。
このとき、並列キャパシタ3と第1並列インダクタ2,・・・,第N並列インダクタ2の第N周波数fでの合成アドミタンスYpNが0、つまり並列キャパシタ3と第1並列インダクタ2,・・・,第N並列インダクタ2の合成インピーダンスZpNは無限大となるため、バイアス供給端子800からバイアス回路200側を見たときのインピーダンスは無限大となり、バイアス回路200は第N周波数fでの信号に対しても影響を与えない。
なお、バイアス回路200の設計においては式(9)と式(11)からf>f>・・・>fN−1>fとなるように設計することが望ましい。また、この場合、第(n−1)周波数fn−1において、第1直列共振器9,・・・,第(n−2)直列共振器9n−2のインピーダンスをそれぞれ十分大きくなるように(それぞれのアドミタンスがほぼゼロになるように)各共振キャパシタのキャパシタンス値と各共振インダクタのインダクタンス値を設定すると、第n周波数fにおいても第1直列共振器9,・・・,第(n−2)直列共振器9n−2のインピーダンスはそれぞれ十分大きくなる(それぞれのアドミタンスはほぼゼロになる)。なぜなら、共振キャパシタンスのインピーダンスは周波数に反比例するからである。よって、第n周波数fでは、第(n−1)直列共振器9n−1のインピーダンスが十分大きくなるように(アドミタンスがほぼゼロになるように)その共振キャパシタのキャパシタンス値と共振インダクタのインダクタンス値を設定すればよい。
ところで、第n直列共振器9の第y周波数f(n<y≦N)でのインピーダンスZsnyは式(12)で表される。
式(6)からインピーダンスZsnyは第n共振キャパシタ7のキャパシタンス値Csnを小さくすればするほど、大きくなることがわかる。一方、式(7)からキャパシタンス値Csnを小さくした場合には第n共振インダクタ8のインダクタンス値Lsnを大きくする必要がある。しかし、既述のとおり、第n直列共振器9の直流でのインピーダンスは無限大となるため、第n共振インダクタ8には直流電流は流れない。従って、第n直列共振器9に含まれる共振インダクタとして、許容電流量が小さなインダクタを用いることができる。すなわち、本発明によれば、異なるN個の周波数で同時にバイアス可能なバイアス回路を設計するにしても、直列共振器に含まれるキャパシタのキャパシタンス値を小さく設計しインダクタのインダクタンス値を大きく設計することは困難でなく、結果、直列共振器の共振周波数以外の各周波数でのインピーダンスを大きくでき、バイアス回路の設計が容易である。
図6は、N=4の場合のバイアス回路200として、f=2.5 GHz、f=2 GHz、f=1.5 GHz、f=1 GHzを動作周波数として設計されたバイアス回路200wを含む回路図を示している。図7は、図6に示すバイアス回路のポートAからポートBへの交流信号の通過特性を示したものである。各周波数においてそれぞれ損失が非常に小さく、バイアス回路200wの影響がほとんどないことがわかる。
なお、本発明のバイアス回路によれば、異なるN個の周波数帯域で同時に直流電圧および/または直流電流を能動素子に供給できるが、必ずN個の周波数帯域の交流信号がポートA−ポートB上に流れることを要するものではなく、その一部の周波数帯域の交流信号がポートA−ポートB上に流れる場合であっても直流電圧および/または直流電流を能動素子に供給できる。
これらの実施形態では、第m直列共振回路9が、一端が接続部700に接続されたキャパシタンス値Csmの第m共振キャパシタ7と、一端が第m共振キャパシタ7の他端に接続され他端が接地されたインダクタンス値Lsmの第m共振インダクタ8とを含む構成例を示したが、このような構成に限定されない。例えば、図8に示す第2直列共振回路91のように、バイアス回路200に含まれる(N−1)個の直列共振回路の全部または一部が、一端が接続部700に接続されたインダクタンス値Lsmの第m共振インダクタ8と、一端が第m共振インダクタ8の他端に接続され他端が接地されたキャパシタンス値Csmの第m共振キャパシタ7とを含む構成でもよい。
以上の実施形態の他、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。

Claims (4)

  1. バイアス回路であって、
    能動素子に直流電圧および/または直流電流を供給するためのバイアス供給端子と、
    上記バイアス供給端子に一端が接続され、他端が接地されたキャパシタ(以下、並列キャパシタという。)と、
    上記並列キャパシタと並列に接続され、一端が上記バイアス供給端子に接続された並列回路と
    を含み、
    Nを2以上の予め定められた整数とし、
    N≧3の場合には、qを2以上N−1以下の各整数とし、mを1以上N−1以下の各整数として、
    上記並列回路は、
    直流電源を含む直流回路部に接続される直流電源接続端子と、
    直列接続されたN個のインダクタ(以下、並列インダクタという。)と、
    N−1個の直列共振器とを含み、
    第1の上記並列インダクタの一端は上記バイアス供給端子に接続され、
    第qの上記並列インダクタの一端は、第(q−1)の上記並列インダクタの他端に接続され、第qの上記並列インダクタの他端は、第(q+1)の上記並列インダクタの一端に接続され、
    第Nの上記並列インダクタに他端は上記直流電源接続端子に接続され、
    第mの上記直列共振器は、その一端が第mの上記並列インダクタと第(m+1)の上記並列インダクタとの接続部に接続され、その他端が接地されており、直列接続された第mのキャパシタ(以下、共振キャパシタという。)と第mのインダクタ(以下、共振インダクタという。)とを含み、
    N=2の場合には、
    上記並列回路は、
    直流電源を含む直流回路部に接続される直流電源接続端子と、
    直列接続された2個のインダクタ(以下、並列インダクタという。)と、
    1個の直列共振器とを含み、
    第1の上記並列インダクタの一端は上記バイアス供給端子に接続され、
    第2の上記並列インダクタの一端は、第1の上記並列インダクタの他端に接続され、第2の上記並列インダクタの他端は上記直流電源接続端子に接続され、
    上記直列共振器は、その一端が第1の上記並列インダクタと第2の上記並列インダクタとの接続部に接続され、その他端が接地されており、直列接続されたキャパシタ(以下、共振キャパシタという。)とインダクタ(以下、共振インダクタという。)とを含
    バイアス回路。
  2. 請求項1に記載のバイアス回路であって、
    上記第mの直列共振器の共振周波数を第mの周波数fとして、
    上記第mの周波数fにおいて、上記並列キャパシタと第1の上記並列インダクタから第mの上記並列インダクタと第1の上記直列共振器から第(m−1)の上記直列共振器との合成アドミタンスがゼロとなり、第Nの周波数fにおいて、上記並列キャパシタと第1の上記並列インダクタから第Nの上記並列インダクタと第1の上記直列共振器から第(N−1)の上記直列共振器との合成アドミタンスがゼロとなるように、上記並列キャパシタのキャパシタンスと、上記各並列インダクタのインダクタンスと、上記各共振インダクタのインダクタンスおよび各共振キャパシタのキャパシタンスが設定されている
    ことを特徴とするバイアス回路。
  3. 請求項2に記載のバイアス回路であって、
    第(m+1)の周波数fm+1において、第1の上記直列共振器から第mの上記直列共振器の各インピーダンスが十分に大きくなるように、上記各共振インダクタのインダクタンスおよび各共振キャパシタのキャパシタンスが設定されている
    ことを特徴とするバイアス回路。
  4. 請求項2または請求項3に記載のバイアス回路であって、
    >f>・・・>fN−1>fである
    ことを特徴とするバイアス回路。
JP2009233570A 2009-10-07 2009-10-07 バイアス回路 Expired - Fee Related JP5161856B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009233570A JP5161856B2 (ja) 2009-10-07 2009-10-07 バイアス回路
KR1020100094159A KR101097088B1 (ko) 2009-10-07 2010-09-29 바이어스 회로
CN201010299067.1A CN102035481B (zh) 2009-10-07 2010-09-29 偏置电路
US12/898,164 US8570117B2 (en) 2009-10-07 2010-10-05 Bias circuit
EP10186639.0A EP2309642B1 (en) 2009-10-07 2010-10-06 Bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009233570A JP5161856B2 (ja) 2009-10-07 2009-10-07 バイアス回路

Publications (2)

Publication Number Publication Date
JP2011082809A JP2011082809A (ja) 2011-04-21
JP5161856B2 true JP5161856B2 (ja) 2013-03-13

Family

ID=43567687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009233570A Expired - Fee Related JP5161856B2 (ja) 2009-10-07 2009-10-07 バイアス回路

Country Status (5)

Country Link
US (1) US8570117B2 (ja)
EP (1) EP2309642B1 (ja)
JP (1) JP5161856B2 (ja)
KR (1) KR101097088B1 (ja)
CN (1) CN102035481B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653907B2 (en) 2011-07-18 2014-02-18 Raytheon Company Resonated bypass capacitor for enhanced performance of a microwave circuit
JP6168349B2 (ja) * 2013-06-05 2017-07-26 株式会社村田製作所 電力増幅器および無線通信装置
JP6536525B2 (ja) * 2016-10-04 2019-07-03 株式会社村田製作所 バイアスt回路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103810B2 (ja) * 1989-09-13 1994-12-14 三菱電機株式会社 電界効果トランジスタ増幅器
JPH04129308A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 高周波増幅器
JP3438953B2 (ja) 1994-07-20 2003-08-18 三洋電機株式会社 バイアス回路
JPH0884030A (ja) * 1994-09-12 1996-03-26 Matsushita Electric Ind Co Ltd 高周波電力増幅器
JPH08204472A (ja) * 1995-01-24 1996-08-09 Nec Eng Ltd 高周波増幅回路
JPH08204487A (ja) * 1995-01-30 1996-08-09 Oki Electric Ind Co Ltd 有極形フィルタ
JPH09186533A (ja) * 1995-12-30 1997-07-15 Sony Corp 伝送装置
JPH09289421A (ja) * 1996-04-24 1997-11-04 Kyocera Corp 高周波用電力増幅器
KR100229765B1 (ko) * 1996-12-28 1999-11-15 유기범 Fet를 이용한 고주파증폭기의 단일전원 바이어스회로
US6933780B2 (en) * 2000-02-03 2005-08-23 Matsushita Electric Industrial Co., Ltd. Predistortion circuit and power amplifier
FR2811827B1 (fr) * 2000-07-12 2002-10-11 St Microelectronics Sa Dispositif d'amplification a faible bruit, en particulier pour un telephone mobile cellulaire
US6326849B1 (en) * 2000-09-28 2001-12-04 Eic Corporation Isolation circuit for use in RF amplifier bias circuit
US7034620B2 (en) * 2002-04-24 2006-04-25 Powerwave Technologies, Inc. RF power amplifier employing bias circuit topologies for minimization of RF amplifier memory effects
JP3717463B2 (ja) 2002-06-26 2005-11-16 沖電気工業株式会社 移動通信システム及び移動通信装置
JP2005094635A (ja) * 2003-09-19 2005-04-07 Alps Electric Co Ltd 電力増幅器のバイアス回路
JP4588699B2 (ja) 2004-04-28 2010-12-01 三菱電機株式会社 バイアス回路
JP4585337B2 (ja) 2005-03-14 2010-11-24 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
JP4575818B2 (ja) * 2005-03-24 2010-11-04 Okiセミコンダクタ株式会社 増幅回路用バイアス回路
JP4788506B2 (ja) * 2006-07-14 2011-10-05 日本電気株式会社 増幅器
CN200959590Y (zh) * 2006-09-11 2007-10-10 沈锦成 功率放大器的偏置电路
JP4841394B2 (ja) * 2006-10-18 2011-12-21 パナソニック株式会社 電力増幅器
JP5143523B2 (ja) * 2006-10-25 2013-02-13 株式会社エヌ・ティ・ティ・ドコモ バイアス回路
JPWO2008062753A1 (ja) * 2006-11-20 2010-03-04 パナソニック株式会社 フィルタ装置
JP5086630B2 (ja) 2006-12-20 2012-11-28 株式会社エヌ・ティ・ティ・ドコモ 整合回路、デュアルバンド電力増幅器
JP5079387B2 (ja) * 2007-05-10 2012-11-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路

Also Published As

Publication number Publication date
US20110080230A1 (en) 2011-04-07
KR101097088B1 (ko) 2011-12-22
CN102035481B (zh) 2014-04-16
KR20110037862A (ko) 2011-04-13
US8570117B2 (en) 2013-10-29
JP2011082809A (ja) 2011-04-21
EP2309642B1 (en) 2013-04-17
EP2309642A3 (en) 2011-07-13
EP2309642A2 (en) 2011-04-13
CN102035481A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
KR100644273B1 (ko) 광대역 가변 입력 매칭 저잡음 증폭기
JP5512731B2 (ja) 2段のマイクロ波のe級電力増幅器
US8779855B2 (en) Power amplification circuit having transformer
KR101286045B1 (ko) 멀티 밴드 정합 회로
US8368483B2 (en) Multiband matching circuit and multiband power amplifier
US8437723B2 (en) Amplifier circuit and communication device
WO2014087479A1 (ja) 高周波電力増幅器
EP2903157B1 (en) Microwave amplifier device
JP5161856B2 (ja) バイアス回路
JP2006005848A (ja) 電力増幅器及び高周波通信装置
JP5862653B2 (ja) スイッチング回路および高周波モジュール
US8587373B2 (en) Power amplifier
JP2010268113A (ja) マイクロ波増幅器
JP2005341447A (ja) 高周波電力増幅器
JP2012186735A (ja) 多段増幅器
JP2015195449A (ja) マルチバンド高周波電力増幅器
Tai et al. A Q-band power amplifier with high-gain pre-driver and 18.7 dBm output power for fully integrated CMOS transmitters
JP2011259304A (ja) 差動増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121214

R150 Certificate of patent or registration of utility model

Ref document number: 5161856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees