JP2010268113A - マイクロ波増幅器 - Google Patents

Abstract

【課題】 キャパシタの容量ばらつきに対する回路の周波数変動を小さくし、プロセス変動に対するマイクロ波増幅器の歩留まりを向上させ、低コスト化を図る。
【解決手段】 増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うものであって、前記整合回路は、前記増幅素子に接続された、キャパシタを含む第１のインピーダンス変成回路と、この第１のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数で（−９０°＋１８０°×ｎ）以上で（１８０°×ｎ）以下（ｎは正の整数）の電気長の伝送線路、および、この伝送線路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の直列共振回路、を有する第２のインピーダンス変成回路と、を備えたことを特徴とする。
【選択図】 図１

Description

この発明は、ミリ波帯を含むマイクロ波帯で使用されるマイクロ波増幅器に関するものである。

図１０は、非特許文献１に示されたマイクロ波増幅器の一例である。図１０において、１はＦＥＴ（Field Effect Transistor:電界効果トランジスタ）、２は入力整合回路、３は出力整合回路、４、２１はインダクタ、５、２２はキャパシタである。インダクタ４とキャパシタ５からインピーダンス変成回路９が構成されている。

伊藤康之・高木直著、「ＭＭＩＣ技術の基礎と応用」リアライズ社、１９９６年５月３１日発行、ｐ．１４２

従来構成の議論を簡単化するためＦＥＴの入力側等価回路をL-C-Rからなる回路であるとすると、図１０の入力側の回路は図１１に示すような回路で表すことができる。ＦＥＴの入力側等価回路はゲート・ソース間容量Cgs、内部抵抗Rin、ゲートインダクタLgから構成されている。ＦＥＴの入力インピーダンスをZ_FETとすると、Z_FETはインダクタ４とキャパシタ５からなるインピーダンス変成回路９によってインピーダンスZ₁に変換される。次にZ₁は上記と同様にインダクタ２１とキャパシタ２２によってZ₂に変換される。非特許文献１には、このように多段のインピーダンス変成回路を用いてインピーダンスを段階的に変化させることにより、広帯域な特性が得られることが示されている。

しかしながら、従来の構成を例えばＭＭＩＣ（Monolithic Microwave Integrated Circuit：モノリシックマイクロ波集積回路）上で実現しようとした場合には、次のような問題が生じる。ＭＭＩＣ上でキャパシタを作成する際はＭＩＭ（Metal-Insulator-Metal）キャパシタが多く用いられるが、ＭＩＭキャパシタは誘電体厚さのプロセスばらつきのために、その容量値がばらつくことが知られている。

図１１のキャパシタ５とキャパシタ２２の容量値が±20%ばらついたときの従来回路の反射特性の計算結果を図１２に示す。計算に用いた素子値を図１３に示す。
図１２を見ると分かるようにキャパシタの容量値のばらつき（以下Ｃばらつきとする）により反射特性が大きく変化している。例えば反射特性が-10dBとなる下限周波数のＣばらつきによる変動は、この計算の範囲で約3.7GHzであり、周波数が大きく変化している。また、この従来構成のマイクロ波増幅器の設計動作帯域は30〜40GHzであり、この周波数範囲で反射特性が-10dB以下程度となることが望ましいものである。しかし、図示した範囲でＣばらつきが生じると、反射特性が-5dB以上と大きくなる周波数が生じてしまう。このように、従来構成はインダクタとキャパシタからなる簡単な構成で広帯域な特性が得られる半面、Ｃばらつきによる周波数変動が大きいという問題がある。

この発明は上記の問題を解決するためになされたもので、Ｃばらつきに対する回路の周波数変動を小さくし、プロセス変動に対するマイクロ波増幅器の歩留まりを向上させ、低コスト化を図ることを目的とする。

この発明に係るマイクロ波増幅器は、
増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うものであって、
前記整合回路は、
前記増幅素子に接続された、キャパシタを含む第１のインピーダンス変成回路と、
この第１のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数で（−９０°＋１８０°×ｎ）以上で（１８０°×ｎ）以下（ｎは正の整数）の電気長の伝送線路、および、この伝送線路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の直列共振回路、を有する第２のインピーダンス変成回路と、
を備えたことを特徴とするものである。

この発明によれば、キャパシタの容量値がばらついたときにも周波数変動による特性の劣化を抑えることができる効果がある。

この発明の実施の形態１によるマイクロ波増幅器を示す回路構成図 この発明の実施の形態１によるマイクロ波増幅器の入力側回路構成図 この発明の実施の形態１によるマイクロ波増幅器のＣばらつきに対する入力反射特性を示す図 この発明の実施の形態１によるマイクロ波増幅器の特性計算に用いる素子値を示す表 この発明の実施の形態２によるマイクロ波増幅器を示す構成図 この発明の実施の形態３によるマイクロ波増幅器を示す構成図 この発明の実施の形態３によるマイクロ波増幅器のＣばらつきに対する入力反射特性を示す図 この発明の実施の形態４によるマイクロ波増幅器を示す構成図 この発明の実施の形態５によるマイクロ波増幅器を示す構成図 従来のマイクロ波増幅器を示す回路構成図 従来のマイクロ波増幅器の入力側回路構成図 従来のマイクロ波増幅器のＣばらつきに対する入力反射特性を示す図 従来のマイクロ波増幅器の特性計算に用いる素子値を示す表

実施の形態１．
図１はこの発明の実施の形態１によるマイクロ波増幅器を示す回路構成図である。図１において、１は増幅素子であるＦＥＴ（Field Effect Transistor:電界効果トランジスタ）、２は整合回路である入力整合回路、３は出力整合回路、４、７はインダクタ、５、８はキャパシタ、６は伝送線路である。インダクタ４とキャパシタ５を逆Ｌ形に接続して第１のインピーダンス変成回路９が構成されている。インダクタ７とキャパシタ８から直列共振回路１０が構成され、伝送線路６とグランドの間に接続されている。伝送線路６と直列共振回路１０とで第２のインピーダンス変成回路構成している。本実施例において、所定の動作帯域は30GHzから40GHzまでに設定されており、その中心周波数は35GHzである。図１において、ＦＥＴ１と入力整合回路２はＭＭＩＣ（Monolithic Microwave Integrated Circuit：モノリシックマイクロ波集積回路）として集積化して作られている。また、キャパシタ５、８はＭＩＭ（Metal-Insulator-Metal）キャパシタで作られている。

次に動作について説明する。議論を簡単化するためＦＥＴ１の入力側等価回路をL-C-Rからなる回路であるとする。伝送線路６は、帯域中心周波数における電気長が９０°以上１８０°以下となるように設定されている。このとき、伝送線路６は等価回路として近似的に電気長１８０°の伝送線路と負のインダクタに分割できる。よって、図１は図２に示す回路で表すことができる。ＦＥＴ１の入力インピーダンスをZ_FETとすると、Z_FETはインピーダンス変成回路９によりインピーダンスZ₂（=1/Y₂）に変換され、Z₂は伝送線路６と直列共振回路１０によりインピーダンスZ₄（=1/Y₄）に変換される。直列共振回路１０は共振周波数が帯域中心周波数より低い値に設定されており、帯域中心周波数ではシャントのインダクタとして動作する。伝送線路６と直列共振回路１０は、やはりインピーダンス変成回路として動作する。このように、本実施の形態は多段のインピーダンス変成回路を用いており、従来構成と同様に広帯域な特性を得ることができる。

次に、キャパシタの容量値のばらつき（以下Ｃばらつきと言う）に対する周波数変動について説明する。所定動作帯域の周波数の代表値として、ここでは動作帯域の中心周波数を考え、この角周波数の値をω₀とする。このとき、アドミッタンスY₂はアドミッタンスY₁とキャパシタC₁を用いて以下のように表される。
Y₂(ω₀)=Y₁(ω₀)+jω₀C₁ ・・・（１）
Y₁(ω₀)=G(ω₀)+jB(ω₀) とおくと、
Y₂=G+j(B+ω₀C₁) ・・・（２）
となる。ここで、Y₂=Y₂(ω₀)、G=G(ω₀)、B=B(ω₀) である。

次にインピーダンスZ₃(=1/Y₃)を求める。伝送線路６は、帯域中心周波数における電気長が９０°以上１８０°以下となるように設定されている。この電気長は、（−９０°＋１８０°×ｎ）以上で（１８０°×ｎ）以下（ｎは正の整数）の値において、ｎを１とした場合の値である。このため、伝送線路６を等価的に、電気長が１８０°の伝送線路と、電気長が−９０°以上０°以下の仮想的な伝送線路とに分割することができる。

ω₀において電気長が１８０°のｎ倍である伝送線路を接続してもインピーダンスは不変であり、この伝送線路は無視できる。また、電気長が−９０°以上０°以下の仮想的な伝送線路は、次式の変換によって、図２に示すように仮想的な負のインダクタ -L_Zcと置き換えて考えることができる。
L≒Z tanθ/ω₀ ・・・（３）
ここで、Lは等価インダクタンス、Zは伝送線路の特性インピーダンス、θは伝送線路の電気長である。
このように仮想的な負のインダクタを導くことができるのは、伝送線路６の電気長が９０°以上１８０°以下となるように設定されているためである。

以上より、求めるインピーダンスZ₃は、

となる。式（４）に式（２）を代入し、Y₃を求めると、

となる。

C₁のＣばらつきを、C₁をC₁(1+Δ_Cbara) と置き換えることによって表し、式（５）に代入し、その後この式をΔ_Cbaraに対する変化を表す式として変形すると、Y₃は近似的に以下の式で表せる。

ここで、Y₃' はＣばらつきがないときのアドミッタンスである。また、Δ_Cbaraの変化に対するアドミッタンスの実数部の変化は小さいので、式（６）では省略している。

次に、直列共振回路１０のアドミッタンスY_Sについて考えると、次のようになる。

直列共振回路１０がシャントのインダクタとして動作するためにはY_Sの虚数部が、Im[Y_S]＜０である必要があるから、直列共振回路は以下の式を満たす必要がある。

すなわち、帯域中心周波数より直列共振回路１０の共振周波数が低いことが条件となる。ここでは、直列共振回路１０の共振周波数を帯域中心周波数より低い値に設定しているので、式（８）は満たされている。

次に上記と同様にC₂のＣばらつきを、C₂=C₂(1+Δ_Cbara) として式（７）に代入するとY_Sは近似的に次の式で表せる。

ここで、Y_S' はＣばらつきがないときのアドミッタンスである。

C₁とC₂は同一プロセスで製造されるので、式（６）と式（９）におけるＣばらつきの比率Δ_Cbara は同じ値とすることができる。したがって、式（６）と式（９）からアドミッタンスY₄は以下のように表わされる。

よって、ＣばらつきΔ_Cbara に対するアドミッタンスの変動ΔY₄は、

である。

式（１１）において、大括弧内の第一項と第二項の値について考える。
インピーダンス変成回路９によりアドミッタンスY₂は実数に近い値となっているので、Y₂の虚数部である B+ω₀C₁ は実数部 G に対し絶対値が小さくなっている。また、式（１１）大括弧内の第一項において、分子の中括弧内の定数１は影響が小さく無視できる。したがって、先頭の負号も考慮すると、式（１１）大括弧内の第一項は全体として負の値となっている。

また、式（１１）大括弧内の第二項は明らかに正の値である。よって、式（１１）において、大括弧内の第一項と第二項は打ち消しあって、Δ_Cbaraの係数は小さくなることが分かる。このため、本実施例ではＣばらつきによるアドミッタンスY₄の変動を小さく抑えることができる。

以上では、動作帯域の中心周波数について動作説明を行ったが、動作帯域内の任意の周波数について考えても、同様な動作および効果が得られる。

なお、Ｃばらつきによる周波数変動の影響を最小にするには、以下の条件を満たすことが理想的である。

以下に本整合回路を用いた具体的な計算例を示し、本実施例の効果をより明らかにする。図３にキャパシタの容量値が±20%ばらついたときの入力反射特性の計算結果を示す。計算に用いた素子値を図４に示す。図３では、例えば反射特性が-10dBとなる下限周波数のＣばらつきによる変動は、この計算の範囲で約0.3GHzに抑えられている。これは、従来例の図１２における値の約3.7GHzに対して非常に小さい値である。

また図３では、図示した範囲でＣばらつきがあったとしても所定の動作帯域である30GHzから40GHzまでで反射特性は-10dB以下となっており、良好な特性が得られている。

このように本発明の本実施の形態１ではＣばらつきによる周波数変動を小さくできるという効果を有する。このように、Ｃばらつきに対するＲＦ特性の劣化を抑えることによりマイクロ波増幅器の歩留まりを向上させ、低コスト化を図ることができる。

本実施の形態を実際の回路で実現するには、集中定数のＣをＭＩＭキャパシタなどとし、集中定数のＬをチップインダクタ、伝送線路などで置き換えれば良い。伝送線路はマイクロストリップ線路やコプレナー線路などで実現できる。すべての回路要素と増幅素子をＭＭＩＣで一体化、かつ集積化して製造することも可能であるし、数個の部分に分けて製造することも可能である。

なお、本実施において伝送線路６の電気長は９０°以上１８０°以下となるように設定されているが、これに限らず２７０°以上３６０°以下など、（−９０°＋１８０°×ｎ）以上で（１８０°×ｎ）以下（ｎは正の整数）の電気長としても同様の効果が得られる。

実施の形態２．
図５はこの発明の実施の形態２によるマイクロ波増幅器を示す回路構成図である。図５において、１は増幅素子であるＦＥＴ、２ａは入力整合回路、３は出力整合回路、４、６−Ｌ、７はインダクタ、５、６−Ｃ、８はキャパシタである。インダクタ４とキャパシタ５を逆Ｌ形に接続してインピーダンス変成回路９が構成されている。インダクタ６−Ｌとキャパシタ６−Ｃから第１の直列共振回路が構成され、インダクタ７とキャパシタ８から第２の直列共振回路１０が構成されている。第１の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも高く設定されており、第２の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも低く設定されている。キャパシタ５、６−Ｃ、８はＭＩＭキャパシタで作られている。

次に、動作について説明する。図５では、第１の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも高く設定されており、第２の直列共振回路の共振周波数はマイクロ波増幅器の動作帯域の中心周波数よりも低く設定されている。したがって、中心周波数においては、第１、第２の直列共振回路はそれぞれ、キャパシタ、インダクタと等価なインピーダンスとなっている。すなわち、第１の直列共振回路と第２の直列共振回路１０からなる逆Ｌ形回路は、やはりインピーダンス変成回路として動作する。

よって、インダクタ４とキャパシタ５からなるインピーダンス変成回路９と合わせて、図５の入力整合回路２も、インピーダンス変成回路を多段に縦続接続した回路となっており、広帯域な特性を得ることができる。

さて、ある周波数において電気長が１８０°となる伝送線路は、その周波数を共振周波数とするキャパシタとインダクタとの直列共振回路で近似できることが知られている。この直列共振回路にさらに負のインダクタを直列接続すると、インダクタのインダクタンスが打ち消しあって減少するので、共振周波数がより高い直列共振回路となる。

図５の第１の直列共振回路は、中心周波数よりも高い共振周波数を有しており、電気長が１８０°の伝送線路と負のインダクタを直列接続した回路と近似的に等価である。すなわち図５は、図２に示した実施の形態１の回路と等価となっている。したがって、図５においても、実施の形態１と同様に、Ｃばらつきによる周波数変動を小さくできるという効果を有する。

なお、図５においては、第１の直列共振回路に用いるキャパシタ６−Ｃは、プロセス製造ばらつきの影響を受けにくいＭＩＭキャパシタ以外のキャパシタで構成することもできる。

実施の形態３．
図６はこの発明の実施の形態３によるマイクロ波増幅器を示す回路構成図である。図６において、１はＦＥＴ、２ｂは入力整合回路、３は出力整合回路、７、１２はインダクタ、８、１１はキャパシタ、６は伝送線路であり、キャパシタ１１とインダクタ１２を逆Ｌ形に接続してインピーダンス変成回路９が構成されている。インダクタ７とキャパシタ８から直列共振回路１０が構成され、伝送線路６とグランドの間に接続されている。キャパシタ８、１１はＭＩＭキャパシタで作られている。

図６では、インピーダンス変成回路９の逆Ｌ形回路において、直列素子にキャパシタ１１を、並列素子にインダクタ１２を接続した構成としている。また、直列共振回路１０が帯域中心周波数においてインダクタとして動作するように、直列共振回路１０の共振周波数は帯域中心周波数よりも低く設定されている。この場合も、キャパシタ１１とインダクタ１２とからなるインピーダンス変成回路９と、伝送線路６と直列共振回路１０とからなるインピーダンス変成回路が多段に接続されているので、広帯域な特性が得られる。

図７に、図６の回路において、キャパシタの容量値が±20%ばらついたときの入力反射特性の計算結果を示す。図７において、例えば反射特性が-10dBとなる下限周波数のＣばらつきによる変動は、この計算の範囲で約1.7GHzである。したがって、この場合でも従来例における図１２における値の約3.7GHzに対して小さい値に抑えることができる。

また、所定の動作帯域である30GHzから40GHzで、図示した範囲のＣばらつきがあったとしても反射特性は-8dB以下に抑えられており、-10dBよりは大きくなるものの、ほぼ良好な特性が得られている。

このように、以上のような構成でも実施の形態１と同様に、Ｃばらつきによる周波数変動を小さくできるという効果を有する。

さらに、図６ではインピーダンス変成回路９をC-Lのハイパス形回路構成を用いている。このため、図１と異なり、インピーダンス変成回路９を構成するインダクタ１２を信号線路に対してシャント接続することができる。インダクタ１２を作製するには一般に長い線路を用いる必要があるが、インダクタ１２を信号線路に対してシャント接続しているため、チップ配置上比較的スペースに余裕のある信号線路に対して垂直方向へ伸ばすことができる。このため、信号線路方向への長さを長くすることなく形成することができ、全体としてチップを小形化できるという効果も有する。

実施の形態４．
図８はこの発明の実施の形態４によるマイクロ波増幅器を示す回路構成図である。図８において、１はＦＥＴ、２、１３は入力整合回路、３は出力整合回路、４、７、１４、１７はインダクタ、５、８、１５、１８はキャパシタ、６、１６は伝送線路であり、インダクタ４とキャパシタ５からインピーダンス変成回路９、インダクタ１４とキャパシタ１５からインピーダンス変成回路１９が構成されており、インダクタ７とキャパシタ８から直列共振回路１０、インダクタ１７とキャパシタ１８から直列共振回路２０が構成されている。キャパシタ５、８、１５、１８はＭＩＭキャパシタで作られている。

図８では、入力整合回路２と入力整合回路１３とを縦続接続している。それぞれの入力整合回路２、および１３は、実施の形態１と同様の構成としている。したがって、Ｃばらつきによる周波数変動を小さくできるという効果を有する。

さらに、整合回路の段数を増やし、より多段化していることにより、インピーダンス変成回路をより多段に接続することができ、さらなる広帯域化ができるという効果を有する。

なお、本実施の形態において、入力整合回路２と入力整合回路１３とは、例えば実施の形態１から実施の形態３までに示した構成の入力整合回路の中からどの構成のものを用いてもよいし、例えば実施の形態１から実施の形態３までに示した入力整合回路の中から互いに異なる回路構成のものを用いて接続することもできる。また、同一の回路構成を用いる場合であっても対応する素子の素子値等を異ならせてもよい。

実施の形態５．
図９はこの発明の実施の形態５によるマイクロ波増幅器を示す回路構成図である。図で対称性をもつものに対しては、一般に１ａ、１ｂのように符号を付加している。１ａ、１ｂの両方を総称して適宜１と呼ぶ。また、伝送線路などのように分割しても同様の動作を示すものに対して、一般に分割した線路を６−１、６−２のように符号を付加し、両方を総称して適宜６と呼ぶ。図９において、１はＦＥＴ、２ｃは入力整合回路、３は出力整合回路、４、７はインダクタ、５、８はキャパシタ、６は伝送線路であり、インダクタ４とキャパシタ５からインピーダンス変成回路９が構成されており、インダクタ７とキャパシタ８から直列共振回路１０が構成されている。キャパシタ５、８はＭＩＭキャパシタで作られている。

図９では、帯域中心周波数における電気長が９０°以上１８０°以下である伝送線路６を、合計の電気長が等しい状態で、伝送線路６−１と、伝送線路６−２との２つに分割し、さらに、伝送線路６−２を電気長が等しく、特性インピーダンスが２倍である２つの伝送線路６−２ａと、伝送線路６−２ｂに分割している。そして、伝送線路６−２ａ、伝送線路６−２ｂと、伝送線路６−１との接続点を分岐点にすることにより、２つのＦＥＴ１ａ、１ｂ、および２つのインピーダンス変成回路９ａ、９ｂを並列合成している。他の構成は実施の形態１と同様である。

以上のような構成でも実施の形態１と同様にＣばらつきによる周波数変動を小さくできるという効果を有する。さらに、本実施の形態のようにＦＥＴ１を並列合成することにより高出力化できるという効果も有する。

なお図９では、伝送線路６の途中に分岐点を設け、２つのＦＥＴ１ａ、１ｂを並列合成する構成を示したが、本実施例ではこれに限らず、分岐点をＦＥＴ１とインピーダンス変成回路９の間に設けてもよいし、直列共振回路１０の入力側手前に設けてもよい。また、これらの間のどこに設けてもよい。さらに、増幅素子であるＦＥＴ１を３つ以上並列合成してもよい。実施の形態４に示したような整合回路を複数個縦続接続する構成を、本実施例に適用することもできる。

上述した実施の形態１から４においては入力整合回路を例にとり本発明を説明した。しかしながら、本発明はこれに限られるものではなく、出力整合回路にも適用できるし、入力整合回路と出力整合回路の両方に適用してもよい。出力整合回路に適用する場合には、実施の形態１から４に示した整合回路を左右対称とし、ＦＥＴ１の出力側から、インピーダンス変成回路９、伝送線路６等、直列共振回路１０と、順に接続すればよい。本発明を入力整合回路か出力整合回路のどちらかに用いた場合、他方の整合回路は必ずしも必要としない。また、増幅素子はＦＥＴ１に限らず、他の種類のトランジスタや増幅作用を有するいかなる増幅素子を用いてもよい。

１、１ａ、１ｂ ＦＥＴ
２、２ａ、２ｂ、２ｃ、１３ 入力整合回路
３ 出力整合回路
４、４ａ、４ｂ、６−Ｌ、７、１２、１４、１７、２１ インダクタ
５、５ａ、５ｂ、６−Ｃ、８、１１、１５、１８、２２ キャパシタ
６、６−１ａ、６−１ｂ、６−２、１６ 伝送線路
９、９ａ、９ｂ、１９ インピーダンス変成回路
１０、２０ 直列共振回路

Claims (8)

1. 増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うマイクロ波増幅器であって、
   前記整合回路は、
   前記増幅素子に接続された、キャパシタを含む第１のインピーダンス変成回路と、
   この第１のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数で（−９０°＋１８０°×ｎ）以上で（１８０°×ｎ）以下（ｎは正の整数）の電気長の伝送線路、および、この伝送線路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の直列共振回路、を有する第２のインピーダンス変成回路と、
   を備えたことを特徴とするマイクロ波増幅器。
2. 増幅素子と、この増幅素子に接続された整合回路と、を備え、この整合回路に対応した所定の動作帯域で増幅動作を行うマイクロ波増幅器であって、
   前記整合回路は、
   前記増幅素子に接続された、キャパシタを含む第１のインピーダンス変成回路と、
   この第１のインピーダンス変成回路に直列に接続され、前記所定の動作帯域の周波数より高い共振周波数の第１の直列共振回路、および、この第１の直列共振回路の他端に並列接続されたキャパシタを含み、前記所定の動作帯域の周波数より低い共振周波数の第２の直列共振回路、を有する第２のインピーダンス変成回路と、
   を備えたことを特徴とするマイクロ波増幅器。
3. 上記第１のインピーダンス変成回路は、前記増幅素子に直列接続されたインダクタと、このインダクタに並列接続されたキャパシタを含むことを特徴とする請求項１もしくは請求項２に記載のマイクロ波増幅器。
4. 上記第１のインピーダンス変成回路は、前記増幅素子に直列接続されたキャパシタと、このキャパシタに並列接続されたインダクタを含むことを特徴とする請求項１もしくは請求項２に記載のマイクロ波増幅器。
5. 上記整合回路を複数個縦続接続したことを特徴とする請求項１から請求項４のいずれかに記載のマイクロ波増幅器。
6. 上記増幅素子を複数個並列合成したことを特徴とする請求項１から請求項５のいずれかに記載のマイクロ波増幅器。
7. 上記整合回路は、上記増幅素子の入力部および／または出力部に接続されたことを特徴とする請求項１から請求項６のいずれかに記載のマイクロ波増幅器。
8. 前記所定の動作帯域の前期周波数は、前記所定の動作帯域の中心周波数であることを特徴とする請求項１から請求項７のいずれかに記載のマイクロ波増幅器。

Images