JP2007088617A - フィードフォワード増幅器 - Google Patents

Abstract

【課題】遅延線の群遅延時間を短縮し、遅延線で発生する損失を低減することができ、高効率化を図ることができるフィードフォワード増幅器を得る。
【解決手段】歪み抽出部を構成する主増幅器または歪み除去部を構成する補助増幅器の整合回路に、負の群遅延時間を有する回路または素子を少なくとも１つ用いる。すなわち、増幅器の入力整合回路２の一部として、負の群遅延時間を有する回路１を用いる。負の群遅延時間を有する回路１は、コンデンサＣｓ、インダクタＬｓおよび抵抗Ｒｓからなり、信号線路に対して並列接続され、所望の周波数近傍で共振する直列共振回路と、インダクタＬｐ、抵抗ＲｐおよびコンデンサＣｐからなり、信号線路に対して縦続接続され、所望の周波数近傍で共振する２つの並列共振回路とを有する。
【選択図】図２

Description

この発明はフィードフォワード増幅器に関し、より詳細には、増幅器の群遅延時間の短縮に関する。

近年の通信の急速な発達により周波数の有効利用が求められており、単位周波数あたりの情報伝送量を高めることが可能なＯＦＤＭやＣＤＭＡ変調が盛んに用いられるようになってきた。これらの変調波では信号の平均電力に対する瞬時電力が非常に大きく、増幅器には広い電力範囲に渡って低歪み特性と高効率特性の両立が求められている。

高効率特性を満足した上で、低歪み特性を実現する方法として歪み補償技術がある。歪み補償技術とは、発生した歪みを外部回路によって低減する技術であり、その１つとしてフィードフォワード方式がある。

フィードフォワード方式は、増幅器の歪み成分を抽出し、出力側に逆位相で合成することにより歪みを低減する方式である。大きな歪み補償量が得られるため、極低歪み特性が要求される基地局用増幅器などに適用されている。

従来のフィードフォワード増幅器として、歪み抽出ループおよび歪み除去ループからなり、歪み抽出ループは、主増幅器と第１の遅延線で構成され、歪み除去ループは、第２の遅延線と補助増幅器で構成されたものがある。このようなフィードフォワード増幅器では、必要な帯域を確保するために、主増幅器と第１の遅延線の群遅延時間を一致させるとともに、補助増幅器と第２の遅延線の群遅延時間を一致させる必要がある。

ここで、主増幅器および補助増幅器の群遅延時間は、トランジスタの入出力インピーダンスが低いほど、つまり、同一動作電圧ならば増幅器の出力が大きいほど増加すると共に、増幅器の段数、つまり、増幅器の利得が高いほど増加する傾向がある。補助増幅器の飽和電力は主増幅器のおおむね１／３〜１／８程度であるとともに、補助増幅器の利得は主増幅器と同程度であるため、補助増幅器の群遅延時間は大きな値となる。特に、第２の遅延線は主増幅器の出力側に接続されており、フィードフォワード増幅器の電力効率に大きな影響を与える。そのため、遅延線の損失の低減はフィードフォワード増幅器の高効率化を行う上で非常に重要な課題である。

そこで、従来、以下に示す手法によりフィードフォワード増幅器の高効率化が行われてきた。
従来例１として、増幅器の出力側に直列共振回路や並列共振回路を接続することで出力波形を整形し、増幅器を高効率動作させ、動作周波数の２、４、６倍で短絡、３、５倍で開放のインピーダンスになるようにして、フィードフォワード増幅器の主増幅器、補助増幅器に適用することで、フィードフォワード増幅器の高効率化を実現するものがある（例えば、非特許文献１参照）。

また、従来例２として、コンデンサおよびインダクタからなる並列共振回路を信号線路に対して２個縦続接続すると共に、所望の周波数近傍で共振させるようにした回路をフィードフォワード増幅器の主増幅器のバイアス回路に適用することで、バイアス回路等への基本波の漏れ込みを抑圧し、増幅器の高効率化を実現するものがある（例えば、非特許文献２参照）。

相川、本城、"完全集中定数化Ｆ級増幅回路の提案"（２００４年電子情報通信学会総合大会Ｃ−２−３７） "超高周波エレクトロニクス入門"（本城和彦著、日刊工業新聞社）

ところで、上述した従来例１では、並列共振回路や直列共振回路を増幅器に後置することで、増幅器で発生した２倍波、３倍波等の高調波を反射し、基本波の波形を矩形波に近づけることで高効率動作を達成している。高調波を反射するため、これらの共振回路の共振周波数は基本波以外の周波数に設定されている。また、これらの回路は増幅器の出力側に接続されるとともに、損失による効率低下を防ぐため、回路はリアクタンス素子のみで構成されている。

また、従来例２では、コンデンサおよびインダクタで構成された並列共振回路の共振周波数を所望の周波数近傍とすることで、バイアス回路等への基本波の漏れ込みを阻止している。理想的には、並列共振回路のインピーダンスが無限大に近い値をとり、信号を完全に阻止することが望まれる。

この発明は上述した点に鑑みてなされたもので、遅延線の群遅延時間を短縮し、遅延線で発生する損失を低減することができ、高効率化を図ることができるフィードフォワード増幅器を得ることを目的とする。

この発明に係るフィードフォワード増幅器は、歪み抽出部を構成する主増幅器または歪み除去部を構成する補助増幅器の整合回路に、負の群遅延時間を有する回路または素子を少なくとも１つ用いたことを特徴とする。

この発明によれば、遅延線の群遅延時間を短縮し、遅延線で発生する損失を低減することが可能となる。これにより、フィードフォワード増幅器の高効率化を実現できる。

実施の形態１．
図１は、この発明に適用される一般的なフィードフォワード増幅器の構成図である。
図１に示すフィードフォワード増幅器は、主増幅器１０３で発生した歪み成分を抽出し、出力側に逆位相で合成することにより歪みを低減する歪み補償方式を適用した増幅器で、歪み抽出ループおよび歪み除去ループからなり、歪み抽出ループは、主増幅器１０３、第１の遅延線１０４で構成され、歪み除去ループは、補助増幅器１０１、第２の遅延線１０２で構成される。なお、１０５は入力端子、１０６は出力端子である。

図２は、この発明の実施の形態１に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図である。
図２に示す増幅器は、入力端子５と出力端子６との間に、入力整合回路２と、トランジスタ４と、出力整合回路３とを備えている。ここで、入力整合回路２は、ローパス型整合回路７と、負の群遅延時間を有する回路１とを有する。
すなわち、図２に示す増幅器では、トランジスタ４の入力側および出力側に整合回路２、３が接続されており、負の群遅延時間を有する回路１は入力整合回路２の一部として用いられている。

負の群遅延時間を有する回路１は、図２に示すように、コンデンサＣｓ、インダクタＬｓおよび抵抗Ｒｓからなり、信号線路に対して並列接続され、所望の周波数近傍で共振する直列共振回路と、インダクタＬｐ、抵抗ＲｐおよびコンデンサＣｐからなり、信号線路に対して縦続接続され、所望の周波数近傍で共振する２つの並列共振回路とを有する。

次に、実施の形態１における動作について説明する。
電力増幅器の群遅延時間は、入出力整合回路２，３およびトランジスタ４に起因しているが、主増幅器または補助増幅器の最終段などでは整合回路で発生する群遅延時間が支配的である。電力増幅器で用いられるトランジスタの入出力インピーダンスは低く、外部回路とインピーダンス整合をとるため、ハイパス型整合回路や図２に示すようなローパス型整合回路が用いられる。

ここで、インピーダンス整合する周波数ｆにおける整合回路のインピーダンス変成比ｎとすると、１段からなるハイパス型整合回路およびローパス型整合回路の群遅延時間Group_delayは、Group_delay＝（ｎ−１）^０．５／（２πｆ）のように表される。これより、１段整合回路の群遅延時間はインピーダンス変成比のみで決定され、群遅延時間の短縮は難しいことがわかる。

そこで、この実施の形態１では、負の群遅延時間を有する回路（または素子）１を、増幅器の整合回路、つまり入力整合回路２の一部として用いることで、等価的に整合回路の群遅延時間を短縮し、電力増幅器の群遅延時間の短縮化を図る。

したがって、実施の形態１に示した電力増幅器を、フィードフォワード増幅器の補助増幅器および主増幅器に適用することで、遅延線の群遅延時間を短縮し、遅延線で発生する損失を低減することが可能となる。これにより、フィードフォワード増幅器の高効率化を実現できる。

実施の形態２．
図３（Ａ）は、この発明の実施の形態２に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図である。
図３（Ａ）に示す増幅器は、入力端子２１と出力端子２４との間に、入力整合回路２２と、トランジスタと、出力整合回路２３とを備え、入力整合回路２２は、コンデンサ、インダクタおよび抵抗を用いた、図２に示すものと同様な直列共振回路からなる負の群遅延時間を有する回路２５と、コンデンサ、インダクタおよび抵抗を用いた、図２に示すものと同様な並列共振回路からなる負の群遅延時間を有する回路２６とを有する。
すなわち、図３（Ａ）は、直列共振回路および並列共振回路からなる負の群遅延時間を有する回路２５，２６を入力整合回路２２に用いた増幅器である。

次に、実施の形態２における動作について説明する。
負の群遅延時間を有する回路の有無に対する増幅器の群遅延時間Group_delayを計算した。増幅器には、５００ＭＨｚで整合が取られた図３（Ａ）、（Ｂ）の増幅器を用いた。なお、図３（Ｂ）に示す増幅器は、負の群遅延時間を有する回路を用いない従来構成の増幅器である。計算結果を図４に示す。図４より、直列共振回路および並列共振回路からなる負の群遅延時間を有する回路を整合回路の一部として用いる（図４（Ａ）参照）ことで、負の群遅延時間を有する回路を用いない整合回路に比べ（図４（Ｂ）参照）、群遅延時間を短縮していることがわかる。

したがって、実施の形態２によれば、補助増幅器および主増幅器の群遅延時間の短縮により、フィードフォワード増幅器の遅延線を短縮することができ、フィードフォワード増幅器の高効率化を図ることができる。
なお、図３（Ａ）、（Ｂ）では抵抗が用いられているが、コンデンサおよびインダクタの損失分を抵抗として代用しても良い。

実施の形態３．
図５は、この発明の実施の形態３に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図である。
図５に示す実施の形態３に係る増幅器の基本的な構成、動作に関しては、図３（Ａ）に示す実施の形態２と同じであるが、直列共振回路および並列共振回路を構成するインダクタに、コンデンサＣｓｐをそれぞれ直列接続した回路を用いている点が異なる。コンデンサＣｓｐを直列接続することで、より大きな負の群遅延時間を得ることができ、電力増幅器の群遅延時間を短縮できる。

このことを確認するため、コンデンサの有無に対する群遅延特性を計算した。増幅器には、５００ＭＨｚで整合が取られた図３（Ａ）および図５の増幅器を用いた。計算結果を図６に示す。コンデンサＣｓｐを直列接続しない場合（図６（Ａ））とコンデンサＣｓｐを直列接続した場合（図６（Ｂ））を比較して示すように、コンデンサＣｓｐを直列接続することで、増幅器の群遅延時間が短縮されていることがわかる。これにより、遅延線を一層短縮することができ、フィードフォワード増幅器の高効率化を図ることができる。

実施の形態４．
図７は、この発明の実施の形態４に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図である。
図７に示す実施の形態４に係る増幅器の基本的な構成、動作に関しては、図３（Ａ）に示す実施の形態２と同じであるが、直列共振回路および並列共振回路を構成するインダクタＬｐおよびＬｓに、マイクロストリップ線路や同軸線路等の線路を用いている点が異なる。線路を用いることでインダクタの微調整が行うことができ、共振周波数の設定精度を高めることができる。これにより、増幅器の群遅延時間を最小値に設定することができ、フィードフォワード増幅器の高効率化を図ることができる。

実施の形態５．
図８は、この発明の実施の形態５に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図であり、増幅器のＲＦ等価回路を表している。
図８に示す実施の形態５に係る増幅器の基本的な構成、動作に関しては、図３（Ａ）に示す実施の形態２と同じであるが、直列共振回路および並列共振回路を構成するコンデンサＣｐとして、逆バイアスされた可変容量ダイオードを用いた点が異なる。可変容量ダイオードを用いることで共振周波数の微調整を行うことができ、増幅器の群遅延時間を最小値に設定することができ、フィードフォワード増幅器の高効率化を図ることができる。

実施の形態６．
実施の形態６の基本的な構成、動作に関しては、図３（Ａ）に示す実施の形態２と同じであるが、縦続接続する負の群遅延時間を有する回路の共振周波数をそれぞれ異なる周波数に設定した点が異なる。共振周波数をそれぞれ異なる周波数に設定することで、広い周波数範囲に渡って群遅延時間偏差を抑圧できる。これより、フィードフォワード増幅器の広帯域化が可能となる。

なお、この発明では、直列共振回路と並列共振回路の共振周波数は使用する周波数である基本波近傍に設定されており、従来例１とは異なる。この発明の増幅器では、負の群遅延時間を有する回路または素子を主増幅器または補助増幅器の整合回路に少なくとも１つ用いることで群遅延時間を短縮している。これにより、遅延線の群遅延量を小さくすることができる。

この発明の増幅器でも、従来例２と同様に並列共振回路を信号線路に対し縦続接続しているが、整合回路の一部として用いているため、信号を完全に阻止することは望まれていない。この発明の増幅器では基本波での通過損失を低減するため、並列共振回路に抵抗を接続し、共振回路のインピーダンスを低下させている。これにより、負の群遅延時間を得ることができる周波数帯域幅を広げ、広い周波数範囲に渡って増幅器の群遅延時間を低減することができる。

この発明に適用される一般的なフィードフォワード増幅器の構成図である。 この発明の実施の形態１に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図である。 この発明の実施の形態２に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図（図３（Ａ））と、負の群遅延時間を有する回路を用いない従来構成の増幅器を示す図である。 直列共振回路および並列共振回路からなる負の群遅延時間を有する回路を整合回路の一部として用いる場合（図４（Ａ））、負の群遅延時間を有する回路を用いない整合回路（図４（Ｂ）の群遅延時間の特性を比較して示す図である。 この発明の実施の形態３に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図である。 直列共振回路および並列共振回路を構成するインダクタに、コンデンサＣｓｐをそれぞれ直列接続した回路を用いた場合（図６（Ａ））とコンデンサＣｓｐを用いない場合（図６（Ｂ））の群遅延時間特性を比較して示す図である。 この発明の実施の形態４に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図である。 この発明の実施の形態５に係るフィードフォワード増幅器の主増幅器１０３または補助増幅器１０１の構成を示す回路図である。

符号の説明

１ 負の群遅延時間を有する回路、２ 入力整合回路、３ 出力整合回路、４ トランジスタ、５ 入力端子、６ 出力端子、７ ローパス型整合回路、１０１ 補助増幅器、１０２ 第２の遅延線、１０３ 主増幅器、１０４ 第１の遅延線、１０５ 入力端子、１０６ 出力端子、Ｃｓ コンデンサ、Ｌｓ インダクタ、Ｒｓ 抵抗、Ｌｐ インダクタ、Ｒｐ 抵抗、Ｃｐ コンデンサ、Ｃｓｐ コンデンサ。

Claims (6)

1. 歪み抽出部を構成する主増幅器または歪み除去部を構成する補助増幅器の整合回路に、負の群遅延時間を有する回路または素子を少なくとも１つ用いた
   ことを特徴とするフィードフォワード増幅器。
2. 請求項１に記載のフィードフォワード増幅器において、
   前記負の群遅延時間を有する回路として、
   （Ａ）コンデンサ、インダクタおよび抵抗を用いた直列共振回路を、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路、
   （Ｂ）コンデンサ、インダクタおよび抵抗を用いた並列共振回路を、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路
   の少なくとも１つを用いた
   ことを特徴とするフィードフォワード増幅器。
3. 請求項２に記載のフィードフォワード増幅器において、
   前記並列共振回路を構成するインダクタとして、インダクタとコンデンサを直列接続した回路を用いた
   ことを特徴とするフィードフォワード増幅器。
4. 請求項２に記載のフィードフォワード増幅器において、
   前記直列共振回路または前記並列共振回路を構成するインダクタとして、マイクロストリップ線路または同軸線路等の線路を用いた
   ことを特徴とするフィードフォワード増幅器。
5. 請求項２に記載のフィードフォワード増幅器において、
   前記直列共振回路または前記並列共振回路を構成するコンデンサとして、逆バイアスされた可変容量ダイオードを用いた
   ことを特徴とするフィードフォワード増幅器。
6. 請求項１に記載のフィードフォワード増幅器において、
   前記負の群遅延時間を有する回路として、
   （Ａ）コンデンサ、インダクタおよび抵抗を用いた直列共振回路を、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路、
   （Ｂ）コンデンサ、インダクタおよび抵抗を用いた並列共振回路を、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路
   をそれぞれ１つ以上用い、前記直列共振回路および並列共振回路の共振周波数をそれぞれ異なる周波数に設定する
   もしくは、
   前記負の群遅延時間を有する回路（Ａ）、（Ｂ）のいずれか一方を２つ以上用い、前記直列共振回路または並列共振回路の共振周波数をそれぞれ異なる周波数に設定した
   ことを特徴とするフィードフォワード増幅器。

Images