JP4285923B2 - 周波数逓倍器及びそれを用いた通信装置 - Google Patents
周波数逓倍器及びそれを用いた通信装置 Download PDFInfo
- Publication number
- JP4285923B2 JP4285923B2 JP2001077686A JP2001077686A JP4285923B2 JP 4285923 B2 JP4285923 B2 JP 4285923B2 JP 2001077686 A JP2001077686 A JP 2001077686A JP 2001077686 A JP2001077686 A JP 2001077686A JP 4285923 B2 JP4285923 B2 JP 4285923B2
- Authority
- JP
- Japan
- Prior art keywords
- stub
- harmonic
- tip
- tip open
- open stub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmitters (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波・ミリ波帯の通信装置に用いられる周波数逓倍器に関するものである。
【０００２】
【従来の技術】
ミリ波帯、準ミリ波帯の局部発振器を構成するにあたり、コスト面、実用化面、安定性などの観点から、ミリ波帯、準ミリ波帯の信号を直接発振する方法よりも、マイクロ波帯の位相同期発振器などから出力される信号の周波数を周波数逓倍器により整数倍してミリ波・準ミリ波帯の高周波信号を得る方法がよく用いられている。
【０００３】
一般的な周波数逓倍器の構成を図１１に示す。この周波数逓倍器は、整合回路３、整合回路１２、ＦＥＴ（Field Effect Transistor）１１、先端開放スタブ６ｃを備えている。入力端子１に入力された周波数ｆ0の信号は、整合回路３を経て非線形素子であるＦＥＴ１１のゲートに入力される。整合回路３および整合回路１２はバイアス回路を兼ねており、整合回路３および整合回路１２はＦＥＴ１１をピンチオフ付近にバイアスする。そうすると、ＦＥＴ１１のドレイン電流波形は歪み、半波整流波形に近いものとなる。そして、そのドレイン電流は、周波数ｆ0の基本波およびその基本波の高調波から成っており、特に偶数次の高調波成分を多く含んでいる。このＦＥＴ１１のドレインに、基本波に対して電気長が９０°の先端開放スタブ６ｃの一端を接続することにより、周波数ｆ0の成分を反射させて高調波成分のみを通過させ、さらに整合回路１２によって周波数２ｆ0の２倍波を出力端子２に出力する構成となっている。この２逓倍の周波数逓倍器を複数段接続することにより、逓倍数を４倍、さらに８倍と増やすことができる。
【０００４】
また、周波数逓倍器の段数を減らす為に、１段で４逓倍することができる周波数逓倍器が特開２０００−１５６６１１号公報に開示されている。その周波数逓倍器の回路構成を図１２に示す。尚、図１２において図１１と同一の部分には同一の符号を付し説明を省略する。整合回路３はＨＢＴ（Heterojunction Bipolar Transistor）１３の入力に対して周波数ｆ0で、整合回路５はＨＢＴ１３の出力に対して周波数４ｆ0で整合をとる。整合回路３および整合回路５はバイアス回路を兼ねており、ＨＢＴ１３はピンチオフ付近にバイアスがかけられている。
【０００５】
この４逓倍の周波数逓倍器の動作について説明する。入力端子１に入力された周波数ｆ0の信号は整合回路３を経て、ＨＢＴ１３のベースに入力される。ＨＢＴ１３のコレクタ電流はベース電圧に対して指数関数的に増加するため、周波数ｆ0の基本波に加えて多くの高調波が出力される。周波数２ｆ0の２倍波に対して電気長が９０°の先端開放スタブ６ｂの接続点では、周波数２ｆ0に対して短絡となるので、周波数２ｆ0成分の信号はＨＢＴ１３の方に反射される。基本波に対して電気長が９０°の先端開放スタブ６ｃの接続点では、周波数ｆ0に対して短絡となるので、周波数ｆ0成分の信号はＨＢＴ１３の方に反射される。周波数４ｆ0の４倍波は整合回路５を通して出力端子２に出力される。
【０００６】
【発明が解決しようとする課題】
上述した従来の周波数逓倍器はいずれも、３倍波に対して処理を行っておらず、３倍成分の電力が大きくなっていた。このため、所望逓倍波の出力電力は低く、周波数逓倍器の消費電力が大きくなる傾向にあった。
【０００７】
また３倍波成分は、周波数逓倍器の後段に接続されるミキサや他の逓倍器などの回路動作に悪影響を及ぼす。例えば、多段に周波数逓倍器を構成した場合、所望逓倍波の近傍周波数成分が大きくなり、発振器としての雑音となっていた。
【０００８】
本発明は、上記の問題点に鑑み、出力効率がよく雑音が少ない周波数逓倍器およびこれを用いた通信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る周波数逓倍器においては、入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子と、前記非線形素子が出力する基本波を抑圧する第一の先端開放スタブと、前記非線形素子が出力する３倍波を抑圧する第二の先端開放スタブと、前記非線形素子に前記基本波と同一周波数の信号を出力する第一の整合回路と、第二の整合回路とを備え、前記非線形素子と前記第二の整合回路との間に前記第一の先端開放スタブ及び前記第二の先端開放スタブが設けられているようにする。
【００１０】
また、４逓倍する周波数逓倍器にするために、前記非線形素子が出力する２倍波を抑圧する第三の先端開放スタブを備え、前記非線形素子と前記第二の整合回路との間に前記第三の先端開放スタブが設けられているようにする。
【００１１】
さらに、より一層出力効率をよくするために、前記第二の先端開放スタブによって前記非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波を前記第三の先端開放スタブが抑圧し、前記第二の先端開放スタブ及び前記第三の先端開放スタブによって前記非線形素子の出力信号から３倍波及び２倍波が除かれた信号に含まれる基本波を前記第一の先端開放スタブが抑圧し、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路の長さを３倍波に対して２５°〜４５°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路及び前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路の合計長さを２倍波に対して３５°〜５５°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路、前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路、及び前記第三の先端開放スタブと前記第一の先端開放スタブとを接続する伝送線路の合計長さを基本波に対して８０°〜１２０°とする。
【００１２】
或いは、前記第二の先端開放スタブによって前記非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波を前記第三の先端開放スタブが抑圧し、前記第二の先端開放スタブ及び前記第三の先端開放スタブによって前記非線形素子の出力信号から３倍波及び２倍波が除かれた信号に含まれる基本波を前記第一の先端開放スタブが抑圧し、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路の長さを３倍波に対して１５°〜３５°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路及び前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路の合計長さを２倍波に対して５０°〜７０°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路、前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路、及び前記第三の先端開放スタブと前記第一の先端開放スタブとを接続する伝送線路の合計長さを基本波に対して５０°〜８０°とする。
【００１３】
また、回路規模縮小の観点から、上記いずれかの構成の周波数逓倍器において、前記第一〜第三の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記第一〜第三の先端開放スタブおよび前記非線形素子の各々の接続の全部を行う伝送線路の少なくとも一つをインダクタに代えるようにしてもよい。
【００１４】
本発明に係る通信装置においては、上記周波数逓倍器を備えるようにする。
【００１５】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。本発明に係る第一実施形態の周波数逓倍器の構成を図１に示す。尚、図１において、図１２と同一の部分には同一の符号を付し説明を省略する。入力端子１は整合回路３の入力側に接続され、整合回路３の出力側はＨＥＭＴ（High Electron Mobility Transistor）４のゲートに接続される。ＨＥＭＴ４のソースは接地されており、ＨＥＭＴ４のドレインは伝送線路７ａの一端に接続される。
【００１６】
伝送線路７ａの他端は、３倍波に対して電気長が約９０°である先端開放スタブ６ａと、伝送線路７ｂの一端とに接続される。そして、伝送線路７ｂの他端は、２倍波に対して電気長が約９０°である先端開放スタブ６ｂと、伝送線路７ｃの一端とに接続される。さらに、伝送線路７ｃの他端は、基本波に対して電気長が約９０°である先端開放スタブ６ｃと、整合回路５の入力側とに接続される。整合回路５の出力側は出力端子２に接続される。
【００１７】
整合回路３は周波数ｆ0でＨＥＭＴ４の入力整合をとり、整合回路５は周波数４ｆ0でＨＥＭＴ４の出力整合をとる。整合回路３および整合回路５はバイアス回路を兼ねている。尚、先端開放スタブ６ａ〜６ｃおよび伝送線路７ａ〜７ｃは、マイクロストリップ線路やコプレーナ線路などにするとよい。
【００１８】
このような構成の第一実施形態の周波数逓倍器は次のように動作する。入力端子１に入力された周波数ｆ0（＝１．８１[GHz]）の信号が整合回路３を介してＨＥＭＴ４のゲートに入力される。また、ＨＥＭＴ４は、整合回路３および整合回路５によって、ピンチオフ付近にバイアスされる。これにより、ＨＥＭＴ４のドレイン電流波形は歪み、半波整流波形に近いものとなる。そして、そのドレイン電流は、周波数ｆ0の基本波およびその基本波の高調波から成っており、特に偶数次の高調波成分を多く含んでいる。
【００１９】
そして、そのドレイン電流は伝送線路７ａによって位相を変えられたのち、先端開放スタブ６ａの接続点に到達する。３倍波に対して電気長が約９０°である先端開放スタブ６ａの接続点では、３倍波に対して短絡となるので、３倍波がＨＥＭＴ４側に反射する。また、先端開放スタブ６ａの接続点を通過した信号は伝送線路７ｂによって位相を変えられたのち、先端開放スタブ６ｂの接続点に到達する。２倍波に対して電気長が約９０°である先端開放スタブ６ｂの接続点では、２倍波に対して短絡となるので、２倍波がＨＥＭＴ４側に反射する。また、先端開放スタブ６ｂの接続点を通過した信号は伝送線路７ｃによって位相を変えられたのち、先端開放スタブ６ｃの接続点に到達する。基本波に対して電気長が約９０°である先端開放スタブ６ｃの接続点では、基本波に対して短絡となるので、基本波がＨＥＭＴ４側に反射する。
【００２０】
そして、先端開放スタブ６ｃの接続点を通過した信号は、整合回路５に送出される。整合回路５は周波数４ｆ0で整合をとるので、整合回路５の出力側に接続される出力端子２から出力される信号の周波数は４ｆ0（＝７．５[GHz]）となる。すなわち、第一実施形態の周波数逓倍器は４逓倍の周波数逓倍器である。
【００２１】
第一実施形態の周波数逓倍器は３倍波を抑圧するので、３倍波を抑圧していなかった従来の周波数逓倍器に比べて４逓倍波の出力効率がよくなり、且つ、３倍波に起因する雑音が出力されなくなる。
【００２２】
尚、図１の第一実施形態の周波数逓倍器では分布定数線路（伝送線路７ａ〜７ｃ、先端開放スタブ６ａ〜６ｃ）を用いているが、分布定数線路の代わりに集中定数回路を用いてもよい。図２に示す第二実施形態の周波数逓倍器は、第一実施形態の周波数逓倍器が備える全ての分布定数線路を集中定数回路に置き換えたものである。尚、図２において図１と同一の部分には同一の符号を付し説明を省略する。
【００２３】
図１の伝送線路７ａ〜７ｃは信号の位相の変化を目的として設けられているため、図２のように伝送線路７ａ、７ｂ、および７ｃをそれぞれインダクタ１０ａ、１０ｂ、および１０ｃに置き換えても同様な効果を得ることができる。
【００２４】
さらに、周波数ｆを抑圧する先端開放スタブを、キャパシタとインダクタを直列接続し、キャパシタのインダクタと接続していない側を接続点とし、インダクタのキャパシタと接続していない側を接地した集中定数回路に置き換えることができる。この場合、キャパシタの容量Ｃと、インダクタのインダクタンスＬと、抑圧する周波数ｆとが（１）式の関係を満たすように、キャパシタの容量Ｃの値およびインダクタのインダクタンスＬの値を設定する。このような設定にすることによって、キャパシタとインダクタからなる集中定数回路は先端開放スタブと同様に周波数ｆの信号を抑圧することができる。
【数１】
【００２５】
従って、キャパシタ８ａの容量Ｃ1とインダクタ９ａのインダクタンスＬ1は（２）式の関係を、キャパシタ８ｂの容量Ｃ2とインダクタ９ｂのインダクタンスＬ2は（３）式の関係を、キャパシタ８ｃの容量Ｃ3とインダクタ９ｃのインダクタンスＬ3は（４）式の関係を、それぞれ満たすようにキャパシタ８ａ〜８ｃの容量およびインダクタ９ａ〜９ｃのインダクタンスを設定する。
【数２】
【００２６】
第二実施形態の周波数逓倍器のように集中定数回路を用いることによって分布定数線路を用いた場合に比べて周波数逓倍器の回路規模を縮小することができる。また、図２の第二実施形態の周波数逓倍器では、全ての分布定数線路（伝送線路７ａ〜７ｃ、先端開放スタブ６ａ〜６ｃ）を集中定数回路に置き換えたが、必ずしも全ての分布定数線路を置き換える必要はなく、置き換えは部分的であってもよい。さらに、先端開放スタブと置き換える集中定数回路は本実施形態に限定されることはなく、先端開放スタブと等価となる集中定数回路であれば他の構成でも構わない。尚、インダクタにはチップインダクタやスパイラルインダクタなどを用い、キャパシタにはチップキャパシタやＭＩＭ（Metal Insulator Metal）キャパシタなどを用いるとよい。
【００２７】
また、図１に示した第一実施形態の周波数逓倍器または図２に示した第二実施形態の周波数逓倍器において、２倍波を抑圧する先端開放スタブ６ｂ、またはそれと等価的に働くキャパシタ８ｂとインダクタ９ｂとからなる集中定数回路を除き、整合回路５を周波数２ｆ0で整合する整合回路にすることにより、２逓倍の周波数逓倍器とすることができる。
【００２８】
また、図１に示した第一実施形態の周波数逓倍器または図２に示した第二実施形態の周波数逓倍器において、高周波でも動作可能な非線形型素子としてＨＥＭＴ４を用いたが、高周波でも動作可能な他の非線形型素子例えばＨＢＴなどを用いてもよい。
【００２９】
次に伝送線路の位相条件について説明する。伝送線路を通過する信号の位相は、伝送線路の長さに依存する。従って、各伝送線路の長さは、位相条件０°すなわち線路長が全くない構成から、位相条件３６０°すなわち各波長分の長さと等しい構成まで考えられる。このため、伝送線路７ａ〜７ｃの一部又は全部の線路長が０となる場合がある。例えば、位相条件により線路７ｂの長さが０の場合には、図１に示した第一実施形態の周波数逓倍器は図３のような構成となり、３倍波を抑圧する先端開放スタブ６ａと２倍波を抑圧する先端開放スタブ６ｂとが、ＨＥＭＴ４から見て同距離に並列に接続されることになる。また例えば、伝送線路７ｃの長さが０の場合は、図１に示した第一実施形態の周波数逓倍器は図４のような構成となり、２倍波を抑圧する先端開放スタブ６ｂと基本波を抑圧する先端開放スタブ６ｃとが、ＨＥＭＴ４から見て同距離に並列に接続されることになる。尚、図３および図４において、図１と同一の部分には同一の符号を付し説明を省略する。
【００３０】
伝送線路の位相条件は周波数逓倍器の使用目的等に応じて設定するとよい。まず、高出力化を図る場合について説明する。各線路長の設定は、伝送線路７ａを３倍波に対して約３４°、伝送線路７ｂと線路７ｃの合計長さを２倍波に対して約４５°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さを基本波に対して約１００°とする。このように設定した場合の第一実施形態の周波数逓倍器における入力端子１に入力される周波数ｆ0の信号の電力Ｐin（以下、入力電力Ｐinという）[dBm]と出力端子２に出力される周波数４ｆ0の信号の電力Ｐout（以下、出力電力Ｐoutという）[dBm]との関係は図６に示す特性曲線Ｔ１のようになる。ただし、入力端子１に入力される信号の周波数ｆ0＝１．８１[GHz]、ＨＭＥＴ４のゲートバイアス電圧０[V]、ＨＭＥＴ４のドレインバイアス電圧２[V]である。
【００３１】
尚、伝送線路７ａの長さを３倍波に対して２５°〜４５°、伝送線路７ａと伝送線路７ｂとの合計長さを２倍波に対して３５°〜５５°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さを基本波に対して８０°〜１２０°としても図６に示す特性曲線Ｔ１とほぼ同程度の特性を得ることができる。
【００３２】
ここで、先端開放スタブの配置が高出力化に及ぼす影響について検討する。第三実施形態の周波数逓倍器は、図１の第一実施形態の周波数逓倍器に対して先端開放スタブの配置を変えた構成とする。第一実施形態の周波数逓倍器はＨＭＥＴ４側から整合回路５に向かって順に、３倍波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、基本波を抑圧する先端開放スタブを設けていたが、第三実施形態の周波数逓倍器は、ＨＭＥＴ４側から整合回路５に向かって順に、基本波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、３倍波を抑圧する先端開放スタブを設け、さらに図５に示すように基本波を抑圧する先端開放スタブを集中定数回路で等価的に置き換え、２倍波を抑圧する先端開放スタブを集中定数回路で等価的に置き換え、後述するように高出力化を図って位相条件を設定しその結果から伝送線路７ｂの長さを０とした。図１の構成と比べると、主に先端開放スタブの位置に相違があることが分かる。
【００３３】
この図５に示した第三実施形態の周波数逓倍器でも、伝送線路の長さを高出力用に調整している。各伝送線路長の設定は、伝送線路９ａを基本波に対して約９０°および２倍波に対して約１８０°、伝送線路９ａと伝送線路９ｃとの合計長さを３倍波に対して約３００°とする。このように設定した場合の第三実施形態の周波数逓倍器における入力電力Ｐin[dBm]と出力電力Ｐout[dBm]との関係は図６に示す特性曲線Ｔ２のようになる。ただし、入力端子１に入力される信号の周波数ｆ0＝１．８１[GHz]、ＨＭＥＴ４のゲートバイアス電圧０[V]、ＨＭＥＴ４のドレインバイアス電圧２[V]である。
【００３４】
図６から明らかなように、入力電力Ｐinが大きい領域では、第一実施形態の周波数逓倍器の出力電力Ｐoutが第三実施形態の周波数逓倍器の出力電力Ｐoutよりも大きい。例えば入力電力Ｐinが６．５[dBm]のとき、第一実施形態の周波数逓倍器の出力電力Ｐoutは、第三実施形態の周波数逓倍器の出力電力Ｐoutと比べて２．７[dB]大きい。
【００３５】
すなわち、高出力化を図るためには、図１に示した第一実施形態の周波数逓倍器のように、先端開放スタブの配置をＨＭＥＴ４側から整合回路５に向かって順に、３倍波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、基本波を抑圧する先端開放スタブを設ける構成にすることが好ましい。尚、この構成において、３倍波を抑圧する先端開放スタブと２倍波を抑圧する先端開放スタブとを接続する伝送線路または２倍波を抑圧する先端開放スタブと基本波を抑圧する先端開放スタブとを接続する伝送線路のいずれか一方の長さが０であっても構わない。
【００３６】
続いて、第一実施形態の周波数逓倍器において低消費電力を図る場合について説明する。各線路長の設定は、伝送線路７ａは３倍波に対して約２５°、伝送線路７ａと伝送線路７ｂとの合計長さは２倍波に対して約６０°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さは基本波に対して約６５°とする。
【００３７】
ここで、上述した第一実施形態の周波数逓倍器において高出力化を図った位相条件の場合との比較を行う。ＨＥＭＴ４における出力信号の負荷線のシミュレーション値を図７に示す。高出力化を図った位相条件での負荷線をＴ３、低消費電力化を図った位相条件での負荷線をＴ４とする。ただし、図７の横軸はＨＥＭＴ４のソース−ドレイン間電圧Ｖds[V]であり、縦軸はＨＥＭＴ４のドレイン電流Ｉd[mA]である。出力信号の負荷線で囲まれる面積が狭いほど、またドレイン電流Ｉdの最大値が小さいほど、ＨＥＭＴ４は低電力で動作している、すなわち低消費電力であることを示す。
【００３８】
図７から明らかなように、負荷線Ｔ４で囲まれた面積は負荷線Ｔ３で囲まれた面積よりも小さく、負荷線Ｔ４のドレイン電流Ｉdの最大値は負荷線Ｔ３のドレイン電流Ｉdの最大値よりも小さい。このことから、低消費電力を図って設定した位相条件によって低消費電力化が実現していることがわかる。
【００３９】
そして、低消費電力を図った位相条件に設定した場合の第一実施形態の周波数逓倍器におけるＨＥＭＴ４のドレイン電流Ｉd[mA]とＨＥＭＴ４のドレイン電圧Ｖd[V]との関係は図８に示す特性曲線Ｔ５のようになる。ただし、入力端子１に入力される信号の周波数ｆ0＝１．８１[GHz]、ゲートバイアス電圧０[V]、ドレインバイアス電圧２[V]である。
【００４０】
尚、伝送線路７ａの長さ３倍波に対してを１５°〜３５°、伝送線路７ａと伝送線路７ｂとの合計長さを２倍波に対して５０°〜７０°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さを基本波に対して５０°〜８０°としても図８に示す特性曲線Ｔ５とほぼ同程度の特性を得ることができる。
【００４１】
ここで、先端開放スタブの配置が低消費電力化に及ぼす影響について検討する。上述した第三実施形態の周波数逓倍器において、伝送線路の長さを低消費電力用に調整し、伝送線路７ａを基本波に対して約２５°、伝送線路７ａと伝送線路７ｂとの合計長さを２倍波に対して約６０°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さを３倍波に対して約６５°とした。このように設定した場合の第三実施形態の周波数逓倍器におけるドレイン電流Ｉd[mA]とドレイン電圧Ｖd[V]との関係は図８に示す特性曲線Ｔ６のようになる。ただし、入力端子１に入力される信号の周波数ｆ0＝１．８１[GHz]、ゲートバイアス電圧０[V]、ドレインバイアス電圧２[V]である。
【００４２】
図８から明らかなように、第一実施形態の周波数逓倍器のドレイン電流Ｉdが第三実施形態の周波数逓倍器のドレイン電流Ｉdよりも小さい。例えば、入力電力５[dB]、ドレイン電圧Ｖd＝２．０[V]のとき、第一実施形態の周波数逓倍器の消費電流（９[mA]）は、第三実施形態の周波数逓倍器の消費電流（２７[mA]）と比べて１８[mA]低く抑えられている。
【００４３】
すなわち、低消費電力化を図るためには、図１に示した第一実施形態の周波数逓倍器のように、先端開放スタブの配置をＨＭＥＴ４側から整合回路５に向かって順に、３倍波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、基本波を抑圧する先端開放スタブを設ける構成にすることが好ましい。尚、この構成において、３倍波を抑圧する先端開放スタブと２倍波を抑圧する先端開放スタブとを接続する伝送線路または２倍波を抑圧する先端開放スタブと基本波を抑圧する先端開放スタブとを接続する伝送線路のいずれか一方の長さが０であっても構わない。
【００４４】
上述したように、高出力化を図る場合でも低消費電力化を図る場合でも先端開放スタブの配置をＨＭＥＴ４側から整合回路５に向かって順に、３倍波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、基本波を抑圧する先端開放スタブを設ける構成にすることが好ましい。これは、このような構成にすることによって波長が短い高次高調波ほど伝送線路の通過長が短くなるので、各高調波の相関を減らすことができ、各高調波の周波数毎に行う位相条件の調整が効率よく行えるようになるからである。
【００４５】
次に、上述した周波数逓倍器を有する局部発振器を備える通信装置について説明する。送信装置の構成としては例えば図９に示すようなものがある。低周波数の信号であるデータ信号が入力端子２１に入力される。データ信号は、アンプ２２で増幅されたのち変調回路２３によって変調されミキサ２４に送出される。ミキサ２４には、局部発振器３０が発生する局部発振信号も入力される。
【００４６】
局部発振器３０は、ＰＬＯ（Phase Locked Oscillator）３１と、上述した本発明に係る周波数逓倍器３２と、バンドパスフィルタ３３を備えている。周波数逓倍器３２がＰＬＯ３１が発振する信号の周波数を逓倍して出力する。周波数逓倍器３２が出力する信号は、バンドパスフィルタ３３によって不要成分が除去され局部発振信号としてミキサ２４に出力される。
【００４７】
ミキサ２４では局部発振信号と変調されたデータ信号とを混合することによりＲＦ信号を作成しバンドパスフィルタ２５に出力する。バンドパスフィルタ２５によっ不要成分が除去され、アンプ２６により電力増幅されたＲＦ信号がアンテナ２７を介して送信される。
【００４８】
このように、本発明に係る周波数逓倍器３２を用いることにより、高出力、または低消費電力な送信装置を実現することができる。
【００４９】
また、受信装置の構成としては例えば図１０に示すようなものがある。尚、図１０において図９と同一の部分には同一の符号を付す。所定の周波数数の受信信号がアンテナ４１から入力される。まず、バンドパスフィルタ４２によって受信信号以外の信号が除去され、受信信号のみが選別される。バンドパスフィルタ４２によって選別された受信信号がアンプ４３で増幅され、ミキサ４４に入力される。また、ミキサ４４には、局部発振器３０が発生する局部発振信号も入力される。
【００５０】
局部発振器３０は、ＰＬＯ３１と、上述した本発明に係る周波数逓倍器３２と、バンドパスフィルタ３３を備えている。周波数逓倍器３２はＰＬＯ３１が発振する信号の周波数を逓倍して出力する。周波数逓倍器３２が出力する信号は、バンドパスフィルタ３３によって不要成分が除去され局部発振信号としてミキサ４４に出力される。
【００５１】
ミキサ４４では局部発振信号と受信信号とを混合することによりＩＦ信号を作成し復調部４５に出力する。ＩＦ信号の周波数は局部発振信号の周波数と受信信号の周波数との差により決定されるので、ミキサ４４が出力するＩＦ信号は常に一定の周波数となる。
【００５２】
次に、復調部４５について説明する。ミキサ４４から出力される信号にはＩＦ信号のほかに不要信号が含まれている。この不要信号を除去するためにバンドパスフィルタ４６が設けられている。バンドパスフィルタ４６によってＩＦ信号のみが選択された後、復調回路４７により復調され出力端子４８に出力される。
【００５３】
このように、本発明に係る周波数逓倍器を用いることにより、高出力、または低消費電力な受信装置を実現することができる。
【００５４】
尚、本発明に係る通信装置は、これに限定されることはなく、他の構成の送信装置または受信装置にも適用され、送信と受信の両方が行える送受信装置についても適用することができる。送受信装置の一実施態様としては、図９に示した送信装置の構成と図１０に示した受信装置の構成を合わせ持った構成とする態様が考えられる。この場合、送信に用いる局部発振器が出力する信号の周波数と受信に用いる局部発振器が出力する信号の周波数を同一とすることで、局部発振器を共用化することができ、部品点数を低減することができる。
【００５５】
【発明の効果】
本発明によれば、周波数逓倍器が３倍波を抑圧する第二の先端開放スタブを備えるので、３倍波を非線形素子側に返すことができる。従って、３倍波成分の電力を小さくすることができ、出力効率を向上することができる。すなわち、周波数逓倍器の高出力化や低消費電力化を図ることができる。また、３倍波に起因する雑音がなくなるので、周波数逓倍器から出力される雑音が減少する。
【００５６】
また、本発明によれば、周波数逓倍器が２倍波を抑圧する第三の先端開放スタブを備えるので、４逓倍以上の信号を効率よく出力することができる。
【００５７】
また、本発明によれば、周波数逓倍器が、第二の先端開放スタブによって非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波を第三の先端開放スタブが抑圧し、第二の先端開放スタブ及び第三の先端開放スタブによって非線形素子の出力信号から３倍波及び２倍波が除かれた信号に含まれる基本波を第一の先端開放スタブが抑圧する又は、第二の先端開放スタブ及び第三の先端開放スタブによって非線形素子の出力信号から同時に３倍波及び２倍波が除かれた信号に含まれる基本波を第一の先端開放スタブが抑圧する又は、第二の先端開放スタブによって非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波および基本波を第三の先端開放スタブおよび第一の先端開放スタブが同時に抑圧するので、各高調波の相関を減らすことができる。これにより、各高調波の周波数毎に行う位相条件の調整が効率よく行えるようになり、より一層の高出力化または低消費電力化が可能となる。
【００５８】
また、本発明によれば、周波数逓倍器において、第一〜第三の先端開放スタブおよび非線形素子の各々の接続の全部が伝送線路を介して行われているので、位相条件を最適化することができ、より一層の高出力化または低消費電力化が可能となる。
【００５９】
また、本発明によれば、上記構成の周波数逓倍器において、第一〜第三の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記第一〜第三の先端開放スタブおよび前記非線形素子の各々の接続の全部を行う伝送線路の少なくとも一つをインダクタに代えるので、回路面積を小型化することができる。
【００６０】
また、本発明によれば、通信装置が上記構成の周波数逓倍器を備えるので、通信装置の高出力化または低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】 第一実施形態の周波数逓倍器の構成を示す図である。
【図２】 第二実施形態の周波数逓倍器の構成を示す図である。
【図３】 第一実施形態の周波数逓倍器において一つの伝送線路の長さを０とした場合の構成を示す図である。
【図４】 第一実施形態の周波数逓倍器において他の一つの伝送線路の長さを０とした場合の構成を示す図である。
【図５】 第三実施形態の周波数逓倍器の構成を示す図である。
【図６】 本発明に係る周波数逓倍器における入出力信号の特性を示す図である。
【図７】 本発明に係る周波数逓倍器が備えるＨＥＭＴの負荷線を示す図である。
【図８】 本発明に係る周波数逓倍器における消費電流の特性を示す図である。
【図９】 本発明に係る送信装置の構成を示す図である。
【図１０】 本発明に係る受信装置の構成を示す図である。
【図１１】 従来の周波数逓倍器の構成図である。
【図１２】 従来の周波数逓倍器の他の構成図である。
【符号の説明】
３、５ 整合回路
４ ＨＥＭＴ
６ａ〜６ｃ 先端開放スタブ
７ａ〜７ｃ 伝送線路
８ａ〜８ｃ キャパシタ
９ａ〜９ｃ、１０ａ〜１０ｃ リアクタ
３０ 局部発振器
３１ ＰＬＯ
３２ 周波数逓倍器
３３ バンドパスフィルタ
【発明の属する技術分野】
本発明は、マイクロ波・ミリ波帯の通信装置に用いられる周波数逓倍器に関するものである。
【０００２】
【従来の技術】
ミリ波帯、準ミリ波帯の局部発振器を構成するにあたり、コスト面、実用化面、安定性などの観点から、ミリ波帯、準ミリ波帯の信号を直接発振する方法よりも、マイクロ波帯の位相同期発振器などから出力される信号の周波数を周波数逓倍器により整数倍してミリ波・準ミリ波帯の高周波信号を得る方法がよく用いられている。
【０００３】
一般的な周波数逓倍器の構成を図１１に示す。この周波数逓倍器は、整合回路３、整合回路１２、ＦＥＴ（Field Effect Transistor）１１、先端開放スタブ６ｃを備えている。入力端子１に入力された周波数ｆ0の信号は、整合回路３を経て非線形素子であるＦＥＴ１１のゲートに入力される。整合回路３および整合回路１２はバイアス回路を兼ねており、整合回路３および整合回路１２はＦＥＴ１１をピンチオフ付近にバイアスする。そうすると、ＦＥＴ１１のドレイン電流波形は歪み、半波整流波形に近いものとなる。そして、そのドレイン電流は、周波数ｆ0の基本波およびその基本波の高調波から成っており、特に偶数次の高調波成分を多く含んでいる。このＦＥＴ１１のドレインに、基本波に対して電気長が９０°の先端開放スタブ６ｃの一端を接続することにより、周波数ｆ0の成分を反射させて高調波成分のみを通過させ、さらに整合回路１２によって周波数２ｆ0の２倍波を出力端子２に出力する構成となっている。この２逓倍の周波数逓倍器を複数段接続することにより、逓倍数を４倍、さらに８倍と増やすことができる。
【０００４】
また、周波数逓倍器の段数を減らす為に、１段で４逓倍することができる周波数逓倍器が特開２０００−１５６６１１号公報に開示されている。その周波数逓倍器の回路構成を図１２に示す。尚、図１２において図１１と同一の部分には同一の符号を付し説明を省略する。整合回路３はＨＢＴ（Heterojunction Bipolar Transistor）１３の入力に対して周波数ｆ0で、整合回路５はＨＢＴ１３の出力に対して周波数４ｆ0で整合をとる。整合回路３および整合回路５はバイアス回路を兼ねており、ＨＢＴ１３はピンチオフ付近にバイアスがかけられている。
【０００５】
この４逓倍の周波数逓倍器の動作について説明する。入力端子１に入力された周波数ｆ0の信号は整合回路３を経て、ＨＢＴ１３のベースに入力される。ＨＢＴ１３のコレクタ電流はベース電圧に対して指数関数的に増加するため、周波数ｆ0の基本波に加えて多くの高調波が出力される。周波数２ｆ0の２倍波に対して電気長が９０°の先端開放スタブ６ｂの接続点では、周波数２ｆ0に対して短絡となるので、周波数２ｆ0成分の信号はＨＢＴ１３の方に反射される。基本波に対して電気長が９０°の先端開放スタブ６ｃの接続点では、周波数ｆ0に対して短絡となるので、周波数ｆ0成分の信号はＨＢＴ１３の方に反射される。周波数４ｆ0の４倍波は整合回路５を通して出力端子２に出力される。
【０００６】
【発明が解決しようとする課題】
上述した従来の周波数逓倍器はいずれも、３倍波に対して処理を行っておらず、３倍成分の電力が大きくなっていた。このため、所望逓倍波の出力電力は低く、周波数逓倍器の消費電力が大きくなる傾向にあった。
【０００７】
また３倍波成分は、周波数逓倍器の後段に接続されるミキサや他の逓倍器などの回路動作に悪影響を及ぼす。例えば、多段に周波数逓倍器を構成した場合、所望逓倍波の近傍周波数成分が大きくなり、発振器としての雑音となっていた。
【０００８】
本発明は、上記の問題点に鑑み、出力効率がよく雑音が少ない周波数逓倍器およびこれを用いた通信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る周波数逓倍器においては、入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子と、前記非線形素子が出力する基本波を抑圧する第一の先端開放スタブと、前記非線形素子が出力する３倍波を抑圧する第二の先端開放スタブと、前記非線形素子に前記基本波と同一周波数の信号を出力する第一の整合回路と、第二の整合回路とを備え、前記非線形素子と前記第二の整合回路との間に前記第一の先端開放スタブ及び前記第二の先端開放スタブが設けられているようにする。
【００１０】
また、４逓倍する周波数逓倍器にするために、前記非線形素子が出力する２倍波を抑圧する第三の先端開放スタブを備え、前記非線形素子と前記第二の整合回路との間に前記第三の先端開放スタブが設けられているようにする。
【００１１】
さらに、より一層出力効率をよくするために、前記第二の先端開放スタブによって前記非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波を前記第三の先端開放スタブが抑圧し、前記第二の先端開放スタブ及び前記第三の先端開放スタブによって前記非線形素子の出力信号から３倍波及び２倍波が除かれた信号に含まれる基本波を前記第一の先端開放スタブが抑圧し、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路の長さを３倍波に対して２５°〜４５°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路及び前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路の合計長さを２倍波に対して３５°〜５５°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路、前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路、及び前記第三の先端開放スタブと前記第一の先端開放スタブとを接続する伝送線路の合計長さを基本波に対して８０°〜１２０°とする。
【００１２】
或いは、前記第二の先端開放スタブによって前記非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波を前記第三の先端開放スタブが抑圧し、前記第二の先端開放スタブ及び前記第三の先端開放スタブによって前記非線形素子の出力信号から３倍波及び２倍波が除かれた信号に含まれる基本波を前記第一の先端開放スタブが抑圧し、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路の長さを３倍波に対して１５°〜３５°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路及び前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路の合計長さを２倍波に対して５０°〜７０°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路、前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路、及び前記第三の先端開放スタブと前記第一の先端開放スタブとを接続する伝送線路の合計長さを基本波に対して５０°〜８０°とする。
【００１３】
また、回路規模縮小の観点から、上記いずれかの構成の周波数逓倍器において、前記第一〜第三の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記第一〜第三の先端開放スタブおよび前記非線形素子の各々の接続の全部を行う伝送線路の少なくとも一つをインダクタに代えるようにしてもよい。
【００１４】
本発明に係る通信装置においては、上記周波数逓倍器を備えるようにする。
【００１５】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。本発明に係る第一実施形態の周波数逓倍器の構成を図１に示す。尚、図１において、図１２と同一の部分には同一の符号を付し説明を省略する。入力端子１は整合回路３の入力側に接続され、整合回路３の出力側はＨＥＭＴ（High Electron Mobility Transistor）４のゲートに接続される。ＨＥＭＴ４のソースは接地されており、ＨＥＭＴ４のドレインは伝送線路７ａの一端に接続される。
【００１６】
伝送線路７ａの他端は、３倍波に対して電気長が約９０°である先端開放スタブ６ａと、伝送線路７ｂの一端とに接続される。そして、伝送線路７ｂの他端は、２倍波に対して電気長が約９０°である先端開放スタブ６ｂと、伝送線路７ｃの一端とに接続される。さらに、伝送線路７ｃの他端は、基本波に対して電気長が約９０°である先端開放スタブ６ｃと、整合回路５の入力側とに接続される。整合回路５の出力側は出力端子２に接続される。
【００１７】
整合回路３は周波数ｆ0でＨＥＭＴ４の入力整合をとり、整合回路５は周波数４ｆ0でＨＥＭＴ４の出力整合をとる。整合回路３および整合回路５はバイアス回路を兼ねている。尚、先端開放スタブ６ａ〜６ｃおよび伝送線路７ａ〜７ｃは、マイクロストリップ線路やコプレーナ線路などにするとよい。
【００１８】
このような構成の第一実施形態の周波数逓倍器は次のように動作する。入力端子１に入力された周波数ｆ0（＝１．８１[GHz]）の信号が整合回路３を介してＨＥＭＴ４のゲートに入力される。また、ＨＥＭＴ４は、整合回路３および整合回路５によって、ピンチオフ付近にバイアスされる。これにより、ＨＥＭＴ４のドレイン電流波形は歪み、半波整流波形に近いものとなる。そして、そのドレイン電流は、周波数ｆ0の基本波およびその基本波の高調波から成っており、特に偶数次の高調波成分を多く含んでいる。
【００１９】
そして、そのドレイン電流は伝送線路７ａによって位相を変えられたのち、先端開放スタブ６ａの接続点に到達する。３倍波に対して電気長が約９０°である先端開放スタブ６ａの接続点では、３倍波に対して短絡となるので、３倍波がＨＥＭＴ４側に反射する。また、先端開放スタブ６ａの接続点を通過した信号は伝送線路７ｂによって位相を変えられたのち、先端開放スタブ６ｂの接続点に到達する。２倍波に対して電気長が約９０°である先端開放スタブ６ｂの接続点では、２倍波に対して短絡となるので、２倍波がＨＥＭＴ４側に反射する。また、先端開放スタブ６ｂの接続点を通過した信号は伝送線路７ｃによって位相を変えられたのち、先端開放スタブ６ｃの接続点に到達する。基本波に対して電気長が約９０°である先端開放スタブ６ｃの接続点では、基本波に対して短絡となるので、基本波がＨＥＭＴ４側に反射する。
【００２０】
そして、先端開放スタブ６ｃの接続点を通過した信号は、整合回路５に送出される。整合回路５は周波数４ｆ0で整合をとるので、整合回路５の出力側に接続される出力端子２から出力される信号の周波数は４ｆ0（＝７．５[GHz]）となる。すなわち、第一実施形態の周波数逓倍器は４逓倍の周波数逓倍器である。
【００２１】
第一実施形態の周波数逓倍器は３倍波を抑圧するので、３倍波を抑圧していなかった従来の周波数逓倍器に比べて４逓倍波の出力効率がよくなり、且つ、３倍波に起因する雑音が出力されなくなる。
【００２２】
尚、図１の第一実施形態の周波数逓倍器では分布定数線路（伝送線路７ａ〜７ｃ、先端開放スタブ６ａ〜６ｃ）を用いているが、分布定数線路の代わりに集中定数回路を用いてもよい。図２に示す第二実施形態の周波数逓倍器は、第一実施形態の周波数逓倍器が備える全ての分布定数線路を集中定数回路に置き換えたものである。尚、図２において図１と同一の部分には同一の符号を付し説明を省略する。
【００２３】
図１の伝送線路７ａ〜７ｃは信号の位相の変化を目的として設けられているため、図２のように伝送線路７ａ、７ｂ、および７ｃをそれぞれインダクタ１０ａ、１０ｂ、および１０ｃに置き換えても同様な効果を得ることができる。
【００２４】
さらに、周波数ｆを抑圧する先端開放スタブを、キャパシタとインダクタを直列接続し、キャパシタのインダクタと接続していない側を接続点とし、インダクタのキャパシタと接続していない側を接地した集中定数回路に置き換えることができる。この場合、キャパシタの容量Ｃと、インダクタのインダクタンスＬと、抑圧する周波数ｆとが（１）式の関係を満たすように、キャパシタの容量Ｃの値およびインダクタのインダクタンスＬの値を設定する。このような設定にすることによって、キャパシタとインダクタからなる集中定数回路は先端開放スタブと同様に周波数ｆの信号を抑圧することができる。
【数１】
従って、キャパシタ８ａの容量Ｃ1とインダクタ９ａのインダクタンスＬ1は（２）式の関係を、キャパシタ８ｂの容量Ｃ2とインダクタ９ｂのインダクタンスＬ2は（３）式の関係を、キャパシタ８ｃの容量Ｃ3とインダクタ９ｃのインダクタンスＬ3は（４）式の関係を、それぞれ満たすようにキャパシタ８ａ〜８ｃの容量およびインダクタ９ａ〜９ｃのインダクタンスを設定する。
【数２】
第二実施形態の周波数逓倍器のように集中定数回路を用いることによって分布定数線路を用いた場合に比べて周波数逓倍器の回路規模を縮小することができる。また、図２の第二実施形態の周波数逓倍器では、全ての分布定数線路（伝送線路７ａ〜７ｃ、先端開放スタブ６ａ〜６ｃ）を集中定数回路に置き換えたが、必ずしも全ての分布定数線路を置き換える必要はなく、置き換えは部分的であってもよい。さらに、先端開放スタブと置き換える集中定数回路は本実施形態に限定されることはなく、先端開放スタブと等価となる集中定数回路であれば他の構成でも構わない。尚、インダクタにはチップインダクタやスパイラルインダクタなどを用い、キャパシタにはチップキャパシタやＭＩＭ（Metal Insulator Metal）キャパシタなどを用いるとよい。
【００２７】
また、図１に示した第一実施形態の周波数逓倍器または図２に示した第二実施形態の周波数逓倍器において、２倍波を抑圧する先端開放スタブ６ｂ、またはそれと等価的に働くキャパシタ８ｂとインダクタ９ｂとからなる集中定数回路を除き、整合回路５を周波数２ｆ0で整合する整合回路にすることにより、２逓倍の周波数逓倍器とすることができる。
【００２８】
また、図１に示した第一実施形態の周波数逓倍器または図２に示した第二実施形態の周波数逓倍器において、高周波でも動作可能な非線形型素子としてＨＥＭＴ４を用いたが、高周波でも動作可能な他の非線形型素子例えばＨＢＴなどを用いてもよい。
【００２９】
次に伝送線路の位相条件について説明する。伝送線路を通過する信号の位相は、伝送線路の長さに依存する。従って、各伝送線路の長さは、位相条件０°すなわち線路長が全くない構成から、位相条件３６０°すなわち各波長分の長さと等しい構成まで考えられる。このため、伝送線路７ａ〜７ｃの一部又は全部の線路長が０となる場合がある。例えば、位相条件により線路７ｂの長さが０の場合には、図１に示した第一実施形態の周波数逓倍器は図３のような構成となり、３倍波を抑圧する先端開放スタブ６ａと２倍波を抑圧する先端開放スタブ６ｂとが、ＨＥＭＴ４から見て同距離に並列に接続されることになる。また例えば、伝送線路７ｃの長さが０の場合は、図１に示した第一実施形態の周波数逓倍器は図４のような構成となり、２倍波を抑圧する先端開放スタブ６ｂと基本波を抑圧する先端開放スタブ６ｃとが、ＨＥＭＴ４から見て同距離に並列に接続されることになる。尚、図３および図４において、図１と同一の部分には同一の符号を付し説明を省略する。
【００３０】
伝送線路の位相条件は周波数逓倍器の使用目的等に応じて設定するとよい。まず、高出力化を図る場合について説明する。各線路長の設定は、伝送線路７ａを３倍波に対して約３４°、伝送線路７ｂと線路７ｃの合計長さを２倍波に対して約４５°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さを基本波に対して約１００°とする。このように設定した場合の第一実施形態の周波数逓倍器における入力端子１に入力される周波数ｆ0の信号の電力Ｐin（以下、入力電力Ｐinという）[dBm]と出力端子２に出力される周波数４ｆ0の信号の電力Ｐout（以下、出力電力Ｐoutという）[dBm]との関係は図６に示す特性曲線Ｔ１のようになる。ただし、入力端子１に入力される信号の周波数ｆ0＝１．８１[GHz]、ＨＭＥＴ４のゲートバイアス電圧０[V]、ＨＭＥＴ４のドレインバイアス電圧２[V]である。
【００３１】
尚、伝送線路７ａの長さを３倍波に対して２５°〜４５°、伝送線路７ａと伝送線路７ｂとの合計長さを２倍波に対して３５°〜５５°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さを基本波に対して８０°〜１２０°としても図６に示す特性曲線Ｔ１とほぼ同程度の特性を得ることができる。
【００３２】
ここで、先端開放スタブの配置が高出力化に及ぼす影響について検討する。第三実施形態の周波数逓倍器は、図１の第一実施形態の周波数逓倍器に対して先端開放スタブの配置を変えた構成とする。第一実施形態の周波数逓倍器はＨＭＥＴ４側から整合回路５に向かって順に、３倍波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、基本波を抑圧する先端開放スタブを設けていたが、第三実施形態の周波数逓倍器は、ＨＭＥＴ４側から整合回路５に向かって順に、基本波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、３倍波を抑圧する先端開放スタブを設け、さらに図５に示すように基本波を抑圧する先端開放スタブを集中定数回路で等価的に置き換え、２倍波を抑圧する先端開放スタブを集中定数回路で等価的に置き換え、後述するように高出力化を図って位相条件を設定しその結果から伝送線路７ｂの長さを０とした。図１の構成と比べると、主に先端開放スタブの位置に相違があることが分かる。
【００３３】
この図５に示した第三実施形態の周波数逓倍器でも、伝送線路の長さを高出力用に調整している。各伝送線路長の設定は、伝送線路９ａを基本波に対して約９０°および２倍波に対して約１８０°、伝送線路９ａと伝送線路９ｃとの合計長さを３倍波に対して約３００°とする。このように設定した場合の第三実施形態の周波数逓倍器における入力電力Ｐin[dBm]と出力電力Ｐout[dBm]との関係は図６に示す特性曲線Ｔ２のようになる。ただし、入力端子１に入力される信号の周波数ｆ0＝１．８１[GHz]、ＨＭＥＴ４のゲートバイアス電圧０[V]、ＨＭＥＴ４のドレインバイアス電圧２[V]である。
【００３４】
図６から明らかなように、入力電力Ｐinが大きい領域では、第一実施形態の周波数逓倍器の出力電力Ｐoutが第三実施形態の周波数逓倍器の出力電力Ｐoutよりも大きい。例えば入力電力Ｐinが６．５[dBm]のとき、第一実施形態の周波数逓倍器の出力電力Ｐoutは、第三実施形態の周波数逓倍器の出力電力Ｐoutと比べて２．７[dB]大きい。
【００３５】
すなわち、高出力化を図るためには、図１に示した第一実施形態の周波数逓倍器のように、先端開放スタブの配置をＨＭＥＴ４側から整合回路５に向かって順に、３倍波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、基本波を抑圧する先端開放スタブを設ける構成にすることが好ましい。尚、この構成において、３倍波を抑圧する先端開放スタブと２倍波を抑圧する先端開放スタブとを接続する伝送線路または２倍波を抑圧する先端開放スタブと基本波を抑圧する先端開放スタブとを接続する伝送線路のいずれか一方の長さが０であっても構わない。
【００３６】
続いて、第一実施形態の周波数逓倍器において低消費電力を図る場合について説明する。各線路長の設定は、伝送線路７ａは３倍波に対して約２５°、伝送線路７ａと伝送線路７ｂとの合計長さは２倍波に対して約６０°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さは基本波に対して約６５°とする。
【００３７】
ここで、上述した第一実施形態の周波数逓倍器において高出力化を図った位相条件の場合との比較を行う。ＨＥＭＴ４における出力信号の負荷線のシミュレーション値を図７に示す。高出力化を図った位相条件での負荷線をＴ３、低消費電力化を図った位相条件での負荷線をＴ４とする。ただし、図７の横軸はＨＥＭＴ４のソース−ドレイン間電圧Ｖds[V]であり、縦軸はＨＥＭＴ４のドレイン電流Ｉd[mA]である。出力信号の負荷線で囲まれる面積が狭いほど、またドレイン電流Ｉdの最大値が小さいほど、ＨＥＭＴ４は低電力で動作している、すなわち低消費電力であることを示す。
【００３８】
図７から明らかなように、負荷線Ｔ４で囲まれた面積は負荷線Ｔ３で囲まれた面積よりも小さく、負荷線Ｔ４のドレイン電流Ｉdの最大値は負荷線Ｔ３のドレイン電流Ｉdの最大値よりも小さい。このことから、低消費電力を図って設定した位相条件によって低消費電力化が実現していることがわかる。
【００３９】
そして、低消費電力を図った位相条件に設定した場合の第一実施形態の周波数逓倍器におけるＨＥＭＴ４のドレイン電流Ｉd[mA]とＨＥＭＴ４のドレイン電圧Ｖd[V]との関係は図８に示す特性曲線Ｔ５のようになる。ただし、入力端子１に入力される信号の周波数ｆ0＝１．８１[GHz]、ゲートバイアス電圧０[V]、ドレインバイアス電圧２[V]である。
【００４０】
尚、伝送線路７ａの長さ３倍波に対してを１５°〜３５°、伝送線路７ａと伝送線路７ｂとの合計長さを２倍波に対して５０°〜７０°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さを基本波に対して５０°〜８０°としても図８に示す特性曲線Ｔ５とほぼ同程度の特性を得ることができる。
【００４１】
ここで、先端開放スタブの配置が低消費電力化に及ぼす影響について検討する。上述した第三実施形態の周波数逓倍器において、伝送線路の長さを低消費電力用に調整し、伝送線路７ａを基本波に対して約２５°、伝送線路７ａと伝送線路７ｂとの合計長さを２倍波に対して約６０°、伝送線路７ａと伝送線路７ｂと伝送線路７ｃとの合計長さを３倍波に対して約６５°とした。このように設定した場合の第三実施形態の周波数逓倍器におけるドレイン電流Ｉd[mA]とドレイン電圧Ｖd[V]との関係は図８に示す特性曲線Ｔ６のようになる。ただし、入力端子１に入力される信号の周波数ｆ0＝１．８１[GHz]、ゲートバイアス電圧０[V]、ドレインバイアス電圧２[V]である。
【００４２】
図８から明らかなように、第一実施形態の周波数逓倍器のドレイン電流Ｉdが第三実施形態の周波数逓倍器のドレイン電流Ｉdよりも小さい。例えば、入力電力５[dB]、ドレイン電圧Ｖd＝２．０[V]のとき、第一実施形態の周波数逓倍器の消費電流（９[mA]）は、第三実施形態の周波数逓倍器の消費電流（２７[mA]）と比べて１８[mA]低く抑えられている。
【００４３】
すなわち、低消費電力化を図るためには、図１に示した第一実施形態の周波数逓倍器のように、先端開放スタブの配置をＨＭＥＴ４側から整合回路５に向かって順に、３倍波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、基本波を抑圧する先端開放スタブを設ける構成にすることが好ましい。尚、この構成において、３倍波を抑圧する先端開放スタブと２倍波を抑圧する先端開放スタブとを接続する伝送線路または２倍波を抑圧する先端開放スタブと基本波を抑圧する先端開放スタブとを接続する伝送線路のいずれか一方の長さが０であっても構わない。
【００４４】
上述したように、高出力化を図る場合でも低消費電力化を図る場合でも先端開放スタブの配置をＨＭＥＴ４側から整合回路５に向かって順に、３倍波を抑圧する先端開放スタブ、２倍波を抑圧する先端開放スタブ、基本波を抑圧する先端開放スタブを設ける構成にすることが好ましい。これは、このような構成にすることによって波長が短い高次高調波ほど伝送線路の通過長が短くなるので、各高調波の相関を減らすことができ、各高調波の周波数毎に行う位相条件の調整が効率よく行えるようになるからである。
【００４５】
次に、上述した周波数逓倍器を有する局部発振器を備える通信装置について説明する。送信装置の構成としては例えば図９に示すようなものがある。低周波数の信号であるデータ信号が入力端子２１に入力される。データ信号は、アンプ２２で増幅されたのち変調回路２３によって変調されミキサ２４に送出される。ミキサ２４には、局部発振器３０が発生する局部発振信号も入力される。
【００４６】
局部発振器３０は、ＰＬＯ（Phase Locked Oscillator）３１と、上述した本発明に係る周波数逓倍器３２と、バンドパスフィルタ３３を備えている。周波数逓倍器３２がＰＬＯ３１が発振する信号の周波数を逓倍して出力する。周波数逓倍器３２が出力する信号は、バンドパスフィルタ３３によって不要成分が除去され局部発振信号としてミキサ２４に出力される。
【００４７】
ミキサ２４では局部発振信号と変調されたデータ信号とを混合することによりＲＦ信号を作成しバンドパスフィルタ２５に出力する。バンドパスフィルタ２５によっ不要成分が除去され、アンプ２６により電力増幅されたＲＦ信号がアンテナ２７を介して送信される。
【００４８】
このように、本発明に係る周波数逓倍器３２を用いることにより、高出力、または低消費電力な送信装置を実現することができる。
【００４９】
また、受信装置の構成としては例えば図１０に示すようなものがある。尚、図１０において図９と同一の部分には同一の符号を付す。所定の周波数数の受信信号がアンテナ４１から入力される。まず、バンドパスフィルタ４２によって受信信号以外の信号が除去され、受信信号のみが選別される。バンドパスフィルタ４２によって選別された受信信号がアンプ４３で増幅され、ミキサ４４に入力される。また、ミキサ４４には、局部発振器３０が発生する局部発振信号も入力される。
【００５０】
局部発振器３０は、ＰＬＯ３１と、上述した本発明に係る周波数逓倍器３２と、バンドパスフィルタ３３を備えている。周波数逓倍器３２はＰＬＯ３１が発振する信号の周波数を逓倍して出力する。周波数逓倍器３２が出力する信号は、バンドパスフィルタ３３によって不要成分が除去され局部発振信号としてミキサ４４に出力される。
【００５１】
ミキサ４４では局部発振信号と受信信号とを混合することによりＩＦ信号を作成し復調部４５に出力する。ＩＦ信号の周波数は局部発振信号の周波数と受信信号の周波数との差により決定されるので、ミキサ４４が出力するＩＦ信号は常に一定の周波数となる。
【００５２】
次に、復調部４５について説明する。ミキサ４４から出力される信号にはＩＦ信号のほかに不要信号が含まれている。この不要信号を除去するためにバンドパスフィルタ４６が設けられている。バンドパスフィルタ４６によってＩＦ信号のみが選択された後、復調回路４７により復調され出力端子４８に出力される。
【００５３】
このように、本発明に係る周波数逓倍器を用いることにより、高出力、または低消費電力な受信装置を実現することができる。
【００５４】
尚、本発明に係る通信装置は、これに限定されることはなく、他の構成の送信装置または受信装置にも適用され、送信と受信の両方が行える送受信装置についても適用することができる。送受信装置の一実施態様としては、図９に示した送信装置の構成と図１０に示した受信装置の構成を合わせ持った構成とする態様が考えられる。この場合、送信に用いる局部発振器が出力する信号の周波数と受信に用いる局部発振器が出力する信号の周波数を同一とすることで、局部発振器を共用化することができ、部品点数を低減することができる。
【００５５】
【発明の効果】
本発明によれば、周波数逓倍器が３倍波を抑圧する第二の先端開放スタブを備えるので、３倍波を非線形素子側に返すことができる。従って、３倍波成分の電力を小さくすることができ、出力効率を向上することができる。すなわち、周波数逓倍器の高出力化や低消費電力化を図ることができる。また、３倍波に起因する雑音がなくなるので、周波数逓倍器から出力される雑音が減少する。
【００５６】
また、本発明によれば、周波数逓倍器が２倍波を抑圧する第三の先端開放スタブを備えるので、４逓倍以上の信号を効率よく出力することができる。
【００５７】
また、本発明によれば、周波数逓倍器が、第二の先端開放スタブによって非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波を第三の先端開放スタブが抑圧し、第二の先端開放スタブ及び第三の先端開放スタブによって非線形素子の出力信号から３倍波及び２倍波が除かれた信号に含まれる基本波を第一の先端開放スタブが抑圧する又は、第二の先端開放スタブ及び第三の先端開放スタブによって非線形素子の出力信号から同時に３倍波及び２倍波が除かれた信号に含まれる基本波を第一の先端開放スタブが抑圧する又は、第二の先端開放スタブによって非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波および基本波を第三の先端開放スタブおよび第一の先端開放スタブが同時に抑圧するので、各高調波の相関を減らすことができる。これにより、各高調波の周波数毎に行う位相条件の調整が効率よく行えるようになり、より一層の高出力化または低消費電力化が可能となる。
【００５８】
また、本発明によれば、周波数逓倍器において、第一〜第三の先端開放スタブおよび非線形素子の各々の接続の全部が伝送線路を介して行われているので、位相条件を最適化することができ、より一層の高出力化または低消費電力化が可能となる。
【００５９】
また、本発明によれば、上記構成の周波数逓倍器において、第一〜第三の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記第一〜第三の先端開放スタブおよび前記非線形素子の各々の接続の全部を行う伝送線路の少なくとも一つをインダクタに代えるので、回路面積を小型化することができる。
【００６０】
また、本発明によれば、通信装置が上記構成の周波数逓倍器を備えるので、通信装置の高出力化または低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】 第一実施形態の周波数逓倍器の構成を示す図である。
【図２】 第二実施形態の周波数逓倍器の構成を示す図である。
【図３】 第一実施形態の周波数逓倍器において一つの伝送線路の長さを０とした場合の構成を示す図である。
【図４】 第一実施形態の周波数逓倍器において他の一つの伝送線路の長さを０とした場合の構成を示す図である。
【図５】 第三実施形態の周波数逓倍器の構成を示す図である。
【図６】 本発明に係る周波数逓倍器における入出力信号の特性を示す図である。
【図７】 本発明に係る周波数逓倍器が備えるＨＥＭＴの負荷線を示す図である。
【図８】 本発明に係る周波数逓倍器における消費電流の特性を示す図である。
【図９】 本発明に係る送信装置の構成を示す図である。
【図１０】 本発明に係る受信装置の構成を示す図である。
【図１１】 従来の周波数逓倍器の構成図である。
【図１２】 従来の周波数逓倍器の他の構成図である。
【符号の説明】
３、５ 整合回路
４ ＨＥＭＴ
６ａ〜６ｃ 先端開放スタブ
７ａ〜７ｃ 伝送線路
８ａ〜８ｃ キャパシタ
９ａ〜９ｃ、１０ａ〜１０ｃ リアクタ
３０ 局部発振器
３１ ＰＬＯ
３２ 周波数逓倍器
３３ バンドパスフィルタ
Claims (4)
- 入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子と、前記非線形素子が出力する基本波を抑圧する第一の先端開放スタブと、前記非線形素子が出力する３倍波を抑圧する第二の先端開放スタブと、前記非線形素子が出力する２倍波を抑圧する第三の先端開放スタブと、前記非線形素子に前記基本波と同一周波数の信号を出力する第一の整合回路と、第二の整合回路とを備え、
前記非線形素子と前記第二の整合回路との間に前記第一の先端開放スタブ、前記第二の先端開放スタブ、及び前記第三の先端開放スタブが設けられる周波数逓倍器であって、
前記第二の先端開放スタブによって前記非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波を前記第三の先端開放スタブが抑圧し、前記第二の先端開放スタブ及び前記第三の先端開放スタブによって前記非線形素子の出力信号から３倍波及び２倍波が除かれた信号に含まれる基本波を前記第一の先端開放スタブが抑圧し、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路の長さを３倍波に対して２５°〜４５°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路及び前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路の合計長さを２倍波に対して３５°〜５５°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路、前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路、及び前記第三の先端開放スタブと前記第一の先端開放スタブとを接続する伝送線路の合計長さを基本波に対して８０°〜１２０°とすることを特徴とする周波数逓倍器。 - 入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子と、前記非線形素子が出力する基本波を抑圧する第一の先端開放スタブと、前記非線形素子が出力する３倍波を抑圧する第二の先端開放スタブと、前記非線形素子が出力する２倍波を抑圧する第三の先端開放スタブと、前記非線形素子に前記基本波と同一周波数の信号を出力する第一の整合回路と、第二の整合回路とを備え、
前記非線形素子と前記第二の整合回路との間に前記第一の先端開放スタブ、前記第二の先端開放スタブ、及び前記第三の先端開放スタブが設けられる周波数逓倍器であって、
前記第二の先端開放スタブによって前記非線形素子の出力信号から３倍波が除かれた信号に含まれる２倍波を前記第三の先端開放スタブが抑圧し、前記第二の先端開放スタブ及び前記第三の先端開放スタブによって前記非線形素子の出力信号から３倍波及び２倍波が除かれた信号に含まれる基本波を前記第一の先端開放スタブが抑圧し、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路の長さを３倍波に対して１５°〜３５°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路及び前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路の合計長さを２倍波に対して５０°〜７０°とし、前記非線形素子と前記第二の先端開放スタブとを接続する伝送線路、前記第二の先端開放スタブと前記第三の先端開放スタブとを接続する伝送線路、及び前記第三の先端開放スタブと前記第一の先端開放スタブとを接続する伝送線路の合計長さを基本波に対して５０°〜８０°とすることを特徴とする周波数逓倍器。 - 請求項１または請求項２に記載の周波数逓倍器において、前記第一〜第三の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記第一〜第三の先端開放スタブおよび前記非線形素子の各々の接続の全部を行う伝送線路の少なくとも一つをインダクタに代えることを特徴とする周波数逓倍器。
- 請求項１〜３のいずれかに記載の周波数逓倍器を備えることを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001077686A JP4285923B2 (ja) | 2001-03-19 | 2001-03-19 | 周波数逓倍器及びそれを用いた通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001077686A JP4285923B2 (ja) | 2001-03-19 | 2001-03-19 | 周波数逓倍器及びそれを用いた通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280837A JP2002280837A (ja) | 2002-09-27 |
| JP4285923B2 true JP4285923B2 (ja) | 2009-06-24 |
Family
ID=18934404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001077686A Expired - Fee Related JP4285923B2 (ja) | 2001-03-19 | 2001-03-19 | 周波数逓倍器及びそれを用いた通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4285923B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158803A (ja) * | 2005-12-06 | 2007-06-21 | Sharp Corp | 周波数逓倍器および無線通信装置 |
| JP2010041346A (ja) | 2008-08-05 | 2010-02-18 | Nippon Dempa Kogyo Co Ltd | 副振動抑圧型の水晶発振回路 |
| JP6464526B2 (ja) * | 2015-07-01 | 2019-02-06 | パナソニックＩｐマネジメント株式会社 | 高周波出力制御回路 |
-
2001
- 2001-03-19 JP JP2001077686A patent/JP4285923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002280837A (ja) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6369655B2 (en) | Feedback circuit and amplifier and mixer comprising the same | |
| JP2002141751A (ja) | 集積回路実装用出力段付きミキサ回路 | |
| JP2007088617A (ja) | フィードフォワード増幅器 | |
| US6828862B2 (en) | RF power amplifier with low intermodulation distortion and reduced memory effect | |
| EP3577756B1 (en) | A broadband frequency tripler | |
| US6369675B2 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
| CN112204894B (zh) | 一种射频前端电路及移动装置 | |
| JPH05275924A (ja) | 高周波発振回路 | |
| JP2000156611A5 (ja) | ||
| JP4285923B2 (ja) | 周波数逓倍器及びそれを用いた通信装置 | |
| US20050043004A1 (en) | Communication apparatus, electronic equipment with communication functions, communication function circuit, amplifier circuit and balun circuit | |
| JP3806078B2 (ja) | 電圧制御発振器及びこれを用いた無線通信装置 | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| JP2006005643A (ja) | 高周波増幅回路および半導体集積回路 | |
| JPH1141042A (ja) | マイクロ波増幅器 | |
| EP1113572A2 (en) | Voltage-controlled oscillator and electronic device using same | |
| JP2002217727A (ja) | 注入同期発振器、発振器、およびそれらを用いた高周波通信装置 | |
| JP2000295042A (ja) | 周波数変換装置 | |
| JP2005136836A (ja) | 逓倍発振回路及びこれを使用した無線通信装置 | |
| JP2000156612A (ja) | 周波数逓倍器 | |
| KR900006177B1 (ko) | 마이크로 스트립 결합선로 대역통과 필터를 이용한 다이오드 혼합기 | |
| KR100345456B1 (ko) | 마이크로웨이브모노리식집적회로용주파수혼합기 | |
| JP2007215247A (ja) | 周波数逓倍器 | |
| CN115603681A (zh) | 一种高带外抑制宽带滤波集成功率放大器 | |
| CN116488585A (zh) | 四倍频电路、信号发生电路以及信号处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061023 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |