JP2007215247A - 周波数逓倍器 - Google Patents
周波数逓倍器 Download PDFInfo
- Publication number
- JP2007215247A JP2007215247A JP2007139005A JP2007139005A JP2007215247A JP 2007215247 A JP2007215247 A JP 2007215247A JP 2007139005 A JP2007139005 A JP 2007139005A JP 2007139005 A JP2007139005 A JP 2007139005A JP 2007215247 A JP2007215247 A JP 2007215247A
- Authority
- JP
- Japan
- Prior art keywords
- harmonic
- frequency transistor
- frequency
- inductor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
【課題】1つの高周波トランジスタを用いた簡単な構成で3倍波を効率よく取り出すことができ、小型化と動作の安定化ができる周波数逓倍器を提供する。
【解決手段】入力側の整合回路1の出力端子にベースが接続され、エミッタが接地されたHBT2のコレクタに伝送線路3の一端を接続し、伝送線路3の他端に2倍波通過阻止用先端開放スタブ4の一端を接続する。上記伝送線路の3の他端に出力側の整合回路5の入力端子を接続し、整合回路5の出力端子を3倍波通過用フィルタ6の入力端子に接続する。上記2倍波通過阻止用先端開放スタブ4の接続点で2倍波をHBT2側に反射して、反射された2倍波と基本波とがHBT2で混合されて、基本波に対して3次の高調波が生成される。そして、上記伝送線路3の電気長を最適化することによって、生成された3次の高調波が重畳された3倍波を整合回路5,3倍波通過用フィルタ6を介して出力する。
【選択図】図1
【解決手段】入力側の整合回路1の出力端子にベースが接続され、エミッタが接地されたHBT2のコレクタに伝送線路3の一端を接続し、伝送線路3の他端に2倍波通過阻止用先端開放スタブ4の一端を接続する。上記伝送線路の3の他端に出力側の整合回路5の入力端子を接続し、整合回路5の出力端子を3倍波通過用フィルタ6の入力端子に接続する。上記2倍波通過阻止用先端開放スタブ4の接続点で2倍波をHBT2側に反射して、反射された2倍波と基本波とがHBT2で混合されて、基本波に対して3次の高調波が生成される。そして、上記伝送線路3の電気長を最適化することによって、生成された3次の高調波が重畳された3倍波を整合回路5,3倍波通過用フィルタ6を介して出力する。
【選択図】図1
Description
この発明は、マイクロ波・ミリ波通信システムにおける高安定低雑音信号源に用いられる周波数逓倍器に関する。
マイクロ波・ミリ波通信システムにおける高安定低雑音信号源の構成として、低周波信号を生成するPLL(phase-locked loop:位相同期回路)発振器の出力側に複数の周波数逓倍器を直列に接続して、PLL発信器の出力周波数を順次逓倍することにより、所望の周波数の信号を得る手法がある。従来、このようなPLL発信器では、2逓倍する周波数逓倍器を直列に接続することが一般的に行われている。
上記2逓倍する周波数逓倍器としては、「モノリシックマイクロ波集積回路(電子情報通信学会編)P125〜P127」(非特許文献1)に示すものがある。この周波数逓倍器は、図7に示すように、入力側の整合回路101と、FET(Field Effect Transistor:電界効果トランジスタ)102と、伝送線路103と、先端開放スタブ104と、出力側の整合回路105とを備えている。
上記構成の周波数逓倍器において、FET102のゲートをピンチオフ付近にバイアスし、周波数f0の大きな振幅の入力信号を整合回路101を介してFET102のゲートに入力する。そうすると、上記FET102のドレイン波形は、半波整流波形に近いものとなり、入力信号の周波数f0の整数倍の周波数成分、特に偶数次の周波数成分を多く含む。上記FET102のドレイン側には、基本波を抑えるために先端開放スタブ104を用いた基本波トラップ回路が用いられている。上記先端開放スタブ104の長さは、入力信号の基本波に対して電気長90°になるように選ばれているので、先端開放スタブ104の接続点では、入力信号の基本波に対して短絡し、2倍波に対して開放に見えるので、基本波成分は抑圧されて、2倍波が出力されることになる。この周波数逓倍器では、FET102による増幅作用が加わるため、高効率な周波数逓倍を行える。
また、3逓倍する周波数逓倍器としては、「“A Ka-Band Planar Tripler Based on Stacked Symmetric InP Heterostructure-Barrier Varactor”,IEEE MTT-S digest 1995 p.549-552」(非特許文献2)に示されたものがある。この3逓倍する周波数逓倍器は、図8に示すように、ローパスフィルタ201と、入力側の整合回路202と、HBV(ヘテロジャンクションバリア−バラクタ)203と、出力側の整合回路204と、バンドパスフィルタ205とを備えている。上記HBV203は、バラクタが対称に直列接続された構造をしている。
上記構成の周波数逓倍器は、ローパスフィルタ201に入力された基本波信号をローパスフィルタ201,入力側の整合回路202を介してHBV203に入力する。そして、上記HBV203で歪み高調波を発生するが、HBV203は対称構造となっているため、偶数次の高調波成分をキャンセルし、奇数次の高調波成分のみを出力する。そして、上記奇数次の高調波成分のうちの3次の高調波のみが、出力側の整合回路204およびバンドパスフィルタ205を通過して出力される。
ところで、上記2逓倍する周波数逓倍器では、所望の周波数を得るために直列に多段接続する場合、逓倍次数が高くなるほど高周波トランジスタ(FET)の数が多くなるため、回路が複雑になると共に、消費電力が大きくなるという問題がある。
また、上記3逓倍する周波数逓倍器のようにHBVをはじめとするバラクタやダイオード等の受動素子を用いた場合、周波数変換損が大きく、非常に大きな入力電力が必要となるため、効率が悪いという問題がある。
相川正義他著、「モノリシックマイクロ波集積回路(MMIC)」、初版、電子情報通信学会、平成9年1月25日、P125〜P127 K.Krishnamurthi and R.G.Harrison,"A Ka-Band Planar Tripler Based on Stacked Symmetric InP Heterostructure-Barrier Varactor",IEEE MTT-S digest 1995 p.549-552
相川正義他著、「モノリシックマイクロ波集積回路(MMIC)」、初版、電子情報通信学会、平成9年1月25日、P125〜P127 K.Krishnamurthi and R.G.Harrison,"A Ka-Band Planar Tripler Based on Stacked Symmetric InP Heterostructure-Barrier Varactor",IEEE MTT-S digest 1995 p.549-552
そこで、この発明の目的は、1つの高周波トランジスタを用いた簡単な構成で3倍波を効率よく取り出すことができると共に、小型化と動作の安定化ができる周波数逓倍器を提供することにある。
上記目的を達成するため、第1の発明の周波数逓倍器は、
エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路と、
上記伝送線路の他端に一端が接続され、上記伝送線路との接続点で2倍波に対して短絡となって上記高周波トランジスタ側に上記2倍波を反射する2倍波通過阻止用先端開放スタブと
を備え、
上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースを伝送線路を介して接地することにより、上記高周波トランジスタの入力反射係数を小さくすることを特徴としている。
エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路と、
上記伝送線路の他端に一端が接続され、上記伝送線路との接続点で2倍波に対して短絡となって上記高周波トランジスタ側に上記2倍波を反射する2倍波通過阻止用先端開放スタブと
を備え、
上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースを伝送線路を介して接地することにより、上記高周波トランジスタの入力反射係数を小さくすることを特徴としている。
上記構成によれば、上記高周波トランジスタ(例えばバイポーラトランジスタ)のベースに入力信号を入力すると、高周波トランジスタのコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そして、上記2倍波通過阻止用先端開放スタブの接続点で2倍波に対して短絡となるので、2倍波が高周波トランジスタ側に反射し、3倍波を出力する。このとき、上記2倍波通過阻止用先端開放スタブで反射された2倍波と基本波とが高周波トランジスタで混合されて基本波に対して3次の高調波が生成され、上記伝送線路の電気長を最適化することによって、生成された3次の高調波が3倍波に重畳されて、3倍波の出力効率がさらに高くなる。したがって、1つの高周波トランジスタを用いた簡単な構成で3倍波を効率よく取り出すことができる。
また、上記高周波トランジスタのエミッタ(またはソース)と接地との間に伝送線路を挿入して、高周波トランジスタの入力側における反射係数を小さくすることによって、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となる。これにより、周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化できる。
また、第2の発明の周波数逓倍器は、
エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続されたインダクタと、
上記インダクタの他端に一端が接続され、上記インダクタとの接続点で2倍波に対して短絡となって上記高周波トランジスタ側に上記2倍波を反射する2倍波通過阻止用先端開放スタブと
を備え、
上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースをインダクタを介して接地することにより、上記高周波トランジスタの入力反射係数を小さくすることを特徴としている。
エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続されたインダクタと、
上記インダクタの他端に一端が接続され、上記インダクタとの接続点で2倍波に対して短絡となって上記高周波トランジスタ側に上記2倍波を反射する2倍波通過阻止用先端開放スタブと
を備え、
上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースをインダクタを介して接地することにより、上記高周波トランジスタの入力反射係数を小さくすることを特徴としている。
上記構成によれば、上記高周波トランジスタ(例えばバイポーラトランジスタ)のベースに入力信号を入力すると、高周波トランジスタのコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そして、上記2倍波通過阻止用先端開放スタブの接続点で2倍波に対して短絡となるので、2倍波が高周波トランジスタ側に反射し、3倍波を出力する。このとき、上記2倍波通過阻止用先端開放スタブで反射された2倍波と基本波とが高周波トランジスタで混合されて基本波に対して3次の高調波が生成され、上記インダクタのリアクタンスを最適化することによって、生成された3次の高調波が3倍波に重畳されて、3倍波の出力効率がさらに高くなる。したがって、1つの高周波トランジスタを用いた簡単な構成で3倍波を効率よく取り出すことができる。
また、上記高周波トランジスタのエミッタ(またはソース)と接地との間にインダクタを挿入して、高周波トランジスタの入力側における反射係数を小さくすることによって、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となる。これにより、周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化できる。
また、第3の発明の周波数逓倍器は、
入力側整合回路と、
上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路またはインダクタと、
上記伝送線路または上記インダクタの他端に一端が接続された2倍波通過阻止用等価回路と、
上記伝送線路または上記インダクタの他端に入力端子が接続された出力側整合回路と、
上記出力側整合回路の出力端子に入力端子が接続された3倍波通過用フィルタと
を備え、
上記2倍波通過阻止用等価回路は、2倍波通過阻止用先端開放スタブをインダクタおよびキャパシタにより集中定数化したものであり、
上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースを伝送線路またはインダクタを介して接地することにより、上記高周波トランジスタの入力反射係数を小さくすることを特徴とする。
入力側整合回路と、
上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路またはインダクタと、
上記伝送線路または上記インダクタの他端に一端が接続された2倍波通過阻止用等価回路と、
上記伝送線路または上記インダクタの他端に入力端子が接続された出力側整合回路と、
上記出力側整合回路の出力端子に入力端子が接続された3倍波通過用フィルタと
を備え、
上記2倍波通過阻止用等価回路は、2倍波通過阻止用先端開放スタブをインダクタおよびキャパシタにより集中定数化したものであり、
上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースを伝送線路またはインダクタを介して接地することにより、上記高周波トランジスタの入力反射係数を小さくすることを特徴とする。
上記構成によれば、上記高周波トランジスタ(例えばバイポーラトランジスタ)のベースに上記入力側整合回路を介して入力信号を入力すると、高周波トランジスタのコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そして、上記2倍波通過阻止用等価回路の接続点で2倍波に対して短絡となるので、2倍波が高周波トランジスタ側に反射し、3倍波を出力側整合回路,3倍波通過用フィルタを介して出力する。このとき、上記2倍波通過阻止用等価回路で反射された2倍波と入力信号とが高周波トランジスタで混合されて基本波に対して3次の高調波が生成され、上記伝送線路の電気長(またはインダクタのリアクタンス)を最適化することによって、生成された3次の高調波が3倍波に重畳されて、3倍波の出力効率がさらに高くなる。したがって、1つの高周波トランジスタを用いた簡単な構成で3倍波を効率よく取り出すことができる。また、インダクタはチップインダクタやスパイラルインダクタ、キャパシタはチップキャパシタやMIM(Metal Insulator Metal:メタル・インシュレータ・メタル)キャパシタを用いて構成し、先端開放スタブの分布定数回路をインダクタとキャパシタを用いて集中定数化することによって、回路の占有面積を縮小することができる。この場合、特にスパイラルインダクタとMIMキャパシタを用いてMMIC(Monolithic Microwave Integrated Circuit:モノリシック・マイクロ波集積回路)化するときに効果がある。なお、上記高周波トランジスタにMESFETやHEMT等を用いても同様の効果が得られる。
また、上記高周波トランジスタのエミッタ(またはソース)と接地との間に伝送線路またはインダクタを挿入して、高周波トランジスタの入力側における反射係数を小さくすることによって、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となる。これにより、周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化できる。
また、一実施形態の周波数逓倍器は、上記のいずれか1つの周波数逓倍器において、上記高周波トランジスタはヘテロ接合バイポーラトランジスタ(以下、HBTという)であることを特徴としている。
上記実施形態の周波数逓倍器によれば、ピンチオフ付近で動作するHBTの高調波出力特性と他の高周波トランジスタ例えばHEMTの高調波出力特性とを比較した場合、基本波と2倍波の差は、同じ程度であるのに対して、HBTがHEMTよりも3次以上の高調波の出力の割合が高い。したがって、上記高周波トランジスタにHBTを用いることにより、3倍波の出力をより大きくできる。
以上より明らかなように、第1の発明の周波数逓倍器は、高周波トランジスタのエミッタまたはソースが接地し、上記高周波トランジスタのコレクタまたはドレインに伝送線路の一端が接続し、上記伝送線路の他端に一端が接続された2倍波通過阻止用先端開放スタブにより、上記伝送線路との接続点で2倍波に対して短絡となって上記高周波トランジスタ側に上記2倍波を反射すると共に、上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合し、3次の高調波を生成し、上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースを伝送線路を介して接地することにより、上記高周波トランジスタの入力反射係数を小さくしたものである。
したがって、第1の発明の周波数逓倍器によれば、上記高周波トランジスタが多くの高調波を出力して、上記2倍波通過阻止用先端開放スタブの接続点で2倍波に対して短絡となるので、2倍波が高周波トランジスタ側に反射し、反射された2倍波と基本波とが高周波トランジスタで混合されて基本波に対して3次の高調波が生成され、生成された3次の高調波が上記伝送線路の電気長を最適化することにより3倍波に重畳されて、3倍波の出力がさらに大きくなる。したがって、1つの高周波トランジスタを用いた簡単な構成で3倍波を効率よく取り出すことができる。また、上記周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースを伝送線路を介して接地することによって、高周波トランジスタの入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となり、周波数逓倍器の入力端の反射特性を改善して、回路の動作を安定化できる。
また、第2の発明の周波数逓倍器は、高周波トランジスタのエミッタまたはソースを接続し、上記高周波トランジスタのコレクタまたはドレインにインダクタの一端を接続し、上記インダクタの他端に一端が接続された2倍波通過阻止用先端開放スタブにより、上記インダクタンスとの接続点で2倍波に対して短絡となって上記高周波トランジスタ側に上記2倍波を反射すると共に、高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、高周波トランジスタのエミッタまたソースをインダクタを介して接地することにより、高周波トランジスタの入力反射係数を小さくしたものである。
したがって、第2の発明の周波数逓倍器によれば、上記高周波トランジスタが多くの高調波を出力して、上記2倍波通過阻止用先端開放スタブの接続点で2倍波に対して短絡となるので、2倍波が高周波トランジスタ側に反射し、反射された2倍波と基本波とが高周波トランジスタで混合されて基本波に対して3次の高調波が生成され、生成された3次の高調波が上記インダクタのリアクタンスを最適化することにより3倍波に重畳されて、3倍波の出力がさらに大きくなる。したがって、1つの高周波トランジスタを用いた簡単な構成で3倍波を効率よく取り出すことができる。また、上記周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースをインダクタを介して接地して、高周波トランジスタの入力側における反射係数を小さくすることによって、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となり、周波数逓倍器の入力端の反射特性を改善して、回路の動作を安定化できる。
また、第3の発明の周波数逓倍器は、入力側整合回路の出力端子に高周波トランジスタのベースまたはゲートを接続し、高周波トランジスタのエミッタまたはソースを接地し、高周波トランジスタのコレクタまたはドレインに伝送線路またはインダクタの一端を接続し、上記伝送線路またはインダクタの他端に2倍波通過阻止用等価回路の一端を接続し、上記伝送線路またはインダクタの他端に出力側整合回路の入力端子を接続し、出力側整合回路の出力端子に3倍波通過用フィルタの入力端子を接続すると共に、2倍波通過阻止用等価回路は、2倍波通過阻止用先端開放スタブをインダクタおよびキャパシタにより集中定数化したものであり、高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースを伝送線路またはインダクタを介して接地することにより、高周波トランジスタの入力反射係数を小さくすることを特徴とする。
したがって、第3の発明の周波数逓倍器によれば、上記高周波トランジスタが多くの高調波を出力して、上記2倍波通過阻止用等価回路の接続点で2倍波に対して短絡となるので、2倍波が高周波トランジスタ側に反射し、反射された2倍波と基本波とが高周波トランジスタで混合されて基本波に対して3次の高調波が生成され、生成された3次の高調波が上記伝送線路の電気長(またはインダクタのリアクタンス)を最適化することにより3倍波に重畳されて、3倍波の出力がさらに大きくなる。したがって、1つの高周波トランジスタを用いた簡単な構成で3倍波を効率よく取り出すことができる。また、上記インダクタにチップインダクタやスパイラルインダクタ、キャパシタにチップキャパシタやMIMキャパシタを用い、インダクタとキャパシタを用いて分布定数回路を集中定数化することによって、回路の占有面積を縮小することができる。
また、上記周波数逓倍器において、上記高周波トランジスタのエミッタまたはソースを伝送線路またはインダクタを介して接地して、高周波トランジスタの入力側における反射係数を小さくすることによって、逓倍利得を大きく損なうことなく、入力側の整合を容易にとることが可能となり、周波数逓倍器の入力端の反射特性を改善して、回路の動作を安定化できる。
また、一実施形態の周波数逓倍器は、第1から第3までのいずれか1つの周波数逓倍器において、上記高周波トランジスタHBTであるので、ピンチオフ付近で動作するHBTが他の高周波トランジスタ例えばHEMTよりも3次以上の高調波の出力の割合が高く、3倍波の出力をより大きくすることができる。
以下、この発明の周波数逓倍器を図示の実施の形態により詳細に説明する。
(第1実施形態)
図1はこの発明の第1実施形態の周波数逓倍器の回路図であり、1は周波数f0の入力信号が入力される入力側の整合回路、2は上記入力側の整合回路1の出力端子にベースが接続され、エミッタが接地GNDに接続されたHBT(Heterojunction Bipolar Transistor:ヘテロ接合バイポーラトランジスタ)、3は上記HBT2のコレクタに一端が接続された伝送線路、4は上記伝送線路3の他端に一端が接続された2倍波に対して電気長が90°の先端開放スタブ、5は上記伝送線路3の他端に入力端子が接続された出力側の整合回路、6は上記出力側の整合回路5の出力端子に入力端子が接続され、3倍波のみを通す3倍波通過用フィルタである。上記入力側の整合回路1により、基本波の周波数f0でHBT2の入力側の整合をとり、出力側の整合回路5により、3倍波の周波数3f0でHBT2の出力側の整合をとる。また、上記整合回路1,5はバイアス回路を兼ねており、HBT2がピンチオフ付近で動作するようにバイアスを設定している。
図1はこの発明の第1実施形態の周波数逓倍器の回路図であり、1は周波数f0の入力信号が入力される入力側の整合回路、2は上記入力側の整合回路1の出力端子にベースが接続され、エミッタが接地GNDに接続されたHBT(Heterojunction Bipolar Transistor:ヘテロ接合バイポーラトランジスタ)、3は上記HBT2のコレクタに一端が接続された伝送線路、4は上記伝送線路3の他端に一端が接続された2倍波に対して電気長が90°の先端開放スタブ、5は上記伝送線路3の他端に入力端子が接続された出力側の整合回路、6は上記出力側の整合回路5の出力端子に入力端子が接続され、3倍波のみを通す3倍波通過用フィルタである。上記入力側の整合回路1により、基本波の周波数f0でHBT2の入力側の整合をとり、出力側の整合回路5により、3倍波の周波数3f0でHBT2の出力側の整合をとる。また、上記整合回路1,5はバイアス回路を兼ねており、HBT2がピンチオフ付近で動作するようにバイアスを設定している。
上記構成の周波数逓倍器において、周波数f0の入力信号を入力側の整合回路1を介してHBT2のベースに入力すると、HBT2のコレクタ電流は、ベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。そうすると、2倍波(周波数2f0)に対して電気長が90°の2倍波通過阻止用先端開放スタブ4の接続点では、2倍波(周波数2f0)に対して短絡となるので、2倍波がHBT2側に反射する。そして、上記出力側の整合回路5および3倍波通過用フィルタ6を介して3倍波を出力し、基本波や他の高調波を3倍波通過用フィルタ6で除去する。
上記2倍波通過阻止用先端開放スタブ4の特性インピーダンスZcが小さい場合、周波数帯域が広くなるが、2倍波(周波数2f0)の抑圧比が小さくなる。一方、特性インピーダンスZcが大きい場合、2倍波(周波数2f0)の抑圧比が大きくなるが、周波数帯域が狭くなる。すなわち、2倍波(周波数2f0)の抑圧と周波数帯域とはトレードオフの関係にあり、通常、特性インピーダンスZcを20〜70Ωの範囲内で選択する。
また、2倍波(周波数2f0)に対して電気長が90°の2倍波通過阻止用先端開放スタブ4で反射された2倍波(周波数2f0)と基本波(周波数f0)とがHBT2で混合され、周波数3f0(=f0+2f0)の高調波が生成されるため、伝送線路3の電気長を最適化することによって、生成された周波数3f0(=f0+2f0)の高調波が3倍波に重畳されて、3倍波(周波数3f0)の出力がさらに大きくなる。
なお、上記伝送線路3の最適な長さLdは、使用するHBTによって変わるが、基本波に対して電気長20〜40°の範囲で3倍波の出力が最大となる。また、上記2倍波通過阻止用先端開放スタブ4および伝送線路3はマイクロストリップ線路あるいはコプレーナ線路等で構成する。
このように、上記周波数逓倍器では、1つのHBTを用いた簡単な構成で3倍波を効率よく取り出すことができる。
従来の周波数逓倍器に用いられたFETのドレイン電流は、ゲート電圧に対して2乗特性となるのに対して、この第1実施形態に用いたHBTのコレクタ電流は、ベース電圧に対して指数関数的に増加する。したがって、HBTをピンチオフ付近で動作させた場合、3次以上の高調波出力がFETに比べると大きくなる。
また、図5はHBTのピンチオフ時における高調波出力特性を示しており、図6はHEMTのピンチオフ時における高調波出力特性を示している。上記HBTおよびHEMTのどちらも、最大周波数fmaxは60〜70GHz、定格電流40mA程度の素子である。図5,図6に示すように、ピンチオフ付近で動作させた場合のHBTおよびHEMTの出力の高調波を比較すると、基本波と2倍波の差は、HBTおよびHEMTのどちらも約10dB程度であるのに対して、基本波と3倍波の差はHEMTで33dB、HBTで18dBとなり、基本波と4倍波の差はHEMTで32dB、HBTで22dBとなり、HBTはHEMTに対して3次以上の高調波の出力の割合が10dB以上高いことがわかる。したがって、高周波トランジスタにHBTを用いることにより、3倍波の出力をより大きくすることができる。
(第2実施形態)
図2はこの発明の第2実施形態の周波数逓倍器の回路図であり、11は周波数f0の入力信号が入力される入力側の整合回路、12は上記入力側の整合回路11の出力端子がベースに接続され、エミッタが接地GNDに接続されたHBT、13は上記HBT12のコレクタに一端が接続されたインダクタ、14は上記インダクタ13の他端に一端が接続されたインダクタ、15は上記インダクタ14の一端と接地GNDとの間に接続されたキャパシタ、16は上記インダクタ14の他端と接地GNDとの間に接続されたキャパシタ、17は上記インダクタ13の他端に入力端子が接続された出力側の整合回路、18は上記出力側の整合回路の出力端子に入力端子が接続された3倍波通過用フィルタである。上記入力側の整合回路11により、基本波の周波数f0でHBT12の入力側の整合をとり、出力側の整合回路17により、3倍波の周波数3f0でHBT12の出力側の整合をとる。また、上記整合回路11,17はバイアス回路を兼ねており、HBT12がピンチオフ付近で動作するようにバイアスを設定している。
図2はこの発明の第2実施形態の周波数逓倍器の回路図であり、11は周波数f0の入力信号が入力される入力側の整合回路、12は上記入力側の整合回路11の出力端子がベースに接続され、エミッタが接地GNDに接続されたHBT、13は上記HBT12のコレクタに一端が接続されたインダクタ、14は上記インダクタ13の他端に一端が接続されたインダクタ、15は上記インダクタ14の一端と接地GNDとの間に接続されたキャパシタ、16は上記インダクタ14の他端と接地GNDとの間に接続されたキャパシタ、17は上記インダクタ13の他端に入力端子が接続された出力側の整合回路、18は上記出力側の整合回路の出力端子に入力端子が接続された3倍波通過用フィルタである。上記入力側の整合回路11により、基本波の周波数f0でHBT12の入力側の整合をとり、出力側の整合回路17により、3倍波の周波数3f0でHBT12の出力側の整合をとる。また、上記整合回路11,17はバイアス回路を兼ねており、HBT12がピンチオフ付近で動作するようにバイアスを設定している。
上記周波数逓倍器は、第1実施形態の図1に示す2倍波通過阻止用先端開放スタブ4の代わりに、その2倍波通過阻止用先端開放スタブ4を集中定数化した2倍波通過阻止用等回路をインダクタ14,キャパシタ15およびキャパシタ16で構成している。
図1において2倍波通過阻止用先端開放スタブ4の特性インピーダンスをZcとし、図2におけるインダクタ14のインダクタンスをL2とし、キャパシタ15,16の容量をC2として、
L2=Zc/(4πf0)
C2=1/(4πf0・Zc)
と設定することにより、図1における2倍波通過阻止用先端開放スタブ4をインダクタ,キャパシタを用いて置き換えることが可能となる。
L2=Zc/(4πf0)
C2=1/(4πf0・Zc)
と設定することにより、図1における2倍波通過阻止用先端開放スタブ4をインダクタ,キャパシタを用いて置き換えることが可能となる。
また、上記周波数逓倍器では、図1の伝送線路3の代わりにインダクタ13を用いている。このインダクタ13の最適なリアクタンスは周波数や使用するHBTによって変わるが、リアクタンス(2πf0・L)が30〜60Ωで3倍波の出力が最大となる。
したがって、この第2実施形態の周波数逓倍器は、第1実施形態の周波数逓倍器と同様の効果を有する。
図2におけるインダクタ13,14はチップインダクタやスパイラルインダクタ、キャパシタ15,16はチップキャパシタやMIM(metal insulator metal:メタル・インシュレータ・メタル)キャパシタを用いて構成する。このように、インダクタとキャパシタを用いて先端開放スタブの分布定数回路を集中定数化することにより回路の占有面積を縮小することができる。特に、スパイラルインダクタとMIMキャパシタを用いてMMIC(monolithic microwave integrated circuit:モノリシック・マイクロ波集積回路)化する場合に効果がある。なお、上記2倍波通過阻止用先端開放スタブ4の分布定数回路の集中定数化は、10GHz程度までの回路に有効である。
(第3実施形態)
図3はこの発明の第3実施形態の周波数逓倍器の回路図であり、21は周波数f0の入力信号が入力される入力側の整合回路、22は上記入力側の整合回路21の出力端子にベースが接続されたHBT、23は上記HBT22のエミッタと接地GNDとを接続する伝送線路、24は上記HBT22のコレクタに一端が接続された伝送線路、25は上記伝送線路24の他端に一端が接続された2倍波に対して電気長が90°の先端開放スタブ、26は上記伝送線路24の他端に入力端子が接続された出力側の整合回路、27は上記出力側の整合回路26の出力端子に入力端子が接続され、3倍波のみを通す3倍波通過用フィルタである。上記入力側の整合回路21により、基本波の周波数f0でHBT22の入力側の整合をとり、出力側の整合回路26により、3倍波の周波数3f0でHBT22の出力側の整合をとる。また、上記整合回路21,26はバイアス回路を兼ねており、HBT22がピンチオフ付近で動作するようにバイアスを設定している。
図3はこの発明の第3実施形態の周波数逓倍器の回路図であり、21は周波数f0の入力信号が入力される入力側の整合回路、22は上記入力側の整合回路21の出力端子にベースが接続されたHBT、23は上記HBT22のエミッタと接地GNDとを接続する伝送線路、24は上記HBT22のコレクタに一端が接続された伝送線路、25は上記伝送線路24の他端に一端が接続された2倍波に対して電気長が90°の先端開放スタブ、26は上記伝送線路24の他端に入力端子が接続された出力側の整合回路、27は上記出力側の整合回路26の出力端子に入力端子が接続され、3倍波のみを通す3倍波通過用フィルタである。上記入力側の整合回路21により、基本波の周波数f0でHBT22の入力側の整合をとり、出力側の整合回路26により、3倍波の周波数3f0でHBT22の出力側の整合をとる。また、上記整合回路21,26はバイアス回路を兼ねており、HBT22がピンチオフ付近で動作するようにバイアスを設定している。
上記構成の周波数逓倍器は、HBT22のエミッタと接地GNDとの間に挿入された伝送線路23を除いて第1実施形態と同一の構成をしている。したがって、この第3実施形態の周波数逓倍器は、第1実施形態の周波数逓倍器と同様の効果を有する。
上記第1実施形態において図1に示す伝送線路3の長さを最適化して、逓倍利得を最大にした場合、HBTの入力側における反射係数が非常に大きくなり、入力側の整合をとることがしばしば困難となると共に、反射係数が1以上となり、発振を起こすという問題がある。そこで、この第3実施形態では、HBT22のエミッタと接地GNDとの間に伝送線路23を挿入することによって、HBT22の入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側を容易に整合をとることが可能となる。したがって、この周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化することができる。なお、上記伝送線路23は基本波に対して電気長10°程度に設定する。
(第4実施形態)
図4はこの発明の第4実施形態の周波数逓倍器の回路図であり、31は周波数f0の入力信号が入力される入力側の整合回路、32は上記入力側の整合回路31の出力端子がベースに接続されたHBT、33は上記HBT32のエミッタと接地GNDとの間に接続されたインダクタ、34は上記HBT32のコレクタに一端が接続されたインダクタ、35は上記インダクタ34の他端に一端が接続されたインダクタ、36は上記インダクタ35の一端と接地GNDとの間に接続されたキャパシタ、37は上記インダクタ35の他端と接地GNDとの間に接続されたキャパシタ、38は上記インダクタ34の他端に入力端子が接続された出力側の整合回路、39は上記出力側の整合回路38の出力端子に入力端子が接続された3倍波通過用フィルタである。上記入力側の整合回路31により、基本波の周波数f0でHBT32の入力側の整合をとり、出力側の整合回路38により、3倍波の周波数3f0でHBT32の出力側の整合をとる。また、上記整合回路31,38はバイアス回路を兼ねており、HBT32がピンチオフ付近で動作するようにバイアスを設定している。
図4はこの発明の第4実施形態の周波数逓倍器の回路図であり、31は周波数f0の入力信号が入力される入力側の整合回路、32は上記入力側の整合回路31の出力端子がベースに接続されたHBT、33は上記HBT32のエミッタと接地GNDとの間に接続されたインダクタ、34は上記HBT32のコレクタに一端が接続されたインダクタ、35は上記インダクタ34の他端に一端が接続されたインダクタ、36は上記インダクタ35の一端と接地GNDとの間に接続されたキャパシタ、37は上記インダクタ35の他端と接地GNDとの間に接続されたキャパシタ、38は上記インダクタ34の他端に入力端子が接続された出力側の整合回路、39は上記出力側の整合回路38の出力端子に入力端子が接続された3倍波通過用フィルタである。上記入力側の整合回路31により、基本波の周波数f0でHBT32の入力側の整合をとり、出力側の整合回路38により、3倍波の周波数3f0でHBT32の出力側の整合をとる。また、上記整合回路31,38はバイアス回路を兼ねており、HBT32がピンチオフ付近で動作するようにバイアスを設定している。
上記周波数逓倍器は、第1実施形態の図1に示す2倍波通過阻止用先端開放スタブ4の代わりに、その2倍波通過阻止用先端開放スタブ4を集中定数化した2倍波通過阻止用等価回路をインダクタ35,キャパシタ36およびキャパシタ37で構成している。
上記構成の周波数逓倍器は、HBT32のエミッタと接地GNDとの間に挿入されたインダクタ33を除いて第2実施形態と同一の構成をしている。したがって、この第4実施形態の周波数逓倍器は、第2実施形態の周波数逓倍器と同様の効果を有する。
また、上記HBT32のエミッタと接地GNDとの間にインダクタ33を挿入することによって、HBT32の入力側における反射係数を小さくすることができ、逓倍利得を大きく損なうことなく、入力側を容易に整合をとることが可能となる。したがって、この周波数逓倍器の入力端の反射特性を改善し、回路の動作を安定化することができる。なお、上記インダクタ33は、基本波の周波数に対して数Ω程度に設定する。
上記第1〜第4実施形態では、高周波トランジスタとしてHBTを用いたが、MESFET(metal semiconductor field effect transistor:メタル・セミコンダクタ電界効果トランジスタ)またはHEMTを用いてこの発明の周波数逓倍器を構成しても有効である。
1,11,31,41…入力側の整合回路、
2,12,22,32…HBT、
3,24…伝送線路、
4,25…2倍波通過阻止用先端開放スタブ、
5,17,26,38…出力側の整合回路、
13,14,33,34,35…インダクタ、
15,16,36,37…キャパシタ、
6,18,27,39…3倍波通過用フィルタ。
2,12,22,32…HBT、
3,24…伝送線路、
4,25…2倍波通過阻止用先端開放スタブ、
5,17,26,38…出力側の整合回路、
13,14,33,34,35…インダクタ、
15,16,36,37…キャパシタ、
6,18,27,39…3倍波通過用フィルタ。
Claims (4)
- エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路と、
上記伝送線路の他端に一端が接続され、上記伝送線路との接続点で2倍波に対して短絡となって上記高周波トランジスタ側に上記2倍波を反射する2倍波通過阻止用先端開放スタブと
を備え、
上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースを伝送線路を介して接地することにより、上記高周波トランジスタの入力反射係数を小さくすることを特徴とする周波数逓倍器。 - エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続されたインダクタと、
上記インダクタの他端に一端が接続され、上記インダクタとの接続点で2倍波に対して短絡となって上記高周波トランジスタ側に上記2倍波を反射する2倍波通過阻止用先端開放スタブと
を備え、
上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースをインダクタを介して接地することにより、上記高周波トランジスタの入力反射係数を小さくすることを特徴とする周波数逓倍器。 - 入力側整合回路と、
上記入力側整合回路の出力端子にベースまたはゲートが接続され、エミッタまたはソースが接地された高周波トランジスタと、
上記高周波トランジスタのコレクタまたはドレインに一端が接続された伝送線路またはインダクタと、
上記伝送線路または上記インダクタの他端に一端が接続された2倍波通過阻止用等価回路と、
上記伝送線路または上記インダクタの他端に入力端子が接続された出力側整合回路と、
上記出力側整合回路の出力端子に入力端子が接続された3倍波通過用フィルタと
を備え、
上記2倍波通過阻止用等価回路は、2倍波通過阻止用先端開放スタブをインダクタおよびキャパシタにより集中定数化したものであり、
上記高周波トランジスタ側に反射された上記2倍波と入力信号である基本波を混合して3次の高調波を生成し、その3次の高調波を上記高周波トランジスタから生成された3倍波と重畳することにより、3倍波出力効率を大きくすると共に、上記高周波トランジスタのエミッタまたソースをインダクタを介して接地することにより、上記高周波トランジスタの入力反射係数を小さくすることを特徴とする周波数逓倍器。 - 請求項1から3までのいずれか1つに記載の周波数逓倍器において、
上記高周波トランジスタはへテロ接合バイポーラトランジスタであることを特徴とする周波数逓倍器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007139005A JP2007215247A (ja) | 2007-05-25 | 2007-05-25 | 周波数逓倍器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007139005A JP2007215247A (ja) | 2007-05-25 | 2007-05-25 | 周波数逓倍器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10328198A Division JP2000156612A (ja) | 1998-11-18 | 1998-11-18 | 周波数逓倍器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007215247A true JP2007215247A (ja) | 2007-08-23 |
Family
ID=38493195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007139005A Pending JP2007215247A (ja) | 2007-05-25 | 2007-05-25 | 周波数逓倍器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007215247A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169703A (ja) * | 2011-02-09 | 2012-09-06 | Sumitomo Electric Ind Ltd | 逓倍回路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS585001A (ja) * | 1981-06-30 | 1983-01-12 | Matsushita Electric Ind Co Ltd | マイクロ波フィルタ |
JPS63219210A (ja) * | 1987-03-06 | 1988-09-12 | Mitsubishi Electric Corp | Fet増幅器 |
JPH0279607A (ja) * | 1988-09-16 | 1990-03-20 | Mitsubishi Electric Corp | マイクロ波増幅器 |
JPH02131602A (ja) * | 1988-11-11 | 1990-05-21 | Matsushita Electric Ind Co Ltd | マイクロ波フイルタ |
WO1997041613A1 (en) * | 1996-05-01 | 1997-11-06 | Raytheon E-Systems, Inc. | Odd order mesfet frequency multiplier |
JPH1093349A (ja) * | 1996-09-17 | 1998-04-10 | Denso Corp | 周波数逓倍器 |
JPH10224121A (ja) * | 1997-02-05 | 1998-08-21 | Oki Electric Ind Co Ltd | 高周波回路及びその周波数の調整方法 |
JP2000156612A (ja) * | 1998-11-18 | 2000-06-06 | Sharp Corp | 周波数逓倍器 |
-
2007
- 2007-05-25 JP JP2007139005A patent/JP2007215247A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS585001A (ja) * | 1981-06-30 | 1983-01-12 | Matsushita Electric Ind Co Ltd | マイクロ波フィルタ |
JPS63219210A (ja) * | 1987-03-06 | 1988-09-12 | Mitsubishi Electric Corp | Fet増幅器 |
JPH0279607A (ja) * | 1988-09-16 | 1990-03-20 | Mitsubishi Electric Corp | マイクロ波増幅器 |
JPH02131602A (ja) * | 1988-11-11 | 1990-05-21 | Matsushita Electric Ind Co Ltd | マイクロ波フイルタ |
WO1997041613A1 (en) * | 1996-05-01 | 1997-11-06 | Raytheon E-Systems, Inc. | Odd order mesfet frequency multiplier |
JP2000509582A (ja) * | 1996-05-01 | 2000-07-25 | レイセオン イー―システムズ,インコーポレーテッド | 奇数オーダmesfet周波数逓倍器 |
JPH1093349A (ja) * | 1996-09-17 | 1998-04-10 | Denso Corp | 周波数逓倍器 |
JPH10224121A (ja) * | 1997-02-05 | 1998-08-21 | Oki Electric Ind Co Ltd | 高周波回路及びその周波数の調整方法 |
JP2000156612A (ja) * | 1998-11-18 | 2000-06-06 | Sharp Corp | 周波数逓倍器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169703A (ja) * | 2011-02-09 | 2012-09-06 | Sumitomo Electric Ind Ltd | 逓倍回路 |
US8680898B2 (en) | 2011-02-09 | 2014-03-25 | Sumitomo Electric Industries, Ltd. | Multiplier circuit with improved wide band tripled wave output |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
CN101674053A (zh) | 栅地-阴地放大器电路 | |
US6369675B2 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
US8786330B1 (en) | System and method for a frequency doubler | |
JP2000156611A5 (ja) | ||
JP5646302B2 (ja) | 周波数逓倍器 | |
US10637450B2 (en) | Broadband frequency tripler | |
Weber et al. | A 92 GHz GaN HEMT voltage-controlled oscillator MMIC | |
US8629708B2 (en) | High conversion gain high suppression balanced cascode frequency quadrupler | |
JP2007158803A (ja) | 周波数逓倍器および無線通信装置 | |
Mazor et al. | X-band to W-band frequency multiplier in 65 nm CMOS process | |
JP2007215247A (ja) | 周波数逓倍器 | |
US6529051B2 (en) | Frequency multiplier without spurious oscillation | |
JP2001274629A (ja) | 周波数逓倍器及びそれを用いた送受信装置 | |
JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
JP2000156612A (ja) | 周波数逓倍器 | |
Kallfass et al. | A W-band active frequency-multiplier-by-six in waveguide package | |
WO2016041575A1 (en) | A power efficient frequency multiplier | |
JP2000156612A5 (ja) | ||
JP4285923B2 (ja) | 周波数逓倍器及びそれを用いた通信装置 | |
Chung et al. | A 94-GHz push-push frequency doubler with peak total power efficiency of 16.28% | |
Ren et al. | Analysis and Design of a W-band Frequency-Multiplier-by-Six | |
JPH1093349A (ja) | 周波数逓倍器 | |
Sarmah et al. | 122 GHz transmitter using frequency doublers | |
Hossain et al. | A 250 GHz hetero-integrated VCO with 0.7 mW output power in InP-on-BiCMOS technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100414 |
|
A02 | Decision of refusal |
Effective date: 20100629 Free format text: JAPANESE INTERMEDIATE CODE: A02 |