JP2000156612A - 周波数逓倍器 - Google Patents

Abstract

(57)【要約】 【課題】 １つの高周波トランジスタを用いた簡単な構
成で３倍波を効率よく取り出すことができ、小型化と動
作の安定化ができる周波数逓倍器を提供する。 【解決手段】 入力側の整合回路１の出力端子にベース
が接続され、エミッタが接地されたＨＢＴ２のコレクタ
に伝送線路３の一端を接続し、伝送線路３の他端に２倍
波通過阻止用先端開放スタブ４の一端を接続する。上記
伝送線路の３の他端に出力側の整合回路５の入力端子を
接続し、整合回路５の出力端子を３倍波通過用フィルタ
６の入力端子に接続する。上記２倍波通過阻止用先端開
放スタブ４の接続点で２倍波をＨＢＴ２側に反射して、
反射された２倍波と基本波とがＨＢＴ２で混合されて、
基本波に対して３次の高調波が生成される。そして、上
記伝送線路３の電気長を最適化することによって、生成
された３次の高調波が重畳された３倍波を整合回路５,
３倍波通過用フィルタ６を介して出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロ波・ミ
リ波通信システムにおける高安定低雑音信号源に用いら
れる周波数逓倍器に関する。

【０００２】

【従来の技術】マイクロ波・ミリ波通信システムにおけ
る高安定低雑音信号源の構成として、低周波信号を生成
するＰＬＬ(phase-locked loop:位相同期回路)発振器の
出力側に複数の周波数逓倍器を直列に接続して、ＰＬＬ
発信器の出力周波数を順次逓倍することにより、所望の
周波数の信号を得る手法がある。従来、このようなＰＬ
Ｌ発信器では、２逓倍する周波数逓倍器を直列に接続す
ることが一般的に行われている。

【０００３】上記２逓倍する周波数逓倍器としては、
「モノリシックマイクロ波集積回路（電子情報通信学会
編）P125〜P127」に示すものがある。この周波数逓倍器
は、図７に示すように、入力側の整合回路１０１と、Ｆ
ＥＴ(Field Effect Transistor:電界効果トランジスタ)
１０２と、伝送線路１０３と、先端開放スタブ１０４
と、出力側の整合回路１０５とを備えている。

【０００４】上記構成の周波数逓倍器において、ＦＥＴ
１０２のゲートをピンチオフ付近にバイアスし、周波数
ｆ0の大きな振幅の入力信号を整合回路１０１を介して
ＦＥＴ１０２のゲートに入力する。そうすると、上記Ｆ
ＥＴ１０２のドレイン波形は、半波整流波形に近いもの
となり、入力信号の周波数ｆ0の整数倍の周波数成分、
特に偶数次の周波数成分を多く含む。上記ＦＥＴ１０２
のドレイン側には、基本波を抑えるために先端開放スタ
ブ１０４を用いた基本波トラップ回路が用いられてい
る。上記先端開放スタブ１０４の長さは、入力信号の基
本波に対して電気長９０°になるように選ばれているの
で、先端開放スタブ１０４の接続点では、入力信号の基
本波に対して短絡し、２倍波に対して開放に見えるの
で、基本波成分は抑圧されて、２倍波が出力されること
になる。この周波数逓倍器では、ＦＥＴ１０２による増
幅作用が加わるため、高効率な周波数逓倍を行える。

【０００５】また、３逓倍する周波数逓倍器としては、
「“A Ka-Band Planar Tripler Based on Stacked Symm
etric InP Heterostructure-Barrier Varactor”，IEEE
MTT-S digest 1995 p.549-552」に示されたものがあ
る。この３逓倍する周波数逓倍器は、図８に示すよう
に、ローパスフィルタ２０１と、入力側の整合回路２０
２と、ＨＢＶ（ヘテロジャンクションバリア−バラク
タ）２０３と、出力側の整合回路２０４と、バンドパス
フィルタ２０５とを備えている。上記ＨＢＶ２０３は、
バラクタが対称に直列接続された構造をしている。

【０００６】上記構成の周波数逓倍器は、ローパスフィ
ルタ２０１に入力された基本波信号をローパスフィルタ
２０１,入力側の整合回路２０２を介してＨＢＶ２０３
に入力する。そして、上記ＨＢＶ２０３で歪み高調波を
発生するが、ＨＢＶ２０３は対称構造となっているた
め、偶数次の高調波成分をキャンセルし、奇数次の高調
波成分のみを出力する。そして、上記奇数次の高調波成
分のうちの３次の高調波のみが、出力側の整合回路２０
４およびバンドパスフィルタ２０５を通過して出力され
る。

【０００７】

【発明が解決しようとする課題】ところで、上記２逓倍
する周波数逓倍器では、所望の周波数を得るために直列
に多段接続する場合、逓倍次数が高くなるほど高周波ト
ランジスタ(ＦＥＴ)の数が多くなるため、回路が複雑に
なると共に、消費電力が大きくなるという問題がある。

【０００８】また、上記３逓倍する周波数逓倍器のよう
にＨＢＶをはじめとするバラクタやダイオード等の受動
素子を用いた場合、周波数変換損が大きく、非常に大き
な入力電力が必要となるため、効率が悪いという問題が
ある。

【０００９】そこで、この発明の目的は、１つの高周波
トランジスタを用いた簡単な構成で３倍波を効率よく取
り出すことができると共に、小型化と動作の安定化がで
きる周波数逓倍器を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の周波数逓倍器は、入力側整合回路と、上
記入力側整合回路の出力端子にベースまたはゲートが接
続され、エミッタまたはソースが接地された高周波トラ
ンジスタと、上記高周波トランジスタのコレクタまたは
ドレインに一端が接続された伝送線路と、上記伝送線路
の他端に一端が接続された２倍波通過阻止用先端開放ス
タブと、上記伝送線路の他端に入力端子が接続された出
力側整合回路と、上記出力側整合回路の出力端子に入力
端子が接続された３倍波通過用フィルタとを備えたこと
を特徴としている。

【００１１】上記請求項１の周波数逓倍器によれば、上
記高周波トランジスタ(例えばバイポーラトランジスタ)
のベースに上記入力側整合回路を介して入力信号を入力
すると、高周波トランジスタのコレクタ電流は、ベース
電圧に対して指数関数的に増加するため、多くの高調波
を出力する。そして、上記２倍波通過阻止用先端開放ス
タブの接続点で２倍波に対して短絡となるので、２倍波
が高周波トランジスタ側に反射し、３倍波が出力側整合
回路,３倍波通過用フィルタを介して出力する。このと
き、上記２倍波通過阻止用先端開放スタブで反射された
２倍波と基本波とが高周波トランジスタで混合されて基
本波に対して３次の高調波が生成され、上記伝送線路の
電気長を最適化することによって、生成された３次の高
調波が３倍波に重畳されて、３倍波の出力効率がさらに
高くなる。したがって、１つの高周波トランジスタを用
いた簡単な構成で３倍波を効率よく取り出すことができ
る。

【００１２】また、請求項２の周波数逓倍器は、入力側
整合回路と、上記入力側整合回路の出力端子にベースま
たはゲートが接続され、エミッタまたはソースが接地さ
れた高周波トランジスタと、上記高周波トランジスタの
コレクタまたはドレインに一端が接続されたインダクタ
と、上記インダクタの他端に一端が接続されたときの２
倍波通過阻止用先端開放スタブに略等価な回路であっ
て、インダクタおよびキャパシタにより上記２倍波通過
阻止用先端開放スタブを集中定数化した２倍波通過阻止
用等価回路と、上記伝送線路の他端に入力端子が接続さ
れた出力側整合回路と、上記出力側整合回路の出力端子
に入力端子が接続された３倍波通過用フィルタとを備え
たことを特徴としている。

【００１３】上記請求項２の周波数逓倍器によれば、上
記高周波トランジスタ(例えばバイポーラトランジスタ)
のベースに上記入力側整合回路を介して入力信号を入力
すると、高周波トランジスタのコレクタ電流は、ベース
電圧に対して指数関数的に増加するため、多くの高調波
を出力する。そして、上記２倍波通過阻止用等価回路の
接続点で２倍波に対して短絡となるので、２倍波が高周
波トランジスタ側に反射し、３倍波を出力側整合回路,
３倍波通過用フィルタを介して出力する。このとき、上
記２倍波通過阻止用等価回路で反射された２倍波と入力
信号とが高周波トランジスタで混合されて基本波に対し
て３次の高調波が生成され、上記伝送線路の電気長を最
適化することによって、生成された３次の高調波が３倍
波に重畳されて、３倍波の出力効率がさらに高くなる。
したがって、１つの高周波トランジスタを用いた簡単な
構成で３倍波を効率よく取り出すことができる。また、
インダクタはチップインダクタやスパイラルインダク
タ、キャパシタはチップキャパシタやＭＩＭ(Metal Ins
ulator Metal:メタル・インシュレータ・メタル)キャパ
シタを用いて構成し、先端開放スタブの分布定数回路を
インダクタとキャパシタを用いて集中定数化することに
よって、回路の占有面積を縮小することができる。この
場合、特にスパイラルインダクタとＭＩＭキャパシタを
用いてＭＭＩＣ(Monolithic Microwave Integrated Cir
cuit:モノリシック・マイクロ波集積回路)化するときに
効果がある。なお、上記高周波トランジスタにＭＥＳＦ
ＥＴやＨＥＭＴ等を用いても同様の効果が得られる。

【００１４】また、請求項３の周波数逓倍器は、請求項
１または２の周波数逓倍器において、上記高周波トラン
ジスタのエミッタまたはソースを伝送線路を介して接地
したことを特徴としている。

【００１５】上記請求項３の周波数逓倍器によれば、上
記高周波トランジスタのエミッタ(またはソース)と接地
との間に伝送線路を挿入することによって、高周波トラ
ンジスタの入力側における反射係数を小さくすることが
でき、逓倍利得を大きく損なうことなく、入力側の整合
を容易にとることが可能となる。これにより、周波数逓
倍器の入力端の反射特性を改善し、回路の動作を安定化
できる。

【００１６】また、請求項４の周波数逓倍器は、請求項
１または２の周波数逓倍器において、上記高周波トラン
ジスタのエミッタまたはソースをインダクタを介して接
地したことを特徴としている。

【００１７】上記請求項４の周波数逓倍器によれば、上
記高周波トランジスタのエミッタ(またはソース)と接地
との間にインダクタを挿入することによって、高周波ト
ランジスタの入力側における反射係数を小さくすること
ができ、逓倍利得を大きく損なうことなく、入力側の整
合を容易にとることが可能となる。これにより、周波数
逓倍器の入力端の反射特性を改善し、回路の動作を安定
化できる。

【００１８】また、請求項５の周波数逓倍器は、請求項
１乃至４のいずれか１つの周波数逓倍器において、上記
高周波トランジスタはへテロ接合バイポーラトランジス
タ(以下、ＨＢＴという)であることを特徴としている。

【００１９】上記請求項５の周波数逓倍器によれば、ピ
ンチオフ付近で動作するＨＢＴの高調波出力特性と他の
高周波トランジスタ例えばＨＥＭＴの高調波出力特性と
を比較した場合、基本波と２倍波の差は、同じ程度であ
るのに対して、ＨＢＴがＨＥＭＴよりも３次以上の高調
波の出力の割合が高い。したがって、上記高周波トラン
ジスタにＨＢＴを用いることにより、３倍波の出力をよ
り大きくできる。

【００２０】

【発明の実施の形態】以下、この発明の周波数逓倍器を
図示の実施の形態により詳細に説明する。

【００２１】（第１実施形態）図１はこの発明の第１実
施形態の周波数逓倍器の回路図であり、１は周波数ｆ0
の入力信号が入力される入力側の整合回路、２は上記入
力側の整合回路１の出力端子にベースが接続され、エミ
ッタが接地ＧＮＤに接続されたＨＢＴ(Heterojunction
Bipolar Transistor:ヘテロ接合バイポーラトランジス
タ)、３は上記ＨＢＴ２のコレクタに一端が接続された
伝送線路、４は上記伝送線路３の他端に一端が接続され
た２倍波に対して電気長が９０°の先端開放スタブ、５
は上記伝送線路３の他端に入力端子が接続された出力側
の整合回路、６は上記出力側の整合回路５の出力端子に
入力端子が接続され、３倍波のみを通す３倍波通過用フ
ィルタである。上記入力側の整合回路１により、基本波
の周波数ｆ0でＨＢＴ２の入力側の整合をとり、出力側
の整合回路５により、３倍波の周波数３ｆ0でＨＢＴ２
の出力側の整合をとる。また、上記整合回路１,５はバ
イアス回路を兼ねており、ＨＢＴ２がピンチオフ付近で
動作するようにバイアスを設定している。

【００２２】上記構成の周波数逓倍器において、周波数
ｆ0の入力信号を入力側の整合回路１を介してＨＢＴ２
のベースに入力すると、ＨＢＴ２のコレクタ電流は、ベ
ース電圧に対して指数関数的に増加するため、多くの高
調波を出力する。そうすると、２倍波(周波数２ｆ0)に
対して電気長が９０°の２倍波通過阻止用先端開放スタ
ブ４の接続点では、２倍波(周波数２ｆ0)に対して短絡
となるので、２倍波がＨＢＴ２側に反射する。そして、
上記出力側の整合回路５および３倍波通過用フィルタ６
を介して３倍波を出力し、基本波や他の高調波を３倍波
通過用フィルタ６で除去する。

【００２３】上記２倍波通過阻止用先端開放スタブ４の
特性インピーダンスＺcが小さい場合、周波数帯域が広
くなるが、２倍波(周波数２ｆ0)の抑圧比が小さくな
る。一方、特性インピーダンスＺcが大きい場合、２倍
波(周波数２ｆ0)の抑圧比が大きくなるが、周波数帯域
が狭くなる。すなわち、２倍波(周波数２ｆ0)の抑圧と
周波数帯域とはトレードオフの関係にあり、通常、特性
インピーダンスＺcを２０〜７０Ωの範囲内で選択す
る。

【００２４】また、２倍波(周波数２ｆ0)に対して電気
長が９０°の２倍波通過阻止用先端開放スタブ４で反射
された２倍波(周波数２ｆ0)と基本波(周波数ｆ0)とがＨ
ＢＴ２で混合され、周波数３ｆ0(＝ｆ0＋２ｆ0)の高調
波が生成されるため、伝送線路３の電気長を最適化する
ことによって、生成された周波数３ｆ0(＝ｆ0＋２ｆ0)
の高調波が３倍波に重畳されて、３倍波(周波数３ｆ0)
の出力がさらに大きくなる。

【００２５】なお、上記伝送線路３の最適な長さＬd
は、使用するＨＢＴによって変わるが、基本波に対して
電気長２０〜４０°の範囲で３倍波の出力が最大とな
る。また、上記２倍波通過阻止用先端開放スタブ４およ
び伝送線路３はマイクロストリップ線路あるいはコプレ
ーナ線路等で構成する。

【００２６】このように、上記周波数逓倍器では、１つ
のＨＢＴを用いた簡単な構成で３倍波を効率よく取り出
すことができる。

【００２７】従来の周波数逓倍器に用いられたＦＥＴの
ドレイン電流は、ゲート電圧に対して２乗特性となるの
に対して、この第１実施形態に用いたＨＢＴのコレクタ
電流は、ベース電圧に対して指数関数的に増加する。し
たがって、ＨＢＴをピンチオフ付近で動作させた場合、
３次以上の高調波出力がＦＥＴに比べると大きくなる。

【００２８】また、図５はＨＢＴのピンチオフ時におけ
る高調波出力特性を示しており、図６はＨＥＭＴのピン
チオフ時における高調波出力特性を示している。上記Ｈ
ＢＴおよびＨＥＭＴのどちらも、最大周波数ｆmaxは６
０〜７０ＧＨz、定格電流４０ｍＡ程度の素子である。
図５,図６に示すように、ピンチオフ付近で動作させた
場合のＨＢＴおよびＨＥＭＴの出力の高調波を比較する
と、基本波と２倍波の差は、ＨＢＴおよびＨＥＭＴのど
ちらも約１０dＢ程度であるのに対して、基本波と３倍
波の差はＨＥＭＴで３３dＢ、ＨＢＴで１８dＢとなり、
基本波と４倍波の差はＨＥＭＴで３２dＢ、ＨＢＴで２
２dＢとなり、ＨＢＴはＨＥＭＴに対して３次以上の高
調波の出力の割合が１０dＢ以上高いことがわかる。し
たがって、高周波トランジスタにＨＢＴを用いることに
より、３倍波の出力をより大きくすることができる。

【００２９】（第２実施形態）図２はこの発明の第２実
施形態の周波数逓倍器の回路図であり、１１は周波数ｆ
0の入力信号が入力される入力側の整合回路、１２は上
記入力側の整合回路１１の出力端子がベースに接続さ
れ、エミッタが接地ＧＮＤに接続されたＨＢＴ、１３は
上記ＨＢＴ１２のコレクタに一端が接続されたインダク
タ、１４は上記インダクタ１３の他端に一端が接続され
たインダクタ、１５は上記インダクタ１４の一端と接地
ＧＮＤとの間に接続されたキャパシタ、１６は上記イン
ダクタ１４の他端と接地ＧＮＤとの間に接続されたキャ
パシタ、１７は上記インダクタ１３の他端に入力端子が
接続された出力側の整合回路、１８は上記出力側の整合
回路の出力端子に入力端子が接続された３倍波通過用フ
ィルタである。上記入力側の整合回路１１により、基本
波の周波数ｆ0でＨＢＴ１２の入力側の整合をとり、出
力側の整合回路１７により、３倍波の周波数３ｆ0でＨ
ＢＴ１２の出力側の整合をとる。また、上記整合回路１
１,１７はバイアス回路を兼ねており、ＨＢＴ１２がピ
ンチオフ付近で動作するようにバイアスを設定してい
る。

【００３０】上記周波数逓倍器は、第１実施形態の図１
に示す２倍波通過阻止用先端開放スタブ４の代わりに、
その２倍波通過阻止用先端開放スタブ４を集中定数化し
た２倍波通過阻止用等回路をインダクタ１４,キャパシ
タ１５およびキャパシタ１６で構成している。

【００３１】図１において２倍波通過阻止用先端開放ス
タブ４の特性インピーダンスをＺcとし、図２における
インダクタ１４のインダクタンスをＬ2とし、キャパシ
タ１５,１６の容量をＣ2として、 Ｌ2＝Ｚc／（４πｆ0） Ｃ2＝１／（４πｆ0・Ｚc） と設定することにより、図１における２倍波通過阻止用
先端開放スタブ４をインダクタ,キャパシタを用いて置
き換えることが可能となる。

【００３２】また、上記周波数逓倍器では、図１の伝送
線路３の代わりにインダクタ１３を用いている。このイ
ンダクタ１３の最適なリアクタンスは周波数や使用する
ＨＢＴによって変わるが、リアクタンス（２πｆ0・
Ｌ）が３０〜６０Ωで３倍波の出力が最大となる。

【００３３】したがって、この第２実施形態の周波数逓
倍器は、第１実施形態の周波数逓倍器と同様の効果を有
する。

【００３４】図２におけるインダクタ１３,１４はチッ
プインダクタやスパイラルインダクタ、キャパシタ１
５,１６はチップキャパシタやＭＩＭ(metal insulator
metal:メタル・インシュレータ・メタル)キャパシタを
用いて構成する。このように、インダクタとキャパシタ
を用いて先端開放スタブの分布定数回路を集中定数化す
ることにより回路の占有面積を縮小することができる。
特に、スパイラルインダクタとＭＩＭキャパシタを用い
てＭＭＩＣ(monolithic microwave integrated circui
t:モノリシック・マイクロ波集積回路)化する場合に効
果がある。なお、上記２倍波通過阻止用先端開放スタブ
４の分布定数回路の集中定数化は、１０ＧＨｚ程度まで
の回路に有効である。

【００３５】（第３実施形態）図３はこの発明の第３実
施形態の周波数逓倍器の回路図であり、２１は周波数ｆ
0の入力信号が入力される入力側の整合回路、２２は上
記入力側の整合回路２１の出力端子にベースが接続され
たＨＢＴ、２３は上記ＨＢＴ２２のエミッタと接地ＧＮ
Ｄとを接続する伝送線路、２４は上記ＨＢＴ２２のコレ
クタに一端が接続された伝送線路、２５は上記伝送線路
２４の他端に一端が接続された２倍波に対して電気長が
９０°の先端開放スタブ、２６は上記伝送線路２４の他
端に入力端子が接続された出力側の整合回路、２７は上
記出力側の整合回路２６の出力端子に入力端子が接続さ
れ、３倍波のみを通す３倍波通過用フィルタである。上
記入力側の整合回路２１により、基本波の周波数ｆ0で
ＨＢＴ２２の入力側の整合をとり、出力側の整合回路２
６により、３倍波の周波数３ｆ0でＨＢＴ２２の出力側
の整合をとる。また、上記整合回路２１,２６はバイア
ス回路を兼ねており、ＨＢＴ２２がピンチオフ付近で動
作するようにバイアスを設定している。

【００３６】上記構成の周波数逓倍器は、ＨＢＴ２２の
エミッタと接地ＧＮＤとの間に挿入された伝送線路２３
を除いて第１実施形態と同一の構成をしている。したが
って、この第３実施形態の周波数逓倍器は、第１実施形
態の周波数逓倍器と同様の効果を有する。

【００３７】上記第１実施形態において図１に示す伝送
線路３の長さを最適化して、逓倍利得を最大にした場
合、ＨＢＴの入力側における反射係数が非常に大きくな
り、入力側の整合をとることがしばしば困難となると共
に、反射係数が１以上となり、発振を起こすという問題
がある。そこで、この第３実施形態では、ＨＢＴ２２の
エミッタと接地ＧＮＤとの間に伝送線路２３を挿入する
ことによって、ＨＢＴ２２の入力側における反射係数を
小さくすることができ、逓倍利得を大きく損なうことな
く、入力側を容易に整合をとることが可能となる。した
がって、この周波数逓倍器の入力端の反射特性を改善
し、回路の動作を安定化することができる。なお、上記
伝送線路２３は基本波に対して電気長１０°程度に設定
する。

【００３８】（第４実施形態）図４はこの発明の第４実
施形態の周波数逓倍器の回路図であり、３１は周波数ｆ
0の入力信号が入力される入力側の整合回路、３２は上
記入力側の整合回路３１の出力端子がベースに接続され
たＨＢＴ、３３は上記ＨＢＴ３２のエミッタと接地ＧＮ
Ｄとの間に接続されたインダクタ、３４は上記ＨＢＴ３
２のコレクタに一端が接続されたインダクタ、３５は上
記インダクタ３４の他端に一端が接続されたインダク
タ、３６は上記インダクタ３５の一端と接地ＧＮＤとの
間に接続されたキャパシタ、３７は上記インダクタ３５
の他端と接地ＧＮＤとの間に接続されたキャパシタ、３
８は上記インダクタ３４の他端に入力端子が接続された
出力側の整合回路、３９は上記出力側の整合回路３８の
出力端子に入力端子が接続された３倍波通過用フィルタ
である。上記入力側の整合回路３１により、基本波の周
波数ｆ0でＨＢＴ３２の入力側の整合をとり、出力側の
整合回路３８により、３倍波の周波数３ｆ0でＨＢＴ３
２の出力側の整合をとる。また、上記整合回路３１,３
８はバイアス回路を兼ねており、ＨＢＴ３２がピンチオ
フ付近で動作するようにバイアスを設定している。

【００３９】上記周波数逓倍器は、第１実施形態の図１
に示す２倍波通過阻止用先端開放スタブ４の代わりに、
その２倍波通過阻止用先端開放スタブ４を集中定数化し
た２倍波通過阻止用等価回路をインダクタ３５,キャパ
シタ３６およびキャパシタ３７で構成している。

【００４０】上記構成の周波数逓倍器は、ＨＢＴ３２の
エミッタと接地ＧＮＤとの間に挿入されたインダクタ３
３を除いて第２実施形態と同一の構成をしている。した
がって、この第４実施形態の周波数逓倍器は、第２実施
形態の周波数逓倍器と同様の効果を有する。

【００４１】また、上記ＨＢＴ３２のエミッタと接地Ｇ
ＮＤとの間にインダクタ３３を挿入することによって、
ＨＢＴ３２の入力側における反射係数を小さくすること
ができ、逓倍利得を大きく損なうことなく、入力側を容
易に整合をとることが可能となる。したがって、この周
波数逓倍器の入力端の反射特性を改善し、回路の動作を
安定化することができる。なお、上記インダクタ３３
は、基本波の周波数に対して数Ω程度に設定する。

【００４２】上記第１〜第４実施形態では、高周波トラ
ンジスタとしてＨＢＴを用いたが、ＭＥＳＦＥＴ(metal
semiconductor field effect transistor:メタル・セ
ミコンダクタ電界効果トランジスタ)またはＨＥＭＴを
用いてこの発明の周波数逓倍器を構成しても有効であ
る。

【００４３】

【発明の効果】以上より明らかなように、請求項１の発
明の周波数逓倍器は、入力側整合回路の出力端子に高周
波トランジスタのベースまたはゲートを接続し、その高
周波トランジスタのエミッタまたはソースを接地し、上
記高周波トランジスタのコレクタまたはドレインに伝送
線路の一端を接続し、上記伝送線路の他端に２倍波通過
阻止用先端開放スタブの一端を接続し、上記伝送線路の
他端に出力側整合回路の入力端子を接続して、上記出力
側整合回路の出力端子に３倍波通過用フィルタの入力端
子を接続したことを特徴としている。

【００４４】したがって、請求項１の発明の周波数逓倍
器によれば、上記高周波トランジスタが多くの高調波を
出力して、上記２倍波通過阻止用先端開放スタブの接続
点で２倍波に対して短絡となるので、２倍波が高周波ト
ランジスタ側に反射し、反射された２倍波と基本波とが
高周波トランジスタで混合されて基本波に対して３次の
高調波が生成され、生成された３次の高調波が上記伝送
線路の電気長を最適化することにより３倍波に重畳され
て、３倍波の出力がさらに大きくなる。したがって、１
つの高周波トランジスタを用いた簡単な構成で３倍波を
効率よく取り出すことができる。

【００４５】また、請求項２の発明の周波数逓倍器は、
入力側整合回路の出力端子に高周波トランジスタのベー
スまたはゲートを接続し、その高周波トランジスタのエ
ミッタまたはソースを接地し、上記高周波トランジスタ
のコレクタまたはドレインにインダクタの一端を接続
し、上記インダクタの他端に一端が接続されたときの２
倍波通過阻止用先端開放スタブに略等価な回路であっ
て、インダクタおよびキャパシタにより上記２倍波通過
阻止用先端開放スタブを集中定数化した２倍波通過阻止
用等価回路を伝送線路の他端側に接続し、上記伝送線路
の他端に出力側整合回路の入力端子を接続して、上記出
力側整合回路の出力端子に３倍波通過用フィルタの入力
端子を接続したものである。

【００４６】したがって、請求項２の発明の周波数逓倍
器によれば、上記高周波トランジスタが多くの高調波を
出力して、上記２倍波通過阻止用等価回路の接続点で２
倍波に対して短絡となるので、２倍波が高周波トランジ
スタ側に反射し、反射された２倍波と基本波とが高周波
トランジスタで混合されて基本波に対して３次の高調波
が生成され、生成された３次の高調波が上記伝送線路の
電気長を最適化することにより３倍波に重畳されて、３
倍波の出力がさらに大きくなる。したがって、１つの高
周波トランジスタを用いた簡単な構成で３倍波を効率よ
く取り出すことができる。また、上記インダクタにチッ
プインダクタやスパイラルインダクタ、キャパシタにチ
ップキャパシタやＭＩＭキャパシタを用い、インダクタ
とキャパシタを用いて分布定数回路を集中定数化するこ
とによって、回路の占有面積を縮小することができる。

【００４７】また、請求項３の発明の周波数逓倍器は、
請求項１または２の周波数逓倍器において、上記高周波
トランジスタのエミッタまたはソースを伝送線路を介し
て接地したので、高周波トランジスタの入力側における
反射係数を小さくすることができ、逓倍利得を大きく損
なうことなく、入力側の整合を容易にとることが可能と
なり、周波数逓倍器の入力端の反射特性を改善して、回
路の動作を安定化できる。

【００４８】また、請求項４の発明の周波数逓倍器は、
請求項１または２の周波数逓倍器において、上記高周波
トランジスタのエミッタまたはソースをインダクタを介
して接地したので、高周波トランジスタの入力側におけ
る反射係数を小さくすることができ、逓倍利得を大きく
損なうことなく、入力側の整合を容易にとることが可能
となり、周波数逓倍器の入力端の反射特性を改善して、
回路の動作を安定化できる。

【００４９】また、請求項５の発明の周波数逓倍器は、
請求項１乃至４のいずれか１つの周波数逓倍器におい
て、上記高周波トランジスタＨＢＴであるので、ピンチ
オフ付近で動作するＨＢＴが他の高周波トランジスタ例
えばＨＥＭＴよりも３次以上の高調波の出力の割合が高
く、３倍波の出力をより大きくすることができる。

【図面の簡単な説明】

【図１】 図１はこの発明の第１実施形態の周波数逓倍
器の回路図である。

【図２】 図２はこの発明の第２実施形態の周波数逓倍
器の回路図である。

【図３】 図３はこの発明の第３実施形態の周波数逓倍
器の回路図である。

【図４】 図４はこの発明の第４実施形態の周波数逓倍
器の回路図である。

【図５】 図５はＨＢＴのオフピンチ時における高調波
出力特性を示す図である。

【図６】 図６はＨＥＭＴのオフピンチ時における高調
波出力特性を示す図である。

【図７】 図７は従来の２逓倍する周波数逓倍器を示す
回路図である。

【図８】 図８は従来の４逓倍する周波数逓倍器を示す
回路図である。

【符号の説明】

１,１１,３１,４１…入力側の整合回路、 ２,１２,２２,３２…ＨＢＴ、 ３,２４…伝送線路、 ４,２５…２倍波通過阻止用先端開放スタブ、 ５,１７,２６,３８…出力側の整合回路、 １３,１４,３３,３４,３５…インダクタ、 １５,１６,３６,３７…キャパシタ、 ６,１８,２７,３９…３倍波通過用フィルタ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力側整合回路と、 上記入力側整合回路の出力端子にベースまたはゲートが
   接続され、エミッタまたはソースが接地された高周波ト
   ランジスタと、 上記高周波トランジスタのコレクタまたはドレインに一
   端が接続された伝送線路と、 上記伝送線路の他端に一端が接続された２倍波通過阻止
   用先端開放スタブと、 上記伝送線路の他端に入力端子が接続された出力側整合
   回路と、 上記出力側整合回路の出力端子に入力端子が接続された
   ３倍波通過用フィルタとを備えたことを特徴とする周波
   数逓倍器。
2. 【請求項２】 入力側整合回路と、 上記入力側整合回路の出力端子にベースまたはゲートが
   接続され、エミッタまたはソースが接地された高周波ト
   ランジスタと、 上記高周波トランジスタのコレクタまたはドレインに一
   端が接続されたインダクタと、 上記インダクタの他端に一端が接続されたときの２倍波
   通過阻止用先端開放スタブに略等価な回路であって、イ
   ンダクタおよびキャパシタにより上記２倍波通過阻止用
   先端開放スタブを集中定数化した２倍波通過阻止用等価
   回路と、 上記伝送線路の他端に入力端子が接続された出力側整合
   回路と、 上記出力側整合回路の出力端子に入力端子が接続された
   ３倍波通過用フィルタとを備えたことを特徴とする周波
   数逓倍器。
3. 【請求項３】 請求項１または２に記載の周波数逓倍器
   において、 上記高周波トランジスタのエミッタまたはソースを伝送
   線路を介して接地したことを特徴とする周波数逓倍器。
4. 【請求項４】 請求項１または２に記載の周波数逓倍器
   において、 上記高周波トランジスタのエミッタまたはソースをイン
   ダクタを介して接地したことを特徴とする周波数逓倍
   器。
5. 【請求項５】 請求項１乃至４のいずれか１つに記載の
   周波数逓倍器において、 上記高周波トランジスタはへテロ接合バイポーラトラン
   ジスタであることを特徴とする周波数逓倍器。