CN116488585A - 四倍频电路、信号发生电路以及信号处理方法 - Google Patents

Abstract

本申请涉及一种四倍频电路、信号发生电路以及信号处理方法。该四倍频电路包括相互连接的第一处理电路和第二处理电路；所述第一处理电路，用于获取前级输入的初始基波信号，并根据所述初始基波信号获取目标基波信号和三次谐波信号；所述第二处理电路，用于根据所述目标基波信号和所述三次谐波信号获取四次谐波信号，并基于所述四次谐波信号获取输出信号。本申请实施例可以提升四倍频电路的转换效率。

Description

四倍频电路、信号发生电路以及信号处理方法

技术领域

本申请涉及集成电路技术领域，特别是涉及一种四倍频电路、信号发生电路以及信号处理方法。

背景技术

随着现代通信技术的不断发展，低频频谱变得非常拥挤，频谱资源极为紧张。毫米波和太赫兹频段有着频谱资源丰富、大带宽的特点，其绝对带宽是目前广泛采用的4G通信频段的数十倍乃至数百倍。

在毫米波和太赫兹频段应用过程中，现有技术先采用锁相环产生一个高品质的低频信号，再级联倍频器或者放大倍频链路使其输出在毫米波太赫兹频段，目前，通常会采用两个级联的二倍频器配合级间滤波器以实现四倍频输出。

但是，上述四倍频的实现方式存在转换效率低的问题。

发明内容

基于此，有必要提供一种转换效率高的四倍频电路、信号发生电路以及信号处理方法。

第一方面，本申请提供了一种四倍频电路，该四倍频电路包括相互连接的第一处理电路和第二处理电路；

所述第一处理电路，用于获取前级输入的初始基波信号，并根据所述初始基波信号获取目标基波信号和三次谐波信号；

所述第二处理电路，用于根据所述目标基波信号和所述三次谐波信号获取四次谐波信号，并基于所述四次谐波信号获取输出信号。

在其中一个实施例中，所述第一处理电路包括相互连接的输入匹配电路和谐波发生电路，所述谐波发生电路的输出端和所述第二处理电路连接；

所述输入匹配电路，用于接收前级输入的所述初始基波信号，并将所述初始基波信号转换为两路差分信号；

所述谐波发生电路，用于根据所述两路差分信号输出所述目标基波信号和所述三次谐波信号。

在其中一个实施例中，所述谐波发生电路具体用于对所述两路差分信号进行放大处理，得到所述目标基波信号和所述三次谐波信号。

在其中一个实施例中，所述第二处理电路包括相互连接的相位控制级间匹配电路和混频输出电路，所述相位控制级间匹配电路与所述第一处理电路的输出端连接；

所述相位控制级间匹配电路，用于对所述目标基波信号和所述三次谐波信号进行相位调谐处理，得到调谐后的基波信号和调谐后的三次谐波信号；

所述混频输出电路，用于根据所述调谐后的基波信号和所述调谐后的三次谐波信号，获取所述四次谐波信号，并基于所述四次谐波信号获取所述输出信号。

在其中一个实施例中，所述混频输出电路包括相互连接的混频电路和输出电路，所述混频电路和所述相位控制级间匹配电路的输出端连接；

所述混频电路，用于对所述调谐后的基波信号和所述调谐后的三次谐波信号进行混频处理，得到混频信号，所述混频信号包括所述四次谐波信号；

所述输出电路，用于根据所述混频信号获取单端信号，并将所述单端信号作为所述输出信号进行输出。

在其中一个实施例中，所述混频信号还包括二次谐波信号，所述输出电路包括相互连接的输出缓冲电路和输出匹配电路，所述输出缓冲电路与所述混频电路的输出端连接；

所述输出缓冲电路，用于对所述四次谐波信号进行放大处理得到放大四次谐波信号，并对所述二次谐波信号进行抑制处理；

所述输出匹配电路，用于将所述放大四次谐波信号转换为所述单端信号，并将所述单端信号作为所述输出信号进行输出。

在其中一个实施例中，所述输入匹配电路包括第一电容、输入巴伦、第二电容、第一电感和第二电感；

所述第一电容的正端用于接收前级输入的所述初始基波信号，所述第一电容的负端接地；

所述输入巴伦的初级线圈的两端分别与所述第一电容的正端和所述第一电容的负端连接；所述第二电容的正端和所述第二电容的负端分别与所述输入巴伦的次级线圈的两端连接；

所述第一电感和所述第二电感以差模形式耦合连接于所述输入巴伦的输出端和所述谐波发生电路的输入端之间。

在其中一个实施例中，所述谐波发生电路包括第一晶体管、第二晶体管、第三电容以及第四电容；

所述第一晶体管的栅极和所述第二晶体管的栅极分别与所述输入匹配电路的输出端连接，所述第一晶体管的源极以及所述第二晶体管的分别接地，所述第一晶体管的漏极以及所述第二晶体管的漏极以差分形式连接至所述第二处理电路的输入端；

所述第三电容跨接于所述第一晶体管的栅极和所述第二晶体管的漏极之间，所述第四电容跨接于所述第二晶体管的栅极和所述第一晶体管的漏极之间。

在其中一个实施例中，所述相位控制级间匹配电路包括级间匹配变压器，所述级间匹配变压器的差分输入端与所述谐波发生电路的输出端连接，所述级间匹配变压器的差分输出端与所述混频输出电路的输入端连接。

在其中一个实施例中，所述混频电路包括第三晶体管以及第四晶体管；

所述第三晶体管的栅极和第四晶体管的栅极分别与所述相位控制级间匹配电路的输出端连接，所述第三晶体管的源极和所述第四晶体管的源极分别接地，所述第三晶体管的漏极和所述第四晶体管的漏极相互连接后再连接于所述输出电路的输入端。

在其中一个实施例中，所述输出缓冲电路包括级间匹配巴伦、第五晶体管、第六晶体管、第五电容以及第六电容；

所述级间匹配巴伦的差分输入端与所述混频电路的输出端连接，所述级间匹配巴伦的差分输出端分别与所述第五晶体管的栅极和所述第六晶体管的栅极连接；

所述第五晶体管的源极和所述第六晶体管的源极分别接地，所述第五晶体管的漏极以及所述第六晶体管的漏极以差分形式连接至所述输出匹配电路的输入端；

所述第五电容跨接于所述第五晶体管的栅极和所述第六晶体管的漏极之间；所述第六电容跨接于所述第六晶体管的栅极和所述第五晶体管的漏极之间。

在其中一个实施例中，所述输出匹配电路包括输出巴伦和第七电容；

所述输出巴伦的初级线圈的两端与所述输出缓冲电路的输出端连接，所述输出巴伦的次级线圈的两端用于输出所述单端信号；

所述第七电容跨接于所述输出巴伦的次级线圈的两端，且所述第七电容的一端接地。

第二方面，本申请提供了一种信号发生电路，该信号发生电路包括低频信号发生电路以及如上述第一方面中任一项所述的四倍频电路，所述四倍频电路与所述低频信号发生电路的输出端连接。

第三方面，本申请提供了一种信号处理方法，该信号处理方法用于如上述第一方面中任一项所述的四倍频电路中，该方法包括：

获取前级输入的初始基波信号，并根据所述初始基波信号获取目标基波信号和三次谐波信号；

根据所述目标基波信号和所述三次谐波信号获取四次谐波信号，并基于所述四次谐波信号获取输出信号。

在其中一个实施例中，所述获取前级输入的初始基波信号，并根据所述初始基波信号获取目标基波信号和三次谐波信号，包括：

接收前级输入的所述初始基波信号，并将所述初始基波信号转换为两路差分信号；

根据所述两路差分信号输出所述目标基波信号和所述三次谐波信号。

在其中一个实施例中，所述根据所述两路差分信号输出所述目标基波信号和所述三次谐波信号，包括：

对所述两路差分信号进行放大处理，得到所述目标基波信号和所述三次谐波信号。

在其中一个实施例中，所述根据所述目标基波信号和所述三次谐波信号获取四次谐波信号，并基于所述四次谐波信号获取输出信号，包括：

对所述目标基波信号和所述三次谐波信号进行相位调谐处理，得到调谐后的基波信号和调谐后的三次谐波信号；

根据所述调谐后的基波信号和所述调谐后的三次谐波信号，获取所述四次谐波信号，并基于所述四次谐波信号获取所述输出信号。

在其中一个实施例中，所述根据所述调谐后的基波信号和所述调谐后的三次谐波信号，获取所述四次谐波信号，并基于所述四次谐波信号获取所述输出信号，包括：

对所述调谐后的基波信号和所述调谐后的三次谐波信号进行混频处理，得到混频信号，所述混频信号包括所述四次谐波信号；

根据所述混频信号获取单端信号，并将所述单端信号作为所述输出信号进行输出。

在其中一个实施例中，所述混频信号还包括二次谐波信号，所述根据所述混频信号获取单端信号，并将所述单端信号作为所述输出信号进行输出，包括：

对所述四次谐波信号进行放大处理得到放大四次谐波信号，并对所述二次谐波信号进行抑制处理；

将所述放大四次谐波信号转换为所述单端信号，并将所述单端信号作为所述输出信号进行输出。

上述四倍频电路、信号发生电路以及信号处理方法，四倍频电路包括相互连接的第一处理电路和第二处理电路，该第一处理电路用于获取前级输入的初始基波信号，并根据初始基波信号获取目标基波信号和三次谐波信号，该第二处理电路用于根据目标基波信号和三次谐波信号获取四次谐波信号，并基于四次谐波信号获取输出信号；由此，本申请实施例可以对前级输入的初始基波信号进行回收利用得到四次谐波信号，从而可以提升四倍频电路的转换效率。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一个实施例中四倍频电路的电路示意图；

图2为另一个实施例中四倍频电路的电路示意图；

图3为另一个实施例中四倍频电路的电路示意图；

图4为另一个实施例中四倍频电路的电路示意图；

图5为另一个实施例中四倍频电路的电路示意图；

图6为另一个实施例中输入匹配电路的电路示意图；

图7为另一个实施例中谐波发生电路的电路示意图；

图8为另一个实施例中相位控制级间匹配电路的电路示意图；

图9为另一个实施例中混频电路的电路示意图；

图10为另一个实施例中输出缓冲电路的电路示意图；

图11为另一个实施例中输出匹配电路的电路示意图；

图12为另一个实施例中四倍频电路的电路示意图；

图13为一实施例的输出功率和直流转换效率效果图；

图14为一实施例的变频增益效果图；

图15为一实施例的谐波抑制效果图；

图16为一实施例的信号发生电路的电路示意图；

图17为一实施例的信号处理方法流程示意图。

附图标记说明：

第一处理电路：100；输入匹配电路：101；谐波发生电路：102；第二处理电路：200；相位控制级间匹配电路；201；混频电路：202；输出缓冲电路：203；输出匹配电路：204。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

如图1所示，提供了一种四倍频电路，该四倍频电路包括相互连接的第一处理电路100和第二处理电路200。示例性地，该第一处理电路100的输入端可以和前级的低频信号发生电路的输出端连接，该第一处理电路100的输出端可以和第二处理电路200的输入端连接，该第二处理电路200的输出端用于输出四倍频电路的输出信号。

本申请实施例中，第一处理电路100用于获取前级输入的初始基波信号，并根据初始基波信号获取目标基波信号和三次谐波信号。

如上文所述，该初始基波信号例如可以是低频信号发生电路生成的，并由低频信号发生电路将该初始基波信号输入至第一处理电路100中，这样，第一处理电路100则根据该初始基波信号获取目标基波信号和三次谐波信号。

示例性地，第一处理电路100可以将初始基波信号转换为两路差分信号，并对两路差分信号进行放大处理，得到目标基波信号和三次谐波信号，这样，通过对初始基波信号进行放大并回收利用，可以进一步提升四倍频电路的转换效率。

本申请实施例中，第二处理电路200用于根据该目标基波信号和三次谐波信号获取四次谐波信号，并基于四次谐波信号获取输出信号。

示例性地，第二处理电路200可以对目标基波信号和三次谐波信号进行相位调谐处理，得到调谐后的基波信号和调谐后的三次谐波信号，而后，第二处理电路200可以对调谐后的基波信号和调谐后的三次谐波信号进行混频处理，得到混频信号，该混频信号包括四次谐波信号和少量的二次谐波信号；接着，第二处理电路200可以对四次谐波信号进行放大处理得到放大四次谐波信号，并对二次谐波信号进行抑制处理；最后，第二处理电路200将放大四次谐波信号转换为单端信号，并将单端信号作为输出信号进行输出。

整体而言，上述实施例四倍频电路包括相互连接的第一处理电路100和第二处理电路200，该第一处理电路100用于获取前级输入的初始基波信号，并根据初始基波信号获取目标基波信号和三次谐波信号，该第二处理电路200用于根据目标基波信号和三次谐波信号获取四次谐波信号，并基于四次谐波信号获取输出信号；由此，本申请实施例可以对前级输入的初始基波信号进行回收利用得到四次谐波信号，从而可以提升四倍频电路的转换效率。

在一个实施例中，基于图1所示的实施例，参见图2，本实施例四倍频电路中的第一处理电路100包括相互连接的输入匹配电路101和谐波发生电路102，谐波发生电路102的输出端和第二处理电路200连接。

示例性地，该输入匹配电路101的输入端和和前级的低频信号发生电路的输出端连接，该输入匹配电路101的输出端和谐波发生电路102的输入端连接，该谐波发生电路102的输出端和第二处理电路200的输入端连接。

本申请实施例中，该输入匹配电路101用于接收上文所述的前级输入的初始基波信号，该输入匹配电路101还用于将初始基波信号转换为两路差分信号。关于输入匹配电路101的电路实现方式将在下文实施例进行说明。

本申请实施例中，该谐波发生电路102，用于根据两路差分信号输出目标基波信号和三次谐波信号。作为一种实施方式，该谐波发生电路102具体用于对两路差分信号进行放大处理，得到目标基波信号和三次谐波信号。关于谐波发生电路102的电路实现方式将在下文实施例进行说明。

这样，前级的低频信号发生电路将生成的初始基波信号输入至输入匹配电路101，该输入匹配电路101将初始基波信号转换为两路差分信号输入至谐波发生电路102中，该谐波发生电路102产生三次谐波信号的同时，对两路差分信号进行放大处理得到目标基波信号，从而可以对初始基波信号进行放大并回收利用，提升四倍频电路的转换效率。

在一个实施例中，基于图2所示的实施例，参见图3，该第二处理电路200包括相互连接的相位控制级间匹配电路201和混频输出电路，该相位控制级间匹配电路201与第一处理电路100的输出端连接。

示例性地，该相位控制级间匹配电路201的输入端与上述谐波发生电路102的输出端连接，该相位控制级间匹配电路201的输出端与混频输出电路的输入端连接，该混频输出电路的输出端用于输出四倍频电路的输出信号。

本申请实施例中，相位控制级间匹配电路201用于对目标基波信号和三次谐波信号进行相位调谐处理，得到调谐后的基波信号和调谐后的三次谐波信号，并将调谐后的基波信号和调谐后的三次谐波信号以差分信号形式同时输入混频输出电路。关于相位控制级间匹配电路201的电路实现方式将在下文实施例进行说明。

本申请实施例中，该混频输出电路用于根据相位控制级间匹配电路201以差分信号形式输入的调谐后的基波信号和调谐后的三次谐波信号，获取四次谐波信号，并基于四次谐波信号获取输出信号。

进一步地，参见图4，混频输出电路可以包括相互连接的混频电路202和输出电路，混频电路202的输入端和相位控制级间匹配电路201的输出端连接，混频电路202的输出端和输出电路的输入端连接，该输出电路的输出端用于输出四倍频电路的输出信号。

其中，混频电路202用于对调谐后的基波信号和调谐后的三次谐波信号进行混频处理，得到混频信号，该混频信号至少包括四次谐波信号。关于混频电路202的电路实现方式将在下文实施例进行说明。

混频电路202可以包括多个晶体管，混频电路202的栅极被同时输入调谐后的基波信号和调谐后的三次谐波信号，在不考虑六次谐波以上的情况下，混频电路202的漏极共模点上只能引出四次谐波信号和少量的二次谐波信号，即混频电路202在不考虑六次谐波以上的高次谐波的前提下，混频电路202主要输出四次谐波信号，对二次谐波进行抑制。

该输出电路用于根据混频信号获取单端信号，并将单端信号作为输出信号进行输出。示例性地，该输出电路可以将混频信号包括的四次谐波信号进行放大，并将放大后的四次谐波信号转换为单端信号，并将单端信号作为输出信号进行输出。

这样，本申请实施例采用调谐后的基波信号和调谐后的三次谐波信号混频的方式，且输出信号为单端信号，能够有效抑制奇次谐波的产生，谐波抑制效率高。

进一步地，参见图5，上述输出电路包括相互连接的输出缓冲电路203和输出匹配电路204，该输出缓冲电路203的输入端与混频电路202的输出端连接，该输出缓冲电路203的输出端与输出匹配电路204的输入端连接，该输出匹配电路204的输出端用于输出上述输出信号。

如上文所述，混频电路202的栅极被同时输入调谐后的基波信号和调谐后的三次谐波信号，在不考虑六次谐波以上的情况下，混频电路202的漏极共模点上只能引出四次谐波信号和少量的二次谐波信号，即上述实施例的混频信号还包括少量的二次谐波信号。

本申请实施例中，输出缓冲电路203用于对四次谐波信号进行放大处理得到放大四次谐波信号，并对二次谐波信号进行抑制处理，这样，通过输出缓冲电路203可以对二次谐波信号进行抑制并且增强四次谐波信号，从而可以极大提升四倍频电路的转换效率和谐波抑制度。

输出匹配电路204，用于将放大四次谐波信号转换为单端信号，并将单端信号作为输出信号进行输出。

上述实施例四倍频电路，能够将初始基波信号进行放大并回收利用，将初始基波信号的功率通过混频的方式搬移到四次谐波，同时，目标基波信号和三次谐波信号通过适当的调谐，得到调谐后的基波信号和调谐后的三次谐波信号同时馈入混频电路202的栅极，通过混频电路202能够对二次谐波产生一定程度的抑制，极大地改善了四倍频电路的转换效率和谐波抑制度。

传统技术中，先采用锁相环产生一个高品质的低频信号，再级联倍频器或者放大倍频链路使其输出在毫米波太赫兹频段，但是倍频器级联效率不高，它浪费了大量基波信号，为了更好地驱动第二个倍频器，往往会在级间增加一个驱动放大器，增加了电路的面积。但是，本申请实施例通过谐波发生电路102将基波信号放大，并采用混频的方式产生四次谐波信号，最大程度上利用了基波信号，而且本申请实施例中的四倍频电路不包括级间驱动放大器，减小了电路的体积。

以下，对上述实施例中涉及的输入匹配电路101、谐波发生电路102、相位控制级间匹配电路201、混频电路202、输出缓冲电路203以及输出匹配电路204的电路实现方式进行示例性地介绍。

其一，对输入匹配电路101的电路实现方式进行示例性地介绍。

参见图6，其为一种示例性地输入匹配电路101的电路示意图。如图6所示，输入匹配电路101包括第一电容C1、输入巴伦XFRM-1、第二电容C2、第一电感L1和第二电感L2。

第一电容C1的正端用于接收前级RFinput输入的初始基波信号，第一电容C1的负端接地；输入巴伦XFRM-1的次级线圈的中心抽头处加载驱动电压VB1，输入巴伦XFRM-1的初级线圈的两端分别与第一电容C1的正端和第一电容C1的负端连接；第二电容C2的正端和第二电容C2的负端分别与输入巴伦XFRM-1的次级线圈的两端连接；第一电感L1和第二电感L2以差模形式耦合连接于输入巴伦XFRM-1的输出端和谐波发生电路102的输入端之间。

本申请实施例中，输入匹配电路101接收前级输入的初始基波信号之后，将该初始基波信号转换为两路差分信号。如图6所示，初始基波信号从输入匹配电路101的芯片焊盘输入，输入巴伦XFRM-1的初级线圈单端接地，输入巴伦XFRM-1的次级线圈抽头接地，在初级线圈上信号单端传输，由于次级线圈中心抽头接地，强迫信号转成两路差分信号，从而实现将初始基波信号转换为两路差分信号，第一电容C1、第二电容C2、第一电感L1、第二电感L2配合输入巴伦XFRM-1实现阻抗匹配。

其二，对谐波发生电路102的电路实现方式进行示例性地介绍。

参见图7，图7为一种示例性地谐波发生电路102的电路示意图。如图7所示，谐波发生电路102包括第一晶体管Q1、第二晶体管Q2、第三电容C3以及第四电容C4。

第一晶体管Q1的栅极和第二晶体管Q2的栅极分别与输入匹配电路101的输出端连接，第一晶体管Q1的源极以及第二晶体管Q2的分别接地，第一晶体管Q1的漏极以及第二晶体管Q2的漏极以差分形式连接至第二处理电路200的输入端，具体可以是连接至相位控制级间匹配电路201的输入端。

第三电容C3跨接于第一晶体管Q1的栅极和第二晶体管Q2的漏极之间，第四电容C4跨接于第二晶体管Q2的栅极和第一晶体管Q1的漏极之间。其中，第一晶体Q1和第二晶体管Q2采用NMOS管，这样降低了电路的功耗，提高了电路的效率。

在本申请实施例中，谐波发生电路102用于对输入匹配电路101输入的两路差分信号进行放大处理，得到目标基波信号和三次谐波信号。

其三，对相位控制级间匹配电路201的电路实现方式进行示例性地介绍。

请参见图8，图8为一种示例性地相位控制级间匹配电路201的电路示意图。如图8所示，相位控制级间匹配电路201包括级间匹配变压器XFRM-2，级间匹配变压器XFRM-2的初级线圈的中心抽头接地，级间匹配变压器XFRM-2的次级线圈的中心抽头处加载驱动电压VB2，级间匹配变压器XFRM-2的差分输入端与谐波发生电路102的输出端连接，级间匹配变压器XFRM-2的差分输出端与混频输出电路的输入端连接，具体可以是与混频输出电路包括的混频电路202的输入端连接。

需要说明的是，在本申请实施例中，相位控制级间匹配电路201不限于采用级间匹配变压器XFRM-2等无源结构实现级间匹配和直流馈电的同时对谐波发生电路102输入的基波信号和三次谐波信号的幅度和相位进行调控。

在本申请实施例中，相位控制级间匹配电路201用于对谐波发生电路102输入的目标基波信号和三次谐波信号进行相位调谐处理，得到调谐后的基波信号和调谐后的三次谐波信号。参考图8，级间匹配变压器XFRM-2同时对目标基波信号和三次谐波信号进行处理，由于毫米波无源器件在不同频率产生的损耗和相位变化是不一样的，可以分别对目标基波信号和三次谐波信号进行调谐，需说明的是，图8所示的相位控制级间匹配电路201只是实现相位调谐的可用电路中的一种情况，所有基波信号和三次谐波信号进行调谐处理的相位控制级间匹配电路都应在本申请的保护范围内。

其四，对混频电路202的电路实现方式进行示例性地介绍。

请参见图9，图9为一种示例性地混频电路202的电路示意图。如图9所示，混频电路202包括第三晶体管Q3以及第四晶体管Q4。

第三晶体管Q3的栅极和第四晶体管Q4的栅极分别与相位控制级间匹配电路201的输出端连接，第三晶体管Q3的源极和第四晶体管Q4的源极分别接地，第三晶体管Q3的漏极和第四晶体管Q4的漏极相互连接后再连接于输出电路的输入端，具体可以是连接于输出电路包括的输出缓冲电路203的输入端。

其中，第三晶体Q3和第四晶体管Q4采用NMOS管，可以降低电路的功耗，提高电路的效率。

在本申请实施例中，混频电路202用于对相位控制级间匹配电路201输入的调谐后的基波信号和调谐后的三次谐波信号进行混频处理，得到混频信号，该混频信号包括四次谐波信号和极少量的二次谐波信号。调谐后的基波信号和调谐后的三次谐波信号同时馈入第三晶体管Q3和第四晶体管Q4的栅极，调谐后的基波信号作为本振信号，调谐后的三次谐波信号作为中频信号，本振信号驱动晶体管开关对，实现了混频功能，输出偶次谐波信号，其中四次谐波信号幅值最大。

这样，通过混频电路202极大程度上抑制了二次谐波信号，改善了四倍频电路的谐波抑制度，并且初始基波信号的功率被搬移到了四次谐波信号上，提升了四倍频电路的转换效率。

其五，对输出缓冲电路203的电路实现方式进行示例性地介绍。

请参见图10，图10为一种示例性地输出缓冲电路203的电路示意图。如图10所示，输出缓冲电路203包括级间匹配巴伦XFRM-3、第五晶体管Q5、第六晶体管Q6、第五电容C5以及第六电容C6。

级间匹配巴伦XFRM-3的差分输入端与混频电路202的输出端连接，级间匹配巴伦XFRM-3的次级线圈的中心抽头处加载驱动电压VB3，级间匹配巴伦XFRM-3的差分输出端分别与第五晶体管Q5的栅极和第六晶体管Q6的栅极连接；第五晶体管Q5的源极和第六晶体管Q6的源极分别接地，第五晶体管Q5的漏极以及第六晶体管Q6的漏极以差分形式连接至输出匹配电路204的输入端；第五电容C5跨接于第五晶体管Q5的栅极和第六晶体管Q6的漏极之间；第六电容C6跨接于第六晶体管Q6的栅极和第五晶体管Q5的漏极之间。其中，第五晶体Q5和第六晶体管Q6采用NMOS管，降低了电路的功耗，提高了电路的效率。

在本申请实施例中，输出缓冲电路203用于对混频电路202输入的四次谐波信号进行放大处理得到放大四次谐波信号，并对对混频电路202输入的二次谐波信号进行抑制处理。输出缓冲电路203是一个带有交叉耦合电容的差分共源放大器，其放大频率设计在四次谐波信号，在二次谐波信号的频率上，输出缓冲电路203由于频率选择效果，二次谐波信号会较大衰减，而四次谐波信号会得到进一步增强。

其六，对输出匹配电路204的电路实现方式进行示例性地介绍。

请参见图11，图11为一种示例性地输出匹配电路204的电路示意图。如图11所示，输出匹配电路204包括输出巴伦XFRM-4和第七电容C7。

输出巴伦XFRM-4的初级线圈的两端与输出缓冲电路203的输出端连接，输出巴伦XFRM-4的次级线圈的两端用于输出单端信号；第七电容C7跨接于输出巴伦XFRM-4的次级线圈的两端，且第七电容C7的一端接地。

在本申请实施例中，用于将输出缓冲电路203输入的放大四次谐波信号转换为单端信号，并匹配到预设的电阻输出，得到了高品质的四次谐波信号，提高了四倍频电路的可靠性。输出巴伦XFRM-4的初级线圈中心抽头接地，输出巴伦XFRM-4的次级线圈单端接地，接地方式决定了信号是以单端信号还是以差分信号传输。中心抽头强制接地使得初级线圈两端的信号幅度相同、相位相反，次级线圈单端接地，信号在次级线圈以单端信号的形式输出，第七电容配合输出巴伦XFRM-4实现阻抗匹配，从而实现将放大四次谐波信号转换为单端信号，并匹配到预设的电阻输出。

在一个实施例中，提供了一种四倍频电路，如图12所示，其为一种四倍频电路的电路示意图。

如图12所示，该四倍频电路包括依次连接的输入匹配电路101、谐波发生电路102、相位控制级间匹配电路201、混频电路202、输出缓冲电路203以及输出匹配电路204。

其中，输入匹配电路101包括第一电容C1、输入巴伦XFRM-1、第二电容C2、第一电感L1和第二电感L2。

第一电容C1的正端用于接收前级RFinput输入的初始基波信号，第一电容C1的负端接地；输入巴伦XFRM-1的次级线圈的中心抽头处加载驱动电压VB1，输入巴伦XFRM-1的初级线圈的两端分别与第一电容C1的正端和第一电容C1的负端连接；第二电容C2的正端和第二电容C2的负端分别与输入巴伦XFRM-1的次级线圈的两端连接；第一电感L1和第二电感L2以差模形式耦合连接于输入巴伦XFRM-1的输出端和谐波发生电路102的输入端之间。

其中，谐波发生电路102包括第一晶体管Q1、第二晶体管Q2、第三电容C3以及第四电容C4。

第一晶体管Q1的栅极和第二晶体管Q2的栅极分别与输入匹配电路101的输出端连接，具体地，第一晶体管Q1的栅极与第一电感L1的输出端连接，第二晶体管Q2的栅极与第二电感L2的输出端连接，第一晶体管Q1的源极以及第二晶体管Q2的分别接地，第一晶体管Q1的漏极以及第二晶体管Q2的漏极以差分形式连接至相位控制级间匹配电路201的输入端；第三电容C3跨接于第一晶体管Q1的栅极和第二晶体管Q2的漏极之间，第四电容C4跨接于第二晶体管Q2的栅极和第一晶体管Q1的漏极之间。其中，第一晶体Q1和第二晶体管Q2采用NMOS管。

其中，相位控制级间匹配电路201包括级间匹配变压器XFRM-2。

级间匹配变压器XFRM-2的初级线圈的中心抽头接地，级间匹配变压器XFRM-2的次级线圈的中心抽头处加载驱动电压VB2，级间匹配变压器XFRM-2的差分输入端与谐波发生电路102的输出端连接，具体地，级间匹配变压器XFRM-2的初级线圈的两端分别以差分形式连接至第一晶体管Q1的漏极以及第二晶体管Q2的漏极，级间匹配变压器XFRM-2的差分输出端与混频电路202的输入端连接。

其中，混频电路202包括第三晶体管Q3以及第四晶体管Q4。

第三晶体管Q3的栅极和第四晶体管Q4的栅极分别与相位控制级间匹配电路201的输出端连接，具体地，第三晶体管Q3的栅极和第四晶体管Q4的栅极分别通过P1和P2连接至级间匹配变压器XFRM-2次级线圈的两端，第三晶体管Q3的源极和第四晶体管Q4的源极分别接地，第三晶体管Q3的漏极和第四晶体管Q4的漏极相互连接后再连接于输出缓冲电路203的输入端。其中，第三晶体Q3和第四晶体管Q4采用NMOS管。

其中，输出缓冲电路203包括级间匹配巴伦XFRM-3、第五晶体管Q5、第六晶体管Q6、第五电容C5以及第六电容C6。

级间匹配巴伦XFRM-3的差分输入端与混频电路202的输出端连接，级间匹配巴伦XFRM-3的次级线圈的中心抽头处加载驱动电压VB3，级间匹配巴伦XFRM-3的差分输出端分别与第五晶体管Q5的栅极和第六晶体管Q6的栅极连接；第五晶体管Q5的源极和第六晶体管Q6的源极分别接地，第五晶体管Q5的漏极以及第六晶体管Q6的漏极以差分形式连接至输出匹配电路204的输入端；具体地，第五晶体管Q5的漏极以及第六晶体管Q6的漏极以差分形式连接至间匹配巴伦XFRM-3的初级线圈的一端，第五电容C5跨接于第五晶体管Q5的栅极和第六晶体管Q6的漏极之间；第六电容C6跨接于第六晶体管Q6的栅极和第五晶体管Q5的漏极之间。其中，第五晶体Q5和第六晶体管Q6采用NMOS管，降低了电路的功耗，提高了电路的效率。

其中，输出匹配电路204包括输出巴伦XFRM-4和第七电容C7。

输出巴伦XFRM-4的初级线圈的两端与输出缓冲电路203的输出端连接，具体地，输出巴伦XFRM-4的初级线圈的两端分别以差分形式连接至第五晶体管Q5的漏极以及第六晶体管Q6的漏极，输出巴伦XFRM-4的次级线圈的两端用于输出单端信号；第七电容C7跨接于输出巴伦XFRM-4的次级线圈的两端，且第七电容C7的一端接地。匹配电路将差分信号转成单端信号并匹配到预设电阻从RFoutput端口输出。

进一步的，本申请实施例四倍频电路可以在CMOS工艺下实现，也可以在BiCMOS工艺下实现，还可以在SiGe工艺下实现，也可以在GaAs工艺下实现，采用标准CMOS工艺实现，具有集成度高、成本低的特点。

本申请的发明人在研发过程中对本申请实施例中的四倍频电路结构和四倍频电路无源结构进行了仿真，图13展示了本申请实施例的输出功率和直流转换效率，当输入功率为15dBm时，本申请实施例的四倍频电路在超过30GHz的频率范围内实现了较高的输出功率和转换效率，其中最高输出功率和最高转换效率分别为11.5dBm和13.5％。

图14展示了本申请实施例的变频增益，输入功率不同时，本申请实施例的四倍频电路显示了不同的变频增益。当输入2.5dBm时，倍频器的变频增益3dB带宽内大于1.5dB；当输入8.5dBm时，倍频器增益3dB带宽内大于-1.2dB；当输入15dBm时，倍频器增益3dB带宽内大于-7dB。随着输入功率变大，增益逐渐压缩且伴随着带宽展宽。

图15展示了本申请实施例的谐波抑制，本申请实施例的四倍频电路对基波、二次谐波、三次谐波、五次谐波在超过25GHz的带宽内均实现了超过29dBc的谐波抑制。

本申请实施例中的四倍频电路，包括输入匹配电路101、谐波发生电路102、相位控制级间匹配电路201、混频电路202、输出缓冲电路203以及输出匹配电路204，均采用标准CMOS工艺实现，集成度高且成本低，而且可以对基波信号进行放大并回收利用，可以实现较好的谐波抑制，极大地改善了四倍频电路的转换效率和谐波抑制度。

在其中一个实施例中，如图16所示，提供了一种信号发生电路，信号发生电路包括低频信号发生电路和四倍频电路，四倍频电路与低频信号发生电路的输出端连接。

其中，低频信号发生电路产生一个高品质的低频信号，该低频信号可以是上述实施例中前级输入的初始基波信号。然后将高品质的低频信号注入至四倍频电路，四倍频电路将高品质的低频信号进行处理转换，最终输出四倍频信号。

在本申请实施例中，低频信号发生电路产生低频信号，通过四倍频电路将低频信号转化为四倍频信号，实现了低频信号到高频信号的转换。

关于四倍频电路的实现方式以及所产生的有益效果，可以参见上述实施例的相关描述，在此不再赘述。

在其中一个实施例中，如图17所示,提供了一种信号处理方法,用于上述任一实施例所述的四倍频电路中,该方法包括：

步骤100，获取前级输入的初始基波信号，并根据初始基波信号获取目标基波信号和三次谐波信号；

步骤200，根据目标基波信号和三次谐波信号获取四次谐波信号，并基于四次谐波信号获取输出信号。

在其中一个实施例中，获取前级输入的初始基波信号，并根据初始基波信号获取目标基波信号和三次谐波信号，包括：

接收前级输入的初始基波信号，并将初始基波信号转换为两路差分信号；

根据两路差分信号输出目标基波信号和三次谐波信号。

在其中一个实施例中，根据两路差分信号输出目标基波信号和三次谐波信号，包括：

对两路差分信号进行放大处理，得到目标基波信号和三次谐波信号。

在其中一个实施例中，根据目标基波信号和三次谐波信号获取四次谐波信号，并基于四次谐波信号获取输出信号，包括：

对目标基波信号和三次谐波信号进行相位调谐处理，得到调谐后的基波信号和调谐后的三次谐波信号；

根据调谐后的基波信号和调谐后的三次谐波信号，获取四次谐波信号，并基于四次谐波信号获取输出信号。

在其中一个实施例中，根据调谐后的基波信号和调谐后的三次谐波信号，获取四次谐波信号，并基于四次谐波信号获取输出信号，包括：

对调谐后的基波信号和调谐后的三次谐波信号进行混频处理，得到混频信号，混频信号包括四次谐波信号；

根据混频信号获取单端信号，并将单端信号作为输出信号进行输出。

在其中一个实施例中，混频信号还包括二次谐波信号，根据混频信号获取单端信号，并将单端信号作为输出信号进行输出，包括：

对四次谐波信号进行放大处理得到放大四次谐波信号，并对二次谐波信号进行抑制处理；

将放大四次谐波信号转换为单端信号，并将单端信号作为输出信号进行输出。

关于信号处理方法的实施方式以及所产生的有益效果，可以参见上述实施例的相关描述，在此不再赘述。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (19)

1.一种四倍频电路，其特征在于，包括相互连接的第一处理电路和第二处理电路；

所述第一处理电路，用于获取前级输入的初始基波信号，并根据所述初始基波信号获取目标基波信号和三次谐波信号；

所述第二处理电路，用于根据所述目标基波信号和所述三次谐波信号获取四次谐波信号，并基于所述四次谐波信号获取输出信号。

2.根据权利要求1所述的四倍频电路，其特征在于，所述第一处理电路包括相互连接的输入匹配电路和谐波发生电路，所述谐波发生电路的输出端和所述第二处理电路连接；

所述输入匹配电路，用于接收前级输入的所述初始基波信号，并将所述初始基波信号转换为两路差分信号；

所述谐波发生电路，用于根据所述两路差分信号输出所述目标基波信号和所述三次谐波信号。

3.根据权利要求2所述的四倍频电路，其特征在于，所述谐波发生电路具体用于对所述两路差分信号进行放大处理，得到所述目标基波信号和所述三次谐波信号。

4.根据权利要求3所述的四倍频电路，其特征在于，所述第二处理电路包括相互连接的相位控制级间匹配电路和混频输出电路，所述相位控制级间匹配电路与所述第一处理电路的输出端连接；

所述相位控制级间匹配电路，用于对所述目标基波信号和所述三次谐波信号进行相位调谐处理，得到调谐后的基波信号和调谐后的三次谐波信号；

所述混频输出电路，用于根据所述调谐后的基波信号和所述调谐后的三次谐波信号，获取所述四次谐波信号，并基于所述四次谐波信号获取所述输出信号。

5.根据权利要求4所述的四倍频电路，其特征在于，所述混频输出电路包括相互连接的混频电路和输出电路，所述混频电路和所述相位控制级间匹配电路的输出端连接；

所述混频电路，用于对所述调谐后的基波信号和所述调谐后的三次谐波信号进行混频处理，得到混频信号，所述混频信号包括所述四次谐波信号；

所述输出电路，用于根据所述混频信号获取单端信号，并将所述单端信号作为所述输出信号进行输出。

6.根据权利要求5所述的四倍频电路，其特征在于，所述混频信号还包括二次谐波信号，所述输出电路包括相互连接的输出缓冲电路和输出匹配电路，所述输出缓冲电路与所述混频电路的输出端连接；

所述输出缓冲电路，用于对所述四次谐波信号进行放大处理得到放大四次谐波信号，并对所述二次谐波信号进行抑制处理；

所述输出匹配电路，用于将所述放大四次谐波信号转换为所述单端信号，并将所述单端信号作为所述输出信号进行输出。

7.根据权利要求2或3所述的四倍频电路，其特征在于，所述输入匹配电路包括第一电容、输入巴伦、第二电容、第一电感和第二电感；

所述第一电容的正端用于接收前级输入的所述初始基波信号，所述第一电容的负端接地；

所述输入巴伦的初级线圈的两端分别与所述第一电容的正端和所述第一电容的负端连接；所述第二电容的正端和所述第二电容的负端分别与所述输入巴伦的次级线圈的两端连接；

所述第一电感和所述第二电感以差模形式耦合连接于所述输入巴伦的输出端和所述谐波发生电路的输入端之间。

8.根据权利要求2或3所述的四倍频电路，其特征在于，所述谐波发生电路包括第一晶体管、第二晶体管、第三电容以及第四电容；

所述第一晶体管的栅极和所述第二晶体管的栅极分别与所述输入匹配电路的输出端连接，所述第一晶体管的源极以及所述第二晶体管的分别接地，所述第一晶体管的漏极以及所述第二晶体管的漏极以差分形式连接至所述第二处理电路的输入端；

所述第三电容跨接于所述第一晶体管的栅极和所述第二晶体管的漏极之间，所述第四电容跨接于所述第二晶体管的栅极和所述第一晶体管的漏极之间。

9.根据权利要求4至6任一项所述的四倍频电路，其特征在于，所述相位控制级间匹配电路包括级间匹配变压器，所述级间匹配变压器的差分输入端与所述谐波发生电路的输出端连接，所述级间匹配变压器的差分输出端与所述混频输出电路的输入端连接。

10.根据权利要求5或6所述的四倍频电路，其特征在于，所述混频电路包括第三晶体管以及第四晶体管；

所述第三晶体管的栅极和第四晶体管的栅极分别与所述相位控制级间匹配电路的输出端连接，所述第三晶体管的源极和所述第四晶体管的源极分别接地，所述第三晶体管的漏极和所述第四晶体管的漏极相互连接后再连接于所述输出电路的输入端。

11.根据权利要求6所述的四倍频电路，其特征在于，所述输出缓冲电路包括级间匹配巴伦、第五晶体管、第六晶体管、第五电容以及第六电容；

所述级间匹配巴伦的差分输入端与所述混频电路的输出端连接，所述级间匹配巴伦的差分输出端分别与所述第五晶体管的栅极和所述第六晶体管的栅极连接；

所述第五晶体管的源极和所述第六晶体管的源极分别接地，所述第五晶体管的漏极以及所述第六晶体管的漏极以差分形式连接至所述输出匹配电路的输入端；

所述第五电容跨接于所述第五晶体管的栅极和所述第六晶体管的漏极之间；所述第六电容跨接于所述第六晶体管的栅极和所述第五晶体管的漏极之间。

12.根据权利要求6所述的四倍频电路，其特征在于，所述输出匹配电路包括输出巴伦和第七电容；

所述输出巴伦的初级线圈的两端与所述输出缓冲电路的输出端连接，所述输出巴伦的次级线圈的两端用于输出所述单端信号；

所述第七电容跨接于所述输出巴伦的次级线圈的两端，且所述第七电容的一端接地。

13.一种信号发生电路，其特征在于，所述信号发生电路包括低频信号发生电路以及如权利要求1至12任一项所述的四倍频电路，所述四倍频电路与所述低频信号发生电路的输出端连接。

14.一种信号处理方法，其特征在于，用于权利要求1至12任一项所述的四倍频电路中，所述方法包括：

获取前级输入的初始基波信号，并根据所述初始基波信号获取目标基波信号和三次谐波信号；

根据所述目标基波信号和所述三次谐波信号获取四次谐波信号，并基于所述四次谐波信号获取输出信号。

15.根据权利要求14所述的信号处理方法，其特征在于，所述获取前级输入的初始基波信号，并根据所述初始基波信号获取目标基波信号和三次谐波信号，包括：

接收前级输入的所述初始基波信号，并将所述初始基波信号转换为两路差分信号；

根据所述两路差分信号输出所述目标基波信号和所述三次谐波信号。

16.根据权利要求15所述的信号处理方法，其特征在于，所述根据所述两路差分信号输出所述目标基波信号和所述三次谐波信号，包括：

对所述两路差分信号进行放大处理，得到所述目标基波信号和所述三次谐波信号。

17.根据权利要求14所述的信号处理方法，其特征在于，所述根据所述目标基波信号和所述三次谐波信号获取四次谐波信号，并基于所述四次谐波信号获取输出信号，包括：

对所述目标基波信号和所述三次谐波信号进行相位调谐处理，得到调谐后的基波信号和调谐后的三次谐波信号；

根据所述调谐后的基波信号和所述调谐后的三次谐波信号，获取所述四次谐波信号，并基于所述四次谐波信号获取所述输出信号。

18.根据权利要求17所述的信号处理方法，其特征在于，所述根据所述调谐后的基波信号和所述调谐后的三次谐波信号，获取所述四次谐波信号，并基于所述四次谐波信号获取所述输出信号，包括：

对所述调谐后的基波信号和所述调谐后的三次谐波信号进行混频处理，得到混频信号，所述混频信号包括所述四次谐波信号；

根据所述混频信号获取单端信号，并将所述单端信号作为所述输出信号进行输出。

19.根据权利要求18所述的信号处理方法，其特征在于，所述混频信号还包括二次谐波信号，所述根据所述混频信号获取单端信号，并将所述单端信号作为所述输出信号进行输出，包括：

对所述四次谐波信号进行放大处理得到放大四次谐波信号，并对所述二次谐波信号进行抑制处理；

将所述放大四次谐波信号转换为所述单端信号，并将所述单端信号作为所述输出信号进行输出。