JP2006005643A - 高周波増幅回路および半導体集積回路 - Google Patents
高周波増幅回路および半導体集積回路 Download PDFInfo
- Publication number
- JP2006005643A JP2006005643A JP2004179716A JP2004179716A JP2006005643A JP 2006005643 A JP2006005643 A JP 2006005643A JP 2004179716 A JP2004179716 A JP 2004179716A JP 2004179716 A JP2004179716 A JP 2004179716A JP 2006005643 A JP2006005643 A JP 2006005643A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- parallel resonator
- amplifier circuit
- frequency amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】 コンパクトで簡単な回路でもって、RF変換効率を高めることができる高周波増幅回路を提供する。
【解決手段】 この高周波増幅回路は、HBT素子2の接地側のエミッタ端子Eと出力側のコレクタ端子Cとに、基本動作周波数ωoの2倍波LC並列共振器11、1を直列に接続した。このLC並列共振器11、1のキャパシタ7、3を2次高調波での共振条件に対応した所定のキャパシタンスCoに固定する。一方、インダクタ6、5は上記2倍波で共振するようなインダクタンスLoの10%以内で調整する。このLC並列共振器11、1でもって、基本動作周波数の2倍波制御をする。これにより、増幅されたRF出力信号の電流と電圧の大きさと位相を制御して、電流と電圧の重なり部分を小さくさせ、よりF級増幅器動作に近づける。
【選択図】 図1
Description
この発明は、高周波増幅回路およびこの高周波増幅回路が組み込まれた半導体集積回路に関する。
高周波増幅素子としては、例えば、HBT(ヘテロ接合バイポーラトランジスタ)やHEMT(高電子移動度トランジスタ)などが高効率で、かつ良い線型性や低雑音特性を示す等の理由により、テレビジョン放送におけるVHF/UHF帯放送設備や、マイクロ波無線通信の基地局や携帯端末などに使われている。
特に、上記高周波増幅素子としてのHBTやHEMTが携帯端末に使われる場合、高周波増幅回路の最終変換効率がこの携帯端末の使用時間を決めることから、高性能な高周波増幅素子が要求される。同時に、この高周波増幅回路の回路設計も上記高周波増幅素子の性能を最大限に引き出すために、高効率、高出力、低歪みなど総合的な設計が要求される。
一般に、高周波増幅回路では直流電流バイアスの設定によってA級動作とB級動作があり、A級動作では最大効率が50%、B級動作では最大効率が78.5%として知られている。
このA級動作では、直流電流が大きいので、交流電流,電圧の変換効率が低い。一方、B級動作では、直流電流バイアスを0にして変換効率を高めようとしているが、ひずみの影響で高調波が発生して効率が悪くなる。また、F級動作は、このB級動作の高調波の発生を抑制して効率を上げようとする方法である。
F級動作では、高調波を完全に除去できれば変換効率が100%になると理論的に言われている。例えば、特開平11-234052号公報(特許文献1)に記載の技術では、出力側に並列に接続したフィルタ回路を備え、このフィルタ回路でもって、基本動作周波数の偶数倍波成分、および奇数倍波成分を除去して効率の改善を図っている。また、特開平3-204209号公報(特許文献2)に記載の技術では、増幅器の出力側に金属導体パターンによる位相回転素子を付加する制御方法などによって、増幅器の高効率を実現しようとしている。
しかし、上記特許文献1に記載の技術の場合、フィルタ回路の回路設計や整合回路の設計が複雑となり、周辺の回路への影響が大きく、携帯用などの小型デバイスに集積化することは困難である。また、上記特許文献2に記載の技術では、金属導体パターンで位相を調整するので、パターン全体の寸法が大きくなる。例えば、2GHzの周波数では波長λは15mmであるから、少なくとも、λ/4=3.75mmの大きさの金属導体パターンが必要である。
このように、簡単な回路や集積化されたサイズの高周波増幅回路でもって、F級増幅器の動作に近づけるための高調波制御を行うことは困難であるという問題がある。
特開平11−234052号公報
特開平3−204209号公報
そこで、この発明の課題は、コンパクトで簡単な回路でもって、RF変換効率を高めることができる高周波増幅回路および半導体集積回路を提供することにある。
上記課題を解決するため、この発明の高周波増幅回路は、入力端子と、出力端子と、入力側端子と出力側端子と接地側端子を有するトランジスタと、
上記トランジスタの上記接地側端子とグランドとの間に接続された接地側LC並列共振器または、上記トランジスタの上記出力側端子と上記出力端子との間に接続された出力側LC並列共振器のうちの少なくとも一方のLC並列共振器を備えたことを特徴としている。
上記トランジスタの上記接地側端子とグランドとの間に接続された接地側LC並列共振器または、上記トランジスタの上記出力側端子と上記出力端子との間に接続された出力側LC並列共振器のうちの少なくとも一方のLC並列共振器を備えたことを特徴としている。
この発明の高周波増幅回路によれば、上記接地側LC並列共振器または上記出力側LC並列共振器の少なくとも一方のLC並列共振器を備えた構成によって、基本動作周波数の偶数および奇数倍波成分、すなわち高調波を制御する。これにより、高調波を完全に除去できなくても、出力信号におけるRF電流とRF電圧の大きさと位相と制御し、RF電流とRF電圧の重なり部分を小さくすることで、F級増幅器の動作に近づける。これにより、RF変換効率を高めることができる。つまり、上記高調波を制御することで、出力信号のRF電流とRF電圧の重なり部分を100%無くすることができなくても、定量的に小さくすることができれば、効率が100%にならなくても、A級、B級動作の最大効率以上にすることが可能である。
また、一実施形態の高周波増幅回路では、上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側LC並列共振器が接続されている。
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側LC並列共振器が接続されている。
この実施形態の高周波増幅回路では、上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側LC並列共振器が接続されている構成によって、直流電力からRF電力に変換する最大コレクタ効率を改善できる。また、エミッタ接地である場合には、電流利得が得られる。
また、一実施形態の高周波増幅回路では、上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側LC並列共振器が接続されている。
上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側LC並列共振器が接続されている。
この実施形態の高周波増幅回路では、上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側LC並列共振器が接続されている構成によって、直流電力からRF電力に変換する最大コレクタ効率を改善できる。
また、一実施形態の高周波増幅回路では、上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側LC並列共振器が接続され、かつ、上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側LC並列共振器が接続されている。
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側LC並列共振器が接続され、かつ、上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側LC並列共振器が接続されている。
この実施形態の高周波増幅回路では、上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側LC並列共振器が接続され、かつ、上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側LC並列共振器が接続されている。この構成によれば、電流利得が殆ど低下せず、最大コレクタ効率を10%以上向上させることができる。
また、一実施形態の高周波増幅回路では、上記トランジスタは、バイポーラトランジスタ、または電界効果トランジスタであり、かつ、上記トランジスタは、コレクタ接地もしくはベース接地、またはドレイン接地である。
この実施形態の高周波増幅回路によれば、上記ベース接地の場合は電流利得が殆どないが、電圧、電力利得が得られる。一方、上記コレクタ接地の場合は電圧利得が殆どないが、電流、電力利得が得られる同相増幅が行われる。
また、一実施形態の高周波増幅回路では、上記LC並列共振器が有するインダクタのインダクタンスおよび上記LC並列共振器が有するキャパシタのキャパシタンスを、基本動作周波数の略2倍の周波数で上記LC並列共振器が共振する値にした。
この実施形態の高周波増幅回路では、上記LC並列共振器が基本動作周波数の略2倍の周波数で共振する。したがって、基本動作周波数の2倍波の制御だけで出力信号のRF電流とRF電圧の大きさと位相を制御し、RF電流とRF電圧の重なり部分を小さくさせ、F級増幅器の動作に近づけて高周波増幅回路のRF変換効率を高めることができる。
また、一実施形態の高周波増幅回路は、基本動作周波数が、30MHz以上である。
この実施形態では、基本動作周波数が30MHz以上であるので、周波数帯域がVHF/UHF帯以上の高周波増幅回路において、例えば、基本周波数が5.25GHzのワイヤレスLAN用や周波数1.8GHz〜2.6GHzの携帯通信端末用エミッタ接地の増幅回路に応用した場合、直流電力からRF電力に変換する最大コレクタ効率の改善を実現できる。特に、エミッタ(ソース)側とコレクタ(ドレイン)側とに同時に2倍波LC並列共振器を配置した場合、電流利得が殆ど低下せず、最大コレクタ効率の10%以上の増加を見込める。また、トランジスタとしてのHBT素子とLC並列共振器とを同一基板上に一体化形成することが容易で、特に、周波数が高いほど、キャパシタとインダクタとを、HBT回路と集積化することが容易になる。
また、一実施形態の半導体集積回路は、上記高周波増幅回路を備え、この高周波増幅回路が有する上記トランジスタと、上記LC並列共振器が有するインダクタとキャパシタとが同一の半導体基板上に組み込まれている。
この実施形態の半導体集積回路では、上記トランジスタと上記LC並列共振器とが同一の半導体基板上に組み込まれたことで、コンパクトで簡単な回路でもって、RF変換効率を高めることができる高周波増幅回路を備えた半導体集積回路を実現できる。
この発明の高周波増幅回路によれば、トランジスタの接地側端子とグランドとの間に接続された接地側LC並列共振器または上記トランジスタの出力側端子と出力端子との間に接続された出力側LC並列共振器のうちの少なくとも一方のLC並列共振器を備えた構成によって、基本動作周波数の偶数および奇数倍波成分、すなわち高調波を制御する。これにより、出力信号におけるRF電流とRF電圧の大きさと位相と制御し、RF電流とRF電圧の重なり部分を小さくすることで、F級増幅器の動作に近づける。これにより、RF変換効率を高めることができる。
以下、この発明の実施形態について、図面を用いてさらに詳細に説明する。
(第1の実施の形態)
図1に、この発明の高周波増幅回路の第1実施形態として、基本動作周波数5.25GHzのワイヤレスLAN用高周波増幅回路を示す。
図1に、この発明の高周波増幅回路の第1実施形態として、基本動作周波数5.25GHzのワイヤレスLAN用高周波増幅回路を示す。
この高周波増幅回路は、GaAsを含むHBT素子2を増幅素子として有する。このHBT素子2は、ベース端子Bがキャパシタ31を介して入力端子15に接続されている。このHBT素子2のエミッタ端子Eは接地側であり、このエミッタ端子Eとグランドとの間に、LC並列共振器11が接続されている。このLC並列共振器11は、キャパシタ7とインダクタ6との並列回路からなる。
一方、上記HBT素子2のコレクタ端子Cは出力側端子であり、このコレクタ端子Cと出力端子16との間に出力側のLC並列共振器1とキャパシタ32とが順に直列に接続されている。
また、上記HBT素子2の入力側端子であるベース端子Bとキャパシタ31との接続線33とグランドとの間にはインダクタンス24と抵抗22と直流電源21が順に直列接続され、この直流電源21の負極端子が接地されている。また、上記インダクタンス24と抵抗22との接続点は抵抗23を介して接地されている。
また、上記HBT素子2のコレクタ端子Cと出力側LC並列共振器1との接続線35には、インダクタンス27の一端が接続され、インダクタンス27の他端は、直流電源26と抵抗25との接続点に接続されている。この抵抗25がグランドに接続され、直流電源26の負極端子は接地されている。
なお、図1に示す第1実施形態における2つのLC並列共振器1,11を取り去って接続線で接続した回路を、比較のための標準回路とした。この標準回路では、バイアス回路等の周辺回路を最適に調整し、出力Pout=20dBmで、利得(Gain)=10dBで最大コレクタ効率は73.4%になり、ほぼ完全B級動作の最大効率である78.5%に近いように調整した。すなわち、この比較のための標準回路は、B級動作回路となる。
また、上記第1実施形態では、接地側(エミッタ側)のLC並列共振器11と出力側(コレクタ側)のLC並列共振器1の両方を備えたが、エミッタ側のLC並列共振器11とコレクタ側のLC並列共振器1のうちのエミッタ側のLC並列共振器11のみを備えた回路を変形例1とする。また、エミッタ側のLC並列共振器11とコレクタ側のLC並列共振器1のうちのコレクタ側のLC並列共振器1のみを備えた回路を変形例2とする。
上記第1実施形態および上記変形例1、2の3つの回路について、最大コレクタ効率の改善効果をHBT素子の大信号ロードプル測定のシミュレーションで確認した。LC並列共振器1,11が有するインダクタ5,6およびキャパシタ3,7の値Lo,Coは、基本動作周波数ωoの2倍の周波数2ωoである2次高調波で共振するように、次式(1)で決定した。
Lo・Co=1/(4・ωo2) … (1)
Lo・Co=1/(4・ωo2) … (1)
HBT素子2とLC並列共振器1,11とを同一基板上に一体化形成する場合、キャパシタ3,7の大きさ(キャパシタンス)は基板上に占める面積に比例するので、キャパシタ3,7をできるだけ小さい面積にすることを考慮して、Co=3.7pFに固定した。このとき、式(1)による2倍波共振値のインダクタンスLoは、62.08pHになる。実際には、周波数帯域5.25±0.1GHzで、すべて効率の改善効果を得るために、キャパシタ3,7のキャパシタンスCは、Co=3.7pFに固定し、インダクタ5,6のインダクタンスLを、上記インダクタンスLoの10%以内で調整した。
図2に、上記変形例1(エミッタ側のLC並列共振器11のみを備えた回路)における最大コレクタ効率特性を示す。図2に、3つの菱形印とそれらを結んだ特性曲線は、Lo=58pH,Co=3.7pFとした場合の最大コレクタ効率の周波数特性V2を示す。この周波数特性V2によれば、5.15〜5.35GHzの周波数で最大コレクタ効率が78.5〜82.2%となり、LC並列共振器を持たない比較例である標準回路の最大コレクタ効率である73.4%に比べて、最大コレクタ効率が約5.4〜8.8%増加した。
なお、上記変形例1において、Lo=60pH,Co=3.7pFとした場合の最大コレクタ効率の周波数特性V1は、5.15GHz〜5.25GHzの範囲では、前述の周波数特性V2に比べて、最大コレクタ効率が増加したが、5.25GHzから5.35GHzにかけて最大コレクタ効率が低下し、5.35GHzでは75%を下回った。また、上記変形例1において、Lo=62pH,Co=3.7pFとした場合には、特性V3となり、最大コレクタ効率は、5.15GHzでは、特性V1,V2を上回るものの、5.25GHzから5.35GHzでは、特性V1,V2を下回る値となった。
次に、図3に、上記変形例2(コレクタ側のLC並列共振器1のみを備えた回路)における最大コレクタ効率特性を示す。図3に、3つの四角印とそれらを結ぶ特性曲線は、Lo=60pH,Co=3.7pFとした場合の最大コレクタ効率の周波数特性W1を示す。この周波数特性W1によれば、5.15〜5.35GHzの周波数で最大コレクタ効率が78.1〜82.2%となり、LC並列共振器を持たない標準回路の最大コレクタ効率73.4%に比べて、最大コレクタ効率が約4.7〜8.8%だけ増加した。
なお、上記変形例2において、Lo=58pH,Co=3.7pFとした場合の最大コレクタ効率の周波数特性W2は、5.15GHz〜5.25GHzの範囲では、前述の周波数特性W1に比べて、最大コレクタ効率が減少する結果となった。また、上記変形例2において、Lo=62pH,Co=3.7pFとした場合には、特性W3となり、最大コレクタ効率は、5.15GHz〜5.25GHzでは、特性W1,W2を上回るものの、5.25GHzから5.35GHzに向かって、最大コレクタ効率が急低下している。
次に、図4に、コレクタ側のLC並列共振器1とエミッタ側のLC並列共振器11の両方を備えた第1実施形態における最大コレクタ効率特性を示す。図4に、3つの四角印とそれらを結ぶ特性曲線は、Lo=60pH,Co=3.7pFとした場合の最大コレクタ効率の周波数特性X1を示す。この周波数特性X1によれば、5.15〜5.35GHzの周波数で最大コレクタ効率が83.4〜86.3%となり、LC並列共振器を持たない標準回路の最大コレクタ効率73.4%に比べて、最大コレクタ効率が約10.0〜12.9%だけ増加した。
なお、この第1実施形態において、Lo=58pH,Co=3.7pFとした場合の最大コレクタ効率の周波数特性X2は、5.15GHz〜5.35GHzの範囲において、前述の周波数特性X1に比べて、最大コレクタ効率が減少する結果となった。また、この第1実施形態において、Lo=62pH,Co=3.7pFとした場合には、特性X3となり、最大コレクタ効率は、5.15GHz〜5.2GHzでは、特性X1を上回るものの、5.25GHzから5.35GHzに向かって、最大コレクタ効率が急低下している。
次に、図5に、周波数5.25GHz、Co=3.7pF、Lo=60pHであり、出力Pout=20dBmである条件における、上記第1実施形態と変形例1と変形例2と標準回路の最大コレクタ効率と電流利得とを示す。図5において、丸印で示したのが第1実施形態における最大コレクタ効率と電流利得とを示す点(E+C)であり、菱形印で示したのが変形例1における最大コレクタ効率と電流利得とを示す点Eであり、三角印で示したのが変形例2における最大コレクタ効率と電流利得とを示す点Cである。また、四角印の点Sは、上記標準回路の最大コレクタ効率と電流利得とを示す。
図5に示すように、第1実施形態による点(E+C)によれば、標準回路による点Sに比べて、最大コレクタ効率が10.5%増加するという最も良い結果が得られた。また、第1実施形態,変形例1,変形例2のようにLC並列共振器を備えたことにより、コレクタ出力の波形において、出力電流と出力電圧の重なる部分が標準回路に比べて小さくなっていることが確認され、よりF級増幅器の動作に近づけることができ、RF変換効率を高めることができたことがわかる。
なお、この第1実施形態が有する2倍波LC並列共振器1,11を他の高周波増幅回路と一緒に半導体ウエハに集積的に作製する場合、Co=3.7pFの場合では殆ど面積の増加なく、キャパシタ3,7を金属層(Au)/絶縁体層(NOx)/金属層(Au)との構造とすることで簡単に作れる。一方、Lo=58pHのようなピコヘンリーのインダクタンスを有するインダクタの実現は一般的には難しいとされている。
この第1実施形態では、一例として、図7に示すような構造でもって、上記インダクタを実現することに成功した。すなわち、GaAs基板70に高いアスペクト比のエッチング方法でもって、小さい幅の深いビアホール71を作製することに成功した。例えば、ドライエッチングにより、GaAs基板70を深さ約30〜150μmにエッチングして、例えば、幅約20μm角のビアホール71を形成した後、側壁に金メッキして側壁メタル73を形成した。最後に、GaAs基板70の裏面から研削してコンタクトを取る。この方法で、ピコヘンリーオーダーのインダクタンスを有するインダクタ6を実現した。GaAs基板70を30μmの厚さにした場合、1個の20μm角のビアホール71によれば、インダクタンスが実測で約13pHのインダクタ6が得られた。
図7には、GaAs基板70にLC並列共振器11のインダクタ6とキャパシタ7とHBT素子2が形成された半導体集積回路の構造が示されている。上記インダクタ6を構成する側壁メタル層73は、基板裏面に形成された接地メタル層80に連なっている。また、上記キャパシタ7とHBT素子2との間にはビアホール72が形成されている。このビアホール72は、基板70上面からストレートに延びている小径部72Aとこの小径部72Aから基板70裏面に向かって拡径している拡径部72Bとを有している。このビアホール72の内壁にはメタル層77が形成され、このメタル層77は上記接地メタル層80に連なっている。また、図7に示すように、上記キャパシタ7は、Au金属層78と絶縁体層(NOx)81とAu金属層79とを順に積層した構造になっている。また、HBT素子2のエミッタ端子Eは、メタル配線76で、キャパシタ7のAu金属層79に接続され、このAu金属層79はメタル配線75でインダクタ6のメタル層73に接続されている。この図7に示す構造によれば、HBT素子2のエミッタ端子E側の2倍波LC並列共振器11とHBT素子2とをGaAs基板70に一体に集積的に作製できた。
(第2の実施の形態)
次に、この発明の高周波増幅回路の第2実施形態を説明する。この第2実施形態は、前述の第1実施形態の動作周波数帯(5.15〜5.35GHz)よりも低い周波数を動作周波数帯としている。すなわち、この第2実施形態は、一般に使われている無線通信携帯電話帯域1.8GHz〜2.6GHzを動作周波数帯としている。この第2実施形態の高周波増幅回路では、一例として、基本周波数ωo=1.8GHzである場合について説明する。
次に、この発明の高周波増幅回路の第2実施形態を説明する。この第2実施形態は、前述の第1実施形態の動作周波数帯(5.15〜5.35GHz)よりも低い周波数を動作周波数帯としている。すなわち、この第2実施形態は、一般に使われている無線通信携帯電話帯域1.8GHz〜2.6GHzを動作周波数帯としている。この第2実施形態の高周波増幅回路では、一例として、基本周波数ωo=1.8GHzである場合について説明する。
なお、この第2実施形態は、回路構成としては、図1に示す回路図で示される回路構成を有している。
この第2実施形態においても、比較例としてLC並列共振器を有さない標準回路を採用するが、この第2実施形態での標準回路は、元々5.25GHzに最適に設計されている第1実施形態における増幅素子であるGaAsHBT素子2の各パラメータは変えていない。その替わりに、この標準回路では、HBT素子2以外の周辺回路のパラメータを調整した。この標準回路では、出力Pout=19.6dBmで、利得(Gain)が6.5dBで、最大コレクタ効率が68.2%である。
この第2実施形態を、前述の第1実施形態と同様に、最大コレクタ効率の改善効果をHBT素子の大信号ロードプル測定のシミュレーションで確認した。なお、コレクタ側のLC並列共振器1とエミッタ側のLC並列共振器11のうちのエミッタ側のLC並列共振器11のみを備えた変形例1、および、コレクタ側のLC並列共振器1のみを備えた変形例2についても同様の測定を行った。
このLC並列共振器1,11のインダクタ5,6およびキャパシタ3,7の値Lo,Coは、基本動作周波数ωoの2倍周波数2ωoである2次高調波で共振するように、次式(1)で決定した。
Lo・Co=1/(4・ωo2) … (1)
Lo・Co=1/(4・ωo2) … (1)
HBT素子2とLC並列共振器1,11とを同一基板上に一体化形成する場合、キャパシタ3,7の大きさ(キャパシタンス)は基板上に占める面積に比例するので、キャパシタ3,7をできるだけ小さい面積にすることを考慮して、Co=3.7pFに固定した。このとき、式(1)による2倍波共振値のインダクタンスLoは、0.528nHになる。
このようなLC並列共振器1,11の条件において、標準回路を比較の基準として、第2実施形態、変形例1、変形例2のそれぞれについて測定した最大コレクタ効率の改善効果を図6の特性図に示す。
図6に示すように、1.8GHz,出力Pout=19.6dBmにおいて、エミッタ側のLC並列共振器11を有する変形例1では、菱形印で示された点Eの如く、利得(Gain)は5.8dBになり、標準回路を表す四角印の点Sに比べて0.7dB低くなった。また、この変形例1では、点Eの如く、最大コレクタ効率が73.3%になり、標準回路を示す点Sに比べて約5.0%増えた。
また、図6に三角印の点Cで示すように、コレクタ側にLC並列共振器1を有する変形例2では、標準回路を示す点Sに比べて利得が0.5dB大きく7.0dBになった。また、変形例2では、点Cに示すように、最大コレクタ効率が76.2%となり、標準回路の最大コレクタ効率よりも約8.0%増加した。
また、図6に丸印の点(E+C)で示すように、第2実施形態では、出力Pout=20dBmで、利得は標準回路とほぼ同じ6.5dBになり、最大コレクタ効率は80.5%であり、標準回路の最大コレクタ効率よりも約12.3%だけ増加した。
この第2実施形態およびその変形例1,2においても、前述の第1実施形態およびその変形例1,2と同様に、コレクタ出力の波形において、出力電流と出力電圧の重なる部分が標準回路に比べ小さくなっていることが確認された。エミッタ側のLC並列共振器11とコレクタ側のLC並列共振器1の両方共を備えた第2実施形態では、標準回路に比べて、最大コレクタ効率が12.3%の改善という良い結果が得られた。
また、この第2実施形態においても、第1実施形態と同様に、キャパシタ3,7のキャパシタンスをCoに固定して、インダクタ5,6のインダクタンスをLoの10〜20%以内で調整すると、基本動作周波数ωoの周辺帯域でも標準回路に比べて最大コレクタ効率が改善する効果が得られた。
この第2実施形態で説明したように、たとえ、元々の増幅素子であるHBT素子2が、そもそも、動作周波数に対応した最適設計になっていない場合であっても、2倍波LC並列共振器1,11を直列に導入することによって、第1実施形態と同様に最大コレクタ効率が10%以上増加した。
また、この第2実施形態のごとく、基本動作周波数が5.25GHzよりも低い周波数1.8GHzの場合では、キャパシタ3,7のキャパシタンスを、2次高調波の共振条件を表す式(1)によるCoに固定して、インダクタ5,6が2倍周波数で共振するLoから多少ずれた場合でも、最大コレクタ効率が改善される効果には殆んど影響がないという結果が得られた。一例として、エミッタ側のLC共振器11を備えた場合において、インダクタ6のインダクタンスが0.4nHとなり、Lo=0.528nHからずれた場合であっても、最大コレクタ効率が改善される効果には殆んど影響がないという結果が得られた。
このことは、動作周波数が低い周波数であるほど、この発明における2倍波LC並列共振器は、より広帯域においてコレクタ効率の改善効果があり、量産時において、インダクタのインダクタンス値Lが、Lo=0.528nHからずれた場合でも、ずれに対して十分に余裕があり、最大コレクタ効率の改善に影響しない。
この第2実施形態を実現する場合、インダクタ5,6のインダクタンス値0.528nHは、第1実施形態の場合のようにビアホールで実現することはできないが、インダクタンスチップで実装すれば、実現可能である。
なお、上記第1、第2の実施形態では、トランジスタとしてHBT素子2を採用し、このHBT素子2をエミッタ接地としたが、ベース接地、またはコレクタ接地としてもよい。ベース接地の場合は、ベース端子とグランドとの間に接地側LC並列共振器11を接続し、コレクタ端子と出力端子との間に出力側LC並列共振器1を接続する。コレクタ接地の場合は、コレクタ端子と接地との間に接地側LC並列共振器11を接続し、エミッタ端子と出力端子との間に出力側LC並列共振器1を接続する。
上記ベース接地の場合は電流利得が殆どないが、電圧、電力利得が得られる。一方、上記コレクタ接地の場合は電圧利得が殆どないが、電流、電力利得が得られる同相増幅が特徴である。上述の第1、第2実施形態では、基本動作周波数が、1.8GHz、5.25GHzの場合を説明したが、他の周波数帯でも、上述と同様のシミュレーションを行った結果、30MHz以上で効率改善の効果が認められ、0.5GHz以上の高周波では、より顕著な効果が認められた。
また、上記第1、第2実施形態では、増幅素子としてのトランジスタをHBT素子としたが、HEMT(高電子移動度トランジスタ)等の電界効果トランジスタとしてもよい。
1、11 LC並列共振器
2 HBT素子
3、7 キャパシタ
5、6 インダクタ
15 入力端子
16 出力端子
70 GaAs基板
71、72 ビアホール
73、77、80 メタル層
75、76 メタル配線
2 HBT素子
3、7 キャパシタ
5、6 インダクタ
15 入力端子
16 出力端子
70 GaAs基板
71、72 ビアホール
73、77、80 メタル層
75、76 メタル配線
Claims (8)
- 入力端子と、
出力端子と、
入力側端子と出力側端子と接地側端子を有するトランジスタと、
上記トランジスタの上記接地側端子とグランドとの間に接続された接地側LC並列共振器または、上記トランジスタの上記出力側端子と上記出力端子との間に接続された出力側LC並列共振器のうちの少なくとも一方のLC並列共振器を備えたことを特徴とする高周波増幅回路。 - 請求項1に記載の高周波増幅回路において、
上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側LC並列共振器が接続されていることを特徴とする高周波増幅回路。 - 請求項1に記載の高周波増幅回路において、
上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側LC並列共振器が接続されていることを特徴とする高周波増幅回路。 - 請求項1に記載の高周波増幅回路において、
上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側LC並列共振器が接続され、かつ、上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側LC並列共振器が接続されていることを特徴とする高周波増幅回路。 - 請求項1に記載の高周波増幅回路において、
上記トランジスタは、バイポーラトランジスタ、または電界効果トランジスタであり、かつ、上記トランジスタは、コレクタ接地もしくはベース接地、またはドレイン接地であることを特徴とする高周波増幅回路。 - 請求項1乃至5のいずれか1つに記載の高周波増幅回路において、
上記LC並列共振器が有するインダクタのインダクタンスおよび上記LC並列共振器が有するキャパシタのキャパシタンスを、基本動作周波数の略2倍の周波数で上記LC並列共振器が共振する値にしたことを特徴とする高周波増幅回路。 - 請求項1乃至6のいずれか1つに記載の高周波増幅回路において、
基本動作周波数が、30MHz以上であることを特徴とする高周波増幅回路。 - 請求項1乃至7のいずれか1つに記載の高周波増幅回路を備え、
この高周波増幅回路が有する上記トランジスタと、上記LC並列共振器が有するインダクタとキャパシタとが同一の半導体基板上に組み込まれていることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004179716A JP2006005643A (ja) | 2004-06-17 | 2004-06-17 | 高周波増幅回路および半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004179716A JP2006005643A (ja) | 2004-06-17 | 2004-06-17 | 高周波増幅回路および半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006005643A true JP2006005643A (ja) | 2006-01-05 |
Family
ID=35773655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004179716A Pending JP2006005643A (ja) | 2004-06-17 | 2004-06-17 | 高周波増幅回路および半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006005643A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160878A (ja) * | 2011-01-31 | 2012-08-23 | Yokowo Co Ltd | 地上放送波受信用アンテナ装置及びその構成部品 |
JP2013513356A (ja) * | 2009-12-07 | 2013-04-18 | クアルコム,インコーポレイテッド | 差動駆動増幅器およびコイル配置構成を実装するための装置および方法 |
JP2014050101A (ja) * | 2012-08-31 | 2014-03-17 | Shun-Fu Technology Corp | 高周波回路の調波の抑制方法 |
US10218317B2 (en) | 2016-08-23 | 2019-02-26 | Murata Manufacturing Co., Ltd. | High-frequency amplifier module |
US10230338B2 (en) | 2016-08-23 | 2019-03-12 | Murata Manufacturing Co., Ltd. | High-frequency amplifier module |
CN109714011A (zh) * | 2018-12-20 | 2019-05-03 | 佛山臻智微芯科技有限公司 | 一种应用在第五代移动通信28GHz的GaAs射频功率放大器 |
KR20200050866A (ko) | 2018-11-02 | 2020-05-12 | 가부시키가이샤 무라타 세이사쿠쇼 | 전력 증폭 회로 |
US10666201B2 (en) | 2017-10-10 | 2020-05-26 | Murata Manufacturing Co., Ltd. | Power amplifier module |
-
2004
- 2004-06-17 JP JP2004179716A patent/JP2006005643A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013513356A (ja) * | 2009-12-07 | 2013-04-18 | クアルコム,インコーポレイテッド | 差動駆動増幅器およびコイル配置構成を実装するための装置および方法 |
US8772975B2 (en) | 2009-12-07 | 2014-07-08 | Qualcomm Incorporated | Apparatus and method for implementing a differential drive amplifier and a coil arrangement |
US9350303B2 (en) | 2009-12-07 | 2016-05-24 | Qualcomm Incorporated | Apparatus and method for implementing a differential drive amplifier and a coil arrangement |
JP2012160878A (ja) * | 2011-01-31 | 2012-08-23 | Yokowo Co Ltd | 地上放送波受信用アンテナ装置及びその構成部品 |
JP2014050101A (ja) * | 2012-08-31 | 2014-03-17 | Shun-Fu Technology Corp | 高周波回路の調波の抑制方法 |
US10218317B2 (en) | 2016-08-23 | 2019-02-26 | Murata Manufacturing Co., Ltd. | High-frequency amplifier module |
US10230338B2 (en) | 2016-08-23 | 2019-03-12 | Murata Manufacturing Co., Ltd. | High-frequency amplifier module |
US10666201B2 (en) | 2017-10-10 | 2020-05-26 | Murata Manufacturing Co., Ltd. | Power amplifier module |
KR20200050866A (ko) | 2018-11-02 | 2020-05-12 | 가부시키가이샤 무라타 세이사쿠쇼 | 전력 증폭 회로 |
US11381204B2 (en) | 2018-11-02 | 2022-07-05 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
US11824499B2 (en) | 2018-11-02 | 2023-11-21 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
CN109714011A (zh) * | 2018-12-20 | 2019-05-03 | 佛山臻智微芯科技有限公司 | 一种应用在第五代移动通信28GHz的GaAs射频功率放大器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4743077B2 (ja) | 高周波電力増幅器 | |
US7310019B2 (en) | High frequency power amplifier | |
JP5085179B2 (ja) | F級増幅回路 | |
US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
JP5512731B2 (ja) | 2段のマイクロ波のe級電力増幅器 | |
US7554410B2 (en) | Power amplifier | |
US7714664B2 (en) | Cascode circuit | |
US7119623B2 (en) | Output circuit for a semiconductor amplifier element | |
US8618884B2 (en) | High-frequency signal processing device | |
Lee et al. | A CMOS outphasing power amplifier with integrated single-ended Chireix combiner | |
Wei et al. | Investigation of wideband load transformation networks for class-E switching-mode power amplifiers | |
JP4936965B2 (ja) | F級増幅回路 | |
US20160112012A1 (en) | Radio frequency power amplifier | |
JPH11346130A (ja) | 半導体装置 | |
JP2006005643A (ja) | 高周波増幅回路および半導体集積回路 | |
US7286018B2 (en) | Transistor circuit | |
TW200926582A (en) | Differential amplifier with single ended output | |
US20030076174A1 (en) | Radio frequency amplifier | |
JPH04298105A (ja) | 半導体増幅器 | |
JP2011041313A (ja) | 高周波電力増幅器 | |
JP6834093B2 (ja) | 高周波電力増幅器及び無線通信装置 | |
JP2007281691A (ja) | 電力増幅器 | |
JP4285923B2 (ja) | 周波数逓倍器及びそれを用いた通信装置 | |
JP7213203B2 (ja) | インピーダンス変換回路、電力増幅器、無線送信装置、基地局、端末装置、移動通信システム、及び、インピーダンス変換回路の作製方法 | |
JP2007043451A (ja) | 高周波電力増幅用電子部品 |