JP2002314340A - 高周波回路及びそれを用いた通信装置 - Google Patents
高周波回路及びそれを用いた通信装置Info
- Publication number
- JP2002314340A JP2002314340A JP2001109691A JP2001109691A JP2002314340A JP 2002314340 A JP2002314340 A JP 2002314340A JP 2001109691 A JP2001109691 A JP 2001109691A JP 2001109691 A JP2001109691 A JP 2001109691A JP 2002314340 A JP2002314340 A JP 2002314340A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- harmonic
- fundamental wave
- open
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 不要波である３倍波の出力を抑圧する周波数
逓倍器を提供する。 【解決手段】 整合回路１が出力する信号と同一周波数
の基本波およびその基本波の３倍波をコレクタから出力
するＨＢＴ４と、ＨＢＴ４が出力する基本波を抑圧する
先端開放スタブ６ｂとを備えた周波数逓倍器において、
３倍波をＨＢＴ４に反射する先端開放スタブ６ａを伝送
線路７ａを介してＨＢＴ４のベースに接続する。伝送線
路７ａの線路長を基本波の波長の１／４８倍〜１／１２
倍または３／１２倍〜１／４倍の範囲内にすることで、
先端開放スタブ６ａが反射する３倍波によってＨＢＴ４
のコレクタから出力される３倍波を抑圧する。
逓倍器を提供する。 【解決手段】 整合回路１が出力する信号と同一周波数
の基本波およびその基本波の３倍波をコレクタから出力
するＨＢＴ４と、ＨＢＴ４が出力する基本波を抑圧する
先端開放スタブ６ｂとを備えた周波数逓倍器において、
３倍波をＨＢＴ４に反射する先端開放スタブ６ａを伝送
線路７ａを介してＨＢＴ４のベースに接続する。伝送線
路７ａの線路長を基本波の波長の１／４８倍〜１／１２
倍または３／１２倍〜１／４倍の範囲内にすることで、
先端開放スタブ６ａが反射する３倍波によってＨＢＴ４
のコレクタから出力される３倍波を抑圧する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波・ミリ
波帯の高周波信号を処理する高周波回路に関するもので
ある。特に、マイクロ波・ミリ波帯の通信装置に用いら
れる周波数逓倍器に関するものである。
波帯の高周波信号を処理する高周波回路に関するもので
ある。特に、マイクロ波・ミリ波帯の通信装置に用いら
れる周波数逓倍器に関するものである。
【０００２】
【従来の技術】マイクロ波帯、ミリ波帯の局部発振器を
構成するにあたり、ＰＬＬ（Phase Locked Loop）発振
器が生成する低周波信号の周波数を順次逓倍することに
より、所望の周波数の信号を得る方法がある。この方法
を用いた局部発振器では、２逓倍する周波数逓倍器を直
列に接続することが一般的に行われている。
構成するにあたり、ＰＬＬ（Phase Locked Loop）発振
器が生成する低周波信号の周波数を順次逓倍することに
より、所望の周波数の信号を得る方法がある。この方法
を用いた局部発振器では、２逓倍する周波数逓倍器を直
列に接続することが一般的に行われている。
【０００３】一般的な２逓倍の周波数逓倍器が「Edmar
Camargo,“Design of FET Frequency Multipliers and
Harmonic Oscillators”,pp.146-147,Artech House,Bos
tonand London,1998」に示されている。この周波数逓倍
器の構成を図６に示す。
Camargo,“Design of FET Frequency Multipliers and
Harmonic Oscillators”,pp.146-147,Artech House,Bos
tonand London,1998」に示されている。この周波数逓倍
器の構成を図６に示す。
【０００４】入力端子１に入力された周波数ｆ0の信号
は、整合回路３および伝送線路７ａを経て非線形素子で
あるＦＥＴ（Field Effect Transistor）１１のゲート
に入力される。整合回路３および整合回路５はバイアス
回路を兼ねており、整合回路３および整合回路５はＦＥ
Ｔ１１をピンチオフ付近にバイアスする。そうすると、
ＦＥＴ１１のドレイン電流波形は歪み、半波整流波形に
近いものとなる。このため、ドレイン電流は周波数ｆ0
の基本波およびその基本波の高調波からなり、特に偶数
次の高調波成分を多く含むことになる。
は、整合回路３および伝送線路７ａを経て非線形素子で
あるＦＥＴ（Field Effect Transistor）１１のゲート
に入力される。整合回路３および整合回路５はバイアス
回路を兼ねており、整合回路３および整合回路５はＦＥ
Ｔ１１をピンチオフ付近にバイアスする。そうすると、
ＦＥＴ１１のドレイン電流波形は歪み、半波整流波形に
近いものとなる。このため、ドレイン電流は周波数ｆ0
の基本波およびその基本波の高調波からなり、特に偶数
次の高調波成分を多く含むことになる。
【０００５】このＦＥＴ１１のドレインに伝送線路７ｂ
を介して基本波に対して電気長が９０°の先端開放スタ
ブ６ｂの一端が接続される。先端開放スタブ６ｂの接続
点では基本波に対して短絡となるので、基本波はＦＥＴ
１１のドレイン端に反射され、ＦＥＴ１１の内部での非
線形性が強まり、高調波成分が増強されることになる。
一方、先端開放スタブ６ｂの接続点では２倍波に対して
開放となるので、２倍波は通過し整合回路５を介して出
力端子２に出力される。
を介して基本波に対して電気長が９０°の先端開放スタ
ブ６ｂの一端が接続される。先端開放スタブ６ｂの接続
点では基本波に対して短絡となるので、基本波はＦＥＴ
１１のドレイン端に反射され、ＦＥＴ１１の内部での非
線形性が強まり、高調波成分が増強されることになる。
一方、先端開放スタブ６ｂの接続点では２倍波に対して
開放となるので、２倍波は通過し整合回路５を介して出
力端子２に出力される。
【０００６】ＦＥＴ１１のドレイン側に現れた２倍波の
大部分はこのように整合回路５を介して出力端子２に出
力されるが、ＦＥＴ１１のドレイン側に現れた２倍波の
一部はＦＥＴ１１のゲート側に帰還する。この帰還した
２倍波は、ＦＥＴ１１のゲート側に一端が接続された２
倍波に対して電気長９０°の先端開放スタブ６ｃによっ
て反射されてＦＥＴ１１に再入射し、ＦＥＴ１１からの
２倍波の発生に寄与する。
大部分はこのように整合回路５を介して出力端子２に出
力されるが、ＦＥＴ１１のドレイン側に現れた２倍波の
一部はＦＥＴ１１のゲート側に帰還する。この帰還した
２倍波は、ＦＥＴ１１のゲート側に一端が接続された２
倍波に対して電気長９０°の先端開放スタブ６ｃによっ
て反射されてＦＥＴ１１に再入射し、ＦＥＴ１１からの
２倍波の発生に寄与する。
【０００７】
【発明が解決しようとする課題】上述した従来の周波数
逓倍器は２倍波出力を大きくできるが、不要波である３
倍波を抑圧するための考慮はされていない。マイクロ波
・ミリ波帯の通信装置において、その通信装置が備える
周波数逓倍器から不要波である３倍波が出力されると、
周波数逓倍器の次段に接続される回路、例えば他の周波
数逓倍器やミキサ等で更なる不要波が生成され、その不
要波が所望波信号と混合されるために所望波信号の特性
が劣化してしまう。また、周波数逓倍器の次段に接続さ
れる回路で３倍波を除去しようとすると３倍波除去フィ
ルタ回路が必要となり、通信装置の大型化とコストの上
昇を招いてしまう。尚、入力される信号と同一周波数の
基本波および該基本波の高調波を出力する非線形素子を
備えた高周波回路であるミキサや増幅器においても不要
波である３倍波を抑圧できなければ同様の問題が起こっ
てしまう。
逓倍器は２倍波出力を大きくできるが、不要波である３
倍波を抑圧するための考慮はされていない。マイクロ波
・ミリ波帯の通信装置において、その通信装置が備える
周波数逓倍器から不要波である３倍波が出力されると、
周波数逓倍器の次段に接続される回路、例えば他の周波
数逓倍器やミキサ等で更なる不要波が生成され、その不
要波が所望波信号と混合されるために所望波信号の特性
が劣化してしまう。また、周波数逓倍器の次段に接続さ
れる回路で３倍波を除去しようとすると３倍波除去フィ
ルタ回路が必要となり、通信装置の大型化とコストの上
昇を招いてしまう。尚、入力される信号と同一周波数の
基本波および該基本波の高調波を出力する非線形素子を
備えた高周波回路であるミキサや増幅器においても不要
波である３倍波を抑圧できなければ同様の問題が起こっ
てしまう。
【０００８】本発明は、上記の問題点に鑑み、不要波で
ある３倍波の出力を抑圧する高周波回路及びこれを用い
た通信装置を提供することを目的とする。
ある３倍波の出力を抑圧する高周波回路及びこれを用い
た通信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る高周波回路においては、入力される信
号と同一周波数の基本波および該基本波の高調波を出力
する非線形素子を備え、前記基本波の３倍波を前記非線
形素子に反射する第一の先端開放スタブを前記非線形素
子の入力側に備え、前記第一の先端開放スタブが反射す
る前記基本波の３倍波によって前記非線形素子から出力
される前記基本波の３倍波が抑圧されるようにする。入
力される信号と同一周波数の基本波および該基本波の高
調波を出力する非線形素子を備える高周波回路として
は、後述する周波数逓倍器以外にミキサや増幅器などが
ある。尚、前記先端開放スタブと前記非線形素子とを伝
送線路によって接続し、先端開放スタブが反射する３倍
波によって非線形素子から出力される３倍波が抑圧され
るように前記伝送線路の線路長を調整するようにすると
よい。
に、本発明に係る高周波回路においては、入力される信
号と同一周波数の基本波および該基本波の高調波を出力
する非線形素子を備え、前記基本波の３倍波を前記非線
形素子に反射する第一の先端開放スタブを前記非線形素
子の入力側に備え、前記第一の先端開放スタブが反射す
る前記基本波の３倍波によって前記非線形素子から出力
される前記基本波の３倍波が抑圧されるようにする。入
力される信号と同一周波数の基本波および該基本波の高
調波を出力する非線形素子を備える高周波回路として
は、後述する周波数逓倍器以外にミキサや増幅器などが
ある。尚、前記先端開放スタブと前記非線形素子とを伝
送線路によって接続し、先端開放スタブが反射する３倍
波によって非線形素子から出力される３倍波が抑圧され
るように前記伝送線路の線路長を調整するようにすると
よい。
【００１０】また、回路規模を縮小する観点から、上記
構成の高周波回路において、前記第一の先端開放スタブ
をインダクタおよびキャパシタで集中定数化した等価回
路に代えるようにしてもよい。
構成の高周波回路において、前記第一の先端開放スタブ
をインダクタおよびキャパシタで集中定数化した等価回
路に代えるようにしてもよい。
【００１１】また、上記目的を達成するために、本発明
に係る周波数逓倍器においては、入力される信号と同一
周波数の基本波および該基本波の高調波を出力する非線
形素子と、前記非線形素子が出力する基本波を抑圧する
第二の先端開放スタブと、を備え、前記基本波の３倍波
を前記非線形素子に反射する第一の先端開放スタブを前
記非線形素子の入力側に備え、前記第一の先端開放スタ
ブが反射する前記基本波の３倍波によって前記非線形素
子から出力される前記基本波の３倍波が抑圧されるよう
にする。さらに、前記非線形素子に前記基本波と同一周
波数の信号を出力する第一の整合回路と、前記非線形素
子の出力信号から前記第一の先端開放スタブによって基
本波が除かれた信号を入力する第二の整合回路と、を備
えるようにしてもよい。
に係る周波数逓倍器においては、入力される信号と同一
周波数の基本波および該基本波の高調波を出力する非線
形素子と、前記非線形素子が出力する基本波を抑圧する
第二の先端開放スタブと、を備え、前記基本波の３倍波
を前記非線形素子に反射する第一の先端開放スタブを前
記非線形素子の入力側に備え、前記第一の先端開放スタ
ブが反射する前記基本波の３倍波によって前記非線形素
子から出力される前記基本波の３倍波が抑圧されるよう
にする。さらに、前記非線形素子に前記基本波と同一周
波数の信号を出力する第一の整合回路と、前記非線形素
子の出力信号から前記第一の先端開放スタブによって基
本波が除かれた信号を入力する第二の整合回路と、を備
えるようにしてもよい。
【００１２】また、前記第一の先端開放スタブが反射す
る前記基本波の３倍波の位相を調整するために、前記第
一の先端開放スタブと前記非線形素子の入力側とが伝送
線路を介して接続されるようにしてもよい。この場合、
前記伝送線路の線路長を前記基本波の波長の１／４８倍
〜１／１２倍または３／１６倍〜１／４倍の範囲内にす
ることが望ましい。
る前記基本波の３倍波の位相を調整するために、前記第
一の先端開放スタブと前記非線形素子の入力側とが伝送
線路を介して接続されるようにしてもよい。この場合、
前記伝送線路の線路長を前記基本波の波長の１／４８倍
〜１／１２倍または３／１６倍〜１／４倍の範囲内にす
ることが望ましい。
【００１３】また、回路規模を縮小する観点から、上記
構成の周波数逓倍器において、前記第一および第二の先
端開放スタブの少なくとも一つをインダクタおよびキャ
パシタで集中定数化した等価回路に代える並びに／又は
前記伝送線路をインダクタに代えるようにしてもよい。
構成の周波数逓倍器において、前記第一および第二の先
端開放スタブの少なくとも一つをインダクタおよびキャ
パシタで集中定数化した等価回路に代える並びに／又は
前記伝送線路をインダクタに代えるようにしてもよい。
【００１４】また、上記目的を達成するために、本発明
に係る通信装置においては、上記構成のいずれかの高周
波回路及び／又は上記構成のいずれかの周波数逓倍器を
備えるようにする。
に係る通信装置においては、上記構成のいずれかの高周
波回路及び／又は上記構成のいずれかの周波数逓倍器を
備えるようにする。
【００１５】
【発明の実施の形態】本発明の一実施形態について図面
を参照して説明する。本発明に係る周波数逓倍器の構成
を図１に示す。尚、図１において、図６と同一の部分に
は同一の符号を付す。入力端子１は整合回路３の入力側
に接続され、整合回路３の出力側は３倍波に対して電気
長が略９０°（詳細には９０°±３０°）である先端開
放スタブ６ａと、伝送線路７ａの一端とに接続される。
伝送線路７ａの他端はＨＢＴ（Heterojunction Bipolar
Transistor）４のベースに接続される。ＨＢＴ４のエ
ミッタは接地されており、ＨＢＴ４のコレクタは伝送線
路７ｂの一端に接続される。
を参照して説明する。本発明に係る周波数逓倍器の構成
を図１に示す。尚、図１において、図６と同一の部分に
は同一の符号を付す。入力端子１は整合回路３の入力側
に接続され、整合回路３の出力側は３倍波に対して電気
長が略９０°（詳細には９０°±３０°）である先端開
放スタブ６ａと、伝送線路７ａの一端とに接続される。
伝送線路７ａの他端はＨＢＴ（Heterojunction Bipolar
Transistor）４のベースに接続される。ＨＢＴ４のエ
ミッタは接地されており、ＨＢＴ４のコレクタは伝送線
路７ｂの一端に接続される。
【００１６】伝送線路７ｂの他端は、基本波に対して電
気長が略９０°（詳細には９０°±３０°）である先端
開放スタブ６ｂと整合回路５の入力側とに接続される。
整合回路５の出力側は出力端子２に接続される。
気長が略９０°（詳細には９０°±３０°）である先端
開放スタブ６ｂと整合回路５の入力側とに接続される。
整合回路５の出力側は出力端子２に接続される。
【００１７】整合回路３は周波数ｆ0でＨＢＴ４の入力
整合をとり、整合回路５は周波数２ｆ0でＨＢＴ４の出
力整合をとる。さらに、整合回路３および整合回路５は
バイアス回路を兼ねている。尚、本実施形態では先端開
放スタブ６ａおよび６ｂ並びに伝送線路７ａおよび７ｂ
をマイクロストリップ線路とする。
整合をとり、整合回路５は周波数２ｆ0でＨＢＴ４の出
力整合をとる。さらに、整合回路３および整合回路５は
バイアス回路を兼ねている。尚、本実施形態では先端開
放スタブ６ａおよび６ｂ並びに伝送線路７ａおよび７ｂ
をマイクロストリップ線路とする。
【００１８】上述したように先端開放スタブ６ａは３倍
波に対して電気長が略９０°（詳細には９０°±３０
°）であり先端開放スタブ６ｂは基本波に対して電気長
が略９０°（詳細には９０°±３０°）であるので、例
えば入力信号と同一周波数である基本波の周波数ｆ0が
７．２５ＧＨｚであってマイクロストリップ線路である
先端開放スタブ６ａおよび６ｂを比誘電率１２．９の誘
電体基板上に配置する場合、先端開放スタブ６ａの線路
長は０．８ｍｍ〜１．６ｍｍの範囲で設定し、先端開放
スタブ６ｂの線路長は２．４〜４．８ｍｍの範囲で設定
する。
波に対して電気長が略９０°（詳細には９０°±３０
°）であり先端開放スタブ６ｂは基本波に対して電気長
が略９０°（詳細には９０°±３０°）であるので、例
えば入力信号と同一周波数である基本波の周波数ｆ0が
７．２５ＧＨｚであってマイクロストリップ線路である
先端開放スタブ６ａおよび６ｂを比誘電率１２．９の誘
電体基板上に配置する場合、先端開放スタブ６ａの線路
長は０．８ｍｍ〜１．６ｍｍの範囲で設定し、先端開放
スタブ６ｂの線路長は２．４〜４．８ｍｍの範囲で設定
する。
【００１９】このような構成の周波数逓倍器は次のよう
に動作する。入力端子１に入力された周波数ｆ0（＝
７．２５ＧＨｚ）の信号が整合回路３および伝送線路７
ａを介してＨＢＴ４のベースに入力される。また、ＨＢ
Ｔ４は、整合回路３および整合回路５によってピンチオ
フ付近にバイアスされる。これにより、ＨＢＴ４のコレ
クタ電流波形はベース電圧に対して指数関数的に増加す
るため、多くの高調波を出力する。
に動作する。入力端子１に入力された周波数ｆ0（＝
７．２５ＧＨｚ）の信号が整合回路３および伝送線路７
ａを介してＨＢＴ４のベースに入力される。また、ＨＢ
Ｔ４は、整合回路３および整合回路５によってピンチオ
フ付近にバイアスされる。これにより、ＨＢＴ４のコレ
クタ電流波形はベース電圧に対して指数関数的に増加す
るため、多くの高調波を出力する。
【００２０】そして、そのコレクタ電流は伝送線路７ｂ
によって位相を変えられたのち、先端開放スタブ６ｂの
接続点に到達する。基本波に対して電気長が略９０°で
ある先端開放スタブ６ａの接続点では、基本波に対して
短絡となるので、基本波がＨＢＴ４側に反射する。一
方、２倍波に対しては開放となるので、２倍波は通過し
整合回路５に入力される。整合回路５は周波数２ｆ0で
整合をとるので、整合回路５の出力側に接続される出力
端子２から出力される信号の周波数は２ｆ0（＝１４．
５ＧＨｚ）となる。すなわち、図１に示した周波数逓倍
器は２逓倍の周波数逓倍器である。
によって位相を変えられたのち、先端開放スタブ６ｂの
接続点に到達する。基本波に対して電気長が略９０°で
ある先端開放スタブ６ａの接続点では、基本波に対して
短絡となるので、基本波がＨＢＴ４側に反射する。一
方、２倍波に対しては開放となるので、２倍波は通過し
整合回路５に入力される。整合回路５は周波数２ｆ0で
整合をとるので、整合回路５の出力側に接続される出力
端子２から出力される信号の周波数は２ｆ0（＝１４．
５ＧＨｚ）となる。すなわち、図１に示した周波数逓倍
器は２逓倍の周波数逓倍器である。
【００２１】また、ＨＢＴ４のコレクタ側に現れた３倍
波の一部はＨＢＴ４のベース側に帰還する。この帰還し
た３倍波は、ＨＢＴ４のベース側に一端が接続された３
倍波に対して電気長略９０°の先端開放スタブ６ａによ
って反射され、伝送線路７ａによって位相が調整された
のちＨＢＴ４に入力される。
波の一部はＨＢＴ４のベース側に帰還する。この帰還し
た３倍波は、ＨＢＴ４のベース側に一端が接続された３
倍波に対して電気長略９０°の先端開放スタブ６ａによ
って反射され、伝送線路７ａによって位相が調整された
のちＨＢＴ４に入力される。
【００２２】この伝送線路７ａの位相条件について図３
を参照して説明する。図３は、伝送線路７ａの線路長と
出力端子２から出力される基本波、２倍波、および３倍
波の電力との関係を示した図である。伝送線路７ａの線
路長Ｌは基本波の波長λ0で表しており、特性曲線Ｔ
１、Ｔ２、Ｔ３はそれぞれ出力端子２から出力される基
本波の電力、出力端子２から出力される２倍波の電力、
出力端子２から出力される３倍波の電力を示している。
尚、入力端子１に入力される信号の周波数ｆ0＝７．２
５[GHz]、入力端子１に入力される信号の電力Ｐin＝−
５[dBm]、ＨＢＴ４のベースバイアス電圧１．４[V]、Ｈ
ＢＴ４のコレクタバイアス電圧３．０[V]である。
を参照して説明する。図３は、伝送線路７ａの線路長と
出力端子２から出力される基本波、２倍波、および３倍
波の電力との関係を示した図である。伝送線路７ａの線
路長Ｌは基本波の波長λ0で表しており、特性曲線Ｔ
１、Ｔ２、Ｔ３はそれぞれ出力端子２から出力される基
本波の電力、出力端子２から出力される２倍波の電力、
出力端子２から出力される３倍波の電力を示している。
尚、入力端子１に入力される信号の周波数ｆ0＝７．２
５[GHz]、入力端子１に入力される信号の電力Ｐin＝−
５[dBm]、ＨＢＴ４のベースバイアス電圧１．４[V]、Ｈ
ＢＴ４のコレクタバイアス電圧３．０[V]である。
【００２３】図３から明らかなように、出力端子２から
出力される基本波の電力および出力端子２から出力され
る２倍波の電力は、伝送線路７ａの線路長Ｌに関わらず
ほぼ一定となる。一方、伝送線路７ａの線路長Ｌを図３
中の動作領域ＲI（λ0／４８〜λ0／１２）または動作
領域ＲII（３λ0／１６〜λ0／４）の範囲に設定するこ
とによって、出力端子２から出力される３倍波の電力を
著しく小さくすることができる。例えば、基本波の周波
数が７．２５ＧＨｚであってマイクロストリップ線路で
ある先端開放スタブ６ａを比誘電率１２．９の誘電体基
板上に配置する場合、基本波の波長λ0は１４．４ｍｍ
となるので、先端開放スタブ６ａの線路長Ｌを０．３〜
１．２ｍｍ又は２．７〜３．６ｍｍの範囲で設定すると
よい。
出力される基本波の電力および出力端子２から出力され
る２倍波の電力は、伝送線路７ａの線路長Ｌに関わらず
ほぼ一定となる。一方、伝送線路７ａの線路長Ｌを図３
中の動作領域ＲI（λ0／４８〜λ0／１２）または動作
領域ＲII（３λ0／１６〜λ0／４）の範囲に設定するこ
とによって、出力端子２から出力される３倍波の電力を
著しく小さくすることができる。例えば、基本波の周波
数が７．２５ＧＨｚであってマイクロストリップ線路で
ある先端開放スタブ６ａを比誘電率１２．９の誘電体基
板上に配置する場合、基本波の波長λ0は１４．４ｍｍ
となるので、先端開放スタブ６ａの線路長Ｌを０．３〜
１．２ｍｍ又は２．７〜３．６ｍｍの範囲で設定すると
よい。
【００２４】ここで、図６に示した従来の周波数逓倍器
の入出力特性と図１に示した本発明に係る周波数逓倍器
の入出力特性とを比較した結果を図４に示す。尚、比較
のため、従来の周波数逓倍器の非線形素子には図６に示
したＥＦＴ１１の代わりにＨＢＴを用いている。特性曲
線Ｔ４、Ｔ５は図１に示した本発明に係る周波数逓倍器
の入出力特性曲線であり、それぞれ出力端子２から出力
される２倍波の電力、出力端子２から出力される３倍波
の電力を示している。また、特性曲線Ｔ６、Ｔ７は図６
に示した従来の周波数逓倍器の入出力特性曲線であり、
それぞれ出力端子２から出力される２倍波の電力、出力
端子２から出力される３倍波の電力を示している。
の入出力特性と図１に示した本発明に係る周波数逓倍器
の入出力特性とを比較した結果を図４に示す。尚、比較
のため、従来の周波数逓倍器の非線形素子には図６に示
したＥＦＴ１１の代わりにＨＢＴを用いている。特性曲
線Ｔ４、Ｔ５は図１に示した本発明に係る周波数逓倍器
の入出力特性曲線であり、それぞれ出力端子２から出力
される２倍波の電力、出力端子２から出力される３倍波
の電力を示している。また、特性曲線Ｔ６、Ｔ７は図６
に示した従来の周波数逓倍器の入出力特性曲線であり、
それぞれ出力端子２から出力される２倍波の電力、出力
端子２から出力される３倍波の電力を示している。
【００２５】尚、従来の周波数逓倍器において、伝送線
路７ａの線路長Ｌ＝λ0／３２（ただし、λ0は基本波の
波長である）、入力端子１に入力される信号の周波数ｆ
0＝７．２５[GHz]、ＦＥＴ１１の代わりに用いたＨＢＴ
のベースバイアス電圧１．４[V]、ＦＥＴ１１の代わり
に用いたＨＢＴのコレクタバイアス電圧３．０[V]であ
る。また、本発明に係る周波数逓倍器において、伝送線
路７ａの線路長Ｌ＝λ 0／１６（ただし、λ0は基本波の
波長である）、入力端子１に入力される信号の周波数ｆ
0＝７．２５[GHz]、ＨＢＴ４のベースバイアス電圧１．
４[V]、ＨＢＴ４のコレクタバイアス電圧３．０[V]であ
る。
路７ａの線路長Ｌ＝λ0／３２（ただし、λ0は基本波の
波長である）、入力端子１に入力される信号の周波数ｆ
0＝７．２５[GHz]、ＦＥＴ１１の代わりに用いたＨＢＴ
のベースバイアス電圧１．４[V]、ＦＥＴ１１の代わり
に用いたＨＢＴのコレクタバイアス電圧３．０[V]であ
る。また、本発明に係る周波数逓倍器において、伝送線
路７ａの線路長Ｌ＝λ 0／１６（ただし、λ0は基本波の
波長である）、入力端子１に入力される信号の周波数ｆ
0＝７．２５[GHz]、ＨＢＴ４のベースバイアス電圧１．
４[V]、ＨＢＴ４のコレクタバイアス電圧３．０[V]であ
る。
【００２６】図４から明らかなように、本発明に係る周
波数逓倍器は、従来の周波数逓倍器と同等の２倍波出力
が得られる。これは、先端開放スタブ６ａが２倍波に対
しても反射源となるため、ＨＢＴ４のベース側に帰還し
た２倍波は先端開放スタブ６ａにより一部反射されＨＢ
Ｔ４に再入射して２倍波出力の発生に寄与するためであ
ると考えられる。さらに、本発明に係る周波数逓倍器
は、従来の周波数逓倍器に比べ３倍波出力を抑圧するこ
とができる。これは、ＨＢＴ４と先端開放スタブ６ａと
を接続する伝送線路７ａの線路長を図３中の動作領域Ｒ
I、ＲIIの範囲に設定することにより、先端開放スタブ
６ａで反射された３倍波とＨＢＴ４内部で発生する３倍
波とがＨＢＴ４の内部で逆相合成され、ＨＢＴ４のコレ
クタから出力される３倍波が抑圧されるためであると考
えられる。
波数逓倍器は、従来の周波数逓倍器と同等の２倍波出力
が得られる。これは、先端開放スタブ６ａが２倍波に対
しても反射源となるため、ＨＢＴ４のベース側に帰還し
た２倍波は先端開放スタブ６ａにより一部反射されＨＢ
Ｔ４に再入射して２倍波出力の発生に寄与するためであ
ると考えられる。さらに、本発明に係る周波数逓倍器
は、従来の周波数逓倍器に比べ３倍波出力を抑圧するこ
とができる。これは、ＨＢＴ４と先端開放スタブ６ａと
を接続する伝送線路７ａの線路長を図３中の動作領域Ｒ
I、ＲIIの範囲に設定することにより、先端開放スタブ
６ａで反射された３倍波とＨＢＴ４内部で発生する３倍
波とがＨＢＴ４の内部で逆相合成され、ＨＢＴ４のコレ
クタから出力される３倍波が抑圧されるためであると考
えられる。
【００２７】次に、本発明に係る周波数逓倍器の他の形
態について説明する。図１に示した本発明に係る周波数
逓倍器では分布定数線路（先端開放スタブ６ａおよび６
ｂ並びに伝送線路７ａおよび７ｂ）を用いているが、分
布定数線路の代わりに集中定数回路を用いてもよい。そ
こで、図１の周波数逓倍器が備える全ての分布定数線路
を集中定数回路に置き換える。その集中定数回路に置き
換えた周波数逓倍器の構成を図２に示す。尚、図２にお
いて図１と同一の部分には同一の符号を付し説明を省略
する。
態について説明する。図１に示した本発明に係る周波数
逓倍器では分布定数線路（先端開放スタブ６ａおよび６
ｂ並びに伝送線路７ａおよび７ｂ）を用いているが、分
布定数線路の代わりに集中定数回路を用いてもよい。そ
こで、図１の周波数逓倍器が備える全ての分布定数線路
を集中定数回路に置き換える。その集中定数回路に置き
換えた周波数逓倍器の構成を図２に示す。尚、図２にお
いて図１と同一の部分には同一の符号を付し説明を省略
する。
【００２８】図１の伝送線路７ａおよび７ｂは信号の位
相の変化を目的として設けられているため、図２のよう
に伝送線路７ａおよび７ｂをそれぞれインダクタ１０ａ
および１０ｂに置き換えても同様な効果を得ることがで
きる。
相の変化を目的として設けられているため、図２のよう
に伝送線路７ａおよび７ｂをそれぞれインダクタ１０ａ
および１０ｂに置き換えても同様な効果を得ることがで
きる。
【００２９】さらに、図１の周波数ｆの信号を抑圧する
先端開放スタブを、図２のようにキャパシタとインダク
タを直列接続し、インダクタのキャパシタと接続してい
ない側を接続点とし、キャパシタのインダクタと接続し
ていない側を接地した集中定数回路に置き換えることが
できる。この場合、キャパシタの容量Ｃと、インダクタ
のインダクタンスＬと、抑圧する信号の周波数ｆとが
（１）式の関係を満たすように、キャパシタの容量Ｃの
値およびインダクタのインダクタンスＬの値を設定す
る。このような設定にすることによって、キャパシタと
インダクタからなる集中定数回路は先端開放スタブと同
様に周波数ｆの信号を抑圧することができる。
先端開放スタブを、図２のようにキャパシタとインダク
タを直列接続し、インダクタのキャパシタと接続してい
ない側を接続点とし、キャパシタのインダクタと接続し
ていない側を接地した集中定数回路に置き換えることが
できる。この場合、キャパシタの容量Ｃと、インダクタ
のインダクタンスＬと、抑圧する信号の周波数ｆとが
（１）式の関係を満たすように、キャパシタの容量Ｃの
値およびインダクタのインダクタンスＬの値を設定す
る。このような設定にすることによって、キャパシタと
インダクタからなる集中定数回路は先端開放スタブと同
様に周波数ｆの信号を抑圧することができる。
【数１】
【００３０】従って、キャパシタ８ａの容量Ｃ1とイン
ダクタ９ａのインダクタンスＬ1は（２）式の関係を、
キャパシタ８ｂの容量Ｃ2とインダクタ９ｂのインダク
タンスＬ2は（３）式の関係を、それぞれ満たすように
キャパシタ８ａおよび８ｂの容量並びにインダクタ９ａ
および９ｂのインダクタンスを設定する。
ダクタ９ａのインダクタンスＬ1は（２）式の関係を、
キャパシタ８ｂの容量Ｃ2とインダクタ９ｂのインダク
タンスＬ2は（３）式の関係を、それぞれ満たすように
キャパシタ８ａおよび８ｂの容量並びにインダクタ９ａ
および９ｂのインダクタンスを設定する。
【数２】
【００３１】図２の周波数逓倍器のように集中定数回路
を用いることによって分布定数線路を用いた場合に比べ
て周波数逓倍器の回路規模を縮小することができる。ま
た、図２の周波数逓倍器では、全ての分布定数線路（伝
送線路７ａおよび７ｂ並びに先端開放スタブ６ａおよび
６ｂ）を集中定数回路に置き換えたが、必ずしも全ての
分布定数線路を置き換える必要はなく、置き換えは部分
的であってもよい。さらに、先端開放スタブと置き換え
る集中定数回路は本実施形態に限定されることはなく、
先端開放スタブと等価となる集中定数回路であれば他の
構成でも構わない。尚、インダクタにはチップインダク
タやスパイラルインダクタなどを用い、キャパシタには
チップキャパシタやＭＩＭ（Metal Insulator Metal）
キャパシタなどを用いるとよい。特に、周波数逓倍器を
ＭＭＩＣ（Monolithic MicrowaveIntegrated Circuit）
化する場合には、スパイラルインダクタとＭＩＭキャパ
シタを用いることが望ましい。
を用いることによって分布定数線路を用いた場合に比べ
て周波数逓倍器の回路規模を縮小することができる。ま
た、図２の周波数逓倍器では、全ての分布定数線路（伝
送線路７ａおよび７ｂ並びに先端開放スタブ６ａおよび
６ｂ）を集中定数回路に置き換えたが、必ずしも全ての
分布定数線路を置き換える必要はなく、置き換えは部分
的であってもよい。さらに、先端開放スタブと置き換え
る集中定数回路は本実施形態に限定されることはなく、
先端開放スタブと等価となる集中定数回路であれば他の
構成でも構わない。尚、インダクタにはチップインダク
タやスパイラルインダクタなどを用い、キャパシタには
チップキャパシタやＭＩＭ（Metal Insulator Metal）
キャパシタなどを用いるとよい。特に、周波数逓倍器を
ＭＭＩＣ（Monolithic MicrowaveIntegrated Circuit）
化する場合には、スパイラルインダクタとＭＩＭキャパ
シタを用いることが望ましい。
【００３２】また、図１および図２に示した周波数逓倍
器において、高周波でも動作可能な非線形素子としてＨ
ＢＴを用いたが、高周波でも動作可能な他の非線形素
子、例えばＭＥＳＦＥＴ（Metal Semiconductor Field
Effect Transistor）やＨＥＭＴ（High Electron Mobil
ity Transistor）などを用いてもよい。
器において、高周波でも動作可能な非線形素子としてＨ
ＢＴを用いたが、高周波でも動作可能な他の非線形素
子、例えばＭＥＳＦＥＴ（Metal Semiconductor Field
Effect Transistor）やＨＥＭＴ（High Electron Mobil
ity Transistor）などを用いてもよい。
【００３３】次に、上述した周波数逓倍器を有する局部
発振器を備える通信装置について説明する。送信装置お
よび受信装置の構成としては例えば図５に示すようなも
のがある。
発振器を備える通信装置について説明する。送信装置お
よび受信装置の構成としては例えば図５に示すようなも
のがある。
【００３４】まず、送信装置２０から説明する。低周波
数の信号であるデータ信号が入力端子２１に入力され、
入力端子２１からミキサ２２に送出される。ミキサ２２
には、局部発振器２９が発生する局部発振信号も入力さ
れる。
数の信号であるデータ信号が入力端子２１に入力され、
入力端子２１からミキサ２２に送出される。ミキサ２２
には、局部発振器２９が発生する局部発振信号も入力さ
れる。
【００３５】局部発振器２９は、ＰＬＬ発振器２６と、
上述した本発明に係る周波数逓倍器２７と、増幅器２８
とを備えている。ＰＬＬ発振器２６が発振する信号は、
周波数逓倍器２７によって周波数が逓倍され且つ増幅器
２８によって増幅されたのち、局部発振信号としてミキ
サ２２に出力される。
上述した本発明に係る周波数逓倍器２７と、増幅器２８
とを備えている。ＰＬＬ発振器２６が発振する信号は、
周波数逓倍器２７によって周波数が逓倍され且つ増幅器
２８によって増幅されたのち、局部発振信号としてミキ
サ２２に出力される。
【００３６】ミキサ２２は局部発振信号とデータ信号と
を混合することによりＲＦ信号を作成し次段のバンドパ
スフィルタ２３に出力する。ＲＦ信号は、バンドパスフ
ィルタ２３によって不要成分が除去され且つ増幅器２４
により電力増幅されたのちアンテナ２５を介して送信さ
れる。
を混合することによりＲＦ信号を作成し次段のバンドパ
スフィルタ２３に出力する。ＲＦ信号は、バンドパスフ
ィルタ２３によって不要成分が除去され且つ増幅器２４
により電力増幅されたのちアンテナ２５を介して送信さ
れる。
【００３７】次に、受信装置４０について説明する。ア
ンテナ４１から入力された受信信号は、増幅器４２によ
って増幅されたのち、バンドパスフィルタ４３によって
不要成分が除去され所望波信号のみが選別される。この
所望波信号がミキサ４４に入力される。また、ミキサ４
４には局部発振器４９が発生する局部発振信号も入力さ
れる。
ンテナ４１から入力された受信信号は、増幅器４２によ
って増幅されたのち、バンドパスフィルタ４３によって
不要成分が除去され所望波信号のみが選別される。この
所望波信号がミキサ４４に入力される。また、ミキサ４
４には局部発振器４９が発生する局部発振信号も入力さ
れる。
【００３８】局部発振器４９は、ＰＬＬ発振器４６と、
上述した本発明に係る周波数逓倍器４７と、増幅器４８
とを備えている。ＰＬＬ発振器４６が発振する信号は、
周波数逓倍器４７によって周波数が逓倍され且つ増幅器
４８によって増幅されたのち、局部発振信号としてミキ
サ４４に出力される。
上述した本発明に係る周波数逓倍器４７と、増幅器４８
とを備えている。ＰＬＬ発振器４６が発振する信号は、
周波数逓倍器４７によって周波数が逓倍され且つ増幅器
４８によって増幅されたのち、局部発振信号としてミキ
サ４４に出力される。
【００３９】ミキサ４４では局部発振信号と所望波信号
とを混合することによりＩＦ信号を作成し出力端子４５
に出力する。ＩＦ信号の周波数は局部発振信号の周波数
と所望波信号の周波数との差により決定されるので、ミ
キサ４４が出力するＩＦ信号は常に一定の周波数とな
る。
とを混合することによりＩＦ信号を作成し出力端子４５
に出力する。ＩＦ信号の周波数は局部発振信号の周波数
と所望波信号の周波数との差により決定されるので、ミ
キサ４４が出力するＩＦ信号は常に一定の周波数とな
る。
【００４０】送信装置２０および受信装置４０におい
て、ＰＬＬ発振器の次段に周波数逓倍器を設けることに
より、ＰＬＬ発振器の発振周波数を低くすることができ
る。これにより、安価で且つ安定した信号を出力するＰ
ＬＬ発振器を用いることができる。さらに、周波数逓倍
器は上述したように３倍波を抑圧する構成であるので、
純度の高い所望送信信号または所望受信信号を得る必要
がある場合でも、周波数逓倍器の次段に３倍波除去フィ
ルタ回路を設けずにすむ。これにより、送信装置または
受信装置の低コスト化を図ることができるとともに、送
信装置または受信装置の大型化を防ぐことができる。
て、ＰＬＬ発振器の次段に周波数逓倍器を設けることに
より、ＰＬＬ発振器の発振周波数を低くすることができ
る。これにより、安価で且つ安定した信号を出力するＰ
ＬＬ発振器を用いることができる。さらに、周波数逓倍
器は上述したように３倍波を抑圧する構成であるので、
純度の高い所望送信信号または所望受信信号を得る必要
がある場合でも、周波数逓倍器の次段に３倍波除去フィ
ルタ回路を設けずにすむ。これにより、送信装置または
受信装置の低コスト化を図ることができるとともに、送
信装置または受信装置の大型化を防ぐことができる。
【００４１】さらに、ミキサや増幅器が備える非線形素
子の入力側に３倍波を反射する先端開放スタブを設け
て、その先端開放スタブと非線形素子とを伝送線路によ
って接続し、先端開放スタブが反射する３倍波によって
非線形素子から出力される３倍波が抑圧されるように伝
送線路の線路長を調整するようにしてもよい。また、こ
れら先端開放スタブおよび伝送線路の一部又は全部を等
価な集中定数回路に置き換えてもよい。
子の入力側に３倍波を反射する先端開放スタブを設け
て、その先端開放スタブと非線形素子とを伝送線路によ
って接続し、先端開放スタブが反射する３倍波によって
非線形素子から出力される３倍波が抑圧されるように伝
送線路の線路長を調整するようにしてもよい。また、こ
れら先端開放スタブおよび伝送線路の一部又は全部を等
価な集中定数回路に置き換えてもよい。
【００４２】尚、本発明に係る通信装置は、上述した実
施形態に限定されることはなく、他の構成の送信装置ま
たは受信装置にも適用され、送信と受信の両方が行える
送受信装置についても適用することができる。送受信装
置の一実施態様としては、図５に示した送信装置２０と
受信装置４０とを合わせ持った構成とする態様が考えら
れる。この場合、送信に用いる局部発振器が出力する信
号の周波数と受信に用いる局部発振器が出力する信号の
周波数を同一とすることで、局部発振器を共用化するこ
とができ、部品点数を低減することができる。
施形態に限定されることはなく、他の構成の送信装置ま
たは受信装置にも適用され、送信と受信の両方が行える
送受信装置についても適用することができる。送受信装
置の一実施態様としては、図５に示した送信装置２０と
受信装置４０とを合わせ持った構成とする態様が考えら
れる。この場合、送信に用いる局部発振器が出力する信
号の周波数と受信に用いる局部発振器が出力する信号の
周波数を同一とすることで、局部発振器を共用化するこ
とができ、部品点数を低減することができる。
【００４３】また、上述した実施形態では周波数逓倍器
が備える先端開放スタブ６ａおよび６ｂ並びに伝送線路
７ａおよび７ｂをマイクロストリップ線路としたが、本
発明はこれに限定されることなく、他の種類の線路、例
えばコプレーナ線路等を用いてもよい。
が備える先端開放スタブ６ａおよび６ｂ並びに伝送線路
７ａおよび７ｂをマイクロストリップ線路としたが、本
発明はこれに限定されることなく、他の種類の線路、例
えばコプレーナ線路等を用いてもよい。
【００４４】
【発明の効果】本発明の高周波回路によれば、基本波の
３倍波を非線形素子に反射する第一の先端開放スタブを
非線形素子の入力側に備え、第一の先端開放スタブが反
射する基本波の３倍波によって非線形素子から出力され
る基本波の３倍波が抑圧されるので、高周波回路から出
力される３倍波が減少する。これにより、不要波である
３倍波の出力を抑圧する高周波回路を実現することがで
きる。
３倍波を非線形素子に反射する第一の先端開放スタブを
非線形素子の入力側に備え、第一の先端開放スタブが反
射する基本波の３倍波によって非線形素子から出力され
る基本波の３倍波が抑圧されるので、高周波回路から出
力される３倍波が減少する。これにより、不要波である
３倍波の出力を抑圧する高周波回路を実現することがで
きる。
【００４５】また、本発明の高周波回路によれば、上記
構成の高周波回路において、第一の先端開放スタブをイ
ンダクタおよびキャパシタで集中定数化した等価回路に
代えるので、高周波回路の回路面積の縮小を図ることが
できる。特にスパイラルインダクタとＭＩＭキャパシタ
を用いると、ＭＭＩＣ化する場合に効果がある。
構成の高周波回路において、第一の先端開放スタブをイ
ンダクタおよびキャパシタで集中定数化した等価回路に
代えるので、高周波回路の回路面積の縮小を図ることが
できる。特にスパイラルインダクタとＭＩＭキャパシタ
を用いると、ＭＭＩＣ化する場合に効果がある。
【００４６】また、本発明の周波数逓倍器によれば、基
本波の３倍波を非線形素子に反射する第一の先端開放ス
タブを非線形素子の入力側に備え、第一の先端開放スタ
ブが反射する基本波の３倍波によって非線形素子から出
力される基本波の３倍波が抑圧されるので、周波数逓倍
器から出力される３倍波が減少する。また、第一の先端
開放スタブが２倍波に対しても反射源となるため、非線
形素子の入力側に帰還した２倍波は第一の先端開放スタ
ブにより一部反射され非線形素子に再入射して２倍波出
力の発生に寄与する。さらに、非線形素子が出力する基
本波を抑圧する第二の先端開放スタブを備えるので、基
本波は出力されず２倍波が出力される。これにより、従
来の周波数逓倍器と同程度の２倍波を出力するととも
に、３倍波の出力を抑圧する周波数逓倍器を実現するこ
とができる。
本波の３倍波を非線形素子に反射する第一の先端開放ス
タブを非線形素子の入力側に備え、第一の先端開放スタ
ブが反射する基本波の３倍波によって非線形素子から出
力される基本波の３倍波が抑圧されるので、周波数逓倍
器から出力される３倍波が減少する。また、第一の先端
開放スタブが２倍波に対しても反射源となるため、非線
形素子の入力側に帰還した２倍波は第一の先端開放スタ
ブにより一部反射され非線形素子に再入射して２倍波出
力の発生に寄与する。さらに、非線形素子が出力する基
本波を抑圧する第二の先端開放スタブを備えるので、基
本波は出力されず２倍波が出力される。これにより、従
来の周波数逓倍器と同程度の２倍波を出力するととも
に、３倍波の出力を抑圧する周波数逓倍器を実現するこ
とができる。
【００４７】また、本発明の周波数逓倍器によれば、非
線形素子に基本波と同一周波数の信号を出力する第一の
整合回路と、非線形素子の出力信号から第一の先端開放
スタブによって基本波が除かれた信号を入力する第二の
整合回路と、を備えるので、入力信号の入力時および出
力信号の出力時においてインピーダンス不整合による効
率の低下がない。これにより、周波数逓倍器の出力効率
を高くすることができる。
線形素子に基本波と同一周波数の信号を出力する第一の
整合回路と、非線形素子の出力信号から第一の先端開放
スタブによって基本波が除かれた信号を入力する第二の
整合回路と、を備えるので、入力信号の入力時および出
力信号の出力時においてインピーダンス不整合による効
率の低下がない。これにより、周波数逓倍器の出力効率
を高くすることができる。
【００４８】また、本発明の周波数逓倍器によれば、第
一の先端開放スタブと非線形素子の入力側とが伝送線路
を介して接続されるので、第一の先端開放スタブが反射
する基本波の３倍波の位相を調整することができる。こ
れにより、第一の先端開放スタブで反射された３倍波と
非線形素子内部で発生する３倍波とを非線形素子の内部
で逆相合成することができ、非線形素子から出力される
３倍波を著しく抑圧することができる。
一の先端開放スタブと非線形素子の入力側とが伝送線路
を介して接続されるので、第一の先端開放スタブが反射
する基本波の３倍波の位相を調整することができる。こ
れにより、第一の先端開放スタブで反射された３倍波と
非線形素子内部で発生する３倍波とを非線形素子の内部
で逆相合成することができ、非線形素子から出力される
３倍波を著しく抑圧することができる。
【００４９】また、本発明の周波数逓倍器によれば、前
記伝送線路の長さが前記基本波の波長の１／４８倍〜１
／１２倍または３／１６倍〜１／４倍の範囲内であるの
で、第一の先端開放スタブで反射された３倍波と非線形
素子内部で発生する３倍波とが非線形素子の内部で逆相
合成され、非線形素子から出力される３倍波が著しく抑
圧される。
記伝送線路の長さが前記基本波の波長の１／４８倍〜１
／１２倍または３／１６倍〜１／４倍の範囲内であるの
で、第一の先端開放スタブで反射された３倍波と非線形
素子内部で発生する３倍波とが非線形素子の内部で逆相
合成され、非線形素子から出力される３倍波が著しく抑
圧される。
【００５０】また、本発明の周波数逓倍器によれば、上
記構成の周波数逓倍器において、第一および第二の先端
開放スタブの少なくとも一つをインダクタおよびキャパ
シタで集中定数化した等価回路に代える並びに／又は伝
送線路をインダクタに代えるので、周波数逓倍器の回路
面積の縮小を図ることができる。特にスパイラルインダ
クタとＭＩＭキャパシタを用いると、ＭＭＩＣ化する場
合に効果がある。
記構成の周波数逓倍器において、第一および第二の先端
開放スタブの少なくとも一つをインダクタおよびキャパ
シタで集中定数化した等価回路に代える並びに／又は伝
送線路をインダクタに代えるので、周波数逓倍器の回路
面積の縮小を図ることができる。特にスパイラルインダ
クタとＭＩＭキャパシタを用いると、ＭＭＩＣ化する場
合に効果がある。
【００５１】また、本発明によれば、通信装置が上記構
成の高周波回路及び／又は上記構成の周波数逓倍器を備
えるので、高周波回路及び／又は上記構成の周波数逓倍
器の次段に３倍波除去フィルタ回路を設けずにすむ。こ
れにより、通信装置の低コスト化を図ることができると
ともに、通信装置の大型化を防ぐことができる。
成の高周波回路及び／又は上記構成の周波数逓倍器を備
えるので、高周波回路及び／又は上記構成の周波数逓倍
器の次段に３倍波除去フィルタ回路を設けずにすむ。こ
れにより、通信装置の低コスト化を図ることができると
ともに、通信装置の大型化を防ぐことができる。
【図１】 本発明に係る周波数逓倍器の構成を示す
図である。
図である。
【図２】 図１の周波数逓倍器の分布定数回路を集
中等価回路に置き換えた形態の周波数逓倍器の構成を示
す図である。
中等価回路に置き換えた形態の周波数逓倍器の構成を示
す図である。
【図３】 図１の周波数逓倍器における各成分の出
力電力と伝送線路長との関係を示す図である。
力電力と伝送線路長との関係を示す図である。
【図４】 図１および図６の周波数逓倍器の入出力
電力の関係を示す図である。
電力の関係を示す図である。
【図５】 本発明に係る送信装置および受信装置の
構成を示す図である。
構成を示す図である。
【図６】 従来の周波数逓倍器の構成を示す図であ
る。
る。
３、５ 整合回路 ４ ＨＢＴ ６ａ、６ｂ 先端開放スタブ ７ａ、７ｂ 伝送線路 ８ａ、８ｂ キャパシタ ９ａ、９ｂ、１０ａ、１０ｂ リアクタ ２０ 送信装置 ２２、４４ ミキサ ２４、４２ 増幅器 ２７、４７ 周波数逓倍器 ２９、４９ 増幅器 ４０ 受信装置
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J067 AA01 AA04 CA27 FA16 HA06 HA09 HA29 HA33 KA00 KA29 KA32 KA44 KA68 KS11 LS01 SA13 TA01 TA02 5J090 AA01 AA04 CA27 FA16 GN02 HA06 HA09 HA29 HA33 KA00 KA29 KA32 KA44 KA68 SA13 TA01 TA02 5K020 DD11 DD12 EE01 EE14 GG01 MM12 MM13
Claims (8)
- 【請求項１】入力される信号と同一周波数の基本波およ
び該基本波の高調波を出力する非線形素子を備えた高周
波回路において、 前記基本波の３倍波を前記非線形素子に反射する第一の
先端開放スタブを前記非線形素子の入力側に備え、前記
第一の先端開放スタブが反射する前記基本波の３倍波に
よって前記非線形素子から出力される前記基本波の３倍
波が抑圧されることを特徴とする高周波回路。 - 【請求項２】請求項１に記載の高周波回路において、前
記第一の先端開放スタブをインダクタおよびキャパシタ
で集中定数化した等価回路に代えることを特徴とする高
周波回路。 - 【請求項３】請求項１に記載の高周波回路であって、前
記非線形素子が出力する基本波を抑圧する第二の先端開
放スタブを備える周波数逓倍器。 - 【請求項４】前記非線形素子に前記基本波と同一周波数
の信号を出力する第一の整合回路と、前記非線形素子の
出力信号から前記第二の先端開放スタブによって基本波
が除かれた信号を入力する第二の整合回路と、を備える
請求項３に記載の周波数逓倍器 - 【請求項５】前記第一の先端開放スタブと前記非線形素
子の入力側とが伝送線路を介して接続される請求項３又
は請求項４に記載の周波数逓倍器。 - 【請求項６】前記伝送線路の線路長が前記基本波の波長
の１／４８倍〜１／１２倍または３／１６倍〜１／４倍
の範囲内である請求項５に記載の周波数逓倍器。 - 【請求項７】請求項３〜６のいずれかに記載の周波数逓
倍器において、前記第一および第二の先端開放スタブの
少なくとも一つをインダクタおよびキャパシタで集中定
数化した等価回路に代える並びに／又は前記伝送線路を
インダクタに代えることを特徴とする周波数逓倍器。 - 【請求項８】請求項１若しくは請求項２に記載の高周波
回路及び／又は請求項３〜７のいずれかに記載の周波数
逓倍器を備えることを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109691A JP3929254B2 (ja) | 2001-04-09 | 2001-04-09 | 高周波回路及びそれを用いた通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109691A JP3929254B2 (ja) | 2001-04-09 | 2001-04-09 | 高周波回路及びそれを用いた通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314340A true JP2002314340A (ja) | 2002-10-25 |
| JP3929254B2 JP3929254B2 (ja) | 2007-06-13 |
Family
ID=18961595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109691A Expired - Fee Related JP3929254B2 (ja) | 2001-04-09 | 2001-04-09 | 高周波回路及びそれを用いた通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3929254B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036476A (ja) * | 2005-07-25 | 2007-02-08 | Toshiba Corp | リミッター回路 |
| JP2007114131A (ja) * | 2005-10-24 | 2007-05-10 | Jeol Ltd | パルスフーリエ変換電子スピン共鳴装置 |
| JP2007158803A (ja) * | 2005-12-06 | 2007-06-21 | Sharp Corp | 周波数逓倍器および無線通信装置 |
| JP2008003029A (ja) * | 2006-06-26 | 2008-01-10 | Jeol Ltd | Ｅｓｒ装置 |
| JP2013211857A (ja) * | 2013-04-30 | 2013-10-10 | Furukawa Electric Co Ltd:The | 高周波スイッチ及び受信回路 |
-
2001
- 2001-04-09 JP JP2001109691A patent/JP3929254B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036476A (ja) * | 2005-07-25 | 2007-02-08 | Toshiba Corp | リミッター回路 |
| JP2007114131A (ja) * | 2005-10-24 | 2007-05-10 | Jeol Ltd | パルスフーリエ変換電子スピン共鳴装置 |
| JP2007158803A (ja) * | 2005-12-06 | 2007-06-21 | Sharp Corp | 周波数逓倍器および無線通信装置 |
| JP2008003029A (ja) * | 2006-06-26 | 2008-01-10 | Jeol Ltd | Ｅｓｒ装置 |
| JP2013211857A (ja) * | 2013-04-30 | 2013-10-10 | Furukawa Electric Co Ltd:The | 高周波スイッチ及び受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3929254B2 (ja) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101667829B (zh) | 电压控制振荡器、单片微波集成电路及高频无线装置 | |
| US6201445B1 (en) | High frequency power amplifier | |
| KR100196241B1 (ko) | 마이크로파 혼합 회로 | |
| US4592095A (en) | Microwave FET mixer arranged to receive RF input at gate electrode | |
| US7164902B2 (en) | Filter-integrated even-harmonic mixer and hi-frequency radio communication device using the same | |
| JPH05122259A (ja) | Ｍｍｉｃ遠隔測定用送信機 | |
| EP1003277B1 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
| JPH06252651A (ja) | コンバータ装置 | |
| JP2007158803A (ja) | 周波数逓倍器および無線通信装置 | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| JP2627113B2 (ja) | 高周波電力増幅器 | |
| US6275118B1 (en) | Push-push oscillator | |
| JP4285923B2 (ja) | 周波数逓倍器及びそれを用いた通信装置 | |
| JP2002217727A (ja) | 注入同期発振器、発振器、およびそれらを用いた高周波通信装置 | |
| JPH07176953A (ja) | マイクロ波発振器 | |
| JP3502581B2 (ja) | 電圧制御自励局部発振ミクサ、位相同期回路、およびこれらを用いた送信機 | |
| JPS62296604A (ja) | プッシュプッシュ誘電型共振発振回路 | |
| JP3267176B2 (ja) | 逓倍発振器 | |
| JPS6325725B2 (ja) | ||
| US4270099A (en) | Circuit arrangement for generating and stably amplifying broadband rf signals | |
| JPH118515A (ja) | 周波数変換装置 | |
| JP3220895B2 (ja) | 注入同期発振器 | |
| JP2000156612A (ja) | 周波数逓倍器 | |
| JP2005136836A (ja) | 逓倍発振回路及びこれを使用した無線通信装置 | |
| KR900006177B1 (ko) | 마이크로 스트립 결합선로 대역통과 필터를 이용한 다이오드 혼합기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070306 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |