JPH118515A - 周波数変換装置 - Google Patents
周波数変換装置Info
- Publication number
- JPH118515A JPH118515A JP17900997A JP17900997A JPH118515A JP H118515 A JPH118515 A JP H118515A JP 17900997 A JP17900997 A JP 17900997A JP 17900997 A JP17900997 A JP 17900997A JP H118515 A JPH118515 A JP H118515A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- signal
- mixer
- oscillation
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＦＥＴミキサを発振用ＦＥＴの出力整合回路
として利用することにより、局部発振の出力整合をとる
と共に半導体チップ上への集積化を容易にする。 【解決手段】 発振用ＦＥＴ１５のソースとＦＥＴミキ
サ２０のドレインを縦続接続し、ＦＥＴ１５のドレイン
に電源電圧を印加し、ＦＥＴミキサ２０のソースを接地
する。ＦＥＴ１５のゲートにＬＣＲ並列共振回路を接続
してＦＥＴ１５から局部発振信号を出力させる。一方、
ＦＥＴミキサ２０のゲートにＲＦ信号を入力し、ＦＥＴ
ミキサ２０でＲＦ信号と局部発振信号をミキシングして
ＦＥＴミキサ２０のドレインからＩＦ信号出力させる。
かかる周波数変換装置１１において、発振用のＦＥＴ１
５は、ＦＥＴミキサ２０であるＧａＡｓ電界効果トラン
ジスタの非飽和領域におけるドレイン・ソース間抵抗に
よって出力整合を得ている。
として利用することにより、局部発振の出力整合をとる
と共に半導体チップ上への集積化を容易にする。 【解決手段】 発振用ＦＥＴ１５のソースとＦＥＴミキ
サ２０のドレインを縦続接続し、ＦＥＴ１５のドレイン
に電源電圧を印加し、ＦＥＴミキサ２０のソースを接地
する。ＦＥＴ１５のゲートにＬＣＲ並列共振回路を接続
してＦＥＴ１５から局部発振信号を出力させる。一方、
ＦＥＴミキサ２０のゲートにＲＦ信号を入力し、ＦＥＴ
ミキサ２０でＲＦ信号と局部発振信号をミキシングして
ＦＥＴミキサ２０のドレインからＩＦ信号出力させる。
かかる周波数変換装置１１において、発振用のＦＥＴ１
５は、ＦＥＴミキサ２０であるＧａＡｓ電界効果トラン
ジスタの非飽和領域におけるドレイン・ソース間抵抗に
よって出力整合を得ている。
Description
【０００１】
【発明の属する技術分野】本発明は周波数変換装置に関
する。特に、マイクロ波通信機、マイクロ波受信機等に
使用される周波数変換装置に関する。
する。特に、マイクロ波通信機、マイクロ波受信機等に
使用される周波数変換装置に関する。
【０００２】
【従来の技術】従来、ＲＦ信号（高周波信号）とＬｏ信
号（局部発振信号）とをミキシングしてＩＦ信号（中間
周波信号）を出力する周波数変換装置においては、一般
に、局部発振器で発生したＬｏ信号をＦＥＴミキサへ注
入する際、電力が効率よく注入されるよう、局部発振器
とミキサの間に整合回路を設けていた［例えば、Ｋｕ帯
低雑音ＨＥＭＴ／ＦＥＴミキサ；１９８９年電子情報通
信学会 研究報告 MW89-13］。
号（局部発振信号）とをミキシングしてＩＦ信号（中間
周波信号）を出力する周波数変換装置においては、一般
に、局部発振器で発生したＬｏ信号をＦＥＴミキサへ注
入する際、電力が効率よく注入されるよう、局部発振器
とミキサの間に整合回路を設けていた［例えば、Ｋｕ帯
低雑音ＨＥＭＴ／ＦＥＴミキサ；１９８９年電子情報通
信学会 研究報告 MW89-13］。
【０００３】図１は、従来のＦＥＴミキサ１と局部発振
器２の構成を示す回路構成図であって、３はミキシング
用ＦＥＴである。図１に示すように、局部発振器２は、
誘電体共振器５、Ｌｏ出力整合回路４ａ、負荷変動防止
用アッテネータ６等からなり、出力整合回路６によって
局部発振器２を５０Ω負荷で最適となるようにしてい
る。また、ＦＥＴミキサ１は、ＲＦ信号通過用バンドパ
スフィルタ７、ミキシング用ＦＥＴ３、ＲＦ信号阻止用
バンドパスフィルタ８、Ｌｏ入力整合回路４ｂ、ＩＦ信
号通過用ローパスフィルタ９等からなり、入力整合回路
４ｂによってＬｏ周波数で入力インピーダンスを５０Ω
としている。しかして、従来は局部発振器２とＦＥＴミ
キサ１は独立して設計されており、基板上に形成された
分布定数回路として働く導体パターン（ハッチングを施
した部分）等によって出力整合回路４ａや入力整合回路
４ｂを構成しており、出力整合回路４ａで局部発振器２
のＬｏ信号を最大とし、Ｌｏ信号をミキシング用ＦＥＴ
３へ注入する際、入力整合回路４ｂでＬｏ信号が効率よ
くミキシング用ＦＥＴ３に注入されるようにしている。
器２の構成を示す回路構成図であって、３はミキシング
用ＦＥＴである。図１に示すように、局部発振器２は、
誘電体共振器５、Ｌｏ出力整合回路４ａ、負荷変動防止
用アッテネータ６等からなり、出力整合回路６によって
局部発振器２を５０Ω負荷で最適となるようにしてい
る。また、ＦＥＴミキサ１は、ＲＦ信号通過用バンドパ
スフィルタ７、ミキシング用ＦＥＴ３、ＲＦ信号阻止用
バンドパスフィルタ８、Ｌｏ入力整合回路４ｂ、ＩＦ信
号通過用ローパスフィルタ９等からなり、入力整合回路
４ｂによってＬｏ周波数で入力インピーダンスを５０Ω
としている。しかして、従来は局部発振器２とＦＥＴミ
キサ１は独立して設計されており、基板上に形成された
分布定数回路として働く導体パターン（ハッチングを施
した部分）等によって出力整合回路４ａや入力整合回路
４ｂを構成しており、出力整合回路４ａで局部発振器２
のＬｏ信号を最大とし、Ｌｏ信号をミキシング用ＦＥＴ
３へ注入する際、入力整合回路４ｂでＬｏ信号が効率よ
くミキシング用ＦＥＴ３に注入されるようにしている。
【０００４】しかしながら、このような導体パターンか
らなる出力整合回路４を設けると、その占有面積のため
に回路規模が大きくなり、半導体チップ上への小型集積
化が困難になるという問題があった。
らなる出力整合回路４を設けると、その占有面積のため
に回路規模が大きくなり、半導体チップ上への小型集積
化が困難になるという問題があった。
【０００５】また、出力整合回路を用いることなく局部
発振器の出力を直接ＦＥＴミキサに印加する場合には、
電力の反射によりＦＥＴミキサが充分励起されないた
め、局部発振器の出力電力を大きくしなければならなか
った。また、ＦＥＴミキサのＬｏ入力端子のインピーダ
ンスにより局部発振器の周波数や出力が変化するため、
カップラーやアッテネータなどを介在させることによ
り、局部発振器の負荷変動を防止する必要があった。こ
の場合ＦＥＴミキサへの印加電力が低下するため、局部
発振器の発振出力をより大きくする必要があった。
発振器の出力を直接ＦＥＴミキサに印加する場合には、
電力の反射によりＦＥＴミキサが充分励起されないた
め、局部発振器の出力電力を大きくしなければならなか
った。また、ＦＥＴミキサのＬｏ入力端子のインピーダ
ンスにより局部発振器の周波数や出力が変化するため、
カップラーやアッテネータなどを介在させることによ
り、局部発振器の負荷変動を防止する必要があった。こ
の場合ＦＥＴミキサへの印加電力が低下するため、局部
発振器の発振出力をより大きくする必要があった。
【０００６】従って、出力整合回路を用いない場合に
は、局部発振器の安定性が低下したり、その安定性を確
保するためには、局部発振器の発振出力を高める必要が
あるといった問題があった。
は、局部発振器の安定性が低下したり、その安定性を確
保するためには、局部発振器の発振出力を高める必要が
あるといった問題があった。
【０００７】
【発明が解決しようとする課題】本発明は叙上の従来例
の欠点に鑑みてなされたものであり、その目的とすると
ころは、導体パターンなどからなる整合回路を用いるこ
となく局部発振器の出力整合をとることができるように
することにより、半導体チップ上への集積化を容易にす
ることにある。また、局部発振器の安定性を高め、局部
発振器とミキサとの接続を容易にすることにある。
の欠点に鑑みてなされたものであり、その目的とすると
ころは、導体パターンなどからなる整合回路を用いるこ
となく局部発振器の出力整合をとることができるように
することにより、半導体チップ上への集積化を容易にす
ることにある。また、局部発振器の安定性を高め、局部
発振器とミキサとの接続を容易にすることにある。
【０００８】
【発明の開示】請求項１に記載の周波数変換装置は、発
振用半導体素子とミキシング用半導体素子とを縦続接続
し、ミキシング用半導体素子の内部抵抗を発振用半導体
素子の出力整合回路として用いたことを特徴としてい
る。
振用半導体素子とミキシング用半導体素子とを縦続接続
し、ミキシング用半導体素子の内部抵抗を発振用半導体
素子の出力整合回路として用いたことを特徴としてい
る。
【０００９】また、請求項２に記載の周波数変換装置
は、発振用半導体素子とミキシング用半導体素子とを、
ミキシング信号遮断用キャパシタを介して縦続接続し、
ミキシング用半導体素子の内部抵抗を発振用半導体素子
の出力整合回路として用いたことを特徴としている。
は、発振用半導体素子とミキシング用半導体素子とを、
ミキシング信号遮断用キャパシタを介して縦続接続し、
ミキシング用半導体素子の内部抵抗を発振用半導体素子
の出力整合回路として用いたことを特徴としている。
【００１０】具体的には、請求項３に記載の実施態様の
ように、前記半導体素子をいずれも電界効果トランジス
タとし、ミキシング用電界効果トランジスタの非飽和領
域におけるドレイン・ソース間抵抗を発振用電界効果ト
ランジスタに対して整合させる。
ように、前記半導体素子をいずれも電界効果トランジス
タとし、ミキシング用電界効果トランジスタの非飽和領
域におけるドレイン・ソース間抵抗を発振用電界効果ト
ランジスタに対して整合させる。
【００１１】本発明にあっては、発振用半導体素子の出
力整合をとっているから、発振用半導体素子の発振出力
を効率良くミキシング用半導体素子に注入することがで
きる。従って、発振用半導体素子の安定性を高めること
ができ、発振用半導体素子とミキシング用半導体素子の
接続を容易にすることができる。
力整合をとっているから、発振用半導体素子の発振出力
を効率良くミキシング用半導体素子に注入することがで
きる。従って、発振用半導体素子の安定性を高めること
ができ、発振用半導体素子とミキシング用半導体素子の
接続を容易にすることができる。
【００１２】しかも、ミキシング用半導体素子の内部抵
抗（例えば、ミキシング用電界効果トランジスタの非飽
和領域におけるドレイン・ソース間抵抗）を用いて発振
用半導体素子の出力整合をとっているので、導体パター
ン等による整合回路を別途設ける必要がなくて周波数変
換装置を小型化でき、半導体チップ上への小型集積化も
容易になる。
抗（例えば、ミキシング用電界効果トランジスタの非飽
和領域におけるドレイン・ソース間抵抗）を用いて発振
用半導体素子の出力整合をとっているので、導体パター
ン等による整合回路を別途設ける必要がなくて周波数変
換装置を小型化でき、半導体チップ上への小型集積化も
容易になる。
【００１３】さらに、発振用半導体素子とミキシング用
半導体素子とをミキシング信号遮断用のキャパシタを介
して縦続接続すれば、ミキシング用半導体素子で生じた
ミキシング信号が発振用半導体素子へ漏れるのを防止で
き、ミキシング信号への変換効率を向上させることがで
きる。
半導体素子とをミキシング信号遮断用のキャパシタを介
して縦続接続すれば、ミキシング用半導体素子で生じた
ミキシング信号が発振用半導体素子へ漏れるのを防止で
き、ミキシング信号への変換効率を向上させることがで
きる。
【００１４】
【発明の実施の形態】図２は本発明の一実施形態による
周波数変換装置１１の構成を示す回路図である。まず、
図２により、周波数変換装置１１の構成を説明する。イ
ンダクタ１２、キャパシタ１３、抵抗１４を並列接続し
たＬＣＲ並列回路は帯域反射型の共振回路であり、Ｇａ
Ａｓ電界効果トランジスタ（以下、ＦＥＴという）１５
は、キャパシタ１６を介して高周波的にドレイン接地さ
れた帯域反射型発振回路であって、上記ＬＣＲ並列回路
はＦＥＴ１５のゲート端子に接続され、他端は抵抗１７
を介して接地されている。また、ＦＥＴ１５のドレイン
端子には、電源１８から直流電圧ＶDDを印加し、インダ
クタ１９を介することによってＦＥＴ１５から電源１８
へ高周波成分が流出するのを遮断している。
周波数変換装置１１の構成を示す回路図である。まず、
図２により、周波数変換装置１１の構成を説明する。イ
ンダクタ１２、キャパシタ１３、抵抗１４を並列接続し
たＬＣＲ並列回路は帯域反射型の共振回路であり、Ｇａ
Ａｓ電界効果トランジスタ（以下、ＦＥＴという）１５
は、キャパシタ１６を介して高周波的にドレイン接地さ
れた帯域反射型発振回路であって、上記ＬＣＲ並列回路
はＦＥＴ１５のゲート端子に接続され、他端は抵抗１７
を介して接地されている。また、ＦＥＴ１５のドレイン
端子には、電源１８から直流電圧ＶDDを印加し、インダ
クタ１９を介することによってＦＥＴ１５から電源１８
へ高周波成分が流出するのを遮断している。
【００１５】ＦＥＴミキサ２０は、ソース端子を接地し
たＧａＡｓ電界効果トランジスタからなるドレイン注入
型ＦＥＴミキサであって、ドレイン端子をＦＥＴ１５の
ソース端子に接続されることによりＦＥＴ１５とＦＥＴ
ミキサ２０がカスコードに接続されている。
たＧａＡｓ電界効果トランジスタからなるドレイン注入
型ＦＥＴミキサであって、ドレイン端子をＦＥＴ１５の
ソース端子に接続されることによりＦＥＴ１５とＦＥＴ
ミキサ２０がカスコードに接続されている。
【００１６】ＲＦ信号（高周波信号）の入力端子２１
は、ＦＥＴミキサ２０のゲート端子に接続されており、
ＦＥＴミキサ２０のゲート端子は抵抗２２を介して接地
されており、ＲＦ信号がグランド側へ漏れないよう遮断
しながらＦＥＴミキサ２０のゲート端子を直流的に接地
している。
は、ＦＥＴミキサ２０のゲート端子に接続されており、
ＦＥＴミキサ２０のゲート端子は抵抗２２を介して接地
されており、ＲＦ信号がグランド側へ漏れないよう遮断
しながらＦＥＴミキサ２０のゲート端子を直流的に接地
している。
【００１７】しかして、局部発振用のＦＥＴ１５で発生
したＬｏ信号（局部発振信号）は、ドレイン端子からＦ
ＥＴミキサ２０に注入され、ＦＥＴミキサ２０により、
ゲート端子からＦＥＴミキサ２０に入力されたＲＦ信号
とミキシングされ、ＩＦ信号（中間周波数信号）がＦＥ
Ｔミキサ２０のドレイン端子から出力される。
したＬｏ信号（局部発振信号）は、ドレイン端子からＦ
ＥＴミキサ２０に注入され、ＦＥＴミキサ２０により、
ゲート端子からＦＥＴミキサ２０に入力されたＲＦ信号
とミキシングされ、ＩＦ信号（中間周波数信号）がＦＥ
Ｔミキサ２０のドレイン端子から出力される。
【００１８】なお、抵抗２２の代わりに、ＲＦ信号を遮
断するインダクタや、ＲＦ信号の周波数に対して４分の
１波長（λ／４）の線路長をもつマイクロストリップ線
路を用いてＦＥＴミキサ２０のゲート端子を接地しても
よい。また、接地する代わりに、ＦＥＴミキサ２０のゲ
ート端子に適当なバイアスを印加してもよい。
断するインダクタや、ＲＦ信号の周波数に対して４分の
１波長（λ／４）の線路長をもつマイクロストリップ線
路を用いてＦＥＴミキサ２０のゲート端子を接地しても
よい。また、接地する代わりに、ＦＥＴミキサ２０のゲ
ート端子に適当なバイアスを印加してもよい。
【００１９】ＩＦ信号は、インダクタ２３及びキャパシ
タ２４を介してＦＥＴミキサ２０のドレイン端子から出
力端子２５へ出力される。このインダクタ２３は、ＦＥ
Ｔミキサ２０のドレイン端子から出力される出力信号の
うち局部発振周波数（Ｌｏ信号）成分と受信周波数（Ｒ
Ｆ信号）成分を遮断し、ＩＦ信号を通過させるためのロ
ーパスフィルタ（ＬＰＦ）である。一方、インダクタ２
３とキャパシタ２４の中点は、インダクタ２６及び抵抗
２７を介して接地されており、インダクタ２６によって
中間周波数（ＩＦ信号）成分を遮断している。なお、受
信周波数成分や局部発振周波数成分を遮断するインダク
タ２３の代わりに、インダクタとキャパシタのＬＣ共振
回路を用いてもよい［図７の実施形態参照］。また、抵
抗２７はＦＥＴ１５のゲート・ソース間電圧調整用であ
り、かつ、ＦＥＴミキサ２０のドレインバイアス用であ
る。
タ２４を介してＦＥＴミキサ２０のドレイン端子から出
力端子２５へ出力される。このインダクタ２３は、ＦＥ
Ｔミキサ２０のドレイン端子から出力される出力信号の
うち局部発振周波数（Ｌｏ信号）成分と受信周波数（Ｒ
Ｆ信号）成分を遮断し、ＩＦ信号を通過させるためのロ
ーパスフィルタ（ＬＰＦ）である。一方、インダクタ２
３とキャパシタ２４の中点は、インダクタ２６及び抵抗
２７を介して接地されており、インダクタ２６によって
中間周波数（ＩＦ信号）成分を遮断している。なお、受
信周波数成分や局部発振周波数成分を遮断するインダク
タ２３の代わりに、インダクタとキャパシタのＬＣ共振
回路を用いてもよい［図７の実施形態参照］。また、抵
抗２７はＦＥＴ１５のゲート・ソース間電圧調整用であ
り、かつ、ＦＥＴミキサ２０のドレインバイアス用であ
る。
【００２０】つぎに、上記のような周波数変換装置１１
の作用を説明する。図３は図２に示した周波数変換装置
１１のうち、局部発振器部分をとりだして示している。
図４はこの局部発振器部分の出力端子２５に接続した負
荷インピーダンスによる発振状態（局部発振周波数１
０.７ＧＨｚ）を示す出力負荷整合図（スミス・チャー
ト）であって、破線で囲まれた領域は発振範囲を示し、
実線で囲まれた領域は安定発振範囲を示している。例え
ば、この実施形態の局部発振器部分では、ゲート幅Ｗg
＝４００μｍ、飽和ドレイン電流Ｉdss＝４０ｍＡ、ピ
ンチオフ電圧ＶP＝−１ＶのＦＥＴ（（株）村田製作所
製）を用いて動作電流を２０ｍＡとした場合には、負荷
インピーダンスを１００Ω付近の純抵抗としたときに発
振が安定する。
の作用を説明する。図３は図２に示した周波数変換装置
１１のうち、局部発振器部分をとりだして示している。
図４はこの局部発振器部分の出力端子２５に接続した負
荷インピーダンスによる発振状態（局部発振周波数１
０.７ＧＨｚ）を示す出力負荷整合図（スミス・チャー
ト）であって、破線で囲まれた領域は発振範囲を示し、
実線で囲まれた領域は安定発振範囲を示している。例え
ば、この実施形態の局部発振器部分では、ゲート幅Ｗg
＝４００μｍ、飽和ドレイン電流Ｉdss＝４０ｍＡ、ピ
ンチオフ電圧ＶP＝−１ＶのＦＥＴ（（株）村田製作所
製）を用いて動作電流を２０ｍＡとした場合には、負荷
インピーダンスを１００Ω付近の純抵抗としたときに発
振が安定する。
【００２１】一方、ＦＥＴミキサ２０（ＧａＡｓ電界効
果トランジスタ）のドレイン電流−電圧特性は図５で示
される。図５によれば、ドレイン電圧が１Ｖ付近でドレ
イン電流は１０ｍＡで飽和し、ドレイン電流が非飽和領
域においては、ドレイン・ソース間抵抗は約１００Ωで
ある。したがって、ＦＥＴ１５のソース端子にＦＥＴミ
キサ２０のドレイン端子を接続すれば、ＦＥＴミキサ２
０の非飽和領域におけるドレイン・ソース間抵抗によっ
て発振用ＦＥＴ１５の出力整合がとれ、ＦＥＴ１５が安
定に発振する。すなわち、ＦＥＴミキサ２０が局部発振
器の整合負荷となるため、発振出力は効率よくＦＥＴミ
キサ２０のドレイン端子に注入される。
果トランジスタ）のドレイン電流−電圧特性は図５で示
される。図５によれば、ドレイン電圧が１Ｖ付近でドレ
イン電流は１０ｍＡで飽和し、ドレイン電流が非飽和領
域においては、ドレイン・ソース間抵抗は約１００Ωで
ある。したがって、ＦＥＴ１５のソース端子にＦＥＴミ
キサ２０のドレイン端子を接続すれば、ＦＥＴミキサ２
０の非飽和領域におけるドレイン・ソース間抵抗によっ
て発振用ＦＥＴ１５の出力整合がとれ、ＦＥＴ１５が安
定に発振する。すなわち、ＦＥＴミキサ２０が局部発振
器の整合負荷となるため、発振出力は効率よくＦＥＴミ
キサ２０のドレイン端子に注入される。
【００２２】また抵抗２７は、ＦＥＴ１５をセルフバイ
アスで動作させるために使用しているが、この抵抗２７
にかかる電圧はＦＥＴ１５のピンチオフ電圧Ｖpの１／
２以下であり、通信機器の局部発振器に使用するＦＥＴ
１５の場合、０.５Ｖ程度以下になるため、ＦＥＴミキ
サ２０を非飽和領域内でバイアスすることができる。
アスで動作させるために使用しているが、この抵抗２７
にかかる電圧はＦＥＴ１５のピンチオフ電圧Ｖpの１／
２以下であり、通信機器の局部発振器に使用するＦＥＴ
１５の場合、０.５Ｖ程度以下になるため、ＦＥＴミキ
サ２０を非飽和領域内でバイアスすることができる。
【００２３】よって、この図２の周波数変換装置１１に
よれば、入力端子２１から入力されたＲＦ信号と発振用
ＦＥＴ１５から注入されたＬｏ信号がＦＥＴミキサ２０
でミキシングされ、出力端子２５からＩＦ信号が出力さ
れる。しかも、ＦＥＴミキサ２０のドレイン・ソース間
抵抗によって局部発振器部分の出力整合をとっているの
で、従来のように導体パターン等を用いて出力整合回路
を構成する場合に比較して占有面積を小さくでき、半導
体チップ上への集積化も容易になる。
よれば、入力端子２１から入力されたＲＦ信号と発振用
ＦＥＴ１５から注入されたＬｏ信号がＦＥＴミキサ２０
でミキシングされ、出力端子２５からＩＦ信号が出力さ
れる。しかも、ＦＥＴミキサ２０のドレイン・ソース間
抵抗によって局部発振器部分の出力整合をとっているの
で、従来のように導体パターン等を用いて出力整合回路
を構成する場合に比較して占有面積を小さくでき、半導
体チップ上への集積化も容易になる。
【００２４】なお、ＦＥＴミキサ２０の非飽和領域にお
けるドレイン・ソース間抵抗によって、発振用ＦＥＴ１
５の出力整合がとれるようにするためには、ＦＥＴミキ
サ２０のゲート幅などを調整することによってＦＥＴミ
キサ２０側で調整することができる。
けるドレイン・ソース間抵抗によって、発振用ＦＥＴ１
５の出力整合がとれるようにするためには、ＦＥＴミキ
サ２０のゲート幅などを調整することによってＦＥＴミ
キサ２０側で調整することができる。
【００２５】（第２の実施形態）図６は本発明のさらに
別な実施形態による周波数変換装置３１を示す回路図で
ある。第１の実施形態では、ＦＥＴ１５のソース端子と
ＦＥＴミキサ２０のドレイン端子を直接にカスコード接
続していたが、この実施形態では、ＦＥＴ１５のソース
端子とＦＥＴミキサ２０のドレイン端子をキャパシタ３
２を介してカスコードに接続している。このキャパシタ
３２は、中間周波数（ＩＦ信号）成分のみを遮断し、局
所発振周波数（Ｌｏ信号）成分に対しては充分にインピ
ーダンスが低くなっている。さらに、ＦＥＴ１５のソー
ス端子は、抵抗３３と、高周波（ＲＦ信号）成分を遮断
するためのインダクタ３４とを介して接地され、セルフ
バイアス回路となっている。
別な実施形態による周波数変換装置３１を示す回路図で
ある。第１の実施形態では、ＦＥＴ１５のソース端子と
ＦＥＴミキサ２０のドレイン端子を直接にカスコード接
続していたが、この実施形態では、ＦＥＴ１５のソース
端子とＦＥＴミキサ２０のドレイン端子をキャパシタ３
２を介してカスコードに接続している。このキャパシタ
３２は、中間周波数（ＩＦ信号）成分のみを遮断し、局
所発振周波数（Ｌｏ信号）成分に対しては充分にインピ
ーダンスが低くなっている。さらに、ＦＥＴ１５のソー
ス端子は、抵抗３３と、高周波（ＲＦ信号）成分を遮断
するためのインダクタ３４とを介して接地され、セルフ
バイアス回路となっている。
【００２６】この実施形態にあっては、ＦＥＴミキサ２
０からＦＥＴ１５へ流出する中間周波数（ＩＦ信号）成
分が遮断されるので、ＦＥＴミキサ２０におけるＩＦ信
号への変換効率が向上する。
０からＦＥＴ１５へ流出する中間周波数（ＩＦ信号）成
分が遮断されるので、ＦＥＴミキサ２０におけるＩＦ信
号への変換効率が向上する。
【００２７】（第３の実施形態）図７は本発明のさらに
別な実施形態による周波数変換装置３５を示す回路図で
ある。この実施形態では、図６の実施形態による周波数
変換装置３１のインダクタ１９，３４，２３をそれぞ
れ、局部発振周波数（Ｌｏ信号）成分と受信周波数（Ｒ
Ｆ信号）成分を遮断するＬＣ共振回路３６，３７，３８
に置き換えている。また、ＦＥＴミキサ２０のゲート端
子を、受信周波数（ＲＦ信号）でλ／４の線路長をもつ
マイクロストリップ線路３９で接地している。また、Ｆ
ＥＴミキサ２０のゲート端子は中間周波数でほぼ接地と
なるため、ＲＦ信号の入力される入力端子２１側へＩＦ
信号が流出するのが防止される。
別な実施形態による周波数変換装置３５を示す回路図で
ある。この実施形態では、図６の実施形態による周波数
変換装置３１のインダクタ１９，３４，２３をそれぞ
れ、局部発振周波数（Ｌｏ信号）成分と受信周波数（Ｒ
Ｆ信号）成分を遮断するＬＣ共振回路３６，３７，３８
に置き換えている。また、ＦＥＴミキサ２０のゲート端
子を、受信周波数（ＲＦ信号）でλ／４の線路長をもつ
マイクロストリップ線路３９で接地している。また、Ｆ
ＥＴミキサ２０のゲート端子は中間周波数でほぼ接地と
なるため、ＲＦ信号の入力される入力端子２１側へＩＦ
信号が流出するのが防止される。
【図１】従来の周波数変換装置の構造を示す図である。
【図２】本発明の一実施形態による周波数変換装置の構
成を示す回路図である。
成を示す回路図である。
【図３】同上の周波数変換装置から、局部発振器部分を
とりだした回路を示す図である。
とりだした回路を示す図である。
【図４】同上の局部発振器部分の出力負荷整合図であ
る。
る。
【図５】同上の周波数変換装置を構成するＦＥＴミキサ
のドレイン電流−電圧特性を示す図である。
のドレイン電流−電圧特性を示す図である。
【図６】本発明の別な実施形態による周波数変換装置を
示す回路図である。
示す回路図である。
【図７】本発明のさらに別な実施形態による周波数変換
装置を示す回路図である。
装置を示す回路図である。
１２ ＬＣＲ並列共振回路を構成するインダクタ １３ ＬＣＲ並列共振回路を構成するキャパシタ １４ ＬＣＲ並列共振回路を構成する抵抗 １５ 発振用のＦＥＴ ２０ ＦＥＴミキサ ２１ ＲＦ信号の入力端子 ２５ ＩＦ信号の出力端子
Claims (3)
- 【請求項１】 発振用半導体素子とミキシング用半導体
素子とを縦続接続し、ミキシング用半導体素子の内部抵
抗を発振用半導体素子の出力整合回路として用いたこと
を特徴とする周波数変換装置。 - 【請求項２】 発振用半導体素子とミキシング用半導体
素子とを、ミキシング信号遮断用キャパシタを介して縦
続接続し、ミキシング用半導体素子の内部抵抗を発振用
半導体素子の出力整合回路として用いたことを特徴とす
る周波数変換装置。 - 【請求項３】 前記半導体素子がいずれも電界効果トラ
ンジスタであって、ミキシング用電界効果トランジスタ
の非飽和領域におけるドレイン・ソース間抵抗を発振用
電界効果トランジスタに対して整合させたことを特徴と
する、請求項１又は２に記載の周波数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17900997A JPH118515A (ja) | 1997-06-18 | 1997-06-18 | 周波数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17900997A JPH118515A (ja) | 1997-06-18 | 1997-06-18 | 周波数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118515A true JPH118515A (ja) | 1999-01-12 |
Family
ID=16058528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17900997A Pending JPH118515A (ja) | 1997-06-18 | 1997-06-18 | 周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH118515A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049682A (ja) * | 2005-07-12 | 2007-02-22 | Furuno Electric Co Ltd | 信号変換装置及び信号変換方法 |
| JP2009171549A (ja) * | 2008-01-16 | 2009-07-30 | Research & Industrial Cooperation Group | 抵抗性周波数のミキシング装置及びこれを用いた信号処理方法 |
| JP2009192514A (ja) * | 2008-02-18 | 2009-08-27 | Etsuo Ban | Ｈｆ帯磁気共鳴装置用検出器 |
| JP2009302932A (ja) * | 2008-06-13 | 2009-12-24 | Mitsubishi Electric Corp | ミクサ回路およびそれを用いた送受信機 |
-
1997
- 1997-06-18 JP JP17900997A patent/JPH118515A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049682A (ja) * | 2005-07-12 | 2007-02-22 | Furuno Electric Co Ltd | 信号変換装置及び信号変換方法 |
| JP4686409B2 (ja) * | 2005-07-12 | 2011-05-25 | 古野電気株式会社 | 信号変換装置及び信号変換方法 |
| JP2009171549A (ja) * | 2008-01-16 | 2009-07-30 | Research & Industrial Cooperation Group | 抵抗性周波数のミキシング装置及びこれを用いた信号処理方法 |
| US8183896B2 (en) | 2008-01-16 | 2012-05-22 | Korea Advanced Institute Of Science And Technology (Kaist) | Resistive frequency mixing apparatus and signal processing method using the same |
| JP2009192514A (ja) * | 2008-02-18 | 2009-08-27 | Etsuo Ban | Ｈｆ帯磁気共鳴装置用検出器 |
| JP2009302932A (ja) * | 2008-06-13 | 2009-12-24 | Mitsubishi Electric Corp | ミクサ回路およびそれを用いた送受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940750A (en) | Low-cost low noise block down-converter with a self-oscillating mixer for satellite broadcast receivers | |
| JP3458586B2 (ja) | マイクロ波ミキサー回路とダウンコンバータ | |
| US5805023A (en) | High frequency amplifier, receiver, and transmitter system | |
| US8369816B2 (en) | Filter for suppressing selected frequencies | |
| US4592095A (en) | Microwave FET mixer arranged to receive RF input at gate electrode | |
| US7164902B2 (en) | Filter-integrated even-harmonic mixer and hi-frequency radio communication device using the same | |
| JPH05122259A (ja) | Ｍｍｉｃ遠隔測定用送信機 | |
| US7079400B2 (en) | High-frequency circuit | |
| JPH118515A (ja) | 周波数変換装置 | |
| JP3098195B2 (ja) | 能動直交電力分配器 | |
| US6208214B1 (en) | Multifunction high frequency integrated circuit structure | |
| JP2005287055A (ja) | 伝送線路及び半導体集積回路装置 | |
| JPH06204751A (ja) | 周波数変換装置 | |
| JP4378835B2 (ja) | マイクロ波発振回路と衛星受信ダウンコンバータ | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| JPH07176953A (ja) | マイクロ波発振器 | |
| JPS61224506A (ja) | 電界効果トランジスタ回路 | |
| Katz et al. | A highly compact, wideband GaAs HEMT X-Ku band image-reject receiver MMIC | |
| KR900001527B1 (ko) | 위성 방송용 저잡음 블럭 변환기 | |
| Bayar et al. | Miniaturised L-band MIC LNA design | |
| KR0178196B1 (ko) | 듀얼게이트-모스페트를 이용한 튜너 | |
| JP2700015B2 (ja) | マイクロ波発振回路 | |
| KR100187971B1 (ko) | 개인휴대통신 기지국용 하향변환기 | |
| JPH0740647B2 (ja) | 電界効果トランジスタ回路 | |
| JP3817413B2 (ja) | アナログ分周器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050714 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050720 |
|
| A521 | Written amendment |
Effective date: 20050916 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |