JP3817413B2 - アナログ分周器 - Google Patents
アナログ分周器 Download PDFInfo
- Publication number
- JP3817413B2 JP3817413B2 JP2000253815A JP2000253815A JP3817413B2 JP 3817413 B2 JP3817413 B2 JP 3817413B2 JP 2000253815 A JP2000253815 A JP 2000253815A JP 2000253815 A JP2000253815 A JP 2000253815A JP 3817413 B2 JP3817413 B2 JP 3817413B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input
- signal
- mixer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯の局部発振器に用いることができるマイクロ波用アナログ分周器に関する。
【０００２】
【従来の技術】
一般的に、マイクロ波帯の局部発振器においては、局部発振周波数を安定化させるために、マイクロ波用アナログ分周器が用いられている。
【０００３】
図６に、一般的なマイクロ波用アナログ分周器のブロック構成を示す。
【０００４】
このアナログ分周器は、入力端１０１と出力端１０２との間に、ミキサ(周波数混合器)１０３、増幅器１０４、バンドパスフィルタ１０５が直列接続され、増幅器１０４の出力側とミキサ１０３との間に(Ｎ−１)逓倍器１０８が接続されている。
【０００５】
この回路構成のアナログ分周器では、増幅器１０４の出力側からミキサ１０３へ(Ｎ−１)倍波を帰還することによって、入力信号Ｆinの周波数ｆinの(１/Ｎ)倍波を得ている。
【０００６】
ここで、入力周波数をｆin、出力周波数をｆout、ミキサ１０３への入力信号の周波数をＲＦとし、ミキサ１０３から出力される信号の周波数をＩＦとし、逓倍器１０８からミキサ１０３に入力される信号の周波数をＬ０として、このアナログ分周器の動作を説明する。
【０００７】
まず、周波数ＲＦの信号がミキサ１０３に入力されることにより、ミキサ１０３から周波数ＩＦの信号が出力される。この周波数ＩＦの信号は、増幅器１０４で増幅されて、帰還回路をなす(Ｎ(Ｎは整数)−１)逓倍器１０８に入力される。この(Ｎ−１)逓倍器１０８は、周波数Ｌ０の信号を出力する。この周波数Ｌ０は、上記周波数ＩＦの(Ｎ−１)倍になる。すなわち、次式(１)が成立する。
【０００８】
Ｌ０＝(Ｎ−１)ＩＦ …(１)
この周波数Ｌ０の信号は、(Ｎ−１)逓倍器１０８から、ミキサ１０３に入力され、周波数ＲＦの信号と混合されて、周波数ＩＦの信号が出力される。この周波数ＩＦは、周波数ＲＦから周波数Ｌ０を減算した値(ＲＦ‐Ｌ０)となる。すなわち、次式(２)が成立する。
【０００９】
ＩＦ＝ＲＦ‐Ｌ０ …(２)
この２式(１),(２)から、Ｌ０を消去して整理すると、
ＩＦ＝ＲＦ/Ｎ …(３)
となる。ここで、ＲＦ＝ｆinであり、ＩＦ＝ｆoutであるので、
ｆout＝ｆin/Ｎ …(４)
となる。この式(４)は、出力周波数ｆoutが入力周波数ｆinのＮ分の１(Ｎは整数)であることを表している。
【００１０】
このように、一般的な分周器の構造では、その帰還経路に(Ｎ−１)逓倍器を用いる。この逓倍器は、２逓倍波などの高調波を扱うことから、非線型領域で動作させる必要がある。したがって、増幅器を用いる場合に比べて、効率が低くなる。
【００１１】
その上、上記従来の構造では、信号が入力されるといくつかの周波数成分が混在し、次第に(１/Ｎ)倍波のレベルが高くなる。そして、(１/Ｎ)ｆinにおいて、回路が発振に似た動作をする。つまり、立ち上がりの際、しばらくは、いくつかの周波数成分が存在し、それらの周波数成分を扱う必要のある逓倍器には、広い周波数帯域が要求される。
【００１２】
その結果、周波数逓倍器の効率により、分周波の立ち上がり易さが左右されるという問題がある。
【００１３】
よって、逓倍器を必要としない１/２分周器などでは、上記問題は存在しないが、例えば１/３分周器といった、逓倍器に２逓倍以上を必要とする回路が作り難いという問題があった。
【００１４】
これに対し、特開昭６２−２０７０１０号公報で開示された技術によれば、図７に示す回路を用いて、上記問題を解決している。
【００１５】
すなわち、図７に示した分周器では、ミキサ２０３の出力ｂは、２分配されて、増幅器２０６と２０７で増幅された後、一方の信号はバンドパスフィルタ２１０を通過することで所定の周波数帯Ａの成分のみが通過させられる。また、他方の信号は、バンドパスフィルタ(あるいはローパスフィルタ)２０９を通過することで、別の周波数帯Ｂの成分のみが通過させられる。
【００１６】
その後、上記周波数帯Ａの成分と周波数帯Ｂの成分とは、再び合成され、増幅器２０４で増幅された後、ミキサ２０３のＩＦ端子Ｃに加えられる。これにより、バッファ増幅器８を通して、周波数帯Ｂの分周出力を得るようになっている。
【００１７】
ここで、周波数帯Ａは、(１−１/Ｎ)ｆinであり、周波数帯Ｂは、ｆin/Ｎである。この図７に示した分周器の構成では、逓倍器を用いておらず、フィルタ２０９,２１０を調整することにより、任意の分周波が得られるようになっている。
【００１８】
【発明が解決しようとする課題】
ところで、上述した図７のような従来のアナログ分周器では、帰還ループ２１１内にミキサ２０３が１つだけ組み込まれている構造である。
【００１９】
このため、ミキサ２０３のＲＦ入力ａに入力波が入力され、ＬＯ入力ｃに帰還波が入力され、ミキサ２０３は上記入力波と帰還波とを混合して、分周波を含む信号を出力する。その分周波は、後段の増幅器２０６,２０７によって増幅された後、フィルタ２０９,２１０で各信号が取り出され、出力２０２へのルートと帰還ループ２１１へのルートとの２つのルートに適切に分波される。
【００２０】
したがって、上記後段の増幅器２０６,２０７の増幅率を調整するにあたって、入力信号Ｆinが印加されない場合は、発振が起こらない程度に増幅率が低く、かつ入力信号Ｆinが印可された場合は、発振動作が起こり始める程度に増幅率が高くなるように、増幅率を適切な値を選ぶ必要がある。
【００２１】
しかし、設計上そのような微妙な増幅率の設定が難しかった。その上、上記従来の分周器では、各フィルタ２０９,２１０の前段にある増幅器２０６,２０７、および増幅器２０４とに対して、それぞれ、周波数ｆin,ｆin/Ｎ,(１−１/Ｎ)ｆinについての増幅率を調整する必要があり、３つの増幅率のバランスが非常に難しく、設計が困難であるという課題があった。
【００２２】
また、上記従来の技術では、構造上１つのミキサ２０３で、ｆin/Ｎ、ｆin(１−１/Ｎ)の２つの周波数を扱わなければならないから、ミキサ２０３において、各入出力端子ａ,ｂ,ｃへの信号が他の各端子にもれないようにするための回路を設ける必要があり、設計が困難だった。
【００２３】
そこで、この発明の目的は、逓倍器を用いずに任意の分周波を得る構成の回路で、安定かつ設計しやすい構造で、マイクロ波帯の局部発振器において好適なマイクロ波アナログ分周器を提供する。
【００２４】
【課題を解決するための手段】
上記目的を達成するため、この発明のアナログ分周器は、入力周波数の入力信号を、第１の周波数混合器の入力端に入力し、
上記第１の周波数混合器の出力端から出力されて増幅された信号から、上記入力周波数のＮ(Ｎは整数)分の１の周波数の信号を取り出して、第２の周波数混合器の入力端に入力し、
上記第２の周波数混合器のもう１つの入力端に、上記入力周波数の入力信号を入力することによって、上記入力周波数から上記入力周波数のＮ分の１の周波数を減算した周波数の信号を、上記第２の周波数混合器から出力し、上記第２の周波数混合器から出力された信号を上記第１の周波数混合器のもう１つの入力端に入力して、
上記入力周波数のＮ分の１の周波数の信号を上記第１の周波数混合器または上記第２の周波数混合器の少なくともいずれか一方から取り出すことを特徴としている。
【００２５】
この発明のアナログ分周器では、上記第１の周波数混合器と第２の周波数混合器を含んだ帰還ループでもって、レベルが高められたＮ分の１の周波数の信号を得ることができる。また、各周波数混合器に対して、所定の動作周波数を割り当てることができ、周波数混合器の設定が容易になる。
【００２６】
また、一実施形態のアナログ分周器は、上記アナログ分周器において、上記周波数混合器とこの周波数混合器の出力側に接続された増幅器とを、１つの非線型増幅器で構成した。
【００２７】
この実施形態では、上記周波数混合器とこの周波数混合器の出力側に接続された増幅器とを、１つの非線型増幅器で構成したから、回路構成を単純化できる。
【００２８】
また、一実施形態のアナログ分周器は、入力周波数の入力信号を、第１の周波数混合器の入力端に入力し、
上記第１の周波数混合器の出力端から出力されて増幅された信号から、上記入力周波数のＮ(Ｎは整数)分の１の周波数の信号を取り出して、第２の周波数混合器の入力端に入力し、
上記第１の周波数混合器の出力端から出力されて増幅された信号から上記入力周波数と同一の周波数の信号を取り出して、上記第２の周波数混合器のもう１つの入力端に入力することによって、
上記入力周波数から上記入力周波数のＮ分の１の周波数を減算した周波数の信号を、上記第２の周波数混合器から出力し、上記第２の周波数混合器から出力された信号を上記第１の周波数混合器のもう１つの入力端に入力して、
上記入力周波数のＮ分の１の周波数の信号を上記第１の周波数混合器または上記第２の周波数混合器の少なくともいずれか一方から取り出す。
【００２９】
また、一実施形態のアナログ分周器は、入力周波数の入力信号を、第１の周波数混合器をなす第１の非線形増幅器の入力端に入力し、
上記第１の非線形増幅器の出力端から出力された信号から、上記入力周波数のＮ(Ｎは整数)分の１の周波数の信号を取り出して、第２の周波数混合器をなす第２の非線形増幅器の入力端に入力し、
上記第１の非線形増幅器の出力端から出力された信号から上記入力周波数と同一の周波数の信号を取り出して、上記第２の非線形増幅器の入力端に入力することによって、
上記入力周波数から上記入力周波数のＮ分の１の周波数を減算した周波数の信号を、上記第２の非線形増幅器から出力し、上記第２の非線形増幅器から出力された信号を上記第１の非線形増幅器の入力端に入力して、
上記入力周波数のＮ分の１の周波数の信号を上記第２の非線形増幅器から取り出す。
【００３０】
【発明の実施の形態】
以下、この発明を、図示の実施の形態に基いて詳細に説明する。
【００３１】
〔第１の実施の形態〕
図１に、この発明のアナログ分周器の第１実施形態の構成を示す。この第１実施形態は、信号入力端子１に分波回路３３が接続され、この分波回路３３に第１ミキサ１３の第１入力端子１３Ａと第２ミキサ１４の第１入力端子１４Ａが接続されている。
【００３２】
上記第１ミキサ１３の出力端１３Ｃに増幅器４が接続され、この増幅器４にバンドパスフィルタ９Ａが接続されている。このバンドパスフィルタ９Ａの出力側に第１出力端子２ａが接続されている。一方、上記増幅器４とフィルタ９Ａとの接続線には、バンドパスフィルタ９Ｃが接続され、このバンドパスフィルタ９Ｃは第２ミキサ１４の第２入力端子１４Ｂに接続されている。
【００３３】
この第２ミキサ１４の出力端子１４Ｃは増幅器８に接続され、この増幅器８はバンドパスフィルタ９Ｂを経由して第２出力端子２ｂに接続されている。また、上記増幅器８とバンドパスフィルタ９Ｂとの接続線には、バンドパスフィルタ１０が接続され、このバンドパスフィルタ１０は、第１ミキサ１３の第２入力端１３Ｂに接続されている。
【００３４】
上記回路構成の分周器は、図１に示すように、第１ミキサ１３,増幅器４,フィルタ９Ｃ,第２ミキサ１４,増幅器８,フィルタ９Ｂおよびフィルタ１０が帰還ループＦＬ１を構成している。
【００３５】
この分周器では、図示しない発振器から入力端子１に、周波数ｆinの入力信号Ｆinが入力され、分波回路３３において、第１ミキサ１３と第２ミキサ１４とに分波される。そして、上記帰還ループＦＬ１において、帰還ループＦＬ１内における雑音や過渡現象に起因して、周波数ｆin(１−１/Ｎ)の信号成分Ｆin(１−１/Ｎ)が発生する。ここで、Ｎは整数である。この周波数ｆin(１−１/Ｎ)の信号成分Ｆin(１−１/Ｎ)と上記入力信号Ｆinが、第１ミキサ１３に入力されて、混合されることで、出力端１３Ｃから、周波数ｆin/Ｎの信号Ｆin/Ｎと、周波数ｆin(１−１/Ｎ)の信号Ｆin(１−１/Ｎ)を得る。
【００３６】
そして、これらの信号Ｆin/Ｎと信号Ｆin(１−１/Ｎ)とは、増幅器４で増幅されて、パスバンドが(ｆin/Ｎ)であるバンドパスフィルタ９Ａに入力され、出力端子２ａから周波数ｆin/Ｎの成分を出力信号Ｆoutとして取り出す。
【００３７】
同時に、バンドパスフィルタ９Ｃからも、周波数ｆin/Ｎの成分が得られ、この周波数ｆin/Ｎの成分を帰還して、第２ミキサ１４によって、入力信号Ｆinと混合する。これにより、周波数ｆin(１±１/Ｎ)の信号および(ｆin/Ｎ)の信号が出力端１４Ｃから出力される。それらの信号を、増幅器８で増幅し、パスバンドがｆin(１−１/Ｎ)であるバンドパスフィルタ１０で、周波数ｆin(１−１/Ｎ)の信号Ｆin(１−１/Ｎ)を取り出す。
【００３８】
この信号Ｆin(１−１/Ｎ)は、再びミキサ１３の入力端１３Ｂへ入力され、ミキサ１３で、入力信号Ｆinと再び混合される。そして、上述の動作が繰り返えされる。
【００３９】
この第１実施形態によれば、上記帰還ループＦＬ１によって、レベルが高められた周波数(ｆin/Ｎ)の信号Ｆin/Ｎ(すなわち、１/Ｎ分周波)を第１出力端子２ａから取り出すことができる。
【００４０】
この第１実施形態では、周波数ｆinの入力信号Ｆinが、この回路を動作させて分周波を立ち上げるきっかけとなっている。また、入力信号Ｆinの入力が無い場合は、帰還ループＦＬ１のループ利得が１以下になるように設定されており、発振は始まらない。また、バンドパスフィルタ９Ａ,９Ｂ,９Ｃの通過域を、各々目的の分周率に合わせて設定することにより、任意の分周率の分周波が得られる。
【００４１】
また、この第１実施形態の分周器によれば、従来例と異なり、帰還ループＦＬ１に、第１,第２の２つのミキサ１３,１４を組み込んでいるから、各ミキサ１３,１４の動作周波数を一定にすることができ、設計が容易になる。すなわち、この実施形態では、第１ミキサ１３は、入力信号Ｆinと帰還信号Ｆin(１−１/Ｎ)とを混合すればよく、第２ミキサ１４は、入力信号Ｆinと帰還信号Ｆin/Ｎとを混合すればよい。
【００４２】
また、この第１実施形態の分周器によれば、従来の技術と異なり、各増幅器４,８が、それぞれ別々に、各ミキサ１３,１４に直接に接続されているから、各増幅器４,８が相互に及ぼす影響が少なくなり、各増幅器４,８の増幅率の値を設定し易くなる。したがって、この実施形態によれば、従来の技術に比べて、適切な設計が容易になる。
【００４３】
また、この実施形態によれば、入力信号Ｆinを各ミキサ１３,１４にそれぞれ入力する構成を取っているから、ミキサ１３,１４に入力される入力周波数ｆinの信号Ｆinが安定し、周波数の調整が容易になる。
【００４４】
尚、上記説明では、第１出力端子２ａから出力信号Ｆout(ａ)を取り出す場合を説明したが、上記出力端子２ａ以外に出力端子２ｂからも、同様の出力信号Ｆout(ｂ)を取り出すことができる。
【００４５】
また、上記バンドパスフィルタ９Ａ,９Ｂ,９Ｃおよび１０は、例えば、図８(Ａ)に示す回路からなる。この回路は、入力端子８０１と出力端子８０２との間に、インダクタンスの動作をする伝送線路８３２Ｂとコンデンサ８３１Ｂが直列に接続されている。この伝送線路８３２Ｂと入力端子８０１との接続線に、伝送線路８３２Ａとコンデンサ８３１Ａとが並列に接続されている。この伝送線路８３２Ａとコンデンサ８３１Ａは、グランドに接続されている。また、上記コンデンサ８３１Ｂと出力端子８０２との接続線に、伝送線路８３２Ｃとコンデンサ８３１Ｃとが並列に接続され、グランドに接続されている。このフィルタ回路は、上記伝送線路とコンデンサとの共振周波数を利用したフィルタとなっている。一方、図８(Ｂ)に示す回路は、マイクロストリップ線路８３５Ａ,８３５Ｂ,８３５Ｃ,８３５Ｄで構成されたフィルタ回路８４０であり、各線路８３５Ａ〜８３５Ｄの長さと各線路間の距離とによる結合度によって、それぞれ、周波数,電力損などが決まる。
【００４６】
また、上記分波回路３３は、入力端子に印可される信号を２分岐して、それぞれ対応するミキサ１３,１４に与えるもので、例えば、図１０に示すように、マイクロストリップ線路５３２Ａ,５３２Ｂで形成したウィルキンソン分波器などを採用できる。図１０の回路では、入力端子５０１に印加された入力電力は、２つの出力端子５０２Ａ,５０２Ｂに、同位相,同電力で分岐される。なお、この回路の線路５３２Ａ,５３２ＢのインピーダンスＺ0は、マイクロ波帯やミリ波帯では一般に５０Ω系が使用されているため、抵抗５３５の値は１００Ωとした。
【００４７】
また、上記第１,第２ミキサ１３,１４としては、例えば、図１１に示すアンチパラレルダイオードミキサなどを用いることができる。図１１において、入力端子７０１Ａ,７０１Ｂから入力された信号Ｌ０,信号ＲＦの周波数は、非線型素子であるダイオード７３４Ａ,７３４Ｂによって混合され、その混合された信号から、ローパスフィルタ７１２によって、(信号Ｌ０の周波数)−(信号ＲＦの周波数)の周波数の信号ＩＦを出力端子７０２に出力する。また、信号Ｌ０に対して波長λの１/４の長さに設定したオープンスタブ７３２Ｂ,ショートスタブ７３２Ａを装荷しているので、信号Ｌ０,信号ＲＦがそれぞれＲＦ入力端子７０１Ｂ,Ｌ０入力端子７０１Ａに洩れることはない。
【００４８】
また、上記増幅器４,８としては、例えば、ヘテロ接合バイポーラトランジスタ(ＨＢＴ)やＨＥＭＴ(高電子移動度トランジスタ)などあらゆる非線型素子が使うことができる。
【００４９】
〔第２の実施の形態〕
次に、図２に、この発明の第２の実施形態を示す。この第２実施形態は、二点鎖線で囲まれた部分だけが、前述の第１実施形態と異なる。すなわち、この第２実施形態は、２点鎖線で取り囲んだ回路部分Ｈだけが、図１に示した第１実施形態と異なるので、第１実施形態との相違点を重点的に説明する。
【００５０】
この第２実施形態では、図２に示すように、入力端子１に分波回路３３が接続されておらず、入力端子１に第１ミキサ１３が直接に接続されている。
【００５１】
また、増幅器４とフィルタ９Ａとの接続線Ｌ１に接続された帰還線Ｌ２が、バンドパスフィルタ９Ｃとバンドパスフィルタ１１に接続されている。このバンドパスフィルタ１１は第２ミキサ１４の第１入力端１４Ａに接続されており、バンドパスフィルタ９Ｃは第２ミキサ１４の第２入力端１４Ｂに接続されている。
【００５２】
図２に示すように、この第２の実施の形態では、入力信号Ｆinを第１ミキサ１３のみに入力する構成だから、第２ミキサ１４は、入力端子１から周波数ｆinの成分を取り出さない。
【００５３】
この第２実施形態では、帰還線Ｌ２から、パスバンドがｆinのバンドパスフィルタ１１を通して、周波数ｆinの成分を第２ミキサ１４の第１入力端子１４Ａに入力する。同時に、帰還線Ｌ２から、パスバンドがｆin/Ｎであるバンドパスフィルタ９Ｃを通して、周波数(ｆin/Ｎ)の成分を第２ミキサ１４の第２入力端子１４Ｂにそれぞれ加える。
【００５４】
このように、バンドパスフィルタ１１から第２ミキサ１４の第１入力端子１４Ａに、周波数ｆinの信号を加えることで、第１実施形態において分波回路３３から入力信号Ｆinを第２ミキサ１４に印加するのと同様の効果がある。
【００５５】
この第２実施形態の構成によれば、第２ミキサ１４に入力する周波数ｆinの信号を、フィルタ１１を用いて取り出すから、第１実施形態に比べて、その周波数ｆinの信号の安定性は低くなる。しかし、この第２実施形態では、分波回路とミキサ２つを結んだループが存在しないので、不要な発振が起り難くなり、回路設計が容易になるという利点がある。その他の動作は、第１実施形態と同様である。
【００５６】
また、この第２実施形態によれば、第１実施形態で説明したのと同様にして、出力端子２ｂから、１/Ｎ分周波を取り出すことができる。
【００５７】
〔第３の実施の形態〕
次に、図３に、この発明の分周器の第３実施形態の構成を示す。この第３実施形態は、図２に示した第２実施形態における増幅器４に替えて、ＧａＡｓＭＥＳ電界効果トランジスタ(ＦＥＴ)２１を備え、増幅器８に替えて、ＧａＡｓＭＥＳＦＥＴ２２を備えた。なお、この第３実施形態は、１/３分周器である。
【００５８】
この分周器は、入力端子１にバンドパスフィルタ１１Ａが接続され、このフィルタ１１Ａは第１ミキサ１３の第１入力端１３Ａに接続されている。この第１ミキサ１３の出力端１３ＣはＦＥＴ２１のゲートに接続され、ＦＥＴ２１のソースはバンドパスフィルタ９Ａを経由して、出力端子２に接続されている。また、ＦＥＴ２１のドレインはグランドに接続されている。
【００５９】
一方、上記ＦＥＴ２１とバンドパスフィルタ９Ａとの接続線Ｌ１には帰還線Ｌ２が接続され、この帰還線Ｌ２にはバンドパスフィルタ１１Ｂと９Ｃが接続されている。このフィルタ１１Ｂは第２ミキサ１４の第１入力端１４Ａに接続され、フィルタ９Ｃは第２ミキサ１４の第２入力端１４Ｂに接続されている。この第２ミキサ１４の出力端１４Ｃは、ＦＥＴ２２のゲートに接続され、ＦＥＴ２２のソースはバンドパスフィルタ１０を経由して、第１ミキサ１３の第２入力端１３Ｂに接続されている。また、ＦＥＴ２２のドレインはグランドに接続されている。
【００６０】
この第３実施形態の分周器では、入力信号Ｆinの周波数を３０ＧＨｚとした。この場合、図３に、破線で示す帰還ループＦＬ３内における雑音や過渡現象から２０ＧＨｚの信号成分が発生する。
【００６１】
この２０ＧＨｚの信号と、発振器から入力端子１に入力される入力周波数３０ＧＨｚの信号は、第１ミキサ１３に入力され混合されて、この第１ミキサ１３の出力端１３Ｃから１０ＧＨｚ,２０ＧＨｚ,３０ＧＨｚの信号を得る。それら１０ＧＨｚ,２０ＧＨｚ,３０ＧＨｚの信号を、ＦＥＴ２１にて増幅してから、帰還線Ｌ２へ帰還させ、パスバンドが１０ＧＨｚであるバンドパスフィルタ９Ｃで１０ＧＨｚの信号を取り出して、第２ミキサ１４の第２入力端子１４Ｂに入力する。また、バンドパスフィルタ１１Ｂで３０ＧＨｚの信号を取り出して、第２ミキサ１４の第１入力端子１４Ａに入力する。
【００６２】
この第２ミキサ１４は、上記３０ＧＨｚの信号と１０ＧＨｚの信号とを混合することで、周波数１０ＧＨｚの信号と、２０ＧＨｚの信号と、３０ＧＨｚの信号とを出力する。これらの信号は、ＦＥＴ２２で増幅されて、パスバンドが２０ＧＨｚであるバンドパスフィルタ１０を通過することにより、２０ＧＨｚの信号が取り出される。その２０ＧＨｚの信号は、第１ミキサ１３の第２入力端子１３Ｂへ再び印加され、そこで３０ＧＨｚの入力信号Ｆinと再び混合され、上述の動作が繰り返される。
【００６３】
そして、上述した帰還ループＦＬ３における帰還動作を繰り返すことによって、レベルが高くなった１０ＧＨｚの信号を１/３分周波Ｆinとして出力端子２から取り出す。この結果、周波数ｆinの信号Ｆinが、入力端子１へ入力されていないときには、出力信号Ｆoutは無く、入力端子１に入力信号Ｆｉｎとして３０ＧＨｚ(１５ｄＢｍ)の信号が入力されたときには、出力端子２から１０ＧＨｚ(５ｄＢｍ)の信号が安定して得られた。
【００６４】
なお、この第３実施形態で採用できる整合回路およびバイアス回路としては、例えば、図９に示す回路がある。この回路は、入力端子９０１と出力端子９０２との間に直列接続した伝送線路９３２Ａ,９３２Ｃと、この伝送線路９３２Ａと９３２Ｃとを接続する部分９３３に一端を接続した伝送線路９３２Ｂと９３２Ｄを有する。この伝送線路９３２Ｂは他端が開放されており、伝送線路９３２Ｄは抵抗９３５を経由してグランドに接続されている。この抵抗９３５と伝送線路９３２Ｄとの接続線に引き出し端子９３７が形成され、この引き出し端子９３７に電圧ＶBが印加されるようになっている。この回路によれば、図９に示す伝送線路９３２Ａ,９３２Ｂ,９３２Ｃ,９３２Ｄの長さを変えることにより、入出力インピーダンスを調整できる。また、バイアス電圧ＶBにより、バイアス電圧をかけることができる。
【００６５】
〔第４の実施の形態〕
次に、図４に、この発明の分周器である第４実施形態を示す。この第４実施形態では、前述の第３実施形態と異なり、ＧａＡｓＭＥＳＦＥＴ２１と２２は、ミキサと増幅器の両方を兼ねている。また、この第４実施形態は、１/３分周器である。
【００６６】
この第４実施形態は、入力端子１とＦＥＴ２１のゲートとの間にバンドパスフィルタ１１Ａが接続され、ＦＥＴ２１のドレインは接地されている。一方、ＦＥＴ２１のソースは、バンドパスフィルタ１１Ｂと９Ｂに接続され、このフィルタ１１Ｂと９ＢはＦＥＴ２２のゲートに接続されている。
【００６７】
このＦＥＴ２２のドレインは接地され、ソースはバンドパスフィルタ９Ａを経由して出力端子２に接続されている。このバンドパスフィルタ９ＡとＦＥＴ２２との接続線Ｌ１１にはバンドパスフィルタ１０が接続されており、このバンドパスフィルタ１０はＦＥＴ２１のゲートに接続されている。
【００６８】
この第４実施形態では、ＧａＡｓＭＥＳＦＥＴ２１,２２の非線型性を利用して、ＦＥＴ２１,２２を増幅手段としてだけでなく、混合手段としても使用している。また、図４では、ＦＥＴ２１,２２が構成する増幅器の各整合回路とバイアス回路は省略した。
【００６９】
この第４実施形態では、破線で示されるフィードバックループＦＬ４内における雑音や過渡現象に起因して、周波数が２ｆin/３の信号成分が発生し、その２ｆin/３の信号成分と、入力端子１に接続された発振器(図示せず)からの入力周波数ｆinとが、ＦＥＴ２１に入力される。このＦＥＴ２１の非線型性によるミキサ動作と増幅作用によって、周波数がｆin,ｆin±ｆin/３の信号が出力される。
【００７０】
この周波数がｆin,ｆin±ｆin/３の信号を、バンドパスフィルタ９Ｂ,１１Ｂを通して、周波数ｆinの信号と周波数ｆin/３の信号をそれぞれ取り出す。この２つの信号をＦＥＴ２２に入力して、周波数(ｆin/３)の信号と、周波数ｆinの信号とを混合して増幅する。そして、このＦＥＴ２２が発生した周波数(ｆin/３),(ｆin±ｆin/３)の信号を、周波数(２ｆin/３)をパスバンドに持つバンドパスフィルタ１０を通して、周波数(２ｆin/３)の信号を取り出し、ＦＥＴ２１の入力に印可し、以下上述の動作を繰り返す。
【００７１】
この第４実施形態によれば、回路の発振動作によって、電力の高くなった周波数(ｆin/３)の信号は、パスバンドが(ｆin/３)であるバンドパスフィルタ９Ａから出力Ｆoutとして出力端子２から取り出され、入力周波数ｆinの１/３の周波数である１/３分周信号が得られる。
【００７２】
この実施形態では、周波数ｆinの入力信号Ｆinが、この回路を動作させて分周波を立ち上げるきっかけとなっている。この回路は、周波数ｆinの入力信号が無い場合は、ループ利得が１以下になるように設定されており、発振は始まらない。一方、ｆinの入力信号が所定レベル以上入力されたとき、ＦＥＴ２１,２２が構成する増幅器の非線型性を利用して、増幅器にある信号が入力されたときに、その他の周波数の位相を変化させるという特性によって、周波数(ｆin/３)の信号および周波数(２ｆin/３)の信号の位相が変化して、ループ利得が１を上回るように設定されている。こうして、上記回路において、入力の無いときには発振は起こらず、入力のあるときのみ発振が始まるようになっている。
【００７３】
〔第５の実施の形態〕
次に、図５に、この発明の分周器を備えた送受信器の構成を示す。この送受信器は、上記第１〜第４実施形態のいずれかを分周器４５として備えている。
【００７４】
この送受信器は、基準信号源４１,位相比較器４２,ローパスフィルタ４３,電圧制御発振器(ＶＣＯ)４４が順に直列接続され、この発振器４４の出力側が分周器４５を経由して位相比較器４２に帰還されている位相同期ループＰＬＬを有している。また、この電圧制御発振器４４は、ミキサ４６に接続され、このミキサ４６は、アンテナなどの送受信器４８に接続されている。また、このミキサ４６には、送信信号４７が入力され、かつ、送信信号４７を出力する。
【００７５】
この第５実施形態の送受信器によれば、位相同期ループＰＬＬは、基準信号源４１からの基準信号の位相に追随する。位相同期ループＰＬＬでは、電圧制御発振器(ＶＣ０)４４が発生する信号を分周器４５で分周し、その分周信号の位相と基準信号源４１からの信号の位相とを位相比較器４２で比較する。そして、この２つの信号の誤差の信号が、位相比較器４２から出力され、ローパスフィルタ４３を介して直流電圧成分を電圧制御発振器(ＶＣＯ)４４に負帰還する。この負帰還によって、発振器(ＶＣＯ)４４の位相または周波数が変動した場合に、基準信号源４１の位相と周波数を基準として、発振器(ＶＣＯ)４４における位相または周波数の変動を逆方向に引き戻すように制御する。
【００７６】
実用上、発振器(ＶＣＯ)４４の出力周波数は、基準信号源４１の出力周波数よりも高く設定されている。このため、分周器４５は、発振器(ＶＣＯ)４４の出力周波数を分周して、基準信号源４１の周波数と同じにしてから、位相比較器４２で、基準信号源４１からの信号と位相比較する。
【００７７】
この位相同期ループＰＬＬから出力された信号は、ミキサ４６によって、送信信号４７と掛け合わされ、アンテナなどの送信装置４８から送信される。一方、受信する場合は、アンテナなどの受信装置４８で受信した信号と位相同期ループＰＬＬからの信号を、ミキサ４６によって掛け合わせて、ダウンコンバートして送信信号４７として信号を取り出す。
【００７８】
【発明の効果】
以上より明らかなように、この発明のアナログ分周器は、第１の周波数混合器と第２の周波数混合器を含んだ帰還ループでもって、レベルが高められたＮ分の１の周波数の信号を得ることができる。また、各周波数混合器に対して、所定の動作周波数を割り当てることができ、周波数混合器の設定が容易になる。
【００７９】
また、一実施形態のアナログ分周器は、上記アナログ分周器において、上記周波数混合器とこの周波数混合器の出力側に接続された増幅器とを、１つの非線型増幅器で構成したから、回路構成を単純化できる。
【００８０】
【図面の簡単な説明】
【図１】 この発明のアナログ分周器の第１実施形態の基本回路構成を示すブロック図である。
【図２】 この発明の第２実施形態の基本構成を示すブロック図である。
【図３】 この発明の第３実施形態のブロック図である。
【図４】 この発明の第４実施形態のブロック図である。
【図５】 この発明の第５実施形態であり、上記第１〜第４実施形態のうちのいずれかの分周器を組み込んだ送受信器の構成図である。
【図６】 従来の一般的なアナログ分周器を示すブロック図である。
【図７】 もう１つの従来のアナログ分周器を示すブロック図である。
【図８】 図８(Ａ),(Ｂ)は、上記第１〜第５実施形態が有するバンドパスフィルタの構成例を示すブロック図である。
【図９】 上記第１〜第５実施形態で用いられるバイアス回路の構成例を示す回路図である。
【図１０】 上記第１実施形態が有する分波器の一例であるウィルキンソンデバイダの構成ブロック図である。
【図１１】 上記第１実施形態が有するミキサの一例であるアンチパラレルダイオードの構成ブロック図である。
【符号の説明】
１…信号入力端子、２…信号出力端子、２ａ,２ｂ…信号出力端子、
３…周波数混合器(ミキサ)、４…増幅器、
５…バンドパスフィルタ(パスバンドｆｉｎ/２)、
６…増幅器、７…増幅器、８…増幅器、
９…バンドパスフィルタ(パスバンドｆｉｎ/Ｎ)、
１０…バンドパスフィルタ(パスバンドｆｉｎ(１−１/Ｎ)、
１１…バンドパスフィルタ(パスバンドｆｉｎ)、
１２…ローパスフィルタ、１３…周波数混合器(ミキサ)、
１４…周波数混合器(ミキサ)、２１…ＧａＡｓＭＳＦＥＴ、
２２…ＧａＡｓＭＳＦＥＴ、３１…コンデンサ、３２…伝送線路、
３３…分波回路、３４…ダイオード、３５…抵抗、
４１…基準信号源、４２…位相比較器、４３…ローパスフィルタ、
４４…電圧制御発振器(ＶＣ０)、４５…この発明の分周器、
４６…周波数混合器(ミキサ)、４７…送信信号、
４８…アンテナなどの送受信器
【発明の属する技術分野】
この発明は、マイクロ波帯の局部発振器に用いることができるマイクロ波用アナログ分周器に関する。
【０００２】
【従来の技術】
一般的に、マイクロ波帯の局部発振器においては、局部発振周波数を安定化させるために、マイクロ波用アナログ分周器が用いられている。
【０００３】
図６に、一般的なマイクロ波用アナログ分周器のブロック構成を示す。
【０００４】
このアナログ分周器は、入力端１０１と出力端１０２との間に、ミキサ(周波数混合器)１０３、増幅器１０４、バンドパスフィルタ１０５が直列接続され、増幅器１０４の出力側とミキサ１０３との間に(Ｎ−１)逓倍器１０８が接続されている。
【０００５】
この回路構成のアナログ分周器では、増幅器１０４の出力側からミキサ１０３へ(Ｎ−１)倍波を帰還することによって、入力信号Ｆinの周波数ｆinの(１/Ｎ)倍波を得ている。
【０００６】
ここで、入力周波数をｆin、出力周波数をｆout、ミキサ１０３への入力信号の周波数をＲＦとし、ミキサ１０３から出力される信号の周波数をＩＦとし、逓倍器１０８からミキサ１０３に入力される信号の周波数をＬ０として、このアナログ分周器の動作を説明する。
【０００７】
まず、周波数ＲＦの信号がミキサ１０３に入力されることにより、ミキサ１０３から周波数ＩＦの信号が出力される。この周波数ＩＦの信号は、増幅器１０４で増幅されて、帰還回路をなす(Ｎ(Ｎは整数)−１)逓倍器１０８に入力される。この(Ｎ−１)逓倍器１０８は、周波数Ｌ０の信号を出力する。この周波数Ｌ０は、上記周波数ＩＦの(Ｎ−１)倍になる。すなわち、次式(１)が成立する。
【０００８】
Ｌ０＝(Ｎ−１)ＩＦ …(１)
この周波数Ｌ０の信号は、(Ｎ−１)逓倍器１０８から、ミキサ１０３に入力され、周波数ＲＦの信号と混合されて、周波数ＩＦの信号が出力される。この周波数ＩＦは、周波数ＲＦから周波数Ｌ０を減算した値(ＲＦ‐Ｌ０)となる。すなわち、次式(２)が成立する。
【０００９】
ＩＦ＝ＲＦ‐Ｌ０ …(２)
この２式(１),(２)から、Ｌ０を消去して整理すると、
ＩＦ＝ＲＦ/Ｎ …(３)
となる。ここで、ＲＦ＝ｆinであり、ＩＦ＝ｆoutであるので、
ｆout＝ｆin/Ｎ …(４)
となる。この式(４)は、出力周波数ｆoutが入力周波数ｆinのＮ分の１(Ｎは整数)であることを表している。
【００１０】
このように、一般的な分周器の構造では、その帰還経路に(Ｎ−１)逓倍器を用いる。この逓倍器は、２逓倍波などの高調波を扱うことから、非線型領域で動作させる必要がある。したがって、増幅器を用いる場合に比べて、効率が低くなる。
【００１１】
その上、上記従来の構造では、信号が入力されるといくつかの周波数成分が混在し、次第に(１/Ｎ)倍波のレベルが高くなる。そして、(１/Ｎ)ｆinにおいて、回路が発振に似た動作をする。つまり、立ち上がりの際、しばらくは、いくつかの周波数成分が存在し、それらの周波数成分を扱う必要のある逓倍器には、広い周波数帯域が要求される。
【００１２】
その結果、周波数逓倍器の効率により、分周波の立ち上がり易さが左右されるという問題がある。
【００１３】
よって、逓倍器を必要としない１/２分周器などでは、上記問題は存在しないが、例えば１/３分周器といった、逓倍器に２逓倍以上を必要とする回路が作り難いという問題があった。
【００１４】
これに対し、特開昭６２−２０７０１０号公報で開示された技術によれば、図７に示す回路を用いて、上記問題を解決している。
【００１５】
すなわち、図７に示した分周器では、ミキサ２０３の出力ｂは、２分配されて、増幅器２０６と２０７で増幅された後、一方の信号はバンドパスフィルタ２１０を通過することで所定の周波数帯Ａの成分のみが通過させられる。また、他方の信号は、バンドパスフィルタ(あるいはローパスフィルタ)２０９を通過することで、別の周波数帯Ｂの成分のみが通過させられる。
【００１６】
その後、上記周波数帯Ａの成分と周波数帯Ｂの成分とは、再び合成され、増幅器２０４で増幅された後、ミキサ２０３のＩＦ端子Ｃに加えられる。これにより、バッファ増幅器８を通して、周波数帯Ｂの分周出力を得るようになっている。
【００１７】
ここで、周波数帯Ａは、(１−１/Ｎ)ｆinであり、周波数帯Ｂは、ｆin/Ｎである。この図７に示した分周器の構成では、逓倍器を用いておらず、フィルタ２０９,２１０を調整することにより、任意の分周波が得られるようになっている。
【００１８】
【発明が解決しようとする課題】
ところで、上述した図７のような従来のアナログ分周器では、帰還ループ２１１内にミキサ２０３が１つだけ組み込まれている構造である。
【００１９】
このため、ミキサ２０３のＲＦ入力ａに入力波が入力され、ＬＯ入力ｃに帰還波が入力され、ミキサ２０３は上記入力波と帰還波とを混合して、分周波を含む信号を出力する。その分周波は、後段の増幅器２０６,２０７によって増幅された後、フィルタ２０９,２１０で各信号が取り出され、出力２０２へのルートと帰還ループ２１１へのルートとの２つのルートに適切に分波される。
【００２０】
したがって、上記後段の増幅器２０６,２０７の増幅率を調整するにあたって、入力信号Ｆinが印加されない場合は、発振が起こらない程度に増幅率が低く、かつ入力信号Ｆinが印可された場合は、発振動作が起こり始める程度に増幅率が高くなるように、増幅率を適切な値を選ぶ必要がある。
【００２１】
しかし、設計上そのような微妙な増幅率の設定が難しかった。その上、上記従来の分周器では、各フィルタ２０９,２１０の前段にある増幅器２０６,２０７、および増幅器２０４とに対して、それぞれ、周波数ｆin,ｆin/Ｎ,(１−１/Ｎ)ｆinについての増幅率を調整する必要があり、３つの増幅率のバランスが非常に難しく、設計が困難であるという課題があった。
【００２２】
また、上記従来の技術では、構造上１つのミキサ２０３で、ｆin/Ｎ、ｆin(１−１/Ｎ)の２つの周波数を扱わなければならないから、ミキサ２０３において、各入出力端子ａ,ｂ,ｃへの信号が他の各端子にもれないようにするための回路を設ける必要があり、設計が困難だった。
【００２３】
そこで、この発明の目的は、逓倍器を用いずに任意の分周波を得る構成の回路で、安定かつ設計しやすい構造で、マイクロ波帯の局部発振器において好適なマイクロ波アナログ分周器を提供する。
【００２４】
【課題を解決するための手段】
上記目的を達成するため、この発明のアナログ分周器は、入力周波数の入力信号を、第１の周波数混合器の入力端に入力し、
上記第１の周波数混合器の出力端から出力されて増幅された信号から、上記入力周波数のＮ(Ｎは整数)分の１の周波数の信号を取り出して、第２の周波数混合器の入力端に入力し、
上記第２の周波数混合器のもう１つの入力端に、上記入力周波数の入力信号を入力することによって、上記入力周波数から上記入力周波数のＮ分の１の周波数を減算した周波数の信号を、上記第２の周波数混合器から出力し、上記第２の周波数混合器から出力された信号を上記第１の周波数混合器のもう１つの入力端に入力して、
上記入力周波数のＮ分の１の周波数の信号を上記第１の周波数混合器または上記第２の周波数混合器の少なくともいずれか一方から取り出すことを特徴としている。
【００２５】
この発明のアナログ分周器では、上記第１の周波数混合器と第２の周波数混合器を含んだ帰還ループでもって、レベルが高められたＮ分の１の周波数の信号を得ることができる。また、各周波数混合器に対して、所定の動作周波数を割り当てることができ、周波数混合器の設定が容易になる。
【００２６】
また、一実施形態のアナログ分周器は、上記アナログ分周器において、上記周波数混合器とこの周波数混合器の出力側に接続された増幅器とを、１つの非線型増幅器で構成した。
【００２７】
この実施形態では、上記周波数混合器とこの周波数混合器の出力側に接続された増幅器とを、１つの非線型増幅器で構成したから、回路構成を単純化できる。
【００２８】
また、一実施形態のアナログ分周器は、入力周波数の入力信号を、第１の周波数混合器の入力端に入力し、
上記第１の周波数混合器の出力端から出力されて増幅された信号から、上記入力周波数のＮ(Ｎは整数)分の１の周波数の信号を取り出して、第２の周波数混合器の入力端に入力し、
上記第１の周波数混合器の出力端から出力されて増幅された信号から上記入力周波数と同一の周波数の信号を取り出して、上記第２の周波数混合器のもう１つの入力端に入力することによって、
上記入力周波数から上記入力周波数のＮ分の１の周波数を減算した周波数の信号を、上記第２の周波数混合器から出力し、上記第２の周波数混合器から出力された信号を上記第１の周波数混合器のもう１つの入力端に入力して、
上記入力周波数のＮ分の１の周波数の信号を上記第１の周波数混合器または上記第２の周波数混合器の少なくともいずれか一方から取り出す。
【００２９】
また、一実施形態のアナログ分周器は、入力周波数の入力信号を、第１の周波数混合器をなす第１の非線形増幅器の入力端に入力し、
上記第１の非線形増幅器の出力端から出力された信号から、上記入力周波数のＮ(Ｎは整数)分の１の周波数の信号を取り出して、第２の周波数混合器をなす第２の非線形増幅器の入力端に入力し、
上記第１の非線形増幅器の出力端から出力された信号から上記入力周波数と同一の周波数の信号を取り出して、上記第２の非線形増幅器の入力端に入力することによって、
上記入力周波数から上記入力周波数のＮ分の１の周波数を減算した周波数の信号を、上記第２の非線形増幅器から出力し、上記第２の非線形増幅器から出力された信号を上記第１の非線形増幅器の入力端に入力して、
上記入力周波数のＮ分の１の周波数の信号を上記第２の非線形増幅器から取り出す。
【００３０】
【発明の実施の形態】
以下、この発明を、図示の実施の形態に基いて詳細に説明する。
【００３１】
〔第１の実施の形態〕
図１に、この発明のアナログ分周器の第１実施形態の構成を示す。この第１実施形態は、信号入力端子１に分波回路３３が接続され、この分波回路３３に第１ミキサ１３の第１入力端子１３Ａと第２ミキサ１４の第１入力端子１４Ａが接続されている。
【００３２】
上記第１ミキサ１３の出力端１３Ｃに増幅器４が接続され、この増幅器４にバンドパスフィルタ９Ａが接続されている。このバンドパスフィルタ９Ａの出力側に第１出力端子２ａが接続されている。一方、上記増幅器４とフィルタ９Ａとの接続線には、バンドパスフィルタ９Ｃが接続され、このバンドパスフィルタ９Ｃは第２ミキサ１４の第２入力端子１４Ｂに接続されている。
【００３３】
この第２ミキサ１４の出力端子１４Ｃは増幅器８に接続され、この増幅器８はバンドパスフィルタ９Ｂを経由して第２出力端子２ｂに接続されている。また、上記増幅器８とバンドパスフィルタ９Ｂとの接続線には、バンドパスフィルタ１０が接続され、このバンドパスフィルタ１０は、第１ミキサ１３の第２入力端１３Ｂに接続されている。
【００３４】
上記回路構成の分周器は、図１に示すように、第１ミキサ１３,増幅器４,フィルタ９Ｃ,第２ミキサ１４,増幅器８,フィルタ９Ｂおよびフィルタ１０が帰還ループＦＬ１を構成している。
【００３５】
この分周器では、図示しない発振器から入力端子１に、周波数ｆinの入力信号Ｆinが入力され、分波回路３３において、第１ミキサ１３と第２ミキサ１４とに分波される。そして、上記帰還ループＦＬ１において、帰還ループＦＬ１内における雑音や過渡現象に起因して、周波数ｆin(１−１/Ｎ)の信号成分Ｆin(１−１/Ｎ)が発生する。ここで、Ｎは整数である。この周波数ｆin(１−１/Ｎ)の信号成分Ｆin(１−１/Ｎ)と上記入力信号Ｆinが、第１ミキサ１３に入力されて、混合されることで、出力端１３Ｃから、周波数ｆin/Ｎの信号Ｆin/Ｎと、周波数ｆin(１−１/Ｎ)の信号Ｆin(１−１/Ｎ)を得る。
【００３６】
そして、これらの信号Ｆin/Ｎと信号Ｆin(１−１/Ｎ)とは、増幅器４で増幅されて、パスバンドが(ｆin/Ｎ)であるバンドパスフィルタ９Ａに入力され、出力端子２ａから周波数ｆin/Ｎの成分を出力信号Ｆoutとして取り出す。
【００３７】
同時に、バンドパスフィルタ９Ｃからも、周波数ｆin/Ｎの成分が得られ、この周波数ｆin/Ｎの成分を帰還して、第２ミキサ１４によって、入力信号Ｆinと混合する。これにより、周波数ｆin(１±１/Ｎ)の信号および(ｆin/Ｎ)の信号が出力端１４Ｃから出力される。それらの信号を、増幅器８で増幅し、パスバンドがｆin(１−１/Ｎ)であるバンドパスフィルタ１０で、周波数ｆin(１−１/Ｎ)の信号Ｆin(１−１/Ｎ)を取り出す。
【００３８】
この信号Ｆin(１−１/Ｎ)は、再びミキサ１３の入力端１３Ｂへ入力され、ミキサ１３で、入力信号Ｆinと再び混合される。そして、上述の動作が繰り返えされる。
【００３９】
この第１実施形態によれば、上記帰還ループＦＬ１によって、レベルが高められた周波数(ｆin/Ｎ)の信号Ｆin/Ｎ(すなわち、１/Ｎ分周波)を第１出力端子２ａから取り出すことができる。
【００４０】
この第１実施形態では、周波数ｆinの入力信号Ｆinが、この回路を動作させて分周波を立ち上げるきっかけとなっている。また、入力信号Ｆinの入力が無い場合は、帰還ループＦＬ１のループ利得が１以下になるように設定されており、発振は始まらない。また、バンドパスフィルタ９Ａ,９Ｂ,９Ｃの通過域を、各々目的の分周率に合わせて設定することにより、任意の分周率の分周波が得られる。
【００４１】
また、この第１実施形態の分周器によれば、従来例と異なり、帰還ループＦＬ１に、第１,第２の２つのミキサ１３,１４を組み込んでいるから、各ミキサ１３,１４の動作周波数を一定にすることができ、設計が容易になる。すなわち、この実施形態では、第１ミキサ１３は、入力信号Ｆinと帰還信号Ｆin(１−１/Ｎ)とを混合すればよく、第２ミキサ１４は、入力信号Ｆinと帰還信号Ｆin/Ｎとを混合すればよい。
【００４２】
また、この第１実施形態の分周器によれば、従来の技術と異なり、各増幅器４,８が、それぞれ別々に、各ミキサ１３,１４に直接に接続されているから、各増幅器４,８が相互に及ぼす影響が少なくなり、各増幅器４,８の増幅率の値を設定し易くなる。したがって、この実施形態によれば、従来の技術に比べて、適切な設計が容易になる。
【００４３】
また、この実施形態によれば、入力信号Ｆinを各ミキサ１３,１４にそれぞれ入力する構成を取っているから、ミキサ１３,１４に入力される入力周波数ｆinの信号Ｆinが安定し、周波数の調整が容易になる。
【００４４】
尚、上記説明では、第１出力端子２ａから出力信号Ｆout(ａ)を取り出す場合を説明したが、上記出力端子２ａ以外に出力端子２ｂからも、同様の出力信号Ｆout(ｂ)を取り出すことができる。
【００４５】
また、上記バンドパスフィルタ９Ａ,９Ｂ,９Ｃおよび１０は、例えば、図８(Ａ)に示す回路からなる。この回路は、入力端子８０１と出力端子８０２との間に、インダクタンスの動作をする伝送線路８３２Ｂとコンデンサ８３１Ｂが直列に接続されている。この伝送線路８３２Ｂと入力端子８０１との接続線に、伝送線路８３２Ａとコンデンサ８３１Ａとが並列に接続されている。この伝送線路８３２Ａとコンデンサ８３１Ａは、グランドに接続されている。また、上記コンデンサ８３１Ｂと出力端子８０２との接続線に、伝送線路８３２Ｃとコンデンサ８３１Ｃとが並列に接続され、グランドに接続されている。このフィルタ回路は、上記伝送線路とコンデンサとの共振周波数を利用したフィルタとなっている。一方、図８(Ｂ)に示す回路は、マイクロストリップ線路８３５Ａ,８３５Ｂ,８３５Ｃ,８３５Ｄで構成されたフィルタ回路８４０であり、各線路８３５Ａ〜８３５Ｄの長さと各線路間の距離とによる結合度によって、それぞれ、周波数,電力損などが決まる。
【００４６】
また、上記分波回路３３は、入力端子に印可される信号を２分岐して、それぞれ対応するミキサ１３,１４に与えるもので、例えば、図１０に示すように、マイクロストリップ線路５３２Ａ,５３２Ｂで形成したウィルキンソン分波器などを採用できる。図１０の回路では、入力端子５０１に印加された入力電力は、２つの出力端子５０２Ａ,５０２Ｂに、同位相,同電力で分岐される。なお、この回路の線路５３２Ａ,５３２ＢのインピーダンスＺ0は、マイクロ波帯やミリ波帯では一般に５０Ω系が使用されているため、抵抗５３５の値は１００Ωとした。
【００４７】
また、上記第１,第２ミキサ１３,１４としては、例えば、図１１に示すアンチパラレルダイオードミキサなどを用いることができる。図１１において、入力端子７０１Ａ,７０１Ｂから入力された信号Ｌ０,信号ＲＦの周波数は、非線型素子であるダイオード７３４Ａ,７３４Ｂによって混合され、その混合された信号から、ローパスフィルタ７１２によって、(信号Ｌ０の周波数)−(信号ＲＦの周波数)の周波数の信号ＩＦを出力端子７０２に出力する。また、信号Ｌ０に対して波長λの１/４の長さに設定したオープンスタブ７３２Ｂ,ショートスタブ７３２Ａを装荷しているので、信号Ｌ０,信号ＲＦがそれぞれＲＦ入力端子７０１Ｂ,Ｌ０入力端子７０１Ａに洩れることはない。
【００４８】
また、上記増幅器４,８としては、例えば、ヘテロ接合バイポーラトランジスタ(ＨＢＴ)やＨＥＭＴ(高電子移動度トランジスタ)などあらゆる非線型素子が使うことができる。
【００４９】
〔第２の実施の形態〕
次に、図２に、この発明の第２の実施形態を示す。この第２実施形態は、二点鎖線で囲まれた部分だけが、前述の第１実施形態と異なる。すなわち、この第２実施形態は、２点鎖線で取り囲んだ回路部分Ｈだけが、図１に示した第１実施形態と異なるので、第１実施形態との相違点を重点的に説明する。
【００５０】
この第２実施形態では、図２に示すように、入力端子１に分波回路３３が接続されておらず、入力端子１に第１ミキサ１３が直接に接続されている。
【００５１】
また、増幅器４とフィルタ９Ａとの接続線Ｌ１に接続された帰還線Ｌ２が、バンドパスフィルタ９Ｃとバンドパスフィルタ１１に接続されている。このバンドパスフィルタ１１は第２ミキサ１４の第１入力端１４Ａに接続されており、バンドパスフィルタ９Ｃは第２ミキサ１４の第２入力端１４Ｂに接続されている。
【００５２】
図２に示すように、この第２の実施の形態では、入力信号Ｆinを第１ミキサ１３のみに入力する構成だから、第２ミキサ１４は、入力端子１から周波数ｆinの成分を取り出さない。
【００５３】
この第２実施形態では、帰還線Ｌ２から、パスバンドがｆinのバンドパスフィルタ１１を通して、周波数ｆinの成分を第２ミキサ１４の第１入力端子１４Ａに入力する。同時に、帰還線Ｌ２から、パスバンドがｆin/Ｎであるバンドパスフィルタ９Ｃを通して、周波数(ｆin/Ｎ)の成分を第２ミキサ１４の第２入力端子１４Ｂにそれぞれ加える。
【００５４】
このように、バンドパスフィルタ１１から第２ミキサ１４の第１入力端子１４Ａに、周波数ｆinの信号を加えることで、第１実施形態において分波回路３３から入力信号Ｆinを第２ミキサ１４に印加するのと同様の効果がある。
【００５５】
この第２実施形態の構成によれば、第２ミキサ１４に入力する周波数ｆinの信号を、フィルタ１１を用いて取り出すから、第１実施形態に比べて、その周波数ｆinの信号の安定性は低くなる。しかし、この第２実施形態では、分波回路とミキサ２つを結んだループが存在しないので、不要な発振が起り難くなり、回路設計が容易になるという利点がある。その他の動作は、第１実施形態と同様である。
【００５６】
また、この第２実施形態によれば、第１実施形態で説明したのと同様にして、出力端子２ｂから、１/Ｎ分周波を取り出すことができる。
【００５７】
〔第３の実施の形態〕
次に、図３に、この発明の分周器の第３実施形態の構成を示す。この第３実施形態は、図２に示した第２実施形態における増幅器４に替えて、ＧａＡｓＭＥＳ電界効果トランジスタ(ＦＥＴ)２１を備え、増幅器８に替えて、ＧａＡｓＭＥＳＦＥＴ２２を備えた。なお、この第３実施形態は、１/３分周器である。
【００５８】
この分周器は、入力端子１にバンドパスフィルタ１１Ａが接続され、このフィルタ１１Ａは第１ミキサ１３の第１入力端１３Ａに接続されている。この第１ミキサ１３の出力端１３ＣはＦＥＴ２１のゲートに接続され、ＦＥＴ２１のソースはバンドパスフィルタ９Ａを経由して、出力端子２に接続されている。また、ＦＥＴ２１のドレインはグランドに接続されている。
【００５９】
一方、上記ＦＥＴ２１とバンドパスフィルタ９Ａとの接続線Ｌ１には帰還線Ｌ２が接続され、この帰還線Ｌ２にはバンドパスフィルタ１１Ｂと９Ｃが接続されている。このフィルタ１１Ｂは第２ミキサ１４の第１入力端１４Ａに接続され、フィルタ９Ｃは第２ミキサ１４の第２入力端１４Ｂに接続されている。この第２ミキサ１４の出力端１４Ｃは、ＦＥＴ２２のゲートに接続され、ＦＥＴ２２のソースはバンドパスフィルタ１０を経由して、第１ミキサ１３の第２入力端１３Ｂに接続されている。また、ＦＥＴ２２のドレインはグランドに接続されている。
【００６０】
この第３実施形態の分周器では、入力信号Ｆinの周波数を３０ＧＨｚとした。この場合、図３に、破線で示す帰還ループＦＬ３内における雑音や過渡現象から２０ＧＨｚの信号成分が発生する。
【００６１】
この２０ＧＨｚの信号と、発振器から入力端子１に入力される入力周波数３０ＧＨｚの信号は、第１ミキサ１３に入力され混合されて、この第１ミキサ１３の出力端１３Ｃから１０ＧＨｚ,２０ＧＨｚ,３０ＧＨｚの信号を得る。それら１０ＧＨｚ,２０ＧＨｚ,３０ＧＨｚの信号を、ＦＥＴ２１にて増幅してから、帰還線Ｌ２へ帰還させ、パスバンドが１０ＧＨｚであるバンドパスフィルタ９Ｃで１０ＧＨｚの信号を取り出して、第２ミキサ１４の第２入力端子１４Ｂに入力する。また、バンドパスフィルタ１１Ｂで３０ＧＨｚの信号を取り出して、第２ミキサ１４の第１入力端子１４Ａに入力する。
【００６２】
この第２ミキサ１４は、上記３０ＧＨｚの信号と１０ＧＨｚの信号とを混合することで、周波数１０ＧＨｚの信号と、２０ＧＨｚの信号と、３０ＧＨｚの信号とを出力する。これらの信号は、ＦＥＴ２２で増幅されて、パスバンドが２０ＧＨｚであるバンドパスフィルタ１０を通過することにより、２０ＧＨｚの信号が取り出される。その２０ＧＨｚの信号は、第１ミキサ１３の第２入力端子１３Ｂへ再び印加され、そこで３０ＧＨｚの入力信号Ｆinと再び混合され、上述の動作が繰り返される。
【００６３】
そして、上述した帰還ループＦＬ３における帰還動作を繰り返すことによって、レベルが高くなった１０ＧＨｚの信号を１/３分周波Ｆinとして出力端子２から取り出す。この結果、周波数ｆinの信号Ｆinが、入力端子１へ入力されていないときには、出力信号Ｆoutは無く、入力端子１に入力信号Ｆｉｎとして３０ＧＨｚ(１５ｄＢｍ)の信号が入力されたときには、出力端子２から１０ＧＨｚ(５ｄＢｍ)の信号が安定して得られた。
【００６４】
なお、この第３実施形態で採用できる整合回路およびバイアス回路としては、例えば、図９に示す回路がある。この回路は、入力端子９０１と出力端子９０２との間に直列接続した伝送線路９３２Ａ,９３２Ｃと、この伝送線路９３２Ａと９３２Ｃとを接続する部分９３３に一端を接続した伝送線路９３２Ｂと９３２Ｄを有する。この伝送線路９３２Ｂは他端が開放されており、伝送線路９３２Ｄは抵抗９３５を経由してグランドに接続されている。この抵抗９３５と伝送線路９３２Ｄとの接続線に引き出し端子９３７が形成され、この引き出し端子９３７に電圧ＶBが印加されるようになっている。この回路によれば、図９に示す伝送線路９３２Ａ,９３２Ｂ,９３２Ｃ,９３２Ｄの長さを変えることにより、入出力インピーダンスを調整できる。また、バイアス電圧ＶBにより、バイアス電圧をかけることができる。
【００６５】
〔第４の実施の形態〕
次に、図４に、この発明の分周器である第４実施形態を示す。この第４実施形態では、前述の第３実施形態と異なり、ＧａＡｓＭＥＳＦＥＴ２１と２２は、ミキサと増幅器の両方を兼ねている。また、この第４実施形態は、１/３分周器である。
【００６６】
この第４実施形態は、入力端子１とＦＥＴ２１のゲートとの間にバンドパスフィルタ１１Ａが接続され、ＦＥＴ２１のドレインは接地されている。一方、ＦＥＴ２１のソースは、バンドパスフィルタ１１Ｂと９Ｂに接続され、このフィルタ１１Ｂと９ＢはＦＥＴ２２のゲートに接続されている。
【００６７】
このＦＥＴ２２のドレインは接地され、ソースはバンドパスフィルタ９Ａを経由して出力端子２に接続されている。このバンドパスフィルタ９ＡとＦＥＴ２２との接続線Ｌ１１にはバンドパスフィルタ１０が接続されており、このバンドパスフィルタ１０はＦＥＴ２１のゲートに接続されている。
【００６８】
この第４実施形態では、ＧａＡｓＭＥＳＦＥＴ２１,２２の非線型性を利用して、ＦＥＴ２１,２２を増幅手段としてだけでなく、混合手段としても使用している。また、図４では、ＦＥＴ２１,２２が構成する増幅器の各整合回路とバイアス回路は省略した。
【００６９】
この第４実施形態では、破線で示されるフィードバックループＦＬ４内における雑音や過渡現象に起因して、周波数が２ｆin/３の信号成分が発生し、その２ｆin/３の信号成分と、入力端子１に接続された発振器(図示せず)からの入力周波数ｆinとが、ＦＥＴ２１に入力される。このＦＥＴ２１の非線型性によるミキサ動作と増幅作用によって、周波数がｆin,ｆin±ｆin/３の信号が出力される。
【００７０】
この周波数がｆin,ｆin±ｆin/３の信号を、バンドパスフィルタ９Ｂ,１１Ｂを通して、周波数ｆinの信号と周波数ｆin/３の信号をそれぞれ取り出す。この２つの信号をＦＥＴ２２に入力して、周波数(ｆin/３)の信号と、周波数ｆinの信号とを混合して増幅する。そして、このＦＥＴ２２が発生した周波数(ｆin/３),(ｆin±ｆin/３)の信号を、周波数(２ｆin/３)をパスバンドに持つバンドパスフィルタ１０を通して、周波数(２ｆin/３)の信号を取り出し、ＦＥＴ２１の入力に印可し、以下上述の動作を繰り返す。
【００７１】
この第４実施形態によれば、回路の発振動作によって、電力の高くなった周波数(ｆin/３)の信号は、パスバンドが(ｆin/３)であるバンドパスフィルタ９Ａから出力Ｆoutとして出力端子２から取り出され、入力周波数ｆinの１/３の周波数である１/３分周信号が得られる。
【００７２】
この実施形態では、周波数ｆinの入力信号Ｆinが、この回路を動作させて分周波を立ち上げるきっかけとなっている。この回路は、周波数ｆinの入力信号が無い場合は、ループ利得が１以下になるように設定されており、発振は始まらない。一方、ｆinの入力信号が所定レベル以上入力されたとき、ＦＥＴ２１,２２が構成する増幅器の非線型性を利用して、増幅器にある信号が入力されたときに、その他の周波数の位相を変化させるという特性によって、周波数(ｆin/３)の信号および周波数(２ｆin/３)の信号の位相が変化して、ループ利得が１を上回るように設定されている。こうして、上記回路において、入力の無いときには発振は起こらず、入力のあるときのみ発振が始まるようになっている。
【００７３】
〔第５の実施の形態〕
次に、図５に、この発明の分周器を備えた送受信器の構成を示す。この送受信器は、上記第１〜第４実施形態のいずれかを分周器４５として備えている。
【００７４】
この送受信器は、基準信号源４１,位相比較器４２,ローパスフィルタ４３,電圧制御発振器(ＶＣＯ)４４が順に直列接続され、この発振器４４の出力側が分周器４５を経由して位相比較器４２に帰還されている位相同期ループＰＬＬを有している。また、この電圧制御発振器４４は、ミキサ４６に接続され、このミキサ４６は、アンテナなどの送受信器４８に接続されている。また、このミキサ４６には、送信信号４７が入力され、かつ、送信信号４７を出力する。
【００７５】
この第５実施形態の送受信器によれば、位相同期ループＰＬＬは、基準信号源４１からの基準信号の位相に追随する。位相同期ループＰＬＬでは、電圧制御発振器(ＶＣ０)４４が発生する信号を分周器４５で分周し、その分周信号の位相と基準信号源４１からの信号の位相とを位相比較器４２で比較する。そして、この２つの信号の誤差の信号が、位相比較器４２から出力され、ローパスフィルタ４３を介して直流電圧成分を電圧制御発振器(ＶＣＯ)４４に負帰還する。この負帰還によって、発振器(ＶＣＯ)４４の位相または周波数が変動した場合に、基準信号源４１の位相と周波数を基準として、発振器(ＶＣＯ)４４における位相または周波数の変動を逆方向に引き戻すように制御する。
【００７６】
実用上、発振器(ＶＣＯ)４４の出力周波数は、基準信号源４１の出力周波数よりも高く設定されている。このため、分周器４５は、発振器(ＶＣＯ)４４の出力周波数を分周して、基準信号源４１の周波数と同じにしてから、位相比較器４２で、基準信号源４１からの信号と位相比較する。
【００７７】
この位相同期ループＰＬＬから出力された信号は、ミキサ４６によって、送信信号４７と掛け合わされ、アンテナなどの送信装置４８から送信される。一方、受信する場合は、アンテナなどの受信装置４８で受信した信号と位相同期ループＰＬＬからの信号を、ミキサ４６によって掛け合わせて、ダウンコンバートして送信信号４７として信号を取り出す。
【００７８】
【発明の効果】
以上より明らかなように、この発明のアナログ分周器は、第１の周波数混合器と第２の周波数混合器を含んだ帰還ループでもって、レベルが高められたＮ分の１の周波数の信号を得ることができる。また、各周波数混合器に対して、所定の動作周波数を割り当てることができ、周波数混合器の設定が容易になる。
【００７９】
また、一実施形態のアナログ分周器は、上記アナログ分周器において、上記周波数混合器とこの周波数混合器の出力側に接続された増幅器とを、１つの非線型増幅器で構成したから、回路構成を単純化できる。
【００８０】
【図面の簡単な説明】
【図１】 この発明のアナログ分周器の第１実施形態の基本回路構成を示すブロック図である。
【図２】 この発明の第２実施形態の基本構成を示すブロック図である。
【図３】 この発明の第３実施形態のブロック図である。
【図４】 この発明の第４実施形態のブロック図である。
【図５】 この発明の第５実施形態であり、上記第１〜第４実施形態のうちのいずれかの分周器を組み込んだ送受信器の構成図である。
【図６】 従来の一般的なアナログ分周器を示すブロック図である。
【図７】 もう１つの従来のアナログ分周器を示すブロック図である。
【図８】 図８(Ａ),(Ｂ)は、上記第１〜第５実施形態が有するバンドパスフィルタの構成例を示すブロック図である。
【図９】 上記第１〜第５実施形態で用いられるバイアス回路の構成例を示す回路図である。
【図１０】 上記第１実施形態が有する分波器の一例であるウィルキンソンデバイダの構成ブロック図である。
【図１１】 上記第１実施形態が有するミキサの一例であるアンチパラレルダイオードの構成ブロック図である。
【符号の説明】
１…信号入力端子、２…信号出力端子、２ａ,２ｂ…信号出力端子、
３…周波数混合器(ミキサ)、４…増幅器、
５…バンドパスフィルタ(パスバンドｆｉｎ/２)、
６…増幅器、７…増幅器、８…増幅器、
９…バンドパスフィルタ(パスバンドｆｉｎ/Ｎ)、
１０…バンドパスフィルタ(パスバンドｆｉｎ(１−１/Ｎ)、
１１…バンドパスフィルタ(パスバンドｆｉｎ)、
１２…ローパスフィルタ、１３…周波数混合器(ミキサ)、
１４…周波数混合器(ミキサ)、２１…ＧａＡｓＭＳＦＥＴ、
２２…ＧａＡｓＭＳＦＥＴ、３１…コンデンサ、３２…伝送線路、
３３…分波回路、３４…ダイオード、３５…抵抗、
４１…基準信号源、４２…位相比較器、４３…ローパスフィルタ、
４４…電圧制御発振器(ＶＣ０)、４５…この発明の分周器、
４６…周波数混合器(ミキサ)、４７…送信信号、
４８…アンテナなどの送受信器
Claims (4)
- 入力周波数の入力信号を、第１の周波数混合器の入力端に入力し、
上記第１の周波数混合器の出力端から出力されて増幅された信号から、上記入力周波数のＮ(Ｎは整数)分の１の周波数の信号を取り出して、第２の周波数混合器の入力端に入力し、
上記第２の周波数混合器のもう１つの入力端に、上記入力周波数の入力信号を入力することによって、上記入力周波数から上記入力周波数のＮ分の１の周波数を減算した周波数の信号を、上記第２の周波数混合器から出力し、上記第２の周波数混合器から出力された信号を上記第１の周波数混合器のもう１つの入力端に入力して、
上記入力周波数のＮ分の１の周波数の信号を上記第１の周波数混合器または上記第２の周波数混合器の少なくともいずれか一方から取り出すことを特徴とするアナログ分周器。 - 請求項１に記載のアナログ分周器において、
上記周波数混合器とこの周波数混合器の出力側に接続された増幅器とを、１つの非線型増幅器で構成したことを特徴とするアナログ分周器。 - 入力周波数の入力信号を、第１の周波数混合器の入力端に入力し、
上記第１の周波数混合器の出力端から出力されて増幅された信号から、上記入力周波数のＮ(Ｎは整数)分の１の周波数の信号を取り出して、第２の周波数混合器の入力端に入力し、
上記第１の周波数混合器の出力端から出力されて増幅された信号から上記入力周波数と同一の周波数の信号を取り出して、上記第２の周波数混合器のもう１つの入力端に入力することによって、
上記入力周波数から上記入力周波数のＮ分の１の周波数を減算した周波数の信号を、上記第２の周波数混合器から出力し、上記第２の周波数混合器から出力された信号を上記第１の周波数混合器のもう１つの入力端に入力して、
上記入力周波数のＮ分の１の周波数の信号を上記第１の周波数混合器または上記第２の周波数混合器の少なくともいずれか一方から取り出すことを特徴とするアナログ分周器。 - 入力周波数の入力信号を、第１の周波数混合器をなす第１の非線形増幅器の入力端に入力し、
上記第１の非線形増幅器の出力端から出力された信号から、上記入力周波数のＮ(Ｎは整数)分の１の周波数の信号を取り出して、第２の周波数混合器をなす第２の非線形増幅器の入力端に入力し、
上記第１の非線形増幅器の出力端から出力された信号から上記入力周波数と同一の周波数の信号を取り出して、上記第２の非線形増幅器の入力端に入力することによって、
上記入力周波数から上記入力周波数のＮ分の１の周波数を減算した周波数の信号を、上記第２の非線形増幅器から出力し、上記第２の非線形増幅器から出力された信号を上記第１の非線形増幅器の入力端に入力して、
上記入力周波数のＮ分の１の周波数の信号を上記第２の非線形増幅器から取り出すことを特徴とするアナログ分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000253815A JP3817413B2 (ja) | 2000-08-24 | 2000-08-24 | アナログ分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000253815A JP3817413B2 (ja) | 2000-08-24 | 2000-08-24 | アナログ分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076777A JP2002076777A (ja) | 2002-03-15 |
| JP3817413B2 true JP3817413B2 (ja) | 2006-09-06 |
Family
ID=18742853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000253815A Expired - Fee Related JP3817413B2 (ja) | 2000-08-24 | 2000-08-24 | アナログ分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3817413B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60220986T2 (de) * | 2002-04-04 | 2008-03-13 | Texas Instruments Inc., Dallas | Quadraturteiler |
-
2000
- 2000-08-24 JP JP2000253815A patent/JP3817413B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076777A (ja) | 2002-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886595A (en) | Odd order MESFET frequency multiplier | |
| EP3577756B1 (en) | A broadband frequency tripler | |
| US6369675B2 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
| Lee et al. | A 60-GHz push-push InGaP HBT VCO with dynamic frequency divider | |
| Jeong et al. | V-band high-order harmonic injection-locked frequency-divider MMICs with wide bandwidth and low-power dissipation | |
| Hung et al. | A 72-114 GHz fully integrated frequency multiplier chain for astronomical applications in 0.15-µm mHEMT process | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| JP3817413B2 (ja) | アナログ分周器 | |
| Kudszus et al. | Subharmonically injection locked 94 GHz MMIC HEMT oscillator using coplanar technology | |
| Lenk et al. | Low phase-noise monolithic GaInP/GaAs-HBT VCO for 77 GHz | |
| Bourhill et al. | A balanced self-oscillating mixer | |
| JPH07176953A (ja) | マイクロ波発振器 | |
| Messinger et al. | Divide-by-8 phase detector MMIC for PLL-based carrier recovery in E-band communication | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| Lim et al. | A WR3. 4 x12 Frequency Multiplier Chain Based on InP HBT Technology | |
| US4769621A (en) | Frequency divider with darlington transistors | |
| CA1124337A (en) | Microwave phase locked loops using fet frequency dividers | |
| JPH118515A (ja) | 周波数変換装置 | |
| Kamogawa et al. | A 20-GHz-band subharmonically injection-locked oscillator MMIC with wide locking range | |
| Madihian et al. | GaAs-monolithic IC's for an X-band PLL-stabilized local source | |
| Starzer et al. | A 21-GHz self-oscillating down-converter mixer | |
| Stubbs et al. | A single stage monolithic regenerative 1/2 analog frequency divider | |
| Fan et al. | Design of a Self-Oscillating Mixer for Millimeter-Wave Applications | |
| Pace et al. | A Times-4 Frequency Multiplier from K-to W-band | |
| Lee et al. | A V-band VCO and frequency divider MMICs for phased-locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |