JP4588699B2 - バイアス回路 - Google Patents
バイアス回路 Download PDFInfo
- Publication number
- JP4588699B2 JP4588699B2 JP2006512688A JP2006512688A JP4588699B2 JP 4588699 B2 JP4588699 B2 JP 4588699B2 JP 2006512688 A JP2006512688 A JP 2006512688A JP 2006512688 A JP2006512688 A JP 2006512688A JP 4588699 B2 JP4588699 B2 JP 4588699B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- bias circuit
- inductor
- bias
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003071 parasitic effect Effects 0.000 claims description 37
- 230000005540 biological transmission Effects 0.000 claims description 21
- 230000002265 prevention Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 45
- 239000003990 capacitor Substances 0.000 description 19
- 230000006866 deterioration Effects 0.000 description 9
- 230000001939 inductive effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 238000001228 spectrum Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/5483—Systems for power line communications using coupling circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Filters And Equalizers (AREA)
- Transmitters (AREA)
Description
【技術分野】
この発明は、バイアス回路に関するものであり、詳細には、ベースバンド信号のように直流近傍の低周波から高周波に渡る広帯域なスペクトル成分を持つ信号の増幅などを行う半導体素子や光変調器などに直流バイアスを印加するバイアス回路に関するものである。
【背景技術】
【０００１】
マイクロ波通信のように信号スペクトルが動作周波数近傍に集中している信号を扱う通信装置に適用されるバイアス回路として、下記特許文献１にその開示例がある。この特許文献１では、動作周波数の１／４波長の長さのショートスタブを用いて信号スペクトル周波数近傍で高いインピーダンスを実現し、直流を含むそれ以外の周波数に対しては積極的にインピーダンスを下げるという手法が用いられている。
【０００２】
また、トランジスタのゲートバイアスのようにインピーダンスの高い部分へバイアスを印加する場合の例として、下記特許文献２にその開示例がある。この特許文献２では、伝送線路のインピーダンスよりも十分大きなインピーダンスを有する抵抗器を用いてバイアスを印加する手法が用いられている。
【０００３】
しかしながら、特許文献１に示されるような１／４波長の長さのショートスタブを用いる手法では、信号スペクトルが動作周波数近傍に集中している信号の増幅回路に対しては適用できても、広帯域なスペクトル成分を有するベースバンド信号の増幅回路には適用ができないという欠点があった。
【０００４】
また、特許文献２に示されるような伝送線路のインピーダンスよりも十分大きなインピーダンスを有した抵抗器を用いる手法は、原理的に広帯域性を有する抵抗器本来の特性から、広帯域化への対応は比較的容易であるが、例えば、ドレイン端子のように電流供給の必要な端子へバイアス電圧を印加する際には、抵抗器における電圧降下分を加えたバイアス電圧を印加する必要があるため、電源電圧が大きくなるという問題があった。
【０００５】
これらの問題点を解決するものとして、広帯域信号に対しては高インピーダンスとなり、直流近傍では低インピーダンスとなるような特性を有するバイアス回路が存在する（例えば、非特許文献１など）。この非特許文献１に示されたバイアス回路では、バイアス電源とバイアス印加対象との間に広帯域信号をブロックするためのインダクタが挿入されている。
【０００６】
【特許文献１】
特開２０００−１９６３７９号公報
【特許文献２】
特開平３−２１６００３号公報
【非特許文献１】
アンリツ電子計測器総合カタログ（ＣＤ−ＲＯＭ版） ２００３年版 ｐｐ．５２０
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のようなインダクタを用いて交流信号をブロックする手法では、インダクタンス成分が可能な限り高く、高周波領域においても誘導性の性質が維持され、かつ周波数特性の良好なインダクタを用いる必要がある。
【０００８】
しかしながら、上述の非特許文献１に示された手法では、インダクタを実装する際に、実装パタンと接地電位間にわずかな容量が寄生すると直列共振を起こし、当該共振周波数でのバイアス回路のインピーダンスが非常に小さくなって所望の特性が得られなくなるという問題点があった。
【０００９】
この問題点は、前述の直列共振が生じた場合に入力端子を通過した広帯域信号のうちの共振周波数近傍の周波数成分が出力端子に向かわずにインピーダンスの低いバイアス回路側へ流入してしまうことで、一部の信号の欠落や、信号レベルの低下が生起することに原因があった。
【００１０】
なお、ベースバンド信号の情報は時間軸の特定タイミングにおける電流や電圧値に付与されているので、特定周波数成分の欠落やレベル低下がトータルの信号電力に対してわずかな量であっても時間波形劣化による誤り率増大の原因となる。
【００１１】
このような状況に鑑み、本発明は、共振によって発生するベースバンド信号の部分的欠落を防止し、信号特性劣化を抑制したバイアス回路を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
この発明にかかる光受信装置にあっては、伝送線路上の一端にバイアス電圧またはバイアス電流を供給するバイアス回路であって、伝送線路上を伝送するベースバンド信号の高周波成分を阻止するとともに、直流近傍の周波数成分を通過させるインダクタと、前記インダクタを実装することによって発生する寄生容量と該インダクタのインダクタンスとが共振を起こすことによって生じる前記伝送線路から見たインピーダンスの低下を防止するためのインピーダンス低下防止素子と、を備えたことを特徴とする。
【００１３】
この発明によれば、バイアス回路に備えられたインダクタと、インピーダンス低下防止素子とによって構成された並列回路のインピーダンス成分が誘導リアクタンス成分だけでなく、抵抗成分も併せ持つようになる。その結果、インダクタを実装することによって発生した寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止される。
【発明を実施するための最良の形態】
【００１４】
以下に添付図面を参照して、本発明にかかるバイアス回路の好適な実施の形態を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１５】
実施の形態１．
第１図は、この発明の実施の形態１にかかるバイアス回路の構成を示す図である。同図に示すバイアス回路は、例えば、信号入力端１と信号出力端２とを備えた高速信号線路上の一端にバイアス電圧（またはバイアス電流、以下「バイアス電源」という）を供給するための構成である。同図において、従来技術にて構成されたＤＣバイアス回路６から出力されるバイアス電源が抵抗器３とインダクタ４との並列回路を介して高速信号線路上の一端に供給される。なお、インダクタ４は、上述の交流信号をブロックするインダクタである。また、キャパシタ５は上述した実装パタンと接地電位間に発生する寄生容量であり、キャパシタ５の一端は抵抗素子３とインダクタ４との並列回路の一端に接続され、他端はグランドに接地されている。
【００１６】
つぎに、第１図に示したバイアス回路の動作について説明するが、第１図の動作の説明の前に、第１図の構成から抵抗素子３が除かれたバイアス回路の回路特性について考察する。なお、第２Ａ図は、第１図の構成から抵抗素子３が除かれたバイアス回路の構成を示す図であり、第２Ｂ図は、第２Ａ図に示すバイアス回路の角周波数に対する通過特性を示す図である。
【００１７】
第２Ａ図に示す回路構成では、インダクタ４とキャパシタ５とが直列共振を起こす共振周波数（あるいは共振角周波数）が存在する。したがって、当該共振周波数の近傍において、高速信号線路からバイアス回路側を見たインピーダンスが非常に小さくなり、第２Ｂ図に示すように信号通過特性が劣化することになる。
【００１８】
また、第３Ａ図は、第２Ａ図に示した従来回路において構成されるＬＣ共振回路のインピーダンス−周波数特性を示す模式図であり、第３Ｂ図は、当該ＬＣ共振回路のインピーダンス軌跡を示す図である。
【００１９】
当該回路のインピーダンスのリアクタンス成分は、角周波数ωが０から∞に増加するとき、ある角周波数を境にして容量性から誘導性に変化する。この変化点を決める周波数（角周波数）が共振周波数（共振角周波数）であり、第３Ａ図であれば急峻に落ち込んだ曲線上の窪み（ディップ）の部分での周波数であり、第３Ｂ図であれば座標原点における周波数である。
【００２０】
例えば、第２Ａ図に示すインダクタ４のインダクタンスが１μＨであり、キャパシタ５の寄生容量が１ｐＦとすると、共振周波数は約１５０ＭＨｚとなる。
【００２１】
いま、広帯域信号の例としてベースバンド信号を考えた場合、一般的な目安として信号ビットレートの数倍から１万分の１の周波数領域において、信号成分の欠落や信号レベルの低下があると信号波形が歪み、信号特性劣化が起こると言われている。つまり、前述の例である、１μＨのインダクタンスと１ｐＦの寄生容量とから構成される第２Ａ図のバイアス回路を適用することができるベースバンド信号は、信号速度が１５００Ｇｂｐｓ以上のものに限定されることになる。したがって、第２Ａ図に示すバイアス回路は、非現実的な回路となってしまう。
【００２２】
つぎに、第１図に示すバイアス回路において、インダクタ４に並列に付加された抵抗素子３の役割について、第４Ａ図および第４Ｂ図を用いて説明する。なお、第４Ａ図は、第２Ａ図に示す従来回路の共振周波数における各インピーダンスベクトルを模式的に示す図であり、第４Ｂ図は、第１図に示す実施の形態１の回路の共振周波数における各インピーダンスベクトルを模式的に示す図である。すなわち、第４Ａ図と第４Ｂ図との差は抵抗素子３があるか否かが異なるのみである。
【００２３】
第２Ａ図において、インダクタ４のインダクタンスをＬとし、キャパシタ５のキャパシタンスをＣとすれば、インダクタ４とキャパシタ５とで構成される直列共振回路の共振角周波数ωＣは、次式で表すことができる。
【００２４】
【数１】
【００２５】
また、この共振角周波数ωＣを用いて、直列共振回路のリアクタンス成分のうち、誘導性成分（以下「誘導リアクタンス成分」という）をＸＬとし、容量性成分（以下「容量リアクタンス成分」という）をＸＣとすれば、これらのＸＬおよびＸＣは、式（１）を用いてそれぞれ次式のように表すことができる。
【００２６】
【数２】
【００２７】
【数３】
【００２８】
式（２）および式（３）から明らかなように、インダクタ４の誘導リアクタンス成分と、キャパシタ５の容量リアクタンス成分とは、絶対値が等しく、それぞれの符号が異なるので、第４Ａ図に示すように、互いに打ち消し合うように作用する。
【００２９】
一方、第１図に示すＲＬＣ共振回路では、第４Ｂ図に示すように、共振点におけるリアクタンス成分は打ち消し合っても抵抗成分は打ち消されないので、共振点においてインピーダンスがゼロとなることはない。
【００３０】
なお、第４Ｂ図のインピーダンスベクトル図は、抵抗素子３をインダクタ４に並列に挿入した場合の当該図であったが、抵抗素子３をインダクタ４に直列に挿入した場合は、第４Ａ図のインピーダンスベクトル図を抵抗素子３の抵抗成分だけ右方向にシフトさせたものに相当する。つまり、一定の抵抗成分が常に保持されるので、共振点においてＲＬＣ共振回路のインピーダンスがゼロとなることはない。
【００３１】
また、第５Ａ図は、第１図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第５Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【００３２】
第１図に示すＬＣＲ共振回路では、インダクタ４に抵抗素子３が並列に接続されており、当該ＬＲ並列回路のインピーダンス成分が虚部（誘導リアクタンス成分）だけでなく、実部（抵抗成分）を有するようになるので、ＬＣＲ共振回路のインピーダンスは共振周波数においても、Ｒ，Ｌ，Ｃで決定される一定の値を有し、０になることはない。したがって、高速信号線路からバイアス回路を見た共振点におけるインピーダンスの低下を防止することができる。
【００３３】
以上説明したように、この実施の形態では、抵抗素子をインダクタに並列に接続しているので、インダクタを実装することによって発生した寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００３４】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下を防止するための素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な周波数（すなわち共振周波数）近傍において、抵抗器として作用するものであればよい。
【００３５】
実施の形態２．
第６図は、この発明の実施の形態２にかかるバイアス回路の構成を示す図である。同図に示すバイアス回路は、第１図に示したバイアス回路において、抵抗素子３ａをインダクタ４と並列ではなく、寄生容量であるキャパシタ５に対して直列に接続されるように構成している。なお、その他の構成については実施の形態１と同一、あるいは同等であり、これらの部分については同一符号を付して示している。
【００３６】
つぎに、第６図に示したバイアス回路の動作について説明する。なお、第７Ａ図は、第６図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第７Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【００３７】
第６図に示すＬＣＲ共振回路では、キャパシタ５に対して抵抗素子３が直列に接続されており、インダクタ４を含めたＬＣＲ直列共振回路を構成するので、当該回路のインピーダンスは、第７Ａ図および第７Ｂ図に示すように抵抗素子３ａの抵抗値（Ｒ）以下になることはない。したがって、高速信号線路からバイアス回路を見た共振点におけるインピーダンスの低下を防止することができる。
【００３８】
以上説明したように、この実施の形態によれば、抵抗素子をインダクタを実装することによって発生した寄生容量に直列に接続しているので、寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００３９】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、実施の形態１のときと同様である。
【００４０】
実施の形態３．
第８図は、この発明の実施の形態３にかかるバイアス回路の構成を示す図である。同図に示すバイアス回路は、第６に示した実施の形態２のバイアス回路において、抵抗素子３ｂを寄生容量であるキャパシタ５に対して直列ではなく、並列に接続されるように構成している。なお、その他の構成については実施の形態２と同一、あるいは同等であり、これらの部分については同一符号を付して示している。
【００４１】
つぎに、第８図に示したバイアス回路の動作について説明する。なお、第９Ａ図は、第８図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第９Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。第１図のバイアス回路ではインダクタ４に対して抵抗素子３が並列に接続されているのに対して、第８図のバイアス回路ではキャパシタ５に対して抵抗素子３ｂが並列に接続されているので、ＬＣＲ共振回路のインピーダンス−周波数特性や、インピーダンス軌跡は、第７Ａ図と、第７Ｂ図とをそれぞれ対称形にした、第９Ａ図と、第９Ｂ図と、に示されるそれぞれの特性となる。
【００４２】
第８図に示すＬＣＲ共振回路では、キャパシタ５に抵抗素子３ｂが並列に接続されているのでの、当該ＲＣ並列回路のインピーダンス成分が虚部（容量リアクタンス成分）だけでなく、実部（抵抗成分）を有するようになるため、ＬＣＲ共振回路のインピーダンスは共振周波数においても、Ｒ，Ｌ，Ｃで決定される一定の値を有し、０になることはない。したがって、高速信号線路からバイアス回路を見た共振点におけるインピーダンスの低下を防止することができる。
【００４３】
以上説明したように、この実施の形態によれば、抵抗素子をインダクタを実装することによって発生した寄生容量に並列に接続しているので、寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００４４】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、他の実施の形態のときと同様である。
【００４５】
実施の形態４．
第１０図は、この発明の実施の形態４にかかるバイアス回路の構成を示す図である。同図に示すバイアス回路は、第１図に示した実施の形態１のバイアス回路に加えて、抵抗素子３ｂを寄生容量であるキャパシタ５に対して並列に接続されるように構成している。なお、その他の構成については実施の形態１と同一、あるいは同等であり、これらの部分については同一符号を付して示している。
【００４６】
つぎに、第１０図に示したバイアス回路の動作について説明する。なお、第１１Ａ図は、第１０図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第１１Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。第１図のバイアス回路ではインダクタ４に対してのみ抵抗素子３が並列に接続されているのに対して、第１０図のバイアス回路ではキャパシタ５に対しても抵抗素子３ｂが並列に接続されている。
【００４７】
したがって、当該ＬＣＲ共振回路のインピーダンス−周波数特性は、第５Ａ図と、第９Ａ図とを組み合わせた第１１Ａ図に示される特性となる。同様に、当該ＬＣＲ共振回路のインピーダンス軌跡は、第５Ｂ図と、第９Ｂ図とを組み合わせた第１１Ｂ図に示される特性となる。
【００４８】
第１０図に示すＬＣＲ共振回路では、インダクタ４に抵抗素子３が並列に接続されており、当該ＬＲ並列回路のインピーダンス成分が虚部（誘導リアクタンス成分）だけでなく、実部（抵抗成分）を有するようになる。また、キャパシタ５に抵抗素子３ｂが並列に接続されているので、当該ＲＣ並列回路のインピーダンス成分が虚部（容量リアクタンス成分）だけでなく、実部（抵抗成分）を有するようになる。したがって、抵抗素子３，３ｂ、インダクタ４およびキャパシタ５で構成されるＬＣＲ共振回路のインピーダンスは共振周波数においても、Ｒ１，Ｒ２，Ｌ，Ｃで決定される一定の値を有し、０になることはない。したがって、高速信号線路からバイアス回路を見た共振点におけるインピーダンスの低下を防止することができる。
【００４９】
また、バイアス回路から見たインピーダンスを広帯域に渡って所定の範囲内に抑制させることができるので、バイアス電源の安定供給が可能になる。
【００５０】
以上説明したように、この実施の形態によれば、抵抗素子をインダクタおよびインダクタを実装することによって発生した寄生容量のそれぞれに並列に接続しているので、寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００５１】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、他の実施の形態のときと同様である。
【００５２】
実施の形態５．
第１２図は、この発明の実施の形態５にかかるバイアス回路の構成を示す図である。第１図に示した実施の形態１のバイアス回路が単相の高速信号線路に対してバイアス電源を供給するものであったが、この実施の形態のバイアス回路は差動の高速信号線路に対してＤＣバイアス回路を共通にして各線路にバイアス電源を供給するものである。なお、この実施の形態のバイアス回路は、当該差動線路に対して実施の形態４のバイアス回路を適用しているが、他の実施の形態のバイアス回路を適用することもできる。
【００５３】
なお、第１２図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性や、インピーダンス軌跡は、上述の実施の形態１〜４に示した単相線路に対する各特性が差動線路の各線路に反映されたものとなる。
【００５４】
以上説明したように、この実施の形態では、差動線路を構成する一対の線路ごとに、インダクタを実装することによって発生した寄生容量に対して抵抗素子を並列に接続しているので、寄生容量成分を打ち消した後でも抵抗成分が残り、一対の伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００５５】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、他の実施の形態のときと同様である。
【００５６】
実施の形態６．
第１３図は、この発明の実施の形態６にかかるバイアス回路の構成を示す図である。この実施の形態のバイアス回路は、実施の形態４のバイアス回路の好適な構成の具体例を示すものである。
【００５７】
実施の形態４のところで説明したように、インダクタ４に抵抗素子３が並列に接続されているので当該ＬＲ並列回路のインピーダンスが抵抗成分を持たせることができ、また、寄生容量であるキャパシタ５に抵抗素子３ｂが並列に接続されているので当該ＲＣ並列回路のインピーダンス成分も抵抗成分を持たせることができる。
【００５８】
つぎに、実際に、上記のＬＲ並列回路のインピーダンスＺＬと、ＲＣ並列回路のインピーダンスＺＣとを計算してみる。
【００５９】
まず、ＬＲ並列回路のインピーダンスＺＬは次式で与えられる。
【００６０】
【数４】
【００６１】
同様に、ＲＣ並列回路のインピーダンスＺＣは次式で与えられる。
【００６２】
【数５】
【００６３】
ここで、付加される各抵抗値を
【００６４】
【数６】
【００６５】
となるように選べば、合成インピーダンスＺ＝ＺＬ＋ＺＣは、式（３）、式（４）および式（５）式を用いて、次式のように簡単化できる。
【００６６】
【数７】
【００６７】
式（７）によれば、直流を含む全周波数領域において一定の実数値となる。
【００６８】
なお、第１４Ａ図は、第１３図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第１４Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。これらの図に示される曲線は、式（７）に示す定インピーダンス特性を明確に表している。
【００６９】
このように、インダクタ４およびキャパシタ５にそれぞれ付加される抵抗素子３，３ｂの各抵抗値を、式（６）を満足するような値に設定すれば、高周波信号の入出力ポート１，２間の伝達関数は、前述のＲと高周波信号線路のインピーダンスから決まる一定の実数の損失となるため、ベースバンド信号の振幅が小さくなる以外は信号スペクトル間の相対強度、位相には一切影響を与えない無歪の回路に設計することができる。
【００７０】
例えば、第１３図に示すように、インダクタ４のインダクタンスＬ、キャパシタ５のキャパシタンスＣがそれぞれ、Ｌ＝８００ｎＨ，Ｃ＝０．８ｐＦのとき、抵抗素子３，３ａの各抵抗値ＲＬを、ＲＬ＝１ｋΩに設定すれば、バイアス回路のインピーダンスは、常に１ｋΩであり、信号入出力端から見た損失は常に０．２ｄＢを維持することができるので、バイアス電源の安定供給が可能になる。
【００７１】
以上説明したように、この実施の形態では、インダクタや抵抗素子の値を所定の値に設定しているので、インダクタを実装することによって発生した寄生容量成分を打ち消した後でも一定の抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００７２】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、他の実施の形態のときと同様である。
【００７３】
また、これまでの実施の形態では、ＤＣバイアス回路６の外部にインダクタ４や、抵抗素子３を付加する構成について説明してきたが、ＤＣバイアス回路６に備えられるＤＣ電源自身が、上記のような構成を備えていてもよい。例えば、ＤＣ電源自身が、数百ｎＨ以上のインダクタンス成分を有し、かつ当該インダクタンス成分に並列に付加（あるいは等価的に付加）される抵抗成分が、実装段階で発生する寄生容量と当該インダクタンス成分とにより式（６）にて示される程度の値を有していればよい。
【産業上の利用可能性】
【００７４】
以上のように、本発明にかかるバイアス回路は、ベースバンド信号のように直流近傍の低周波から高周波に渡る広帯域なスペクトル成分を持つ信号の増幅などを行う半導体素子や光変調器などに直流バイアスを印加するバイアス回路として有用である。
【図面の簡単な説明】
【００７５】
【図１】 第１図は、この発明の実施の形態１にかかるバイアス回路の構成を示す図である。
【図２Ａ】 第２Ａ図は、第１図の構成から抵抗素子３が除かれたバイアス回路の構成を示す図である。
【図２Ｂ】 第２Ｂ図は、第２Ａ図に示すバイアス回路の角周波数に対する通過特性を示す図である。
【図３Ａ】 第３Ａ図は、第２Ａ図に示した従来回路において構成されるＬＣ共振回路のインピーダンス−周波数特性を示す模式図である。
【図３Ｂ】 第３Ｂ図は、当該ＬＣ共振回路のインピーダンス軌跡を示す図である。
【図４Ａ】 第４Ａ図は、第２Ａ図に示す従来回路の共振周波数における各インピーダンスベクトルを模式的に示す図である。
【図４Ｂ】 第４Ｂ図は、第１図に示す実施の形態１の回路の共振周波数における各インピーダンスベクトルを模式的に示す図である。
【図５Ａ】 第５Ａ図は、第１図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図５Ｂ】 第５Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【図６】 第６図は、この発明の実施の形態２にかかるバイアス回路の構成を示す図である。
【図７Ａ】 第７Ａ図は、第６図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図７Ｂ】 第７Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【図８】 第８図は、この発明の実施の形態３にかかるバイアス回路の構成を示す図である。
【図９Ａ】 第９Ａ図は、第８図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図９Ｂ】 第９Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【図１０】 第１０図は、この発明の実施の形態４にかかるバイアス回路の構成を示す図である。
【図１１Ａ】 第１１Ａ図は、第１０図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図１１Ｂ】 第１１Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【図１２】 第１２図は、この発明の実施の形態５にかかるバイアス回路の構成を示す図である。
【図１３】 第１３図は、この発明の実施の形態６にかかるバイアス回路の構成を示す図である。
【図１４Ａ】 第１４Ａ図は、第１３図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図１４Ｂ】 第１４Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
この発明は、バイアス回路に関するものであり、詳細には、ベースバンド信号のように直流近傍の低周波から高周波に渡る広帯域なスペクトル成分を持つ信号の増幅などを行う半導体素子や光変調器などに直流バイアスを印加するバイアス回路に関するものである。
【背景技術】
【０００１】
マイクロ波通信のように信号スペクトルが動作周波数近傍に集中している信号を扱う通信装置に適用されるバイアス回路として、下記特許文献１にその開示例がある。この特許文献１では、動作周波数の１／４波長の長さのショートスタブを用いて信号スペクトル周波数近傍で高いインピーダンスを実現し、直流を含むそれ以外の周波数に対しては積極的にインピーダンスを下げるという手法が用いられている。
【０００２】
また、トランジスタのゲートバイアスのようにインピーダンスの高い部分へバイアスを印加する場合の例として、下記特許文献２にその開示例がある。この特許文献２では、伝送線路のインピーダンスよりも十分大きなインピーダンスを有する抵抗器を用いてバイアスを印加する手法が用いられている。
【０００３】
しかしながら、特許文献１に示されるような１／４波長の長さのショートスタブを用いる手法では、信号スペクトルが動作周波数近傍に集中している信号の増幅回路に対しては適用できても、広帯域なスペクトル成分を有するベースバンド信号の増幅回路には適用ができないという欠点があった。
【０００４】
また、特許文献２に示されるような伝送線路のインピーダンスよりも十分大きなインピーダンスを有した抵抗器を用いる手法は、原理的に広帯域性を有する抵抗器本来の特性から、広帯域化への対応は比較的容易であるが、例えば、ドレイン端子のように電流供給の必要な端子へバイアス電圧を印加する際には、抵抗器における電圧降下分を加えたバイアス電圧を印加する必要があるため、電源電圧が大きくなるという問題があった。
【０００５】
これらの問題点を解決するものとして、広帯域信号に対しては高インピーダンスとなり、直流近傍では低インピーダンスとなるような特性を有するバイアス回路が存在する（例えば、非特許文献１など）。この非特許文献１に示されたバイアス回路では、バイアス電源とバイアス印加対象との間に広帯域信号をブロックするためのインダクタが挿入されている。
【０００６】
【特許文献１】
特開２０００−１９６３７９号公報
【特許文献２】
特開平３−２１６００３号公報
【非特許文献１】
アンリツ電子計測器総合カタログ（ＣＤ−ＲＯＭ版） ２００３年版 ｐｐ．５２０
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のようなインダクタを用いて交流信号をブロックする手法では、インダクタンス成分が可能な限り高く、高周波領域においても誘導性の性質が維持され、かつ周波数特性の良好なインダクタを用いる必要がある。
【０００８】
しかしながら、上述の非特許文献１に示された手法では、インダクタを実装する際に、実装パタンと接地電位間にわずかな容量が寄生すると直列共振を起こし、当該共振周波数でのバイアス回路のインピーダンスが非常に小さくなって所望の特性が得られなくなるという問題点があった。
【０００９】
この問題点は、前述の直列共振が生じた場合に入力端子を通過した広帯域信号のうちの共振周波数近傍の周波数成分が出力端子に向かわずにインピーダンスの低いバイアス回路側へ流入してしまうことで、一部の信号の欠落や、信号レベルの低下が生起することに原因があった。
【００１０】
なお、ベースバンド信号の情報は時間軸の特定タイミングにおける電流や電圧値に付与されているので、特定周波数成分の欠落やレベル低下がトータルの信号電力に対してわずかな量であっても時間波形劣化による誤り率増大の原因となる。
【００１１】
このような状況に鑑み、本発明は、共振によって発生するベースバンド信号の部分的欠落を防止し、信号特性劣化を抑制したバイアス回路を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
この発明にかかる光受信装置にあっては、伝送線路上の一端にバイアス電圧またはバイアス電流を供給するバイアス回路であって、伝送線路上を伝送するベースバンド信号の高周波成分を阻止するとともに、直流近傍の周波数成分を通過させるインダクタと、前記インダクタを実装することによって発生する寄生容量と該インダクタのインダクタンスとが共振を起こすことによって生じる前記伝送線路から見たインピーダンスの低下を防止するためのインピーダンス低下防止素子と、を備えたことを特徴とする。
【００１３】
この発明によれば、バイアス回路に備えられたインダクタと、インピーダンス低下防止素子とによって構成された並列回路のインピーダンス成分が誘導リアクタンス成分だけでなく、抵抗成分も併せ持つようになる。その結果、インダクタを実装することによって発生した寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止される。
【発明を実施するための最良の形態】
【００１４】
以下に添付図面を参照して、本発明にかかるバイアス回路の好適な実施の形態を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１５】
実施の形態１．
第１図は、この発明の実施の形態１にかかるバイアス回路の構成を示す図である。同図に示すバイアス回路は、例えば、信号入力端１と信号出力端２とを備えた高速信号線路上の一端にバイアス電圧（またはバイアス電流、以下「バイアス電源」という）を供給するための構成である。同図において、従来技術にて構成されたＤＣバイアス回路６から出力されるバイアス電源が抵抗器３とインダクタ４との並列回路を介して高速信号線路上の一端に供給される。なお、インダクタ４は、上述の交流信号をブロックするインダクタである。また、キャパシタ５は上述した実装パタンと接地電位間に発生する寄生容量であり、キャパシタ５の一端は抵抗素子３とインダクタ４との並列回路の一端に接続され、他端はグランドに接地されている。
【００１６】
つぎに、第１図に示したバイアス回路の動作について説明するが、第１図の動作の説明の前に、第１図の構成から抵抗素子３が除かれたバイアス回路の回路特性について考察する。なお、第２Ａ図は、第１図の構成から抵抗素子３が除かれたバイアス回路の構成を示す図であり、第２Ｂ図は、第２Ａ図に示すバイアス回路の角周波数に対する通過特性を示す図である。
【００１７】
第２Ａ図に示す回路構成では、インダクタ４とキャパシタ５とが直列共振を起こす共振周波数（あるいは共振角周波数）が存在する。したがって、当該共振周波数の近傍において、高速信号線路からバイアス回路側を見たインピーダンスが非常に小さくなり、第２Ｂ図に示すように信号通過特性が劣化することになる。
【００１８】
また、第３Ａ図は、第２Ａ図に示した従来回路において構成されるＬＣ共振回路のインピーダンス−周波数特性を示す模式図であり、第３Ｂ図は、当該ＬＣ共振回路のインピーダンス軌跡を示す図である。
【００１９】
当該回路のインピーダンスのリアクタンス成分は、角周波数ωが０から∞に増加するとき、ある角周波数を境にして容量性から誘導性に変化する。この変化点を決める周波数（角周波数）が共振周波数（共振角周波数）であり、第３Ａ図であれば急峻に落ち込んだ曲線上の窪み（ディップ）の部分での周波数であり、第３Ｂ図であれば座標原点における周波数である。
【００２０】
例えば、第２Ａ図に示すインダクタ４のインダクタンスが１μＨであり、キャパシタ５の寄生容量が１ｐＦとすると、共振周波数は約１５０ＭＨｚとなる。
【００２１】
いま、広帯域信号の例としてベースバンド信号を考えた場合、一般的な目安として信号ビットレートの数倍から１万分の１の周波数領域において、信号成分の欠落や信号レベルの低下があると信号波形が歪み、信号特性劣化が起こると言われている。つまり、前述の例である、１μＨのインダクタンスと１ｐＦの寄生容量とから構成される第２Ａ図のバイアス回路を適用することができるベースバンド信号は、信号速度が１５００Ｇｂｐｓ以上のものに限定されることになる。したがって、第２Ａ図に示すバイアス回路は、非現実的な回路となってしまう。
【００２２】
つぎに、第１図に示すバイアス回路において、インダクタ４に並列に付加された抵抗素子３の役割について、第４Ａ図および第４Ｂ図を用いて説明する。なお、第４Ａ図は、第２Ａ図に示す従来回路の共振周波数における各インピーダンスベクトルを模式的に示す図であり、第４Ｂ図は、第１図に示す実施の形態１の回路の共振周波数における各インピーダンスベクトルを模式的に示す図である。すなわち、第４Ａ図と第４Ｂ図との差は抵抗素子３があるか否かが異なるのみである。
【００２３】
第２Ａ図において、インダクタ４のインダクタンスをＬとし、キャパシタ５のキャパシタンスをＣとすれば、インダクタ４とキャパシタ５とで構成される直列共振回路の共振角周波数ωＣは、次式で表すことができる。
【００２４】
【数１】
また、この共振角周波数ωＣを用いて、直列共振回路のリアクタンス成分のうち、誘導性成分（以下「誘導リアクタンス成分」という）をＸＬとし、容量性成分（以下「容量リアクタンス成分」という）をＸＣとすれば、これらのＸＬおよびＸＣは、式（１）を用いてそれぞれ次式のように表すことができる。
【００２６】
【数２】
【数３】
式（２）および式（３）から明らかなように、インダクタ４の誘導リアクタンス成分と、キャパシタ５の容量リアクタンス成分とは、絶対値が等しく、それぞれの符号が異なるので、第４Ａ図に示すように、互いに打ち消し合うように作用する。
【００２９】
一方、第１図に示すＲＬＣ共振回路では、第４Ｂ図に示すように、共振点におけるリアクタンス成分は打ち消し合っても抵抗成分は打ち消されないので、共振点においてインピーダンスがゼロとなることはない。
【００３０】
なお、第４Ｂ図のインピーダンスベクトル図は、抵抗素子３をインダクタ４に並列に挿入した場合の当該図であったが、抵抗素子３をインダクタ４に直列に挿入した場合は、第４Ａ図のインピーダンスベクトル図を抵抗素子３の抵抗成分だけ右方向にシフトさせたものに相当する。つまり、一定の抵抗成分が常に保持されるので、共振点においてＲＬＣ共振回路のインピーダンスがゼロとなることはない。
【００３１】
また、第５Ａ図は、第１図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第５Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【００３２】
第１図に示すＬＣＲ共振回路では、インダクタ４に抵抗素子３が並列に接続されており、当該ＬＲ並列回路のインピーダンス成分が虚部（誘導リアクタンス成分）だけでなく、実部（抵抗成分）を有するようになるので、ＬＣＲ共振回路のインピーダンスは共振周波数においても、Ｒ，Ｌ，Ｃで決定される一定の値を有し、０になることはない。したがって、高速信号線路からバイアス回路を見た共振点におけるインピーダンスの低下を防止することができる。
【００３３】
以上説明したように、この実施の形態では、抵抗素子をインダクタに並列に接続しているので、インダクタを実装することによって発生した寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００３４】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下を防止するための素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な周波数（すなわち共振周波数）近傍において、抵抗器として作用するものであればよい。
【００３５】
実施の形態２．
第６図は、この発明の実施の形態２にかかるバイアス回路の構成を示す図である。同図に示すバイアス回路は、第１図に示したバイアス回路において、抵抗素子３ａをインダクタ４と並列ではなく、寄生容量であるキャパシタ５に対して直列に接続されるように構成している。なお、その他の構成については実施の形態１と同一、あるいは同等であり、これらの部分については同一符号を付して示している。
【００３６】
つぎに、第６図に示したバイアス回路の動作について説明する。なお、第７Ａ図は、第６図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第７Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【００３７】
第６図に示すＬＣＲ共振回路では、キャパシタ５に対して抵抗素子３が直列に接続されており、インダクタ４を含めたＬＣＲ直列共振回路を構成するので、当該回路のインピーダンスは、第７Ａ図および第７Ｂ図に示すように抵抗素子３ａの抵抗値（Ｒ）以下になることはない。したがって、高速信号線路からバイアス回路を見た共振点におけるインピーダンスの低下を防止することができる。
【００３８】
以上説明したように、この実施の形態によれば、抵抗素子をインダクタを実装することによって発生した寄生容量に直列に接続しているので、寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００３９】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、実施の形態１のときと同様である。
【００４０】
実施の形態３．
第８図は、この発明の実施の形態３にかかるバイアス回路の構成を示す図である。同図に示すバイアス回路は、第６に示した実施の形態２のバイアス回路において、抵抗素子３ｂを寄生容量であるキャパシタ５に対して直列ではなく、並列に接続されるように構成している。なお、その他の構成については実施の形態２と同一、あるいは同等であり、これらの部分については同一符号を付して示している。
【００４１】
つぎに、第８図に示したバイアス回路の動作について説明する。なお、第９Ａ図は、第８図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第９Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。第１図のバイアス回路ではインダクタ４に対して抵抗素子３が並列に接続されているのに対して、第８図のバイアス回路ではキャパシタ５に対して抵抗素子３ｂが並列に接続されているので、ＬＣＲ共振回路のインピーダンス−周波数特性や、インピーダンス軌跡は、第７Ａ図と、第７Ｂ図とをそれぞれ対称形にした、第９Ａ図と、第９Ｂ図と、に示されるそれぞれの特性となる。
【００４２】
第８図に示すＬＣＲ共振回路では、キャパシタ５に抵抗素子３ｂが並列に接続されているのでの、当該ＲＣ並列回路のインピーダンス成分が虚部（容量リアクタンス成分）だけでなく、実部（抵抗成分）を有するようになるため、ＬＣＲ共振回路のインピーダンスは共振周波数においても、Ｒ，Ｌ，Ｃで決定される一定の値を有し、０になることはない。したがって、高速信号線路からバイアス回路を見た共振点におけるインピーダンスの低下を防止することができる。
【００４３】
以上説明したように、この実施の形態によれば、抵抗素子をインダクタを実装することによって発生した寄生容量に並列に接続しているので、寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００４４】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、他の実施の形態のときと同様である。
【００４５】
実施の形態４．
第１０図は、この発明の実施の形態４にかかるバイアス回路の構成を示す図である。同図に示すバイアス回路は、第１図に示した実施の形態１のバイアス回路に加えて、抵抗素子３ｂを寄生容量であるキャパシタ５に対して並列に接続されるように構成している。なお、その他の構成については実施の形態１と同一、あるいは同等であり、これらの部分については同一符号を付して示している。
【００４６】
つぎに、第１０図に示したバイアス回路の動作について説明する。なお、第１１Ａ図は、第１０図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第１１Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。第１図のバイアス回路ではインダクタ４に対してのみ抵抗素子３が並列に接続されているのに対して、第１０図のバイアス回路ではキャパシタ５に対しても抵抗素子３ｂが並列に接続されている。
【００４７】
したがって、当該ＬＣＲ共振回路のインピーダンス−周波数特性は、第５Ａ図と、第９Ａ図とを組み合わせた第１１Ａ図に示される特性となる。同様に、当該ＬＣＲ共振回路のインピーダンス軌跡は、第５Ｂ図と、第９Ｂ図とを組み合わせた第１１Ｂ図に示される特性となる。
【００４８】
第１０図に示すＬＣＲ共振回路では、インダクタ４に抵抗素子３が並列に接続されており、当該ＬＲ並列回路のインピーダンス成分が虚部（誘導リアクタンス成分）だけでなく、実部（抵抗成分）を有するようになる。また、キャパシタ５に抵抗素子３ｂが並列に接続されているので、当該ＲＣ並列回路のインピーダンス成分が虚部（容量リアクタンス成分）だけでなく、実部（抵抗成分）を有するようになる。したがって、抵抗素子３，３ｂ、インダクタ４およびキャパシタ５で構成されるＬＣＲ共振回路のインピーダンスは共振周波数においても、Ｒ１，Ｒ２，Ｌ，Ｃで決定される一定の値を有し、０になることはない。したがって、高速信号線路からバイアス回路を見た共振点におけるインピーダンスの低下を防止することができる。
【００４９】
また、バイアス回路から見たインピーダンスを広帯域に渡って所定の範囲内に抑制させることができるので、バイアス電源の安定供給が可能になる。
【００５０】
以上説明したように、この実施の形態によれば、抵抗素子をインダクタおよびインダクタを実装することによって発生した寄生容量のそれぞれに並列に接続しているので、寄生容量成分を打ち消した後でも抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００５１】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、他の実施の形態のときと同様である。
【００５２】
実施の形態５．
第１２図は、この発明の実施の形態５にかかるバイアス回路の構成を示す図である。第１図に示した実施の形態１のバイアス回路が単相の高速信号線路に対してバイアス電源を供給するものであったが、この実施の形態のバイアス回路は差動の高速信号線路に対してＤＣバイアス回路を共通にして各線路にバイアス電源を供給するものである。なお、この実施の形態のバイアス回路は、当該差動線路に対して実施の形態４のバイアス回路を適用しているが、他の実施の形態のバイアス回路を適用することもできる。
【００５３】
なお、第１２図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性や、インピーダンス軌跡は、上述の実施の形態１〜４に示した単相線路に対する各特性が差動線路の各線路に反映されたものとなる。
【００５４】
以上説明したように、この実施の形態では、差動線路を構成する一対の線路ごとに、インダクタを実装することによって発生した寄生容量に対して抵抗素子を並列に接続しているので、寄生容量成分を打ち消した後でも抵抗成分が残り、一対の伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００５５】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、他の実施の形態のときと同様である。
【００５６】
実施の形態６．
第１３図は、この発明の実施の形態６にかかるバイアス回路の構成を示す図である。この実施の形態のバイアス回路は、実施の形態４のバイアス回路の好適な構成の具体例を示すものである。
【００５７】
実施の形態４のところで説明したように、インダクタ４に抵抗素子３が並列に接続されているので当該ＬＲ並列回路のインピーダンスが抵抗成分を持たせることができ、また、寄生容量であるキャパシタ５に抵抗素子３ｂが並列に接続されているので当該ＲＣ並列回路のインピーダンス成分も抵抗成分を持たせることができる。
【００５８】
つぎに、実際に、上記のＬＲ並列回路のインピーダンスＺＬと、ＲＣ並列回路のインピーダンスＺＣとを計算してみる。
【００５９】
まず、ＬＲ並列回路のインピーダンスＺＬは次式で与えられる。
【００６０】
【数４】
同様に、ＲＣ並列回路のインピーダンスＺＣは次式で与えられる。
【００６２】
【数５】
ここで、付加される各抵抗値を
【００６４】
【数６】
となるように選べば、合成インピーダンスＺ＝ＺＬ＋ＺＣは、式（３）、式（４）および式（５）式を用いて、次式のように簡単化できる。
【００６６】
【数７】
式（７）によれば、直流を含む全周波数領域において一定の実数値となる。
【００６８】
なお、第１４Ａ図は、第１３図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図であり、第１４Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。これらの図に示される曲線は、式（７）に示す定インピーダンス特性を明確に表している。
【００６９】
このように、インダクタ４およびキャパシタ５にそれぞれ付加される抵抗素子３，３ｂの各抵抗値を、式（６）を満足するような値に設定すれば、高周波信号の入出力ポート１，２間の伝達関数は、前述のＲと高周波信号線路のインピーダンスから決まる一定の実数の損失となるため、ベースバンド信号の振幅が小さくなる以外は信号スペクトル間の相対強度、位相には一切影響を与えない無歪の回路に設計することができる。
【００７０】
例えば、第１３図に示すように、インダクタ４のインダクタンスＬ、キャパシタ５のキャパシタンスＣがそれぞれ、Ｌ＝８００ｎＨ，Ｃ＝０．８ｐＦのとき、抵抗素子３，３ａの各抵抗値ＲＬを、ＲＬ＝１ｋΩに設定すれば、バイアス回路のインピーダンスは、常に１ｋΩであり、信号入出力端から見た損失は常に０．２ｄＢを維持することができるので、バイアス電源の安定供給が可能になる。
【００７１】
以上説明したように、この実施の形態では、インダクタや抵抗素子の値を所定の値に設定しているので、インダクタを実装することによって発生した寄生容量成分を打ち消した後でも一定の抵抗成分が残り、伝送線路から見たインピーダンスの低下が防止され、ベースバンド信号の部分的欠落や、信号特性の劣化が抑制される。
【００７２】
なお、この実施の形態では、インダクタを実装することによって発生する寄生容量と、このインダクタとの共振によって生じる高速信号伝送線路から見たインピーダンス低下の防止素子として抵抗素子を用いるようにしているが、純粋な抵抗素子に限定されるものではなく、特に、インピーダンスの低下が顕著な共振周波数近傍において、抵抗器として作用するものであればよいことは、他の実施の形態のときと同様である。
【００７３】
また、これまでの実施の形態では、ＤＣバイアス回路６の外部にインダクタ４や、抵抗素子３を付加する構成について説明してきたが、ＤＣバイアス回路６に備えられるＤＣ電源自身が、上記のような構成を備えていてもよい。例えば、ＤＣ電源自身が、数百ｎＨ以上のインダクタンス成分を有し、かつ当該インダクタンス成分に並列に付加（あるいは等価的に付加）される抵抗成分が、実装段階で発生する寄生容量と当該インダクタンス成分とにより式（６）にて示される程度の値を有していればよい。
【産業上の利用可能性】
【００７４】
以上のように、本発明にかかるバイアス回路は、ベースバンド信号のように直流近傍の低周波から高周波に渡る広帯域なスペクトル成分を持つ信号の増幅などを行う半導体素子や光変調器などに直流バイアスを印加するバイアス回路として有用である。
【図面の簡単な説明】
【００７５】
【図１】 第１図は、この発明の実施の形態１にかかるバイアス回路の構成を示す図である。
【図２Ａ】 第２Ａ図は、第１図の構成から抵抗素子３が除かれたバイアス回路の構成を示す図である。
【図２Ｂ】 第２Ｂ図は、第２Ａ図に示すバイアス回路の角周波数に対する通過特性を示す図である。
【図３Ａ】 第３Ａ図は、第２Ａ図に示した従来回路において構成されるＬＣ共振回路のインピーダンス−周波数特性を示す模式図である。
【図３Ｂ】 第３Ｂ図は、当該ＬＣ共振回路のインピーダンス軌跡を示す図である。
【図４Ａ】 第４Ａ図は、第２Ａ図に示す従来回路の共振周波数における各インピーダンスベクトルを模式的に示す図である。
【図４Ｂ】 第４Ｂ図は、第１図に示す実施の形態１の回路の共振周波数における各インピーダンスベクトルを模式的に示す図である。
【図５Ａ】 第５Ａ図は、第１図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図５Ｂ】 第５Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【図６】 第６図は、この発明の実施の形態２にかかるバイアス回路の構成を示す図である。
【図７Ａ】 第７Ａ図は、第６図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図７Ｂ】 第７Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【図８】 第８図は、この発明の実施の形態３にかかるバイアス回路の構成を示す図である。
【図９Ａ】 第９Ａ図は、第８図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図９Ｂ】 第９Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【図１０】 第１０図は、この発明の実施の形態４にかかるバイアス回路の構成を示す図である。
【図１１Ａ】 第１１Ａ図は、第１０図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図１１Ｂ】 第１１Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
【図１２】 第１２図は、この発明の実施の形態５にかかるバイアス回路の構成を示す図である。
【図１３】 第１３図は、この発明の実施の形態６にかかるバイアス回路の構成を示す図である。
【図１４Ａ】 第１４Ａ図は、第１３図に示すバイアス回路において構成されるＬＣＲ共振回路のインピーダンス−周波数特性を示す模式図である。
【図１４Ｂ】 第１４Ｂ図は、当該ＬＣＲ共振回路のインピーダンス軌跡を示す図である。
Claims (5)
- 伝送線路上の一端にバイアス電圧またはバイアス電流を供給する直流バイアス回路と、
伝送線路上を伝送するベースバンド信号の高周波成分を阻止するとともに、直流近傍の周波数成分を通過させるインダクタと、
前記インダクタンスを実装することによって前記直流バイアス回路の両端に発生する寄生容量成分と該インダクタのインダクタンスとが共振を起こすことによって生じる前記伝送線路から見たインピーダンスの低下を防止するための抵抗成分を有するインピーダンス低下防止素子と、
を備え、
前記インピーダンス低下防止素子は、前記寄生容量に並列に接続されると共に、前記インピーダンス低下防止素子と前記寄生容量との並列回路は、前記直流バイアス回路に並列に接続されることを特徴とするバイアス回路。 - 伝送線路上の一端にバイアス電圧またはバイアス電流を供給する直流バイアス回路と、
伝送線路上を伝送するベースバンド信号の高周波成分を阻止するとともに、直流近傍の周波数成分を通過させるインダクタと、
前記インダクタンスを実装することによって前記直流バイアス回路の両端に発生する寄生容量成分と該インダクタのインダクタンスとが共振を起こすことによって生じる前記伝送線路から見たインピーダンスの低下を防止するための抵抗成分を有する第１、第２のインピーダンス低下防止素子と、
を備え、
前記第１のインピーダンス低下防止素子は、前記インダクタに並列に接続され、かつ、前記第２のインピーダンス低下防止素子は、前記寄生容量に並列に接続されると共に、前記第１のインピーダンス低下防止素子と前記インダクタとの並列回路は、前記直流バイアス回路に直列に接続され、かつ、前記第２のインピーダンス低下防止素子と前記寄生容量との並列回路は、前記直流バイアス回路に並列に接続されることを特徴とするバイアス回路。 - 一対の伝送線路で構成される差動線路上のそれぞれの一端にバイアス電圧またはバイアス電流を供給する直流バイアス回路と、
前記差動線路を構成する一対の伝送線路上を伝送するベースバンド信号の高周波成分を阻止するとともに、直流近傍の周波数成分を通過させるインダクタと、
前記インダクタを実装することによって前記直流バイアス回路の両端に発生する寄生容量と該インダクタのインダクタンス成分とが共振を起こすことによって生じる前記差動線線路のそれぞれの線路から見たインピーダンスの低下を防止するための抵抗成分を有するインピーダンス低下防止素子と、
を一対の伝送線路ごとに備え、
前記インピーダンス低下防止素子は、前記寄生容量に並列に接続されると共に、前記インピーダンス低下防止素子と前記寄生容量との並列回路は、前記直流バイアス回路に並列に接続されることを特徴とするバイアス回路。 - 前記インダクタのインダクタンスが数百ｎＨ以上の値に設定され、かつ、前記インピーダンス低下防止素子の抵抗成分が該インダクタンスと前記寄生容量との比の平方根の値に略設定されていることを特徴とする請求項１〜３の何れか１項に記載のバイアス回路。
- 前記インピーダンス低下防止素子が抵抗器であることを特徴とする請求項１〜４の何れか１項に記載のバイアス回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2004/006110 WO2005107063A1 (ja) | 2004-04-28 | 2004-04-28 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005107063A1 JPWO2005107063A1 (ja) | 2008-03-21 |
| JP4588699B2 true JP4588699B2 (ja) | 2010-12-01 |
Family
ID=35241977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006512688A Expired - Fee Related JP4588699B2 (ja) | 2004-04-28 | 2004-04-28 | バイアス回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7501914B2 (ja) |
| JP (1) | JP4588699B2 (ja) |
| WO (1) | WO2005107063A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5161856B2 (ja) * | 2009-10-07 | 2013-03-13 | 株式会社エヌ・ティ・ティ・ドコモ | バイアス回路 |
| JP6532618B2 (ja) * | 2016-12-19 | 2019-06-19 | 三菱電機株式会社 | 高周波回路及び高周波電力増幅器 |
| CN110581693A (zh) * | 2019-09-12 | 2019-12-17 | 重庆大学 | 一种超宽带功率放大器偏置电路 |
| WO2022006385A2 (en) * | 2020-07-01 | 2022-01-06 | Macom Technology Solutions Holdings, Inc. | Active bias circuit |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5354454A (en) * | 1976-10-28 | 1978-05-17 | Fujitsu Ltd | Bias circuit for microwave amplifier |
| JPS62109410A (ja) * | 1985-11-07 | 1987-05-20 | Mitsubishi Electric Corp | マイクロ波増幅器用バイアス回路 |
| JPS6489707A (en) * | 1987-09-30 | 1989-04-04 | Nippon Telegraph & Telephone | Amplifying circuit ic |
| JPH0115226Y2 (ja) * | 1983-11-11 | 1989-05-08 | ||
| JPH0521448U (ja) * | 1991-08-27 | 1993-03-19 | 日本電気株式会社 | パツケージ |
| JPH06140862A (ja) * | 1990-08-31 | 1994-05-20 | Texas Instr Inc <Ti> | モノシリックに実現可能な無線周波数バイアス・チョーク |
| JPH06188653A (ja) * | 1992-11-26 | 1994-07-08 | Fukushima Nippon Denki Kk | バイアス回路 |
| JPH06188654A (ja) * | 1992-12-18 | 1994-07-08 | Fujitsu Ltd | 高周波増幅器 |
| JPH06196928A (ja) * | 1992-12-25 | 1994-07-15 | Murata Mfg Co Ltd | 電圧制御形発振回路 |
| JPH098583A (ja) * | 1995-06-22 | 1997-01-10 | Toshiba Corp | バイアスｔ回路 |
| JPH09186536A (ja) * | 1995-12-28 | 1997-07-15 | Fujitsu Ltd | 電力増幅回路 |
| JPH11220337A (ja) * | 1998-01-30 | 1999-08-10 | Sharp Corp | 電力増幅器 |
| JP2000151325A (ja) * | 1998-11-13 | 2000-05-30 | Sumitomo Metal Ind Ltd | 積層チップ型ノイズフィルタ及びその製造方法 |
| WO2001003290A1 (fr) * | 1999-06-30 | 2001-01-11 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur de micro-ondes |
| JP2002171143A (ja) * | 2000-11-30 | 2002-06-14 | Mitsubishi Electric Corp | 高周波用電力増幅器 |
| WO2002054585A1 (fr) * | 2000-12-28 | 2002-07-11 | Matsushita Electric Industrial Co., Ltd. | Amplificateur haute frequence |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0632790Y2 (ja) * | 1987-05-27 | 1994-08-24 | 阪神エレクトリック株式会社 | インバ−タ装置用フィルタ |
| JPH03216003A (ja) | 1990-01-22 | 1991-09-24 | Toshiba Corp | 整合回路 |
| US5736901A (en) * | 1995-04-04 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Radio frequency amplifier with stable operation and restrained oscillation at low frequencies |
| JP3761729B2 (ja) | 1998-12-25 | 2006-03-29 | 株式会社ルネサステクノロジ | バイアス回路 |
| JP2002023122A (ja) * | 2000-06-30 | 2002-01-23 | Mitsubishi Electric Corp | 光送信装置およびこれに用いる光変調器のバイアス電圧制御方法 |
| EP1659710B1 (en) | 2003-08-27 | 2008-08-13 | Mitsubishi Denki Kabushiki Kaisha | Optical transmitter |
-
2004
- 2004-04-28 WO PCT/JP2004/006110 patent/WO2005107063A1/ja active Application Filing
- 2004-04-28 US US11/587,678 patent/US7501914B2/en not_active Expired - Fee Related
- 2004-04-28 JP JP2006512688A patent/JP4588699B2/ja not_active Expired - Fee Related
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5354454A (en) * | 1976-10-28 | 1978-05-17 | Fujitsu Ltd | Bias circuit for microwave amplifier |
| JPH0115226Y2 (ja) * | 1983-11-11 | 1989-05-08 | ||
| JPS62109410A (ja) * | 1985-11-07 | 1987-05-20 | Mitsubishi Electric Corp | マイクロ波増幅器用バイアス回路 |
| JPS6489707A (en) * | 1987-09-30 | 1989-04-04 | Nippon Telegraph & Telephone | Amplifying circuit ic |
| JPH06140862A (ja) * | 1990-08-31 | 1994-05-20 | Texas Instr Inc <Ti> | モノシリックに実現可能な無線周波数バイアス・チョーク |
| JPH0521448U (ja) * | 1991-08-27 | 1993-03-19 | 日本電気株式会社 | パツケージ |
| JPH06188653A (ja) * | 1992-11-26 | 1994-07-08 | Fukushima Nippon Denki Kk | バイアス回路 |
| JPH06188654A (ja) * | 1992-12-18 | 1994-07-08 | Fujitsu Ltd | 高周波増幅器 |
| JPH06196928A (ja) * | 1992-12-25 | 1994-07-15 | Murata Mfg Co Ltd | 電圧制御形発振回路 |
| JPH098583A (ja) * | 1995-06-22 | 1997-01-10 | Toshiba Corp | バイアスｔ回路 |
| JPH09186536A (ja) * | 1995-12-28 | 1997-07-15 | Fujitsu Ltd | 電力増幅回路 |
| JPH11220337A (ja) * | 1998-01-30 | 1999-08-10 | Sharp Corp | 電力増幅器 |
| JP2000151325A (ja) * | 1998-11-13 | 2000-05-30 | Sumitomo Metal Ind Ltd | 積層チップ型ノイズフィルタ及びその製造方法 |
| WO2001003290A1 (fr) * | 1999-06-30 | 2001-01-11 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur de micro-ondes |
| JP2002171143A (ja) * | 2000-11-30 | 2002-06-14 | Mitsubishi Electric Corp | 高周波用電力増幅器 |
| WO2002054585A1 (fr) * | 2000-12-28 | 2002-07-11 | Matsushita Electric Industrial Co., Ltd. | Amplificateur haute frequence |
Also Published As
| Publication number | Publication date |
|---|---|
| US7501914B2 (en) | 2009-03-10 |
| WO2005107063A8 (ja) | 2007-06-14 |
| US20080048783A1 (en) | 2008-02-28 |
| JPWO2005107063A1 (ja) | 2008-03-21 |
| WO2005107063A1 (ja) | 2005-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5389818B2 (ja) | 低ノイズ及び低入力容量の差動ｍｄｓｌｎａ | |
| US7804361B2 (en) | Low noise amplifier | |
| JP3080723B2 (ja) | フィルタ回路及びフィルタ集積回路 | |
| US7202748B2 (en) | Ultra-wideband constant gain CMOS amplifier | |
| JP2009111933A (ja) | 低雑音増幅器及び差動増幅器 | |
| US7227392B2 (en) | Frequency multiplier | |
| US10530314B2 (en) | Gain-dependent impedance matching and linearity | |
| JP7258612B2 (ja) | 高周波回路 | |
| US8773224B2 (en) | Frequency multiplier | |
| JP4896609B2 (ja) | フィードフォワード増幅器 | |
| JP4588699B2 (ja) | バイアス回路 | |
| WO2017149698A1 (ja) | ベクトル合成型移相器及び無線通信機 | |
| JPH09246873A (ja) | 歪み補償回路 | |
| US20070216491A1 (en) | Self-Oscillating Power Circuit | |
| JP3836325B2 (ja) | テレビジョンチューナの静電破壊防止回路 | |
| US6587018B1 (en) | Notch filter and method | |
| US20080136728A1 (en) | Impedance matching method, a method for manufacturing signal processing circuits and a signal processing circuit and a radio apparatus using the same | |
| WO2003065415A2 (en) | Group delay equalizer integrated with a wideband distributed amplifier monolithic microwave integrated circuit | |
| US20070129903A1 (en) | Digital Signal Offset Adjusting Apparatus and Pulse Pattern Generator Using the Same | |
| US6546235B1 (en) | System for cancelling distortion in an electronic circuit | |
| CN104506146B (zh) | 基于片上电感的宽带低噪声放大器 | |
| JP2018142827A (ja) | 半導体装置および電子機器 | |
| KR101084307B1 (ko) | 고주파에서 정확한 쿼드러처 신호를 발생시키는 장치 | |
| US11271537B2 (en) | Interface circuits | |
| JPH1084230A (ja) | 増幅器、光受信回路および回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |