JP3545125B2 - 歪み補償回路 - Google Patents
歪み補償回路 Download PDFInfo
- Publication number
- JP3545125B2 JP3545125B2 JP05213696A JP5213696A JP3545125B2 JP 3545125 B2 JP3545125 B2 JP 3545125B2 JP 05213696 A JP05213696 A JP 05213696A JP 5213696 A JP5213696 A JP 5213696A JP 3545125 B2 JP3545125 B2 JP 3545125B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- unit
- signal
- attenuation
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、歪み補償回路に関し、特に、予歪を与えて非線形特性を有する素子の歪みを補償する場合に適用して好適なものである。
【０００２】
【従来の技術】
従来、増幅器やレーザ回路等の非線形特性を有する素子や回路に対して歪み補償を行う場合、歪み補償の対象となる非線形素子の逆の特性を持つ非線形回路を、歪み補償の対象となる非線形素子の前段に配置して予め予歪を与えておくことにより歪みを補償するプリディストータ（予歪み）方式が多く用いられていた。
【０００３】
図１２は、従来のプリディストータ方式を説明する図である。
図１２において、１２０１は歪み補償の対象となる非線形素子１２０２の逆の特性を持つ歪み補償回路（プリディストータ回路）、１２０２は歪み補償の対象となる非線形素子である。
【０００４】
ここで、例えば、非線形素子１２０２の入出力特性が図１２（ｃ）に示す非線形特性を有する場合、図１２（ｂ）に示すように、歪み補償回路１２０１の入出力特性を非線形素子１２０２の入出力特性の逆の特性に設定しておく。
【０００５】
そして、図１２（ａ）に示すような線形特性を有する入力信号を歪み補償回路１２０１に供給して予歪みを与えることにより、図１２（ｂ）に示す非線形特性を持たせる。次に、この非線形特性が与えられた入力信号を、図１２（ｃ）に示す非線形特性を有する非線形素子１２０２に供給し、歪み補償回路１２０１で与えられた予歪みで非線形素子１２０２により発生する歪みを補償することにより、図１２（ｄ）に示すような線形特性を有する出力信号を得ることができる。
【０００６】
このようなプリディストータ方式は、高周波無線伝送において出力段の非線形歪みを除去するために広く用いられている。なお、歪み補償回路は非線形素子の後段に設けてもよい。
【０００７】
次に、従来の歪み補償回路１２０１について説明する。
図１３は、従来の歪み補償回路１２０１の構成を示すブロック図である。
図１３において、１３０１、１３０６は方向性結合器、１３０２は遅延素子、１３０３は歪み成分生成部、１３０４はアッテネータ、１３０５は位相調整部である。
【０００８】
方向性結合器１３０１に入力された入力信号は２つの信号に分岐され、遅延素子１３０２及び歪み成分生成部１３０３に供給される。歪み成分生成部１３０３は、入力信号に基づいて、歪み成分のみを生成する。そして、歪み成分生成部１３０３で生成された歪み成分は、アッテネータ１３０４及び位相調整部１３０５で振幅や位相の調整が行われ、方向性結合器１３０６に供給される。
【０００９】
一方、遅延素子１３０２に供給された入力信号は、歪み成分生成部１３０３、アッテネータ１３０４及び位相調整部１３０５における遅延量だけ遅延された後、方向性結合器１３０６に供給され、位相調整部１３０５から出力される歪み成分と合成される。
【００１０】
この図１３の歪み補償回路１２０１は、アッテネータ１３０４及び位相調整部１３０５により、予歪を制御することができる。
次に、従来の歪み補償回路１２０１のその他の例について説明する。
【００１１】
図１４は、従来の歪み補償回路１２０１のその他の構成を示す回路図である。
図１４において、１４０１、１４１１、１４１２、１４２１、１４２２は方向性結合器、１４０２は１８０°結合器、１４０３、１４０７、１４１３、１４１７はダイオード、１４０４〜１４０６、１４０８〜１４１０、１４１４〜１４１６、１４１８〜１４２０は抵抗器、１４２３は偶数次歪み生成部、１４２４は奇数次歪み生成部である。
【００１２】
方向性結合器１４０１に入力された入力信号ｆは２つの信号に分岐され、偶数次歪み生成部１４２３及び奇数次歪み生成部１４２４に供給される。
偶数次歪み生成部１４２３は、入力信号を１８０°結合器１４０２において位相を１８０°ずらして２つの信号に分岐させる。そして、１８０°結合器１４０２から出力された信号は、ダイオード１４０３及びダイオード１４０７にそれぞれ供給されて歪みが与えられる。ここで、ダイオード１４０３及びダイオード１４０７に供給される信号は位相が１８０°ずれているため、方向性結合器１４１１で合成される際にダイオード１４０３及びダイオード１４０７で生成された奇数次歪み成分が打ち消され、方向性結合器１４１１から偶数次歪み信号（Ａｆ２ ＋Ｂｆ４ ・・・）が出力される。なお、Ａｆ２ ，Ｂｆ４ は、それぞれＡ ｓｉｎ２ωｔが及びＢ ｓｉｎ４ωｔ等の高周波に対応する。
【００１３】
また、奇数次歪み生成部１４２４は、入力信号を方向性結合器１４１２において２つの信号に分岐させる。そして、方向性結合器１４１２から出力された信号は、ダイオード１４１３及びダイオード１４１７にそれぞれ供給されて歪みが与えられる。ここで、ダイオード１４１３とダイオード１４１７との向きが互いに逆になっているため、方向性結合器１４２１において合成される際にダイオード１４１３及びダイオード１４１７で生成された偶数次歪み成分が打ち消され、方向性結合器１４２１から奇数次歪み信号（ｆ＋Ｃｆ３ ・・・）が出力される。
【００１４】
偶数次歪み生成部１４２３で生成された偶数次歪み信号（Ａｆ２ ＋Ｂｆ４ ・・・）及び奇数次歪み生成部１４２４で生成された奇数次歪み信号（ｆ＋Ｃｆ３ ・・・）は方向性結合器１４２２において合成され、歪み信号（ｆ＋Ａｆ２ ＋Ｃｆ３ ＋Ｂｆ４ ・・・）が出力される。
【００１５】
この図１４の歪み補償回路１２０１は、ＤＣ〜５００ＭＨｚ程度の帯域に渡って歪み補償が可能であるとともに、奇数次の歪みと偶数次の歪みとをそれぞれ独立に調節可能である。
【００１６】
【発明が解決しようとする課題】
しかしながら、図１３の歪み補償回路は、歪み成分生成部１３０３や位相調整部１３０５において、位相を回転させる９０°結合器や主信号成分を打ち消す１８０°結合器が必要とされるため、回路規模が大きくなって高価になるという問題があった。
【００１７】
また、図１３の歪み補償回路は、周波数帯域が原理的に制限される９０°結合器の使用が必須であるため、広帯域の歪み補償に適用できないという問題があった。
【００１８】
さらに、図１３の歪み補償回路は、２次歪みが帯域外に出ていくため、３次歪みの補正に限定されるという問題があった。
一方、図１４の歪み補償回路は、方向性結合器１４０１、１４１１、１４１２、１４２１、１４２２を多用するため、回路規模が大きくなって高価になるとともに、周波数帯域も方向性結合器１４０１、１４１１、１４１２、１４２１、１４２２により制限されるという問題があった。
【００１９】
また、図１４の歪み補償回路は、予歪み特性をきめ細かく調整することが困難であるという問題があった。
そこで、本発明の目的は、予歪み特性をきめ細かく調整可能であるとともに、広帯域の歪み補償を行うことが可能な歪み補償回路を提供することである。
【００２０】
【課題を解決するための手段】
上述した課題を解決するために、本発明によれば、歪み付与部および減衰手段が並列に接続され入力信号の前記歪み付与部および前記減衰手段への分配比が前記減衰手段の減衰量により定まる歪み補償回路であって、前記歪み付与部は第１および第２の手段と歪み発生手段より構成され、前記第１の手段は前記歪み付与部に入力された信号より交流信号を取り出し出力し、前記歪み発生手段は非線形素子を含み前記第１の手段の出力信号に歪みを付加し前記歪み量は前記非線形素子のバイアス制御により制御され、前記第２の手段は前記第１の歪み発生手段の出力より交流信号を取り出し前記歪み付与部の出力として出力し、前記減衰手段の減衰特性が周波数特性を持ち前記入力信号の分配比が周波数特性を持っことにより前記第１の歪み付与部により付加される歪み量が調整される。
【００２１】
このことにより、歪み発生手段の直流バイアスを調節してその動作点を移動させることにより歪み発生手段で与えられる歪み量を正確に調節できるとともに、電力量調節手段における減衰量を変化させて歪み発生手段に与えられる電力量を調節することにより歪み発生手段により与えられる歪み量を調節することができる。さらに、電力量調節手段は減衰手段からなるので伝送路とインピーダンス整合を取ることにより、広帯域に渡って歪み補償を行うことができる。
【００２２】
また、本発明の一態様によれば、歪み発生手段の周波数特性と逆の周波数特性を減衰手段に持たせるようにしている。
このことにより、歪み発生手段における歪み量の周波数特性を、歪み発生手段に供給される電力量の周波数特性により打ち消すことができ、予歪み量の周波数特性を改善することができる。
【００２３】
また、本発明の一態様によれば、歪み発生手段はソース／ドレイン間を短絡した化合物半導体からなる電界効果トランジスタである。
歪み発生手段に供給する電力量を調整するとともに、インピーダンス整合をとることのできる減衰手段と、広帯域の電界効果トランジスタからなる歪み発生手段との作用があいまって、広帯域に渡って均一な予歪みを簡単な構成で生成することができる。
【００２４】
したがって本発明によれば、数ＫＨｚから１ＧＨｚ以上の広帯域にわたって、歪み補償することができるので、例えば１００〜１５０チャネルの多チャネルのビデオ・オン・デマンドサービスにも好適する歪み補償回路を提供できる。
【００２５】
また、本発明の一態様によれば、一第 1 および第 2 の歪み付与部および減衰手段が並列に接続され入力信号の前記第１および第２の歪み付与部および前記減衰手段への分配比が前記減衰手段の減衰量により定まる歪み補償回路であって、前記第１の歪み付与部は第１および第２の手段と第１の歪み発生手段より構成され、前記第２の歪み付与部は第３および第４の手段と第２の歪み発生手段より構成され、前記第１の手段は前記第１の歪み付与部に入力された信号より交流信号を取り出し出力し、前記第３の手段は前記第２の歪み付与部に入力された信号より交流信号を取り出し出力し、前記第１の歪み発生手段は第１の非線形素子を含み前記第１の手段の出力信号に歪みを付迦し前記第１の非線形素子による歪み量は前記第１の非線形素子のバイアス制御により制御され、前記第２の歪み発生手段は前記第１の非線形素子と同一で逆向きに接続された第２の非線形素子を含み前記第３の手段の出力信号に歪みを付加し、前記第２の非線形素子による歪み量は前記第２の非線形素子のバイアス制御により制御され、前記第２の手段は、前記第１の歪み発生手段の出力より交流信号を取り出し前記第１の歪み付与部の出力として出力し、前記第４の手段は、前記第２の歪み発生手段の出力より交流信号を取り出し前記第２の歪み付与部の出力として出力し、前記減衰手段の減衰特性が周波数特性を持ち、前記入力信号の分配比が周波数特性を持つことにより前記第１の歪み付与部により付加される歪み量が調整される。
【００２６】
また、本発明の一態様によれば、伝送路を介して供給された入力信号を減衰させる減衰手段と、前記減衰手段の入力信号の一部を直流信号と重ね合わせて歪ませる第１の歪み発生手段と、前記減衰手段と前記第１の歪み発生手段とを交流的に接続する第１の結合手段と、前記減衰手段の出力信号の一部を直流信号と重ね合わせて歪ませる第２の歪み発生手段と、前記減衰手段と前記第２の歪み発生手段とを交流的に接続する第２の結合手段とを備えている。
【００２８】
また、本発明の一態様によれば、伝送路を介して供給された入力信号を減衰させる第１の減衰手段と、前記第１の減衰手段の出力信号を減衰させる第２の減衰手段と、前記第２の減衰手段の入力信号の一部を直流信号と重ね合わせて歪ませる歪み発生手段と、前記第２の減衰手段と前記歪み発生手段とを交流的に接続する結合手段とを備えている。
【００２９】
また、偶数次の歪みを打ち消すことにより、前記入力信号に３次の歪みを与える３次歪み発生手段とを備えている。
【００３０】
また、本発明の一態様によれば、入力信号の信号レベルを下げることにより、３次以降の歪みが発生することを抑制しながら前記入力信号に２次歪みを与える２次歪み発生手段と、前記２次歪み発生手段とカスケード接続されており、偶数次の歪みを打ち消すことにより、前記入力信号に３次の歪みを与える３次歪み発生手段とを備えている。
【００３１】
このことにより、２次の歪み量と３次の歪み量とを独立して調節することができる。
【００３２】
【発明の実施の形態】
以下、本発明の第１実施例による歪み補償回路について図面を参照しながら説明する。
【００３３】
図１は、本発明の第１実施例による歪み補償回路の構成を示すブロック図である。
図１において、歪み発生手段１０１は、入力信号に対して歪みを発生させるもので、例えば、ダイオードなどの非線形素子を含み、入力信号をこの非線形素子に供給することにより歪みを発生させる。歪み発生手段１０１により発生する歪み量は、非線形素子に供給するバイアス電流を変化させることにより調節される。
【００３４】
減衰手段１０２は、伝送路を介して供給された信号を減衰させるもので、例えば、抵抗器やＰＩＮアッテネータ回路などにより構成され、伝送路とインピーダンス整合がとられる。また、減衰手段１０２における減衰量を調節することにより、歪み発生手段１０１に供給する電力量を調節し、入力信号に与えられる歪み量を調節する。
【００３５】
第１の結合手段１０３は、減衰手段１０２の入力側と歪み発生手段１０１の入力側とを交流的に結合するもので、減衰手段１０２の入力信号から交流成分のみを取り出して歪み発生手段１０１に供給する。
【００３６】
第２の結合手段１０４は、減衰手段１０２の出力側と歪み発生手段１０１の出力側とを交流的に結合するもので、歪み発生手段１０１により歪みが与えられた交流信号と減衰手段１０２の出力信号とを合成する。
【００３７】
第１の結合手段１０３及び第２の結合手段１０４は、例えば、コンデンサなどにより構成される。
このような構成において、減衰手段１０２は伝送路とインピーダンス整合がとられているため、広帯域に渡って信号の伝送が可能になるとともに、減衰手段１０２に入力される信号の一部を第１の結合手段１０３を介して歪み発生手段１０１に供給して歪みを与えることができる。この際、歪み発生手段１０１と減衰手段１０２との間における直流成分の伝達は第１の結合手段１０３及び第２の結合手段１０４により遮断され、歪みを与える非線形素子の動作点を減衰手段１０２の動作にかかわりなく常に一定に保つことができるため、歪み発生手段１０１におけるバイアス電流を変化させることにより入力信号に与えられる歪み量を正確に調節することができる。
【００３８】
次に、本発明の第２実施例による歪み補償回路について図面を参照しながら説明する。
図２は、本発明の第２実施例による歪み補償回路の構成を示す回路図であり、図１の歪み補償回路のより具体的な回路構成を示すものである。
【００３９】
図２において、２０１は入力信号に歪みを与える歪み発生部、２０２は歪み発生手段に供給する電力量を調節する減衰器部、２０３，２０５は高周波成分が歪み補償回路から外部に送出されることを阻止するインダクタンス、２０４はＧａＡｓ電界効果トランジスタ２０６にバイアス電流を供給する電流源、２０６は歪みを発生させる非線形素子であり、この例の場合、ソース／ドレイン間が短絡されたＧａＡｓ電界効果トランジスタ、２０７、２０８は歪み発生部２０１と減衰器部２０２とを交流結合させるコンデンサ、２０９〜２１１は伝送路とインピーダンス整合をとるための抵抗器である。
【００４０】
なお、歪み発生部２０１はインダクタンス２０３、２０５、電流源２０４、ＧａＡｓ電界効果トランジスタ２０６から構成され、減衰器部２０２は抵抗器２０９〜２１１から構成されている。
【００４１】
ここで、抵抗器２０９〜２１１はπ型に接続され、抵抗器２１０、２１１の一方の端子は接地端子に接続され、抵抗器２０９と抵抗器２１０との接続点に伝送路からの入力端子が接続され、抵抗器２０９と抵抗器２１１との接続点に伝送路への出力端子が接続されている。
【００４２】
伝送路からの入力端子はコンデンサ２０７を介してＧａＡｓ電界効果トランジスタ２０６のゲート端子に接続され、伝送路への出力端子はコンデンサ２０８を介してＧａＡｓ電界効果トランジスタ２０６のソース端子及びドレイン端子に接続されている。また、ＧａＡｓ電界効果トランジスタ２０６のゲート端子はインダクタンス２０３を介して電源端子に接続され、電流源２０４の入力端子はインダクタンス２０５を介してＧａＡｓ電界効果トランジスタ２０６のソース端子及びドレイン端子に接続され、電流源２０４の出力端子は接地端子に接続されている。
【００４３】
このような構成において、電流源２０４からの直流電流はインダクタンス２０３、２０５を介してＧａＡｓ電界効果トランジスタ２０６に供給され、ＧａＡｓ電界効果トランジスタ２０６のバイアス点を設定する。ここで、コンデンサ２０７、２０８は、電流源２０４からの直流電流が減衰器部２０２に伝わることを阻止する。
【００４４】
入力信号ｆが減衰器部２０２に供給されると、高周波成分がコンデンサ２０７を介して歪み発生部２０１に供給され、ＧａＡｓ電界効果トランジスタ２０６により歪み成分が付加された出力信号（ｆ＋Ａｆ２ ＋Ｂｆ３ ・・・）が出力される。この際、減衰器部２０２は伝送路とインピーダンス整合がとられているので、数ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って歪み補償を行うことができる。
【００４５】
次に、本発明の第２実施例による歪み補償回路における歪み量の制御方法について説明する。
図３は、電流源２０４からの直流電流を調節して、歪み量を制御する方法を説明する図である。
【００４６】
図３（ａ）において、電流源２０４からの電流バイアス量が小さい場合、入力信号は非線形度の大きな領域にあるバイアス点３０１を中心に振動し、ＧａＡｓ電界効果トランジスタ２０６で与えられる歪み量は大きくなる。
【００４７】
また、図３（ｂ）において、電流源２０４からの電流バイアス量が大きい場合、入力信号は非線形度の小さな領域にあるバイアス点３０２を中心に振動し、ＧａＡｓ電界効果トランジスタ２０６で与えられる歪み量は小さくなる。
【００４８】
ここで、歪み発生部２０１と減衰器部２０２とはコンデンサ２０７、２０８を介して接続されているため、歪み発生部２０１と減衰器部２０２との間における直流成分の伝達はコンデンサ２０７、２０８により遮断され、ＧａＡｓ電界効果トランジスタ２０６に設定される電流バイアス量は常に一定に保たれるので、ＧａＡｓ電界効果トランジスタ２０６で与えられる歪み量を正確に調節することができる。
【００４９】
次に、本発明の第２実施例による歪み補償回路における歪み量のその他の制御方法について説明する。
図４、５は、減衰器部２０２における減衰量を調節して、歪み量を制御する方法を説明する図である。
【００５０】
図４（ａ）において、減衰器部２０２における減衰量を小さくした場合、減衰器部２０２に供給される電力量４０２は増加するとともに、歪み発生部２０１に供給される電力量４０１は減少する。このため、図４（ｂ）に示すように、歪み発生部２０１に供給される信号の入力レベルは減少し、歪み発生部２０１で与えられる歪みは小さくなる。
【００５１】
また、図５（ａ）において、減衰器部２０２における減衰量を大きくした場合、減衰器部２０２に供給される電力量５０２は減少するとともに、歪み発生部２０１に供給される電力量５０１は増加する。このため、図５（ｂ）に示すように、歪み発生部２０１に供給される信号の入力レベルは増加し、歪み発生部２０１で与えられる歪みは大きくなる。
【００５２】
なお、図３，図４，図５において、電流Ｉを入力、電圧Ｖを出力とし、それぞれ入力および出力の関係を示すと考えてもよい。
なお、ＧａＡｓ電界効果トランジスタ２０６として、例えば、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）などを使用してもよく、ＧａＡｓ電界効果トランジスタ２０６の代わりにＩｎＰ、ＺｎＳｅなどのその他の化合物半導体電界効果トランジスタを使用してもよい。
【００５３】
また、歪み発生素子として、ＧａＡｓ電界効果トランジスタ２０６の代わりにダイオードを使用するようにしてもよい。
以上説明したように、本発明の第２実施例による歪み補償回路によれば、歪み発生素子にバイアス電流を流す機能（電流量は可変）を持ち、歪み量をきめ細かく調整することが可能な歪み発生部２０１と、歪み発生部２０１に流れ込む信号電力を調整し、高周波信号伝送を可能とする伝送路とインピーダンス整合がとられた減衰器部２０２と、歪み発生部２０１と減衰器部２０２とを直流的に分離するコンデンサ２０７、２０８とを備えることにより、高周波まで歪み量を調整可能とすることができる。
【００５４】
また、歪み発生素子としてソース／ドレイン間が短絡されたＧａＡｓ電界効果トランジスタ２０６を用いることにより、数ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って均一な予歪みを簡単な構成で生成することが可能となる。
【００５５】
さらに、１ＧＨｚ以上の広帯域で歪み補償を行う場合、歪み特性が１ＧＨｚ以上の帯域まで均一な１０ＧＨｚ以上の帯域を有するダイオードが必要となるが、このようなダイオードとして例えば特殊なショットキーダイオードを用いることが考えられるが、これは超微細形状を持ち、高度な実装技術を要求され、高価である。したがって、特殊なショットキーダイオードの代わりにＧａＡｓ電界効果トランジスタ２０６を用いることにより、より簡単な構成とすることができる。
【００５６】
次に、本発明の第３実施例による歪み補償回路について図面を参照しながら説明する。この第３実施例による歪み補償回路は、減衰器部にＰＩＮアッテネータ回路を使用し、減衰器部における減衰量を調節できるようにしたものである。
【００５７】
図６は、本発明の第３実施例による歪み補償回路の構成を示す回路図である。図６において、６０１は入力信号に歪みを与える歪み発生部、６０２は伝送路からの信号を減衰させる減衰器部、６０３、６０５は高周波成分を阻止するインダクタンス、６０４はＧａＡｓ電界効果トランジスタ６０６にバイアス電流を供給する電流源、６０７、６０８は歪み発生部６０１と減衰器部６０２とを交流結合させるコンデンサ、６０９はＰＩＮアッテネータ回路、６１０はＰＩＮアッテネータ回路のＰＩＮダイオードにバイアス電流を供給する電流源である。
【００５８】
ここで、図６の歪み補償回路が図２の歪み補償回路と異なる点は、図２の歪み補償回路の減衰器部２０２の代わりにＰＩＮアッテネータ回路６０９及び電流源６１０からなる減衰器部６０２が使用されていることである。
【００５９】
このような構成において、電流源６１０の電流量を調節することにより、ＰＩＮアッテネータ回路６０９のＰＩＮダイオードのバイアス点を移動させてＰＩＮダイオードの抵抗を変えることができ、減衰量を変化させることができる。
【００６０】
そして、この減衰器部６０２の減衰量を変化に応じて、歪み発生部６０１に供給される信号電力量が変化するので、歪み発生部６０１により付加される予歪み量をきめ細かく調節することができる。この際、減衰器部６０２は伝送路とインピーダンス整合がとられているので、数ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って歪み補償を行うことができる。
【００６１】
図７は、本発明の第３実施例による歪み補償回路のより詳細な構成を示す回路図である。
図７において、７０１は入力信号に歪みを与える歪み発生部、７０２は伝送路からの信号を減衰させる減衰器部、７０３、７０５、７０９、７１１、７１８、７２１は高周波成分を阻止するインダクタンス、７０４はＧａＡｓ電界効果トランジスタ７０６にバイアス電流を供給する電流源、７１０はＰＩＮダイオード７１２にバイアス電流を供給する電流源、７２２はＰＩＮダイオード７２０にバイアス電流を供給する電流源、７０６は歪みを発生させるＧａＡｓ電界効果トランジスタ、７０７、７０８は歪み発生部７０１と減衰器部７０２とを交流結合させるコンデンサ、７１５、７１６は伝送路とインピーダンス整合をとるための抵抗器、７１３、７１４はＰＩＮダイオード７１２と伝送路とを交流結合させるコンデンサ、７１７、７１９はＰＩＮダイオード７２０と伝送路とを交流結合させるコンデンサ、７１２、７２０は減衰量を調整するためのＰＩＮダイオードである。
【００６２】
減衰器部７０２において、伝送路の入力端子と出力端子とは直列接続された抵抗器７１５、７１６を介して接続されるとともに、伝送路の入力端子はコンデンサ７１３を介してＰＩＮダイオード７１２のアノード端子に接続され、伝送路の出力端子はコンデンサ７１４を介してＰＩＮダイオード７１２のカソード端子に接続され、ＰＩＮダイオード７１２のアノード端子はコイル７０９を介して電源端子に接続され、ＰＩＮダイオード７１２のカソード端子はコイル７１１及び電流源７１０を介して接地端子に接続され、ＰＩＮダイオード７２０のアノード端子はコンデンサ７１９を介して接地端子に接続されるとともにコイル７１８を介して電源端子に接続され、ＰＩＮダイオード７２０のカソード端子はコンデンサ７１７を介して抵抗器７１５、７１６の接続点に接続されるとともにコイル７２１及び電流源７２２を介して接地端子に接続されている。
【００６３】
このような構成において、電流源７１０からの直流電流はコイル７０９、７１１を介してＰＩＮダイオード７１２に供給され、ＰＩＮダイオード７１２のバイアス点を設定する。また、電流源７２２からの直流電流はコイル７１８、７２１を介してＰＩＮダイオード７２０に供給され、ＰＩＮダイオード７２０のバイアス点を設定する。このため、電流源７１０、７２２の電流量を調節することにより、ＰＩＮダイオード７１２、７２０のバイアス点を移動させてＰＩＮダイオード７１２、７２０の抵抗を変えることができ、減衰量を変化させることができる。
【００６４】
なお、歪み発生素子として、ＧａＡｓ電界効果トランジスタ６０６、７０６の代わりに、ダイオードを用いるようにしてもよい。
以上説明したように、本発明の第３実施例による歪み補償回路によれば、インピーダンス固定で減衰量を変化させることができる減衰器部６０２、７０２を使用することにより、歪み発生部６０１、７０１に流れ込む信号電力量を変化させることができ、高周波まで歪み量をきめ細かく外部制御可能とすることができる。
【００６５】
次に、本発明の第４実施例による歪み補償回路について図面を参照しながら説明する。この第４実施例による歪み補償回路は、減衰器部に周波数特性を持たせて、歪み発生素子の周波数特性を改善するようにしたものである。
【００６６】
図８は、本発明の第４実施例による歪み補償回路の構成を示す回路図である。
図８において、８０１は入力信号に歪みを与える歪み発生部、８０２は伝送路からの信号を減衰させる減衰器部、８０３、８０５は高周波成分を阻止するインダクタンス、８０４はＧａＡｓ電界効果トランジスタ８０６にバイアス電流を供給する電流源、８０６は歪みを発生させるＧａＡｓ電界効果トランジスタ、８０７、８０８は歪み発生部８０１と減衰器部８０２とを交流結合させるコンデンサ、８０９、８１１〜８１３は入力信号を減衰させる抵抗器、８１０は入力信号を減衰させるコンデンサである。
【００６７】
図８の歪み補償回路が図２の歪み補償回路と異なる点は、減衰器部２０２の代わりにＧａＡｓ電界効果トランジスタ８０６の電力の周波数特性と逆の電力の周波数特性を有する減衰器部８０２を使用することである。
【００６８】
すなわち、減衰器部６０２において、伝送路の入力端子と出力端子とは抵抗器８０９を介して接続されているとともに、直列接続されたコンデンサ８１０と抵抗器８１１とが抵抗器８０９に並列に接続され、伝送路の入力端子は抵抗器８１２を介して接地端子に接続され、伝送路の出力端子は抵抗器８１３を介して接地端子に接続されている。
【００６９】
そして、例えば、ＧａＡｓ電界効果トランジスタ８０６の歪み量の周波数特性が、図８（ｃ）に示すように、高域において増加する場合、減衰器部８０２の電力の周波数特性を、図８（ｂ）に示すように、高域において増加させることにより、ＧａＡｓ電界効果トランジスタ８０６に供給される電力の周波数特性が、図８（ａ）に示すように、高域において減少するようにする。
【００７０】
このことにより、入力信号が減衰器部８０２に供給された場合、減衰器部８０２における高域成分の減衰量が低域成分の減衰量に比べて少なくなり、歪み発生部８０１に供給される高域成分の電力量が低域成分の電力量に比べて減少するので、この歪み発生部８０１に供給される高域成分の電力量の減少によりＧａＡｓ電界効果トランジスタ８０６の高域での歪み量の増加が相殺され、図８（ｄ）に示すように、歪み量の周波数特性の平坦な出力信号を得ることができる。
【００７１】
なお、歪み発生素子として、ＧａＡｓ電界効果トランジスタ８０６の代わりにダイオードを用いるようにしてもよい。また、減衰器部８０２として、ＧａＡｓ電界効果トランジスタ８０６と逆の周波数特性を持たせるようにしたＰＩＮアッテネータ回路を用いてもよい。
【００７２】
以上説明したように、本発明の第４実施例による歪み補償回路によれば、減衰器部８０２に周波数特性を持たせることにより、歪み発生素子に流れ込む電力に周波数特性を持たせ、予歪みの周波数特性を制御することができ、広帯域の歪み補償を行うことができる。
次に、本発明の第５実施例による歪み補償回路について図面を参照しながら説明する。この第５実施例による歪み補償回路は、歪み発生部において偶数次歪みを打ち消すことにより、奇数次歪みのみを生成できるようにしたものである。
【００７３】
図９は、本発明の第５実施例による歪み補償回路の構成を示す回路図である。
図９において、９０１は入力信号に歪みを与える歪み発生部、９０２は伝送路からの信号を減衰させる減衰器部、９０３は歪み発生部９０１で生成された歪みのうち偶数次歪みを打ち消す歪み発生部、９０４、９０６、９１６、９１８は高周波成分を阻止するインダクタンス、９０５はＧａＡｓ電界効果トランジスタ９０７にバイアス電流を供給する電流源、９１５はＧａＡｓ電界効果トランジスタ９１７にバイアス電流を供給する電流源、９０７、９１７は歪みを発生させるＧａＡｓ電界効果トランジスタ、９０８、９０９は歪み発生部９０１と減衰器部９０２とを交流結合させるコンデンサ、９１３、９１４は歪み発生部９０３と減衰器部９０２とを交流結合させるコンデンサ、９１０〜９１２は伝送路とインピーダンス整合をとるための抵抗器である。
【００７４】
図９の歪み補償回路が図２の歪み補償回路と異なる点は、歪み発生部９０３をコンデンサ９１３、９１４を介して減衰器部９０２に接続したことである。
この歪み発生部９０３は、歪み発生部９０１と同一の構成を有しており、歪み発生部９０３を歪み発生部９０１に対して向きを反転させて減衰器部９０２に接続している点が異なっている。すなわち、減衰器部９０２の入力端子には、ＧａＡｓ電界効果トランジスタ９０７のゲート端子をコンデンサ９０８を介して接続するとともに、ＧａＡｓ電界効果トランジスタ９１７のソース端子及びドレイン端子をコンデンサ９１３を介して接続し、減衰器部９０２の出力端子には、ＧａＡｓ電界効果トランジスタ９０７のソース端子及びドレイン端子をコンデンサ９０９を介して接続するとともに、ＧａＡｓ電界効果トランジスタ９１７のゲート端子をコンデンサ９１４を介して接続している。
【００７５】
そして、入力信号ｆを減衰器部９０２に入力することにより、ＧａＡｓ電界効果トランジスタ９０７、９１７で歪みが生成される。ここで、ＧａＡｓ電界効果トランジスタ９０７、９１７は原点対称となるように接続されているので、ＧａＡｓ電界効果トランジスタ９０７、９１７で生成された偶数次歪み成分は打ち消され、奇数次歪み信号（ｆ＋Ａｆ３ ＋Ｂｆ５ ・・・）が出力される。
【００７６】
このことにより、予歪みとして奇数次歪み成分のみを入力信号に与えることができ、偶数次歪みと独立して奇数次歪みの歪み量を調整することができる。
なお、歪み発生素子として、ＧａＡｓ電界効果トランジスタ９０７、９１７の代わりにダイオードを用いるようにしてもよい。また、減衰器部９０２として、ＰＩＮアッテネータ回路を使用してもよく、さらに、ＧａＡｓ電界効果トランジスタ９０７、９１７の周波数特性と逆の周波数特性を減衰器部９０２に持たせるようにしてもよい。
【００７７】
以上説明したように、本発明の第５実施例による歪み補償回路によれば、減衰器部９０２に対して、歪み発生部９０１、９０３を原点対称となるように接続することにより、奇数次の歪みを発生させることなく、偶数次の歪みのみの歪み量を制御することができる。また、方向性結合器などの部品を使用することなしに歪み補償回路を構成することができるので、小型化や低価格化が可能となる。
【００７８】
次に、本発明の第６実施例による歪み補償回路について図面を参照しながら説明する。この第６実施例による歪み補償回路は、２次歪みと３次歪みとを独立して調節できるようにしたものである。すなわち、２次歪みを生成する場合、入力信号のレベルを下げて歪みを与えることにより、３次歪みが生成されることを抑制し、３次歪みを生成する場合、歪み発生素子を原点対称に配置して歪みを与えることにより、歪み発生素子で生成された２次歪みを打ち消すようにする。
【００７９】
図１０は、本発明の第６実施例による歪み補償回路の構成を示す回路図である。
図１０において、１００１は入力信号の信号レベルを低下させる３次歪み量調整部、１００２は入力信号を歪ませる２・３次歪み補正部、１００３は入力信号を増幅するアンプ、１００４は３次歪みを生成する３次歪み補正部、１００５は２次歪み生成部、１００６は３次歪み生成部である。
【００８０】
２・３次歪み補正部１００２は、例えば、図２の歪み補償回路により構成され、３次歪み補正部１００４は、例えば、図９の歪み補償回路により構成される。
２次歪み生成部１００５は、入力信号に対して２次歪みのみを与えるものであり、３次歪み量調整部１００１及び２・３次歪み補正部１００２により構成される。ここで、３次歪み量調整部１００１は、２・３次歪み補正部１００２における３次歪みの歪み量Ｂが所定の値以下になるように、入力信号の入力レベルを低下させる。この際、２・３次歪み補正部１００２における３次歪みの歪み量Ｂは、２次歪みの歪み量Ａに比べて入力信号の入力レベル依存性が大きく、入力信号の入力レベルを調節することにより、２・３次歪み補正部１００２における２次歪みの歪み量Ａを確保したまま、３次歪みの歪み量Ｂを低下させることができる。
【００８１】
３次歪み生成部１００６は、アンプ１００３及び３次歪み補正部１００４により構成される。ここで、アンプ１００３は、３次歪み補正部１００４における３次歪みの発生可能なレベルまで入力信号の入力レベルを増幅させるものであり、このアンプ１００３からの出力信号を３次歪み補正部１００４に供給することにより、３次歪み補正部１００４において、３次歪みのみを入力信号に与えることができる。
【００８２】
このように、２次歪み生成部１００５により与えられる２次歪みと３次歪み生成部１００６により与えられる３次歪みとはそれぞれ独立して生成され、２次歪み及び３次歪みを独立して調節することができる。
【００８３】
次に、本発明の第６実施例による歪み補償回路の動作を数式を用いてより詳細に説明する。
図１０において、３次歪み補正部１００４に入力信号ｆ′が供給された場合、４次以降の歪みを０とみなして無視すると、３次歪み補正部１００４において３次歪みが与えられ、３次歪み補正部１００４からの出力信号ｆ′′は（１）式のようになる。
【００８４】
ｆ′′＝ｆ′＋Ｃｆ′３ ・・・（１）
また、２・３次歪み補正部１００２に入力信号ｆが供給された場合、４次以降の歪みを０とみなして無視すると、２・３次歪み補正部１００２において２次及び３次歪みが与えられ、２・３次歪み補正部１００２からの出力信号ｆ′は（２）式のようになる。
【００８５】
ｆ′＝ｆ＋Ａｆ２ ＋Ｂｆ３ ・・・（２）
この（２）式を（１）式に代入し、４次以降の項を０とみなして無視すると、
となる。
【００８６】
ここで、３次歪み量調整部１００１により、２・３次歪み補正部１００２における２次歪みの歪み量Ａに比べて３次歪みの歪み量Ｂを無視することができるレベルまで、２・３次歪み補正部１００２に供給される入力信号ｆの信号レベルを減衰させることによって、（３）式における係数Ｂを係数Ｃに対して無視することができる。
【００８７】
従って、（３）式は（４）式のように近似することができる。
ｆ′′＝ｆ＋Ａｆ２ ＋Ｃｆ３ （∵Ｂ≪Ｃ） ・・・（４）
（４）式において、２次歪みにおける係数Ａは２次歪み生成部１００５により独立して調節でき、３次歪みにおける係数Ｃは３次歪み生成部１００６により独立して調節できるので、２次歪み及び３次歪みをそれぞれ独立して調節することができる。
【００８８】
なお、歪み発生素子として、ダイオードの他にソース／ドレイン間が短絡されたＧａＡｓ電界効果トランジスタを用いるようにしてもよい。また、減衰器部として、π型抵抗器の他にＰＩＮアッテネータ回路を使用してもよく、さらに、歪み発生素子の周波数特性と逆の周波数特性を減衰器部に持たせるようにしてもよい。また、２次歪み生成部１００５と３次歪み生成部１００６との配置を逆にしてもよい。
【００８９】
以上説明したように、本発明の第６実施例による歪み補償回路によれば、２次歪み生成部１００５と３次歪み生成部１００６とをカスケード接続することにより、２次歪みと３次歪みとを独立して調節することができ、方向性結合器などの部品が不要となるため、小型化及び低価格化が可能となる。
【００９０】
また、入力信号の信号レベルを低下させるアッテネータを歪み発生回路の前段に配置することにより、３次歪みの発生を抑制しながら２次歪みのみを生成することができるので、１８０°結合器などの部品を用いることなしに２次歪み発生回路を構成することができる。
【００９１】
【発明の効果】
以上説明したように、本発明によれば、伝送路を介して供給された入力信号を減衰させる減衰手段を設け、減衰手段と歪み発生手段とを交流的に接続することにより、歪み発生手段の直流信号を調節して歪み発生手段により与えられる歪み量を正確に調節できるとともに、減衰手段における減衰量を変化させて歪み発生手段により与えられる歪み量を調節することができる。さらに、減衰手段により伝送路とインピーダンス整合を取ることにより、広帯域に渡って歪み補償を行うことができる。
【００９２】
また、本発明の一態様によれば、伝送路と歪み発生手段をコンデンサで結合したので回路規模を小さくでき、したがって回路の占有するスペースを小型化することができる。
【００９３】
また、本発明の一態様によれば、歪み発生手段の周波数特性と逆の周波数特性を減衰手段に持たせることにより、歪み発生手段における歪み量の周波数特性を、歪み発生手段に供給される電力量の周波数特性により打ち消すことができ、予歪み量の周波数特性を改善することができる。
【００９４】
また、本発明の一態様によれば、ソース／ドレイン間を短絡した化合物半導体からなる電界効果トランジスタを歪み発生素子とすることにより、広帯域に渡って均一な予歪みを簡単な構成で生成することができる。
【００９５】
また、本発明の一態様によれば、第１の歪み発生手段と第２の歪み発生手段とを原点対称に配置することにより、第１の歪み発生手段及び第２の歪み発生手段で発生する偶数次歪みは打ち消すことができ、奇数次歪みのみを発生させることができる。
【００９６】
また、本発明の一態様によれば、信号レベルを下げて入力信号を歪み発生手段に供給することにより、歪み発生手段での３次以降の歪みの発生を抑制することができ、入力信号に２次歪みのみを与えることができる。
【００９７】
また、本発明の一態様によれば、２次歪み発生手段と３次歪み発生手段とをカスケード接続することにより、２次の歪み量と３次の歪み量とを独立して調節することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る歪み補償回路の構成を示すブロック図である。
【図２】本発明の第２実施例に係る歪み補償回路の構成を示す回路図である。
【図３】本発明の第２実施例に係る歪み補償回路の動作を説明する図である。
【図４】本発明の第２実施例に係る歪み補償回路の動作を説明する図である。
【図５】本発明の第２実施例に係る歪み補償回路の動作を説明する図である。
【図６】本発明の第３実施例に係る歪み補償回路の構成を示す回路図である。
【図７】図６の歪み補償回路のより詳細な構成を示す回路図である。
【図８】本発明の第４実施例に係る歪み補償回路の歪み成分の位相特性を示す図である。
【図９】本発明の第５実施例に係る歪み補償回路の構成を示す回路図である。
【図１０】本発明の第６実施例に係る歪み補償回路の構成を示すブロック図である。
【図１１】本発明の第６実施例に係る歪み補償回路の入力レベルによる２次歪み及び３次歪みの歪み量の変化を示すグラフである。
【図１２】従来のプリディストータ方式を示す図である。
【図１３】従来の歪み補償回路の構成を示すブロック図である。
【図１４】従来の歪み補償回路の構成を示す回路図である。
【符号の説明】
１０１ 歪み発生手段
１０２ 減衰手段
１０３ 第１の結合手段
１０４ 第２の結合手段
２０１、６０１、７０１、８０１、９０１、９０３ 歪み発生部
２０２、６０２、７０２、８０２、９０２ 減衰器部
２０３、２０５、４０３、４０５、５０３、５０５、５０９、５１１、５１８、５２１、６０３、６０５、７０３、７０５、７０９、７１１、７１８、７２１、８０３、８０５、９０６、９１６、９１８ コイル
２０４、４０４、５０４、５１０、５２２、６０４、６１０、７０４、７１０、７２２、８０４、９０５、９１５ 電流源
２０６、５０６、５１２、５２０、６０６、７０６、８０６、９０７、９１７ＧａＡｓ電界効果トランジスタ
２０７、２０８、４０７、４０８、４０７、４０８、５１３、５１４、５１７、５１９、６０７、６０８、７０７、７０８、７１３、７１４、７１７、７１９、８０７、８０８、８１０ コンデンサ
２０９〜２１１、４０９〜４１１、５１５、５１６、７１５、７１６、８０９、８１１〜８１３ 抵抗器
６０９ ＰＩＮアッテネータ回路
７１２、７２０ ダイオード
１００１ ３次歪み量調整部
１００２ ２・３次歪み補正部
１００３ アンプ
１００４ ３次歪み補正部
１００５ ２次歪み生成部
１００６ ３次歪み生成部
【発明の属する技術分野】
本発明は、歪み補償回路に関し、特に、予歪を与えて非線形特性を有する素子の歪みを補償する場合に適用して好適なものである。
【０００２】
【従来の技術】
従来、増幅器やレーザ回路等の非線形特性を有する素子や回路に対して歪み補償を行う場合、歪み補償の対象となる非線形素子の逆の特性を持つ非線形回路を、歪み補償の対象となる非線形素子の前段に配置して予め予歪を与えておくことにより歪みを補償するプリディストータ（予歪み）方式が多く用いられていた。
【０００３】
図１２は、従来のプリディストータ方式を説明する図である。
図１２において、１２０１は歪み補償の対象となる非線形素子１２０２の逆の特性を持つ歪み補償回路（プリディストータ回路）、１２０２は歪み補償の対象となる非線形素子である。
【０００４】
ここで、例えば、非線形素子１２０２の入出力特性が図１２（ｃ）に示す非線形特性を有する場合、図１２（ｂ）に示すように、歪み補償回路１２０１の入出力特性を非線形素子１２０２の入出力特性の逆の特性に設定しておく。
【０００５】
そして、図１２（ａ）に示すような線形特性を有する入力信号を歪み補償回路１２０１に供給して予歪みを与えることにより、図１２（ｂ）に示す非線形特性を持たせる。次に、この非線形特性が与えられた入力信号を、図１２（ｃ）に示す非線形特性を有する非線形素子１２０２に供給し、歪み補償回路１２０１で与えられた予歪みで非線形素子１２０２により発生する歪みを補償することにより、図１２（ｄ）に示すような線形特性を有する出力信号を得ることができる。
【０００６】
このようなプリディストータ方式は、高周波無線伝送において出力段の非線形歪みを除去するために広く用いられている。なお、歪み補償回路は非線形素子の後段に設けてもよい。
【０００７】
次に、従来の歪み補償回路１２０１について説明する。
図１３は、従来の歪み補償回路１２０１の構成を示すブロック図である。
図１３において、１３０１、１３０６は方向性結合器、１３０２は遅延素子、１３０３は歪み成分生成部、１３０４はアッテネータ、１３０５は位相調整部である。
【０００８】
方向性結合器１３０１に入力された入力信号は２つの信号に分岐され、遅延素子１３０２及び歪み成分生成部１３０３に供給される。歪み成分生成部１３０３は、入力信号に基づいて、歪み成分のみを生成する。そして、歪み成分生成部１３０３で生成された歪み成分は、アッテネータ１３０４及び位相調整部１３０５で振幅や位相の調整が行われ、方向性結合器１３０６に供給される。
【０００９】
一方、遅延素子１３０２に供給された入力信号は、歪み成分生成部１３０３、アッテネータ１３０４及び位相調整部１３０５における遅延量だけ遅延された後、方向性結合器１３０６に供給され、位相調整部１３０５から出力される歪み成分と合成される。
【００１０】
この図１３の歪み補償回路１２０１は、アッテネータ１３０４及び位相調整部１３０５により、予歪を制御することができる。
次に、従来の歪み補償回路１２０１のその他の例について説明する。
【００１１】
図１４は、従来の歪み補償回路１２０１のその他の構成を示す回路図である。
図１４において、１４０１、１４１１、１４１２、１４２１、１４２２は方向性結合器、１４０２は１８０°結合器、１４０３、１４０７、１４１３、１４１７はダイオード、１４０４〜１４０６、１４０８〜１４１０、１４１４〜１４１６、１４１８〜１４２０は抵抗器、１４２３は偶数次歪み生成部、１４２４は奇数次歪み生成部である。
【００１２】
方向性結合器１４０１に入力された入力信号ｆは２つの信号に分岐され、偶数次歪み生成部１４２３及び奇数次歪み生成部１４２４に供給される。
偶数次歪み生成部１４２３は、入力信号を１８０°結合器１４０２において位相を１８０°ずらして２つの信号に分岐させる。そして、１８０°結合器１４０２から出力された信号は、ダイオード１４０３及びダイオード１４０７にそれぞれ供給されて歪みが与えられる。ここで、ダイオード１４０３及びダイオード１４０７に供給される信号は位相が１８０°ずれているため、方向性結合器１４１１で合成される際にダイオード１４０３及びダイオード１４０７で生成された奇数次歪み成分が打ち消され、方向性結合器１４１１から偶数次歪み信号（Ａｆ２ ＋Ｂｆ４ ・・・）が出力される。なお、Ａｆ２ ，Ｂｆ４ は、それぞれＡ ｓｉｎ２ωｔが及びＢ ｓｉｎ４ωｔ等の高周波に対応する。
【００１３】
また、奇数次歪み生成部１４２４は、入力信号を方向性結合器１４１２において２つの信号に分岐させる。そして、方向性結合器１４１２から出力された信号は、ダイオード１４１３及びダイオード１４１７にそれぞれ供給されて歪みが与えられる。ここで、ダイオード１４１３とダイオード１４１７との向きが互いに逆になっているため、方向性結合器１４２１において合成される際にダイオード１４１３及びダイオード１４１７で生成された偶数次歪み成分が打ち消され、方向性結合器１４２１から奇数次歪み信号（ｆ＋Ｃｆ３ ・・・）が出力される。
【００１４】
偶数次歪み生成部１４２３で生成された偶数次歪み信号（Ａｆ２ ＋Ｂｆ４ ・・・）及び奇数次歪み生成部１４２４で生成された奇数次歪み信号（ｆ＋Ｃｆ３ ・・・）は方向性結合器１４２２において合成され、歪み信号（ｆ＋Ａｆ２ ＋Ｃｆ３ ＋Ｂｆ４ ・・・）が出力される。
【００１５】
この図１４の歪み補償回路１２０１は、ＤＣ〜５００ＭＨｚ程度の帯域に渡って歪み補償が可能であるとともに、奇数次の歪みと偶数次の歪みとをそれぞれ独立に調節可能である。
【００１６】
【発明が解決しようとする課題】
しかしながら、図１３の歪み補償回路は、歪み成分生成部１３０３や位相調整部１３０５において、位相を回転させる９０°結合器や主信号成分を打ち消す１８０°結合器が必要とされるため、回路規模が大きくなって高価になるという問題があった。
【００１７】
また、図１３の歪み補償回路は、周波数帯域が原理的に制限される９０°結合器の使用が必須であるため、広帯域の歪み補償に適用できないという問題があった。
【００１８】
さらに、図１３の歪み補償回路は、２次歪みが帯域外に出ていくため、３次歪みの補正に限定されるという問題があった。
一方、図１４の歪み補償回路は、方向性結合器１４０１、１４１１、１４１２、１４２１、１４２２を多用するため、回路規模が大きくなって高価になるとともに、周波数帯域も方向性結合器１４０１、１４１１、１４１２、１４２１、１４２２により制限されるという問題があった。
【００１９】
また、図１４の歪み補償回路は、予歪み特性をきめ細かく調整することが困難であるという問題があった。
そこで、本発明の目的は、予歪み特性をきめ細かく調整可能であるとともに、広帯域の歪み補償を行うことが可能な歪み補償回路を提供することである。
【００２０】
【課題を解決するための手段】
上述した課題を解決するために、本発明によれば、歪み付与部および減衰手段が並列に接続され入力信号の前記歪み付与部および前記減衰手段への分配比が前記減衰手段の減衰量により定まる歪み補償回路であって、前記歪み付与部は第１および第２の手段と歪み発生手段より構成され、前記第１の手段は前記歪み付与部に入力された信号より交流信号を取り出し出力し、前記歪み発生手段は非線形素子を含み前記第１の手段の出力信号に歪みを付加し前記歪み量は前記非線形素子のバイアス制御により制御され、前記第２の手段は前記第１の歪み発生手段の出力より交流信号を取り出し前記歪み付与部の出力として出力し、前記減衰手段の減衰特性が周波数特性を持ち前記入力信号の分配比が周波数特性を持っことにより前記第１の歪み付与部により付加される歪み量が調整される。
【００２１】
このことにより、歪み発生手段の直流バイアスを調節してその動作点を移動させることにより歪み発生手段で与えられる歪み量を正確に調節できるとともに、電力量調節手段における減衰量を変化させて歪み発生手段に与えられる電力量を調節することにより歪み発生手段により与えられる歪み量を調節することができる。さらに、電力量調節手段は減衰手段からなるので伝送路とインピーダンス整合を取ることにより、広帯域に渡って歪み補償を行うことができる。
【００２２】
また、本発明の一態様によれば、歪み発生手段の周波数特性と逆の周波数特性を減衰手段に持たせるようにしている。
このことにより、歪み発生手段における歪み量の周波数特性を、歪み発生手段に供給される電力量の周波数特性により打ち消すことができ、予歪み量の周波数特性を改善することができる。
【００２３】
また、本発明の一態様によれば、歪み発生手段はソース／ドレイン間を短絡した化合物半導体からなる電界効果トランジスタである。
歪み発生手段に供給する電力量を調整するとともに、インピーダンス整合をとることのできる減衰手段と、広帯域の電界効果トランジスタからなる歪み発生手段との作用があいまって、広帯域に渡って均一な予歪みを簡単な構成で生成することができる。
【００２４】
したがって本発明によれば、数ＫＨｚから１ＧＨｚ以上の広帯域にわたって、歪み補償することができるので、例えば１００〜１５０チャネルの多チャネルのビデオ・オン・デマンドサービスにも好適する歪み補償回路を提供できる。
【００２５】
また、本発明の一態様によれば、一第 1 および第 2 の歪み付与部および減衰手段が並列に接続され入力信号の前記第１および第２の歪み付与部および前記減衰手段への分配比が前記減衰手段の減衰量により定まる歪み補償回路であって、前記第１の歪み付与部は第１および第２の手段と第１の歪み発生手段より構成され、前記第２の歪み付与部は第３および第４の手段と第２の歪み発生手段より構成され、前記第１の手段は前記第１の歪み付与部に入力された信号より交流信号を取り出し出力し、前記第３の手段は前記第２の歪み付与部に入力された信号より交流信号を取り出し出力し、前記第１の歪み発生手段は第１の非線形素子を含み前記第１の手段の出力信号に歪みを付迦し前記第１の非線形素子による歪み量は前記第１の非線形素子のバイアス制御により制御され、前記第２の歪み発生手段は前記第１の非線形素子と同一で逆向きに接続された第２の非線形素子を含み前記第３の手段の出力信号に歪みを付加し、前記第２の非線形素子による歪み量は前記第２の非線形素子のバイアス制御により制御され、前記第２の手段は、前記第１の歪み発生手段の出力より交流信号を取り出し前記第１の歪み付与部の出力として出力し、前記第４の手段は、前記第２の歪み発生手段の出力より交流信号を取り出し前記第２の歪み付与部の出力として出力し、前記減衰手段の減衰特性が周波数特性を持ち、前記入力信号の分配比が周波数特性を持つことにより前記第１の歪み付与部により付加される歪み量が調整される。
【００２６】
また、本発明の一態様によれば、伝送路を介して供給された入力信号を減衰させる減衰手段と、前記減衰手段の入力信号の一部を直流信号と重ね合わせて歪ませる第１の歪み発生手段と、前記減衰手段と前記第１の歪み発生手段とを交流的に接続する第１の結合手段と、前記減衰手段の出力信号の一部を直流信号と重ね合わせて歪ませる第２の歪み発生手段と、前記減衰手段と前記第２の歪み発生手段とを交流的に接続する第２の結合手段とを備えている。
【００２８】
また、本発明の一態様によれば、伝送路を介して供給された入力信号を減衰させる第１の減衰手段と、前記第１の減衰手段の出力信号を減衰させる第２の減衰手段と、前記第２の減衰手段の入力信号の一部を直流信号と重ね合わせて歪ませる歪み発生手段と、前記第２の減衰手段と前記歪み発生手段とを交流的に接続する結合手段とを備えている。
【００２９】
また、偶数次の歪みを打ち消すことにより、前記入力信号に３次の歪みを与える３次歪み発生手段とを備えている。
【００３０】
また、本発明の一態様によれば、入力信号の信号レベルを下げることにより、３次以降の歪みが発生することを抑制しながら前記入力信号に２次歪みを与える２次歪み発生手段と、前記２次歪み発生手段とカスケード接続されており、偶数次の歪みを打ち消すことにより、前記入力信号に３次の歪みを与える３次歪み発生手段とを備えている。
【００３１】
このことにより、２次の歪み量と３次の歪み量とを独立して調節することができる。
【００３２】
【発明の実施の形態】
以下、本発明の第１実施例による歪み補償回路について図面を参照しながら説明する。
【００３３】
図１は、本発明の第１実施例による歪み補償回路の構成を示すブロック図である。
図１において、歪み発生手段１０１は、入力信号に対して歪みを発生させるもので、例えば、ダイオードなどの非線形素子を含み、入力信号をこの非線形素子に供給することにより歪みを発生させる。歪み発生手段１０１により発生する歪み量は、非線形素子に供給するバイアス電流を変化させることにより調節される。
【００３４】
減衰手段１０２は、伝送路を介して供給された信号を減衰させるもので、例えば、抵抗器やＰＩＮアッテネータ回路などにより構成され、伝送路とインピーダンス整合がとられる。また、減衰手段１０２における減衰量を調節することにより、歪み発生手段１０１に供給する電力量を調節し、入力信号に与えられる歪み量を調節する。
【００３５】
第１の結合手段１０３は、減衰手段１０２の入力側と歪み発生手段１０１の入力側とを交流的に結合するもので、減衰手段１０２の入力信号から交流成分のみを取り出して歪み発生手段１０１に供給する。
【００３６】
第２の結合手段１０４は、減衰手段１０２の出力側と歪み発生手段１０１の出力側とを交流的に結合するもので、歪み発生手段１０１により歪みが与えられた交流信号と減衰手段１０２の出力信号とを合成する。
【００３７】
第１の結合手段１０３及び第２の結合手段１０４は、例えば、コンデンサなどにより構成される。
このような構成において、減衰手段１０２は伝送路とインピーダンス整合がとられているため、広帯域に渡って信号の伝送が可能になるとともに、減衰手段１０２に入力される信号の一部を第１の結合手段１０３を介して歪み発生手段１０１に供給して歪みを与えることができる。この際、歪み発生手段１０１と減衰手段１０２との間における直流成分の伝達は第１の結合手段１０３及び第２の結合手段１０４により遮断され、歪みを与える非線形素子の動作点を減衰手段１０２の動作にかかわりなく常に一定に保つことができるため、歪み発生手段１０１におけるバイアス電流を変化させることにより入力信号に与えられる歪み量を正確に調節することができる。
【００３８】
次に、本発明の第２実施例による歪み補償回路について図面を参照しながら説明する。
図２は、本発明の第２実施例による歪み補償回路の構成を示す回路図であり、図１の歪み補償回路のより具体的な回路構成を示すものである。
【００３９】
図２において、２０１は入力信号に歪みを与える歪み発生部、２０２は歪み発生手段に供給する電力量を調節する減衰器部、２０３，２０５は高周波成分が歪み補償回路から外部に送出されることを阻止するインダクタンス、２０４はＧａＡｓ電界効果トランジスタ２０６にバイアス電流を供給する電流源、２０６は歪みを発生させる非線形素子であり、この例の場合、ソース／ドレイン間が短絡されたＧａＡｓ電界効果トランジスタ、２０７、２０８は歪み発生部２０１と減衰器部２０２とを交流結合させるコンデンサ、２０９〜２１１は伝送路とインピーダンス整合をとるための抵抗器である。
【００４０】
なお、歪み発生部２０１はインダクタンス２０３、２０５、電流源２０４、ＧａＡｓ電界効果トランジスタ２０６から構成され、減衰器部２０２は抵抗器２０９〜２１１から構成されている。
【００４１】
ここで、抵抗器２０９〜２１１はπ型に接続され、抵抗器２１０、２１１の一方の端子は接地端子に接続され、抵抗器２０９と抵抗器２１０との接続点に伝送路からの入力端子が接続され、抵抗器２０９と抵抗器２１１との接続点に伝送路への出力端子が接続されている。
【００４２】
伝送路からの入力端子はコンデンサ２０７を介してＧａＡｓ電界効果トランジスタ２０６のゲート端子に接続され、伝送路への出力端子はコンデンサ２０８を介してＧａＡｓ電界効果トランジスタ２０６のソース端子及びドレイン端子に接続されている。また、ＧａＡｓ電界効果トランジスタ２０６のゲート端子はインダクタンス２０３を介して電源端子に接続され、電流源２０４の入力端子はインダクタンス２０５を介してＧａＡｓ電界効果トランジスタ２０６のソース端子及びドレイン端子に接続され、電流源２０４の出力端子は接地端子に接続されている。
【００４３】
このような構成において、電流源２０４からの直流電流はインダクタンス２０３、２０５を介してＧａＡｓ電界効果トランジスタ２０６に供給され、ＧａＡｓ電界効果トランジスタ２０６のバイアス点を設定する。ここで、コンデンサ２０７、２０８は、電流源２０４からの直流電流が減衰器部２０２に伝わることを阻止する。
【００４４】
入力信号ｆが減衰器部２０２に供給されると、高周波成分がコンデンサ２０７を介して歪み発生部２０１に供給され、ＧａＡｓ電界効果トランジスタ２０６により歪み成分が付加された出力信号（ｆ＋Ａｆ２ ＋Ｂｆ３ ・・・）が出力される。この際、減衰器部２０２は伝送路とインピーダンス整合がとられているので、数ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って歪み補償を行うことができる。
【００４５】
次に、本発明の第２実施例による歪み補償回路における歪み量の制御方法について説明する。
図３は、電流源２０４からの直流電流を調節して、歪み量を制御する方法を説明する図である。
【００４６】
図３（ａ）において、電流源２０４からの電流バイアス量が小さい場合、入力信号は非線形度の大きな領域にあるバイアス点３０１を中心に振動し、ＧａＡｓ電界効果トランジスタ２０６で与えられる歪み量は大きくなる。
【００４７】
また、図３（ｂ）において、電流源２０４からの電流バイアス量が大きい場合、入力信号は非線形度の小さな領域にあるバイアス点３０２を中心に振動し、ＧａＡｓ電界効果トランジスタ２０６で与えられる歪み量は小さくなる。
【００４８】
ここで、歪み発生部２０１と減衰器部２０２とはコンデンサ２０７、２０８を介して接続されているため、歪み発生部２０１と減衰器部２０２との間における直流成分の伝達はコンデンサ２０７、２０８により遮断され、ＧａＡｓ電界効果トランジスタ２０６に設定される電流バイアス量は常に一定に保たれるので、ＧａＡｓ電界効果トランジスタ２０６で与えられる歪み量を正確に調節することができる。
【００４９】
次に、本発明の第２実施例による歪み補償回路における歪み量のその他の制御方法について説明する。
図４、５は、減衰器部２０２における減衰量を調節して、歪み量を制御する方法を説明する図である。
【００５０】
図４（ａ）において、減衰器部２０２における減衰量を小さくした場合、減衰器部２０２に供給される電力量４０２は増加するとともに、歪み発生部２０１に供給される電力量４０１は減少する。このため、図４（ｂ）に示すように、歪み発生部２０１に供給される信号の入力レベルは減少し、歪み発生部２０１で与えられる歪みは小さくなる。
【００５１】
また、図５（ａ）において、減衰器部２０２における減衰量を大きくした場合、減衰器部２０２に供給される電力量５０２は減少するとともに、歪み発生部２０１に供給される電力量５０１は増加する。このため、図５（ｂ）に示すように、歪み発生部２０１に供給される信号の入力レベルは増加し、歪み発生部２０１で与えられる歪みは大きくなる。
【００５２】
なお、図３，図４，図５において、電流Ｉを入力、電圧Ｖを出力とし、それぞれ入力および出力の関係を示すと考えてもよい。
なお、ＧａＡｓ電界効果トランジスタ２０６として、例えば、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）などを使用してもよく、ＧａＡｓ電界効果トランジスタ２０６の代わりにＩｎＰ、ＺｎＳｅなどのその他の化合物半導体電界効果トランジスタを使用してもよい。
【００５３】
また、歪み発生素子として、ＧａＡｓ電界効果トランジスタ２０６の代わりにダイオードを使用するようにしてもよい。
以上説明したように、本発明の第２実施例による歪み補償回路によれば、歪み発生素子にバイアス電流を流す機能（電流量は可変）を持ち、歪み量をきめ細かく調整することが可能な歪み発生部２０１と、歪み発生部２０１に流れ込む信号電力を調整し、高周波信号伝送を可能とする伝送路とインピーダンス整合がとられた減衰器部２０２と、歪み発生部２０１と減衰器部２０２とを直流的に分離するコンデンサ２０７、２０８とを備えることにより、高周波まで歪み量を調整可能とすることができる。
【００５４】
また、歪み発生素子としてソース／ドレイン間が短絡されたＧａＡｓ電界効果トランジスタ２０６を用いることにより、数ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って均一な予歪みを簡単な構成で生成することが可能となる。
【００５５】
さらに、１ＧＨｚ以上の広帯域で歪み補償を行う場合、歪み特性が１ＧＨｚ以上の帯域まで均一な１０ＧＨｚ以上の帯域を有するダイオードが必要となるが、このようなダイオードとして例えば特殊なショットキーダイオードを用いることが考えられるが、これは超微細形状を持ち、高度な実装技術を要求され、高価である。したがって、特殊なショットキーダイオードの代わりにＧａＡｓ電界効果トランジスタ２０６を用いることにより、より簡単な構成とすることができる。
【００５６】
次に、本発明の第３実施例による歪み補償回路について図面を参照しながら説明する。この第３実施例による歪み補償回路は、減衰器部にＰＩＮアッテネータ回路を使用し、減衰器部における減衰量を調節できるようにしたものである。
【００５７】
図６は、本発明の第３実施例による歪み補償回路の構成を示す回路図である。図６において、６０１は入力信号に歪みを与える歪み発生部、６０２は伝送路からの信号を減衰させる減衰器部、６０３、６０５は高周波成分を阻止するインダクタンス、６０４はＧａＡｓ電界効果トランジスタ６０６にバイアス電流を供給する電流源、６０７、６０８は歪み発生部６０１と減衰器部６０２とを交流結合させるコンデンサ、６０９はＰＩＮアッテネータ回路、６１０はＰＩＮアッテネータ回路のＰＩＮダイオードにバイアス電流を供給する電流源である。
【００５８】
ここで、図６の歪み補償回路が図２の歪み補償回路と異なる点は、図２の歪み補償回路の減衰器部２０２の代わりにＰＩＮアッテネータ回路６０９及び電流源６１０からなる減衰器部６０２が使用されていることである。
【００５９】
このような構成において、電流源６１０の電流量を調節することにより、ＰＩＮアッテネータ回路６０９のＰＩＮダイオードのバイアス点を移動させてＰＩＮダイオードの抵抗を変えることができ、減衰量を変化させることができる。
【００６０】
そして、この減衰器部６０２の減衰量を変化に応じて、歪み発生部６０１に供給される信号電力量が変化するので、歪み発生部６０１により付加される予歪み量をきめ細かく調節することができる。この際、減衰器部６０２は伝送路とインピーダンス整合がとられているので、数ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って歪み補償を行うことができる。
【００６１】
図７は、本発明の第３実施例による歪み補償回路のより詳細な構成を示す回路図である。
図７において、７０１は入力信号に歪みを与える歪み発生部、７０２は伝送路からの信号を減衰させる減衰器部、７０３、７０５、７０９、７１１、７１８、７２１は高周波成分を阻止するインダクタンス、７０４はＧａＡｓ電界効果トランジスタ７０６にバイアス電流を供給する電流源、７１０はＰＩＮダイオード７１２にバイアス電流を供給する電流源、７２２はＰＩＮダイオード７２０にバイアス電流を供給する電流源、７０６は歪みを発生させるＧａＡｓ電界効果トランジスタ、７０７、７０８は歪み発生部７０１と減衰器部７０２とを交流結合させるコンデンサ、７１５、７１６は伝送路とインピーダンス整合をとるための抵抗器、７１３、７１４はＰＩＮダイオード７１２と伝送路とを交流結合させるコンデンサ、７１７、７１９はＰＩＮダイオード７２０と伝送路とを交流結合させるコンデンサ、７１２、７２０は減衰量を調整するためのＰＩＮダイオードである。
【００６２】
減衰器部７０２において、伝送路の入力端子と出力端子とは直列接続された抵抗器７１５、７１６を介して接続されるとともに、伝送路の入力端子はコンデンサ７１３を介してＰＩＮダイオード７１２のアノード端子に接続され、伝送路の出力端子はコンデンサ７１４を介してＰＩＮダイオード７１２のカソード端子に接続され、ＰＩＮダイオード７１２のアノード端子はコイル７０９を介して電源端子に接続され、ＰＩＮダイオード７１２のカソード端子はコイル７１１及び電流源７１０を介して接地端子に接続され、ＰＩＮダイオード７２０のアノード端子はコンデンサ７１９を介して接地端子に接続されるとともにコイル７１８を介して電源端子に接続され、ＰＩＮダイオード７２０のカソード端子はコンデンサ７１７を介して抵抗器７１５、７１６の接続点に接続されるとともにコイル７２１及び電流源７２２を介して接地端子に接続されている。
【００６３】
このような構成において、電流源７１０からの直流電流はコイル７０９、７１１を介してＰＩＮダイオード７１２に供給され、ＰＩＮダイオード７１２のバイアス点を設定する。また、電流源７２２からの直流電流はコイル７１８、７２１を介してＰＩＮダイオード７２０に供給され、ＰＩＮダイオード７２０のバイアス点を設定する。このため、電流源７１０、７２２の電流量を調節することにより、ＰＩＮダイオード７１２、７２０のバイアス点を移動させてＰＩＮダイオード７１２、７２０の抵抗を変えることができ、減衰量を変化させることができる。
【００６４】
なお、歪み発生素子として、ＧａＡｓ電界効果トランジスタ６０６、７０６の代わりに、ダイオードを用いるようにしてもよい。
以上説明したように、本発明の第３実施例による歪み補償回路によれば、インピーダンス固定で減衰量を変化させることができる減衰器部６０２、７０２を使用することにより、歪み発生部６０１、７０１に流れ込む信号電力量を変化させることができ、高周波まで歪み量をきめ細かく外部制御可能とすることができる。
【００６５】
次に、本発明の第４実施例による歪み補償回路について図面を参照しながら説明する。この第４実施例による歪み補償回路は、減衰器部に周波数特性を持たせて、歪み発生素子の周波数特性を改善するようにしたものである。
【００６６】
図８は、本発明の第４実施例による歪み補償回路の構成を示す回路図である。
図８において、８０１は入力信号に歪みを与える歪み発生部、８０２は伝送路からの信号を減衰させる減衰器部、８０３、８０５は高周波成分を阻止するインダクタンス、８０４はＧａＡｓ電界効果トランジスタ８０６にバイアス電流を供給する電流源、８０６は歪みを発生させるＧａＡｓ電界効果トランジスタ、８０７、８０８は歪み発生部８０１と減衰器部８０２とを交流結合させるコンデンサ、８０９、８１１〜８１３は入力信号を減衰させる抵抗器、８１０は入力信号を減衰させるコンデンサである。
【００６７】
図８の歪み補償回路が図２の歪み補償回路と異なる点は、減衰器部２０２の代わりにＧａＡｓ電界効果トランジスタ８０６の電力の周波数特性と逆の電力の周波数特性を有する減衰器部８０２を使用することである。
【００６８】
すなわち、減衰器部６０２において、伝送路の入力端子と出力端子とは抵抗器８０９を介して接続されているとともに、直列接続されたコンデンサ８１０と抵抗器８１１とが抵抗器８０９に並列に接続され、伝送路の入力端子は抵抗器８１２を介して接地端子に接続され、伝送路の出力端子は抵抗器８１３を介して接地端子に接続されている。
【００６９】
そして、例えば、ＧａＡｓ電界効果トランジスタ８０６の歪み量の周波数特性が、図８（ｃ）に示すように、高域において増加する場合、減衰器部８０２の電力の周波数特性を、図８（ｂ）に示すように、高域において増加させることにより、ＧａＡｓ電界効果トランジスタ８０６に供給される電力の周波数特性が、図８（ａ）に示すように、高域において減少するようにする。
【００７０】
このことにより、入力信号が減衰器部８０２に供給された場合、減衰器部８０２における高域成分の減衰量が低域成分の減衰量に比べて少なくなり、歪み発生部８０１に供給される高域成分の電力量が低域成分の電力量に比べて減少するので、この歪み発生部８０１に供給される高域成分の電力量の減少によりＧａＡｓ電界効果トランジスタ８０６の高域での歪み量の増加が相殺され、図８（ｄ）に示すように、歪み量の周波数特性の平坦な出力信号を得ることができる。
【００７１】
なお、歪み発生素子として、ＧａＡｓ電界効果トランジスタ８０６の代わりにダイオードを用いるようにしてもよい。また、減衰器部８０２として、ＧａＡｓ電界効果トランジスタ８０６と逆の周波数特性を持たせるようにしたＰＩＮアッテネータ回路を用いてもよい。
【００７２】
以上説明したように、本発明の第４実施例による歪み補償回路によれば、減衰器部８０２に周波数特性を持たせることにより、歪み発生素子に流れ込む電力に周波数特性を持たせ、予歪みの周波数特性を制御することができ、広帯域の歪み補償を行うことができる。
次に、本発明の第５実施例による歪み補償回路について図面を参照しながら説明する。この第５実施例による歪み補償回路は、歪み発生部において偶数次歪みを打ち消すことにより、奇数次歪みのみを生成できるようにしたものである。
【００７３】
図９は、本発明の第５実施例による歪み補償回路の構成を示す回路図である。
図９において、９０１は入力信号に歪みを与える歪み発生部、９０２は伝送路からの信号を減衰させる減衰器部、９０３は歪み発生部９０１で生成された歪みのうち偶数次歪みを打ち消す歪み発生部、９０４、９０６、９１６、９１８は高周波成分を阻止するインダクタンス、９０５はＧａＡｓ電界効果トランジスタ９０７にバイアス電流を供給する電流源、９１５はＧａＡｓ電界効果トランジスタ９１７にバイアス電流を供給する電流源、９０７、９１７は歪みを発生させるＧａＡｓ電界効果トランジスタ、９０８、９０９は歪み発生部９０１と減衰器部９０２とを交流結合させるコンデンサ、９１３、９１４は歪み発生部９０３と減衰器部９０２とを交流結合させるコンデンサ、９１０〜９１２は伝送路とインピーダンス整合をとるための抵抗器である。
【００７４】
図９の歪み補償回路が図２の歪み補償回路と異なる点は、歪み発生部９０３をコンデンサ９１３、９１４を介して減衰器部９０２に接続したことである。
この歪み発生部９０３は、歪み発生部９０１と同一の構成を有しており、歪み発生部９０３を歪み発生部９０１に対して向きを反転させて減衰器部９０２に接続している点が異なっている。すなわち、減衰器部９０２の入力端子には、ＧａＡｓ電界効果トランジスタ９０７のゲート端子をコンデンサ９０８を介して接続するとともに、ＧａＡｓ電界効果トランジスタ９１７のソース端子及びドレイン端子をコンデンサ９１３を介して接続し、減衰器部９０２の出力端子には、ＧａＡｓ電界効果トランジスタ９０７のソース端子及びドレイン端子をコンデンサ９０９を介して接続するとともに、ＧａＡｓ電界効果トランジスタ９１７のゲート端子をコンデンサ９１４を介して接続している。
【００７５】
そして、入力信号ｆを減衰器部９０２に入力することにより、ＧａＡｓ電界効果トランジスタ９０７、９１７で歪みが生成される。ここで、ＧａＡｓ電界効果トランジスタ９０７、９１７は原点対称となるように接続されているので、ＧａＡｓ電界効果トランジスタ９０７、９１７で生成された偶数次歪み成分は打ち消され、奇数次歪み信号（ｆ＋Ａｆ３ ＋Ｂｆ５ ・・・）が出力される。
【００７６】
このことにより、予歪みとして奇数次歪み成分のみを入力信号に与えることができ、偶数次歪みと独立して奇数次歪みの歪み量を調整することができる。
なお、歪み発生素子として、ＧａＡｓ電界効果トランジスタ９０７、９１７の代わりにダイオードを用いるようにしてもよい。また、減衰器部９０２として、ＰＩＮアッテネータ回路を使用してもよく、さらに、ＧａＡｓ電界効果トランジスタ９０７、９１７の周波数特性と逆の周波数特性を減衰器部９０２に持たせるようにしてもよい。
【００７７】
以上説明したように、本発明の第５実施例による歪み補償回路によれば、減衰器部９０２に対して、歪み発生部９０１、９０３を原点対称となるように接続することにより、奇数次の歪みを発生させることなく、偶数次の歪みのみの歪み量を制御することができる。また、方向性結合器などの部品を使用することなしに歪み補償回路を構成することができるので、小型化や低価格化が可能となる。
【００７８】
次に、本発明の第６実施例による歪み補償回路について図面を参照しながら説明する。この第６実施例による歪み補償回路は、２次歪みと３次歪みとを独立して調節できるようにしたものである。すなわち、２次歪みを生成する場合、入力信号のレベルを下げて歪みを与えることにより、３次歪みが生成されることを抑制し、３次歪みを生成する場合、歪み発生素子を原点対称に配置して歪みを与えることにより、歪み発生素子で生成された２次歪みを打ち消すようにする。
【００７９】
図１０は、本発明の第６実施例による歪み補償回路の構成を示す回路図である。
図１０において、１００１は入力信号の信号レベルを低下させる３次歪み量調整部、１００２は入力信号を歪ませる２・３次歪み補正部、１００３は入力信号を増幅するアンプ、１００４は３次歪みを生成する３次歪み補正部、１００５は２次歪み生成部、１００６は３次歪み生成部である。
【００８０】
２・３次歪み補正部１００２は、例えば、図２の歪み補償回路により構成され、３次歪み補正部１００４は、例えば、図９の歪み補償回路により構成される。
２次歪み生成部１００５は、入力信号に対して２次歪みのみを与えるものであり、３次歪み量調整部１００１及び２・３次歪み補正部１００２により構成される。ここで、３次歪み量調整部１００１は、２・３次歪み補正部１００２における３次歪みの歪み量Ｂが所定の値以下になるように、入力信号の入力レベルを低下させる。この際、２・３次歪み補正部１００２における３次歪みの歪み量Ｂは、２次歪みの歪み量Ａに比べて入力信号の入力レベル依存性が大きく、入力信号の入力レベルを調節することにより、２・３次歪み補正部１００２における２次歪みの歪み量Ａを確保したまま、３次歪みの歪み量Ｂを低下させることができる。
【００８１】
３次歪み生成部１００６は、アンプ１００３及び３次歪み補正部１００４により構成される。ここで、アンプ１００３は、３次歪み補正部１００４における３次歪みの発生可能なレベルまで入力信号の入力レベルを増幅させるものであり、このアンプ１００３からの出力信号を３次歪み補正部１００４に供給することにより、３次歪み補正部１００４において、３次歪みのみを入力信号に与えることができる。
【００８２】
このように、２次歪み生成部１００５により与えられる２次歪みと３次歪み生成部１００６により与えられる３次歪みとはそれぞれ独立して生成され、２次歪み及び３次歪みを独立して調節することができる。
【００８３】
次に、本発明の第６実施例による歪み補償回路の動作を数式を用いてより詳細に説明する。
図１０において、３次歪み補正部１００４に入力信号ｆ′が供給された場合、４次以降の歪みを０とみなして無視すると、３次歪み補正部１００４において３次歪みが与えられ、３次歪み補正部１００４からの出力信号ｆ′′は（１）式のようになる。
【００８４】
ｆ′′＝ｆ′＋Ｃｆ′３ ・・・（１）
また、２・３次歪み補正部１００２に入力信号ｆが供給された場合、４次以降の歪みを０とみなして無視すると、２・３次歪み補正部１００２において２次及び３次歪みが与えられ、２・３次歪み補正部１００２からの出力信号ｆ′は（２）式のようになる。
【００８５】
ｆ′＝ｆ＋Ａｆ２ ＋Ｂｆ３ ・・・（２）
この（２）式を（１）式に代入し、４次以降の項を０とみなして無視すると、
【００８６】
ここで、３次歪み量調整部１００１により、２・３次歪み補正部１００２における２次歪みの歪み量Ａに比べて３次歪みの歪み量Ｂを無視することができるレベルまで、２・３次歪み補正部１００２に供給される入力信号ｆの信号レベルを減衰させることによって、（３）式における係数Ｂを係数Ｃに対して無視することができる。
【００８７】
従って、（３）式は（４）式のように近似することができる。
ｆ′′＝ｆ＋Ａｆ２ ＋Ｃｆ３ （∵Ｂ≪Ｃ） ・・・（４）
（４）式において、２次歪みにおける係数Ａは２次歪み生成部１００５により独立して調節でき、３次歪みにおける係数Ｃは３次歪み生成部１００６により独立して調節できるので、２次歪み及び３次歪みをそれぞれ独立して調節することができる。
【００８８】
なお、歪み発生素子として、ダイオードの他にソース／ドレイン間が短絡されたＧａＡｓ電界効果トランジスタを用いるようにしてもよい。また、減衰器部として、π型抵抗器の他にＰＩＮアッテネータ回路を使用してもよく、さらに、歪み発生素子の周波数特性と逆の周波数特性を減衰器部に持たせるようにしてもよい。また、２次歪み生成部１００５と３次歪み生成部１００６との配置を逆にしてもよい。
【００８９】
以上説明したように、本発明の第６実施例による歪み補償回路によれば、２次歪み生成部１００５と３次歪み生成部１００６とをカスケード接続することにより、２次歪みと３次歪みとを独立して調節することができ、方向性結合器などの部品が不要となるため、小型化及び低価格化が可能となる。
【００９０】
また、入力信号の信号レベルを低下させるアッテネータを歪み発生回路の前段に配置することにより、３次歪みの発生を抑制しながら２次歪みのみを生成することができるので、１８０°結合器などの部品を用いることなしに２次歪み発生回路を構成することができる。
【００９１】
【発明の効果】
以上説明したように、本発明によれば、伝送路を介して供給された入力信号を減衰させる減衰手段を設け、減衰手段と歪み発生手段とを交流的に接続することにより、歪み発生手段の直流信号を調節して歪み発生手段により与えられる歪み量を正確に調節できるとともに、減衰手段における減衰量を変化させて歪み発生手段により与えられる歪み量を調節することができる。さらに、減衰手段により伝送路とインピーダンス整合を取ることにより、広帯域に渡って歪み補償を行うことができる。
【００９２】
また、本発明の一態様によれば、伝送路と歪み発生手段をコンデンサで結合したので回路規模を小さくでき、したがって回路の占有するスペースを小型化することができる。
【００９３】
また、本発明の一態様によれば、歪み発生手段の周波数特性と逆の周波数特性を減衰手段に持たせることにより、歪み発生手段における歪み量の周波数特性を、歪み発生手段に供給される電力量の周波数特性により打ち消すことができ、予歪み量の周波数特性を改善することができる。
【００９４】
また、本発明の一態様によれば、ソース／ドレイン間を短絡した化合物半導体からなる電界効果トランジスタを歪み発生素子とすることにより、広帯域に渡って均一な予歪みを簡単な構成で生成することができる。
【００９５】
また、本発明の一態様によれば、第１の歪み発生手段と第２の歪み発生手段とを原点対称に配置することにより、第１の歪み発生手段及び第２の歪み発生手段で発生する偶数次歪みは打ち消すことができ、奇数次歪みのみを発生させることができる。
【００９６】
また、本発明の一態様によれば、信号レベルを下げて入力信号を歪み発生手段に供給することにより、歪み発生手段での３次以降の歪みの発生を抑制することができ、入力信号に２次歪みのみを与えることができる。
【００９７】
また、本発明の一態様によれば、２次歪み発生手段と３次歪み発生手段とをカスケード接続することにより、２次の歪み量と３次の歪み量とを独立して調節することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る歪み補償回路の構成を示すブロック図である。
【図２】本発明の第２実施例に係る歪み補償回路の構成を示す回路図である。
【図３】本発明の第２実施例に係る歪み補償回路の動作を説明する図である。
【図４】本発明の第２実施例に係る歪み補償回路の動作を説明する図である。
【図５】本発明の第２実施例に係る歪み補償回路の動作を説明する図である。
【図６】本発明の第３実施例に係る歪み補償回路の構成を示す回路図である。
【図７】図６の歪み補償回路のより詳細な構成を示す回路図である。
【図８】本発明の第４実施例に係る歪み補償回路の歪み成分の位相特性を示す図である。
【図９】本発明の第５実施例に係る歪み補償回路の構成を示す回路図である。
【図１０】本発明の第６実施例に係る歪み補償回路の構成を示すブロック図である。
【図１１】本発明の第６実施例に係る歪み補償回路の入力レベルによる２次歪み及び３次歪みの歪み量の変化を示すグラフである。
【図１２】従来のプリディストータ方式を示す図である。
【図１３】従来の歪み補償回路の構成を示すブロック図である。
【図１４】従来の歪み補償回路の構成を示す回路図である。
【符号の説明】
１０１ 歪み発生手段
１０２ 減衰手段
１０３ 第１の結合手段
１０４ 第２の結合手段
２０１、６０１、７０１、８０１、９０１、９０３ 歪み発生部
２０２、６０２、７０２、８０２、９０２ 減衰器部
２０３、２０５、４０３、４０５、５０３、５０５、５０９、５１１、５１８、５２１、６０３、６０５、７０３、７０５、７０９、７１１、７１８、７２１、８０３、８０５、９０６、９１６、９１８ コイル
２０４、４０４、５０４、５１０、５２２、６０４、６１０、７０４、７１０、７２２、８０４、９０５、９１５ 電流源
２０６、５０６、５１２、５２０、６０６、７０６、８０６、９０７、９１７ＧａＡｓ電界効果トランジスタ
２０７、２０８、４０７、４０８、４０７、４０８、５１３、５１４、５１７、５１９、６０７、６０８、７０７、７０８、７１３、７１４、７１７、７１９、８０７、８０８、８１０ コンデンサ
２０９〜２１１、４０９〜４１１、５１５、５１６、７１５、７１６、８０９、８１１〜８１３ 抵抗器
６０９ ＰＩＮアッテネータ回路
７１２、７２０ ダイオード
１００１ ３次歪み量調整部
１００２ ２・３次歪み補正部
１００３ アンプ
１００４ ３次歪み補正部
１００５ ２次歪み生成部
１００６ ３次歪み生成部
Claims (5)
- 歪み付与部および減衰手段が並列に接続され入力信号の前記歪み付与部および前記減衰手段への分配比が前記減衰手段の減衰量により定まる歪み補償回路であって、
前記歪み付与部は第１および第２の手段と歪み発生手段より構成され、
前記第１の手段は前記歪み付与部に入力された信号より交流信号を取り出し出力し、
前記歪み発生手段は非線形素子を含み前記第１の手段の出力信号に歪みを付加し前記歪み量は前記非線形素子のバイアス制御により制御され、
前記第２の手段は前記第１の歪み発生手段の出力より交流信号を取り出し前記歪み付与部の出力として出力し、
前記減衰手段の減衰特性が周波数特性を持ち前記入力信号の分配比が周波数特性を持っことにより前記第１の歪み付与部により付加される歪み量が調整されることを特徴とする歪み補償回路。 - 一第1 および第2 の歪み付与部および減衰手段が並列に接続され入力信号の前記第１および第２の歪み付与部および前記減衰手段への分配比が前記減衰手段の減衰量により定まる歪み補償回路であって、
前記第１の歪み付与部は第１および第２の手段と第１の歪み発生手段より構成され、
前記第２の歪み付与部は第３および第４の手段と第２の歪み発生手段より構成され、
前記第１の手段は前記第１の歪み付与部に入力された信号より交流信号を取り出し出力し、
前記第３の手段は前記第２の歪み付与部に入力された信号より交流信号を取り出し出力し、
前記第１の歪み発生手段は第１の非線形素子を含み前記第１の手段の出力信号に歪みを付迦し前記第１の非線形素子による歪み量は前記第１の非線形素子のバイアス制御により制御され、
前記第２の歪み発生手段は前記第１の非線形素子と同一で逆向きに接続された第２の非線形素子を含み前記第３の手段の出力信号に歪みを付加し、前記第２の非線形素子による歪み量は前記第２の非線形素子のバイアス制御により制御され、
前記第２の手段は、前記第１の歪み発生手段の出力より交流信号を取り出し前記第１の
歪み付与部の出力として出力し、
前記第４の手段は、前記第２の歪み発生手段の出力より交流信号を取り出し前記第２の歪み付与部の出力として出力し、
前記減衰手段の減衰特性が周波数特性を持ち、前記入力信号の分配比が周波数特性を持つことにより前記第１の歪み付与部により付加される歪み量が調整されることを特徴とする歪み補償回路。 - 第１および第２の歪み付与部および減衰手段が並列に接続され入力信号の前記第１および第２の歪み付与部および前記減衰手段への分配比が前記減衰手段の減衰量により定まる歪み補償回路であって、
前記第１の歪み付与部は第１および第２の手段と第１の歪み発生手段より構成され、
前記第１の手段は、前記第１の歪み付与部に入力された信号より交流信号を取り出し出力し、
前記第１の歪み発生手段は第１の非線形素子を含み、前記第１の手段の出力信号に歪みを付加し前記第１の非線形素子による歪み量は前記第１の非線形素子のバイアス制御により制御され、
前記第２の手段は前記第１の歪み発生手段の出力より交流信号を取り出し前記第１の歪み付与部の出力として出力し、
前記第２の歪み付与部は前記第１の歪み付与部と同じ手段および歪み発生手段を有し、
前記減衰手段の減衰特性が周波数特性を持ち、前記入力信号の分配比が周波数特性を持っことにより、前記第１の歪み付与部により付加される歪み量が調整されることを特徴とする歪み補償回路。 - 前記減衰手段はＰＩＮアッテネータ回路であり、前記ＰＩＮアッテネー回路の減衰量を動的に変化させることにより、前記歪み発生手段により付加される歪み量が動的に調整されることを特徴とする請求項１または２記載の歪み補償回路。
- 前記非線形素子は、ソース／ドレイン間を短絡した化合物半導体からなる電界効果トランジスタであることを特徴とする請求項１ないし３記載の歪み補償回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05213696A JP3545125B2 (ja) | 1996-03-08 | 1996-03-08 | 歪み補償回路 |
| US08/739,961 US5939920A (en) | 1996-03-08 | 1996-10-30 | Method and apparatus which adds distortion to a signal to compensate for distortion added at a later stage by a nonlinear element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05213696A JP3545125B2 (ja) | 1996-03-08 | 1996-03-08 | 歪み補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246873A JPH09246873A (ja) | 1997-09-19 |
| JP3545125B2 true JP3545125B2 (ja) | 2004-07-21 |
Family
ID=12906462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05213696A Expired - Lifetime JP3545125B2 (ja) | 1996-03-08 | 1996-03-08 | 歪み補償回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5939920A (ja) |
| JP (1) | JP3545125B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288814B1 (en) * | 1994-05-19 | 2001-09-11 | Ortel Corporation | In-line predistorter for linearization of electronic and optical signals |
| JP3022347B2 (ja) * | 1996-10-18 | 2000-03-21 | 八木アンテナ株式会社 | 歪補償回路 |
| DE19831716A1 (de) * | 1998-07-15 | 2000-01-20 | Alcatel Sa | Temperaturstabilisation eines Predistorters mit Spannungsspeisung |
| US6194942B1 (en) * | 2000-01-19 | 2001-02-27 | Cable Vision Electronics Co., Ltd. | Predistortion circuit for linearization of signals |
| US6509789B1 (en) * | 2000-01-24 | 2003-01-21 | General Instrument Corporation | Circuit for reducing second and third order intermodulation distortion for a broadband RF amplifier |
| JP2001223539A (ja) * | 2000-02-08 | 2001-08-17 | Nec Corp | アクティブフィードフォワード型プレディストーションに基づく線形電力増幅器 |
| US6580319B1 (en) | 2000-04-19 | 2003-06-17 | C-Cor.Net Corp. | Amplitude and phase transfer linearization method and apparatus for a wideband amplifier |
| US6781454B1 (en) * | 2000-07-13 | 2004-08-24 | Hughes Electronics Corporation | Linearized traveling wave tube circuit with pre-distortion linearizer |
| JP2003243939A (ja) * | 2002-02-14 | 2003-08-29 | Seiko Epson Corp | 歪み補償回路 |
| KR100965700B1 (ko) * | 2005-03-04 | 2010-06-24 | 삼성전자주식회사 | 전치왜곡기 |
| EP1911181B1 (en) * | 2005-06-13 | 2017-04-26 | ARRIS Enterprises LLC | Four quadrant linearizer |
| US7596326B2 (en) * | 2005-10-27 | 2009-09-29 | Emcore Corporation | Distortion cancellation circuitry for optical receivers |
| US7634198B2 (en) * | 2006-06-21 | 2009-12-15 | Emcore Corporation | In-line distortion cancellation circuits for linearization of electronic and optical signals with phase and frequency adjustment |
| KR20080041405A (ko) * | 2006-11-07 | 2008-05-13 | 삼성전자주식회사 | 반사파억제를 통한 신호특성이 향상된 테스트 시스템 |
| JP2015222912A (ja) * | 2014-05-23 | 2015-12-10 | 三菱電機株式会社 | リニアライザ |
| CN113242023B (zh) * | 2021-03-30 | 2022-07-26 | 宁波大学 | 一种场效应管串联反射式肖特基二极管的模拟预失真器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666909A (en) * | 1979-11-02 | 1981-06-05 | Nec Corp | Predistorter |
| JPS58147208A (ja) * | 1982-02-26 | 1983-09-02 | Nec Corp | 高周波増幅器 |
| JPS6342207A (ja) * | 1986-08-07 | 1988-02-23 | Fujitsu Ltd | 歪補償器 |
| US5225902A (en) * | 1990-03-20 | 1993-07-06 | Scientific-Atlanta, Inc. | Automatic frequency selection in a bi-directional cable television system |
| US5221908A (en) * | 1991-11-29 | 1993-06-22 | General Electric Co. | Wideband integrated distortion equalizer |
| US5546048A (en) * | 1992-09-04 | 1996-08-13 | Hitachi, Ltd. | Amplifier and display apparatus employing the same |
| CA2120965A1 (en) * | 1993-04-14 | 1994-10-15 | Katsumi Uesaka | Distortion generating circuit |
| JP2587402Y2 (ja) * | 1993-12-28 | 1998-12-16 | 有限会社新研工業所 | 着脱式ひだ取り機 |
| US5523716A (en) * | 1994-10-13 | 1996-06-04 | Hughes Aircraft Company | Microwave predistortion linearizer |
-
1996
- 1996-03-08 JP JP05213696A patent/JP3545125B2/ja not_active Expired - Lifetime
- 1996-10-30 US US08/739,961 patent/US5939920A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09246873A (ja) | 1997-09-19 |
| US5939920A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798854A (en) | In-line predistorter for linearization of electronic and optical signals | |
| US6288814B1 (en) | In-line predistorter for linearization of electronic and optical signals | |
| JP3545125B2 (ja) | 歪み補償回路 | |
| JP4780896B2 (ja) | 複合増幅器を有する送信機 | |
| US6794938B2 (en) | Method and apparatus for cancellation of third order intermodulation distortion and other nonlinearities | |
| US7755425B2 (en) | Method and apparatus for reducing frequency memory effects in RF power amplifiers | |
| US20080008263A1 (en) | Pre-distortion apparatus | |
| US20120194270A1 (en) | Broadband Linearization Module And Method | |
| US20120242405A1 (en) | Frequency-Desensitizer for Broadband Predistortion Linearizers | |
| EP1267485A2 (en) | Distortion reducing circuit | |
| AU708748B2 (en) | In-line predistorter for linearization of electronic and optical signals | |
| JP2002057533A (ja) | 前置歪み補償回路、低歪み電力増幅器、及びその制御方法 | |
| GB2436653A (en) | Distortion compensation | |
| JP2002064340A (ja) | 高周波電力増幅器 | |
| JP3487060B2 (ja) | 歪補償回路 | |
| JP2012142840A (ja) | 歪み補償回路装置 | |
| JP2011182196A (ja) | 歪み補償装置 | |
| JPH06260847A (ja) | 歪発生回路 | |
| JP3894401B2 (ja) | 電力増幅装置 | |
| JP3602157B2 (ja) | 光送信機および光受信機 | |
| CN116996031A (zh) | 宽带模拟预失真线性化器 | |
| WO2002037719A1 (fr) | Circuit de compensation de distorsion pour transducteur electro-optique | |
| JPH09162656A (ja) | 歪補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031111 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |