JP2015222912A

JP2015222912A - リニアライザ

Info

Publication number: JP2015222912A
Application number: JP2014107276A
Authority: JP
Inventors: 康金谷; Yasushi Kanetani
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-05-23
Filing date: 2014-05-23
Publication date: 2015-12-10
Also published as: US20150340999A1; DE102015209439A1; US9467099B2; KR20150135085A; CN105099375A

Abstract

【課題】信頼性を改善して設計の自由度を向上させることができるリニアライザを得る。
【解決手段】入力端子ＩＮと出力端子ＯＵＴとの間に接続点Ｔ１が接続されている。接続点Ｔ１と接地点との間にダイオードＤが接続されている。電圧端子Ｔ２と接続点Ｔ１との間に抵抗Ｒが接続されている。電圧端子Ｔ２に０Ｖが印加されている。これにより、ダイオードＤのアノード電流が低くて済むため、アノード電極メタルにマイグレーションが発生せず、信頼性を向上させることができる。そして、アノード電流値を制限する必要が無いため、リニアライザ設計の自由度を向上させることができる。
【選択図】図１

Description

本発明は、高周波増幅器の歪特性を改善するダイオードリニアライザに関する。

近年、窒化物半導体（例えばＧａＮ）を用いたトランジスタの研究開発が盛んであり、その応用例として通信用高出力増幅器がある。ＧａＮを用いた増幅器は、従来の化合物半導体（例えばＧａＡｓ）を用いた増幅器と比較し、高出力化できる。しかし、低い入力電力から利得が緩やかに減少するＧａＮ特有のソフトコンプレッションにより、特にＡＭＡＭ特性が低下するという問題がある。

ＡＭＡＭ特性を補償するアナログプレディストーションとして、ダイオードを用いたリニアライザがある。その中でも並列ダイオードリニアライザは回路構成が簡易であり、小型かつ低消費電力である（例えば、非特許文献１，２参照）。

ＳｉＣ基板を用いたＧａＮ系の増幅器ＭＭＩＣにリニアライザを内蔵する場合、エピ基板が高価なため、極力小型な回路が望まれている。並列ダイオードリニアライザは簡易な構成で済むためＧａＮ−ＭＭＩＣにとっては最適な回路である。

並列ダイオードリニアライザは、通常、その前段又は後段に接続される増幅器のＡＭＡＭ，ＡＭＰＭの逆特性を有するように設計される。リニアライザのダイオードに印加される電圧によってリニアライザのＡＭＡＭ，ＡＭＰＭ特性が変化する。このため、リニアライザはＡＭＡＭ，ＡＭＰＭを制御する制御端子を有しており、増幅器のＡＭＡＭ，ＡＭＰＭに応じてリニアライザの印加電圧を制御・調整している。

Kazuhisa Yamauchi, Kazutomi Mori, Masatoshi Nakayama, Yasuo Mitsui, and Tadashi Takagi, "A Microwave Miniaturized Linearizer Using a Parallel Diode with a Bias Feed Resistance," IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 45, NO. 12, DECEMBER 1997 Kazuhisa Yamauchi, Masatoshi Nakayama, Yukio Ikeda, Hiromasa Nakaguro, Naoto Kadowaki, and Takahiko Araki, "AN 18GHZ-BAND MMIC LINEARIZER USING A PARALLEL DIODE WITH A BIAS FEED RESISTANCE AND A PARALLEL CAPACITOR," 2000 IEEE

リニアライザにバイアス印加すると、ダイオードのアノード電極に電流が流れる。このため、アノード電極メタルにマイグレーションが発生して信頼性が低下する。これを防ぐためにはアノード電流値を制限する必要があり、リニアライザ設計の自由度が抑制される。

本発明は、上述のような課題を解決するためになされたもので、その目的は信頼性を改善して設計の自由度を向上させることができるリニアライザを得るものである。

本発明に係るリニアライザは、入力端子と、出力端子と、前記入力端子と前記出力端子との間に接続された接続点と、前記接続点と接地点との間に接続されたダイオードと、電圧端子と、前記電圧端子と前記接続点との間に接続された抵抗とを備え、前記電圧端子に０Ｖが印加されていることを特徴とする。

本発明ではリニアライザの電圧端子に０Ｖを印加することにより、ダイオードのアノード電流が低くて済むため、アノード電極メタルにマイグレーションが発生せず、信頼性を向上させることができる。そして、アノード電流値を制限する必要が無いため、リニアライザ設計の自由度を向上させることができる。

本発明の実施の形態１に係るリニアライザを示す回路図である。ダイオードの等価回路を示す図である。本発明の実施の形態１に係るリニアライザのＡＭＡＭ特性を示す図である。本発明の実施の形態１に係るリニアライザのＡＭＰＭ特性を示す図である。本発明の実施の形態２に係るリニアライザを示す回路図である。ダイオードの容量とアノード電圧の関係を示す図である。本発明の実施の形態３に係るリニアライザを示す回路図である。歪特性を補償される増幅器のＡＭＡＭ，ＡＭＰＭ特性を示す図である。本発明の実施の形態３に係るリニアライザのＡＭＰＭ，ＡＭＰＭ特性を示す図である。本発明の実施の形態４に係るリニアライザを示すブロック図である。

本発明の実施の形態に係るリニアライザについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係るリニアライザを示す回路図である。入力端子ＩＮからＫｕ帯の高周波信号が入力される。入力端子ＩＮと出力端子ＯＵＴとの間に接続点Ｔ１が接続されている。入力端子ＩＮと接続点Ｔ１との間にキャパシタＣ１と整合回路Ｍ１が接続されている。接続点Ｔ１と出力端子ＯＵＴとの間にキャパシタＣ２と整合回路Ｍ２が接続されている。キャパシタＣ１，Ｃ２はＤＣカット用である。接続点Ｔ１と接地点との間にダイオードＤが接続されている。電圧端子Ｔ２と接続点Ｔ１との間に抵抗Ｒが接続されている。抵抗Ｒの抵抗値は２０００Ωである。電圧端子Ｔ２に０Ｖが印加されている。

図２は、ダイオードの等価回路を示す図である。ダイオードＤは可変抵抗成分と可変容量成分を有する。図３は、本発明の実施の形態１に係るリニアライザのＡＭＡＭ特性を示す図である。図４は、本発明の実施の形態１に係るリニアライザのＡＭＰＭ特性を示す図である。

入力信号の周波数がＫｕ帯と高い場合、ダイオードＤの容量成分のインピーダンス（１／ωＣ）が低くなる。このため、接続点Ｔ１の電位が０Ｖで抵抗成分のインピーダンスが高くてもダイオードＤとしてはインピーダンスが低くなる。従って、小信号時はダイオードＤのインピーダンスが低いため、リニアライザのロスは大きくなる。

一方、大信号時はダイオードＤに順方向に電流が流れ、接続点Ｔ１の電位は０Ｖから低電圧側にシフトするため、抵抗成分のインピーダンスは高くなる。低電圧側（本実施の形態では負電圧側）にシフトすると容量成分が低くなる。従って、ダイオードＤのインピーダンスが高くなり、リニアライザのロスが小さくなる。これにより、図３に示すようにＡＭＡＭのダイナミックレンジを確保することができる。ＡＭＰＭ特性については非特許文献１，２と同じ動作原理である。

本実施の形態では、リニアライザの電圧端子に０Ｖを印加することにより、ダイオードＤのアノード電流が低くて済むため、アノード電極メタルにマイグレーションが発生せず、信頼性を向上させることができる。そして、アノード電流値を制限する必要が無いため、リニアライザ設計の自由度を向上させることができる。なお、本実施の形態ではダイオードＤのカソードを接地したが、アノードを接地した場合でも、電流の向きが変わるだけであり、同様の効果が得られる。

実施の形態２．
図５は、本発明の実施の形態２に係るリニアライザを示す回路図である。リニアライザの電圧端子Ｔ２が接地されている。ダイオードＤはドレインとソースを短絡したＨＥＭＴ構造を有する。その他の構成は実施の形態１と同様である。

電圧端子Ｔ２を接地しているため、リニアライザ用の電源が不要となる。そして、ＭＭＩＣ内の配線レイアウトが簡単になる。従って、アンプモジュールの構成を簡略化及び小型化し、コストを削減することができる。

図６はダイオードの容量とアノード電圧の関係を示す図である。本実施の形態ではバイアス点である０Ｖから負電圧方向にシフトする。これに対して、通常のダイオードでは負電圧領域における容量変化量はほとんど無い。一方、ＨＥＭＴ系のダイオード（ゲートをアノード、短絡したドレインとソースをカソードとしたダイオード）では容量変化量は２桁もある。そこで、電圧に対する容量成分の変化量が大きいＨＥＭＴ系のダイオードを使うことでリニアライザ特性のダイナミックレンジを大きくできる。また、ＨＥＭＴプロセスのダイオードを用いれば、リニアライザと増幅器をＭＭＩＣ上に集積できる。

実施の形態３．
図７は、本発明の実施の形態３に係るリニアライザを示す回路図である。ダイオードＤのカソードと接地点との間にインダクタＬが接続されている。その他の構成は実施の形態２と同様である。

図８は、歪特性を補償される増幅器のＡＭＡＭ，ＡＭＰＭ特性を示す図である。ＡＭＡＭは単調に減少するが、ＡＭＰＭは一旦増加した後、減少する。図９は、本発明の実施の形態３に係るリニアライザのＡＭＰＭ，ＡＭＰＭ特性を示す図である。インダクタＬを挿入することでリニアライザのＡＭＰＭ特性を反転させることができる。従って、本実施の形態のリニアライザにより増幅器のＡＭＰＭ特性を飽和領域（ＡＭＰＭが反転した後の領域）まで補償することができる。

実施の形態４．
図１０は、本発明の実施の形態４に係るリニアライザを示すブロック図である。実施の形態１〜３の何れかのリニアライザ１の前段に、ＧａＮ系のトランジスタ（例えばＧａＮ−ＨＥＭＴ）を有するドライバー増幅器２が設けられている。リニアライザ１の後段に高出力ＧａＮ１段増幅器３が設けられている。ドライバー増幅器２がリニアライザ１の入力端子ＩＮに出力信号を供給する。ドライバー増幅器２の出力信号でリニアライザ１を励振することでリニアライザ動作させる。

図８に示したようにＧａＮ系の増幅器は高出力化を期待できるものの、ＧａＮ特有のソフトコンプレッションにより利得が緩やかに低下していく。これを補償するためリニアライザ１が必要であるが、後段が高出力のため、リニアライザ１の出力も高くしておく必要がある。このためには、ダイオードＤをＧａＮ系にすればよい。ただし、ＧａＮ系のダイオードの立ち上がり電圧は約１．０Ｖと、従来のＧａＡｓ系のダイオードの０．７Ｖと比較し０．３Ｖ高いため、リニアライザの利得立ち上がりに大きな入力電力が必要である。ＧａＮ−ＨＥＭＴはＧａＡｓ−ＨＥＭＴと比較し高電力密度を有しているため、ドライバー増幅器２をＧａＮ系トランジスタにしておけば、リニアライザ１を十分にドライブすることができる。

また、ダイオードＤ専用のプロセスは不要でＨＥＭＴプロセスで実現可能なため、リニアライザ１とドライバー増幅器２をＭＭＩＣとして集積化でき、回路面積を縮小することができる。

１リニアライザ、２ドライバー増幅器、Ｃ１，Ｃ２キャパシタ、Ｄダイオード、ＩＮ入力端子、Ｌインダクタ、ＯＵＴ出力端子、Ｒ抵抗、Ｔ１接続点、Ｔ２電圧端子

Claims

入力端子と、
出力端子と、
前記入力端子と前記出力端子との間に接続された接続点と、
前記接続点と接地点との間に接続されたダイオードと、
電圧端子と、
前記電圧端子と前記接続点との間に接続された抵抗とを備え、
前記電圧端子に０Ｖが印加されていることを特徴とするリニアライザ。
前記電圧端子が接地されていることを特徴とする請求項１に記載のリニアライザ。
前記入力端子と前記接続点との間に接続された第１のキャパシタと、
前記接続点と前記出力端子との間に接続された第２のキャパシタとを更に備えることを特徴とする請求項１又は２に記載のリニアライザ。
前記ダイオードはＨＥＭＴ構造を有することを特徴とする請求項１〜３の何れか１項に記載のリニアライザ。
前記ダイオードと前記接地点との間に接続されたインダクタを更に備えることを特徴とする請求項１〜４の何れか１項に記載のリニアライザ。
ＧａＮ系のトランジスタを有し、前記入力端子に出力信号を供給するドライバー増幅器を更に備え、
前記ダイオードはＧａＮ系であることを特徴とする請求項１〜５の何れか１項に記載のリニアライザ。