JP6364956B2 - リニアライザ - Google Patents

Description

本発明は、高周波増幅器に接続され、歪特性を改善するリニアライザに関する。

近年、窒化物半導体（例えばＧａＮ）を用いたトランジスタの研究開発が盛んであり、その応用例として通信用高出力増幅器がある。ＧａＮを用いた増幅器は従来の化合物半導体（例えばＧａＡｓ）と比較して高出力化できる。しかし、低い入力電力から利得が緩やかに減少するＧａＮ特有のソフトコンプレッションにより、特にＡＭＡＭ特性（入力レベルを増加させた時の出力レベル特性）が低下する。

そこで、ＡＭＡＭ特性を補償するアナログプレディストーションとして、ダイオードを用いたリニアライザが用いられる（例えば、特許文献１参照）。特に、ＧａＮ系の増幅器ＭＭＩＣはエピ基板が高価なため、回路構成が小さいリニアライザは好ましい。

特開２０１２−２４４５４５号公報

しかし、小型ではあるものの、リニアライザを増幅器に単純にカスケード接続すると、リニアライザがない増幅器と比較して回路面積の増加は避けられない。従って、高価なエピ基板の使用面積が大きくなり、コストが増大するという問題がある。

また、ＧａＮ−ＭＭＩＣで使用するリニアライザのダイオードは一般的にショットキーバリアダイオードである。このとき、ダイオードのセルサイズは、単位アノード幅Ｗａｕが短く、フィンガー数が多いセルが望ましい。これには以下の２つの理由がある。第１に、単位アノード幅Ｗａｕが短いリニアライザの方が、リニアライザの挿入損失を低くしやすいためである。図１２はリニアライザのＡＭＡＭ特性の単位アノード幅Ｗａｕ依存性を示す図である。単位アノード幅Ｗａｕが２０μｍの場合に最も挿入損失が大きいことが分かる。第２に、アノードメタルに過大な電流を流すとアノード電極にエレクトロマイグレーションが発生するため、信頼性の観点からアノードメタルの電流容量に制限がある。これを回避するため、極力、フィンガー数を多くして、フィンガー１本当たりの電流値を低減させる必要がある。

一方、単位アノード幅Ｗａｕを決める活性領域の境界はウエハプロセスにおいて制御しにくく、単位アノード幅Ｗａｕのばらつきが大きくなる。特に単位アノード幅Ｗａｕが短ければ単位アノード幅全体に対するばらつき量が大きく見えるため、ダイオード特性が大きくばらつき、リニアライザ特性のばらつきが大きくなる。逆に、単位アノード幅Ｗａｕが長ければ全体に対するばらつき量が小さくなるため、特性ばらつきは小さくなる。このように、製造歩留の観点では、単位アノード幅Ｗａｕは長い方が望しい。従って、挿入損失と製造歩留でトレードオフが発生するという問題がある。

本発明は、上述のような課題を解決するためになされたもので、その目的はコストと挿入損失を低減しつつ歩留まりを高くすることができるリニアライザを得るものである。

本発明に係るリニアライザは、入力端子と分岐点との間に接続された入力伝送線路と、前記分岐点と第１の出力端子との間に接続された第１の出力伝送線路と、前記分岐点と第２の出力端子との間に接続された第２の出力伝送線路とを有する分岐回路と、前記分岐点に直接的に接続されたアノードと、カソードとを持つダイオードと、前記ダイオードをバイアスするバイアス回路とを備えることを特徴とする。

本発明では出力側回路が２つであるため、出力側回路が１つの場合と比較して分岐回路のインピーダンスＺｃは低くなる。このため、高周波信号はダイオードの影響を受け難くなり、ダイオードの挿入損失を低減することができる。従って、挿入損失が大きくなり易い単位アノード幅Ｗａｕが長いダイオードを用いても挿入損失を低減することができる。単位アノード幅Ｗａｕが長いダイオードは特性ばらつきが小さく製造歩留まりが高い。このため、本発明により挿入損失を低減しつつ歩留まりを高くすることができる。

また、トーナメント型構成の増幅器では分岐点付近はレイアウトに余裕が出やすい。本発明では分岐点にリニアライザを設けるため、回路面積の増大を抑えつつリニアライザを挿入することができる。従って、高価なエピ基板の使用面積を増大させないため、コストを低減することができる。

本発明の実施の形態１に係るリニアライザを示す図である。 図１のリニアライザの一部を拡大した図である。 比較例に係るリニアライザを示すブロック図である。 本発明の実施の形態１に係るリニアライザを示すブロック図である。 本発明の実施の形態１に係るリニアライザ付増幅器を示すブロック図である。 本発明の実施の形態２に係るリニアライザを示す図である。 本発明の実施の形態２に係るリニアライザのＡＭＡＭ特性を示す図である。 本発明の実施の形態３に係るリニアライザを示す図である。 本発明の実施の形態４に係るリニアライザの一部を拡大した図である。 本発明の実施の形態４に係るリニアライザのＡＭＡＭ特性を示す図である。 本発明の実施の形態４に係るリニアライザ付増幅器を示す図である。 リニアライザのＡＭＡＭ特性の単位アノード幅Ｗａｕ依存性を示す図である。

本発明の実施の形態に係るリニアライザについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係るリニアライザを示す図である。図２は、図１のリニアライザの一部を拡大した図である。前段の増幅器Ａ１と後段の増幅器Ａ２，Ａ３の段間にリニアライザが挿入されている。リニアライザの分岐回路１は入力伝送線路１ａと出力伝送線路１ｂ，１ｃを有する。入力伝送線路１ａは入力端子ＩＮと分岐点との間に接続されている。出力伝送線路１ｂは分岐点と出力端子ＯＵＴ１との間に接続され、出力伝送線路１ｃは分岐点と出力端子ＯＵＴ２との間に接続されている。

ダイオード２のアノードが分岐回路１の分岐点に接続され、カソードが接地されている。本実施の形態では入力伝送線路１ａの中央線の延長線上にダイオード２のアノードが接続されている。バイアス回路３がダイオード２を順方向にバイアスする。ダイオード２のアノードフィンガー２ａとカソードフィンガー２ｂが交互に配置されている。ダイオード２の活性領域の幅が単位アノード幅Ｗａｕである。

高周波信号は一般に２分岐する線路の内側を通る性質がある。従って、図中において高周波信号は経路Ｂよりも経路Ａを通りやすい。経路Ａを通る高周波信号はダイオード２を感じずに通過する。リニアライザにより損失が発生するのは高周波信号が経路Ｂを通る場合である。このような高周波信号の経路は分岐点を基点としたインピーダンスに依存する。

ダイオード２のインピーダンスが分岐回路１のインピーダンスより低い場合、即ち式（１）を満たす場合には、リニアライザの挿入損失が大きくなる。ここで、Ｚｄはダイオード２のインピーダンスであり、Ｚｉは分岐点から入力伝送線路側を見たインピーダンスであり、Ｚｏは分岐点から出力伝送線路側を見たインピーダンスである。

一方、ダイオード２のインピーダンスが分岐回路１のインピーダンスより高い場合、即ち数式（２）を満たす場合には、一部の高周波信号はダイオード２を感じずに入力伝送線路１ａから出力伝送線路１ｂ，１ｃに抜けていく。このため、高周波信号はダイオード２の影響を受け難くなり、ダイオード２の挿入損失を低減することができる。

図３は比較例に係るリニアライザを示すブロック図である。図４は本発明の実施の形態１に係るリニアライザを示すブロック図である。比較例では出力側回路が１つであるが、本実施の形態では出力側回路が２つである。このため、式（３）のように比較例と比較して本実施の形態では分岐回路１のインピーダンスＺｃは低くなる。このため、高周波信号はダイオード２の影響を受け難くなり、ダイオード２の挿入損失を低減することができる。

従って、挿入損失が大きくなり易い単位アノード幅Ｗａｕが長いダイオード２を用いても挿入損失を低減することができる。単位アノード幅Ｗａｕが長いダイオード２は特性ばらつきが小さく製造歩留まりが高い。このため、本実施の形態により挿入損失を低減しつつ歩留まりを高くすることができる。

図５は本発明の実施の形態１に係るリニアライザ付増幅器を示す図である。増幅器Ａ１〜Ａ３等がトーナメント型に構成されている場合、分岐点付近にレイアウトの余裕が出やすい。本実施の形態ではこの分岐点にリニアライザを設けるため、回路面積の増大を抑えつつリニアライザを挿入することができる。従って、高価なエピ基板の使用面積を増大させないため、コストを低減することができる。また、リニアライザ付増幅器の設計を容易にすることができる。なお、トランジスタをバランス動作させるために、回路パターンを非対称にしてもよい。また、インピーダンス調整のために、分岐点とアノードの間に伝送線路や抵抗等の受動素子を挿入してもよい。負電圧を印加できるなら分岐点にカソードを接続し、アノードをグランドに接続してもよい。なお、バイアス回路３は、順方向にバイアス可能なものに限らず、逆方向にバイアス可能なものでもよい。また、電源端子を備えるものではなく、抵抗やインダクタを介して接地する回路もバイアス回路３に含まれる。

実施の形態２．
図６は、本発明の実施の形態２に係るリニアライザを示す図である。ダイオード２のカソードがビアホール４を介してグランドに接続される。高周波数帯では、ビアホール４のインダクタンスを無視できなくなる。そこで、本実施の形態ではダイオード２のカソードとグランドとの間にインダクタ５を接続する。そして、ビアホール４のインダクタンスをＬＶＨとし、インダクタ５のインダクタンスをＬｃとして式（４）を満たすように設計する。

図７は、本発明の実施の形態２に係るリニアライザのＡＭＡＭ特性を示す図である。ダイオードのカソードから理想グランドまでのインダクタンス成分をパラメータとしている。１００μｍ基板厚の場合はビアホール４のインダクタンスＬＶＨは３０ｐＨ程である。ダイオード２のカソードをビアホール４に直結した場合、通過損失は約３ｄＢであるものの、利得向上が開始してからのダイナミックレンジが殆ど取れない特性となっている。一方、インダクタンスが１５０，２００ｐＨの場合、利得向上が開始してから一定のダイナミックレンジを確保できる。そこで、例えば２００ｐＨのインダクタンスが必要なら、ビアホール４のインダクタンスは３０ｐＨであるため、残り１７０ｐＨのインダクタ５を挿入すればよい。１７０ｐＨは、一般的なＳｉＣ基板を用いた１００μｍ基板厚のＧａＮ−ＭＭＩＣの場合、例えば１０ＧＨｚ帯であれば線路幅１０μｍ，線路長２５０ｕｍ程度のマイクロストリップ線路で実現できる。なお、ＡＭＰＭ特性は示していないが、適切な整合回路設計を行うことにより所望の特性が得られる。

実施の形態３．
図８は、本発明の実施の形態３に係るリニアライザを示す図である。ダイオード２のカソードとグランドとの間に抵抗６が接続されている。この抵抗６の抵抗値を含めて適切な整合回路設計を行うことにより所望の特性が得られる。その他の構成及び効果は実施の形態１と同様である。

実施の形態４．
図９は、本発明の実施の形態４に係るリニアライザの一部を拡大した図である。ダイオード２のアノードが分岐回路１に接続される接続点は、入力伝送線路１ａの中央線の延長線から入力伝送線路１ａの幅Ｗの３倍の範囲内で延長線からずれている。

図１０は、本発明の実施の形態４に係るリニアライザのＡＭＡＭ特性を示す図である。ずれ量△を入力伝送線路１ａの幅Ｗと同じにした。出力端子ＯＵＴ２での利得の方が出力端子ＯＵＴ１に比べて約１ｄＢ高いことが分かる。

図１１は本発明の実施の形態４に係るリニアライザ付増幅器を示す図である。このようなトーナメント型３段増幅器においては一般に内側の方が放熱し難い。このため、増幅器Ａ３の利得が増幅器Ａ２に比べて不足し、増幅器Ａ２，Ａ３でアンバランス動作する傾向がある。上下対称な回路のため下側の増幅器でも同様である。

また、このアンバランスが３段目に繋がり、３段目でのアンバランス度はさらに大きくなる。これに対して、分岐回路１のパターンを非対称にすることで増幅器Ａ２，Ａ３への入力電力を調整し、バランス動作させることができる。しかし、非対称な分岐回路１のパターンは、時間がかかる電磁界解析をしなければ特性が分からず、開発期間が長くなるという問題がある。これに対して、本実施の形態によれば、ダイオード２の接続位置をずらすだけで入力電力を調整できるため、容易にトランジスタをバランス動作させることができる。なお、本実施の形態ではダイオード２の接続位置のみをずらしたが、それに加えて回路パターンを非対称にしてもよい。

１ 分岐回路、１ａ 入力伝送線路、１ｂ，１ｃ 出力伝送線路、２ ダイオード、３ バイアス回路、４ ビアホール、５ インダクタ、６ 抵抗、ＩＮ 入力端子、ＯＵＴ１，ＯＵＴ２ 出力端子

Claims (6)

1. 入力端子と分岐点との間に接続された入力伝送線路と、前記分岐点と第１の出力端子との間に接続された第１の出力伝送線路と、前記分岐点と第２の出力端子との間に接続された第２の出力伝送線路とを有する分岐回路と、
   前記分岐点に直接的に接続されたアノードと、カソードとを持つダイオードと、
   前記ダイオードをバイアスするバイアス回路とを備えることを特徴とするリニアライザ。
2. Ｚｄは前記ダイオードのインピーダンスであり、
   Ｚｉは前記分岐点からみた前記分岐回路の入力インピーダンスであり、
   Ｚｏは前記分岐回路の出力インピーダンスであり、
   

   
3. 前記ダイオードの前記カソードに接続されたインダクタを更に備えることを特徴とする請求項１又は２に記載のリニアライザ。
4. 前記ダイオードの前記カソードに接続されたビアホールを更に備えることを特徴とする請求項３に記載のリニアライザ。
5. 前記ダイオードの前記カソードに接続された抵抗を更に備えることを特徴とする請求項１又は２に記載のリニアライザ。
6. 前記ダイオードの前記アノードが前記分岐回路に接続される接続点は、前記入力伝送線路の中央線の延長線から前記入力伝送線路の幅の３倍の範囲内で前記延長線からずれていることを特徴とする請求項１〜５の何れか１項に記載のリニアライザ。

Images