WO2006046294A1

WO2006046294A1 - リニアライザ

Info

Publication number: WO2006046294A1
Application number: PCT/JP2004/016033
Authority: WO
Inventors: Hifumi Noto; Kazuhisa Yamauchi; Yoshihiro Hamamatsu; Tomokazu Hamada; Masatoshi Nakayama
Original assignee: Mitsubishi Denki Kabushiki Kaisha
Priority date: 2004-10-28
Filing date: 2004-10-28
Publication date: 2006-05-04
Also published as: US20070241815A1; US7557654B2; JPWO2006046294A1; JP4319681B2; CN100499357C; CN101019310A

Abstract

　リニアライザの利得性を、利得が減少した後に増加する谷特性にする。　ＲＦ信号の入力端子１、入力側バイアス阻止用キャパシタ４、互いに逆極性のダイオード対８，１２、出力側バイアス阻止用キャパシタ５、およびＲＦ信号の出力端子２が順次直列接続された信号路と、入力側バイアス阻止用キャパシタ４とダイオード対８，１２との間の信号路とバイアス端子３との間に抵抗７が設けられたバイアス回路と、バイアス端子３と抵抗７との間のバイアス回路に一端が接続され他端が接地されたＲＦ短絡用キャパシタ６と、ダイオード対８，１２と出力側バイアス阻止用キャパシタ５との間の信号路に一端が接続され他端が接地されたＤＣフィード用インダクタ１１とを備えた。

Description

明細書

リニアライザ

技術分野

[0001] この発明は、衛星通信用増幅器、移動体通信用増幅器、及び地上マイクロ波通信用増幅器に適用され、振幅非線形性及び位相非線形性を補償する低歪増幅器用のリニアライザに関するものである。背景技術

[0002] 図 23は、第 1の従来例に係るリニアライザを示す回路図である (例えば、特許文献 1 参照)。図 23に示す第 1の従来例に係るリニアライザは、無線周波数帯の信号 (RF 信号)を入力する入力端子 1、入力側バイアス阻止用キャパシタ 4、ダイオード 8、出力側バイアス阻止用キャパシタ 5、および無線周波数帯の信号を出力する出力端子 2が順次直列接続された信号路と、入力側ノィァス阻止用キャパシタ 4及びダイォード 8間の信号路とバイアス端子 3との間に第 1の抵抗 7が接続されたバイアス回路と、ノィァス端子 3及び第 1の抵抗 7間のバイアス回路に一端が接続され他端が接地された RF短絡用キャパシタ 6と、ダイオード 8及び出力側バイアス阻止用キャパシタ 5 間の信号路に一端が接続され他端が接地されたバイアス短絡用インダクタ 11と、ダィオード 8に並列接続された第 2の抵抗 9および第 1のキャパシタ 10からなる直列回路とを備えている。

[0003] このリニアライザは、アナログ ·プレディストーシヨン型のリニアライザの一例である。

このようなリニアライザは、増幅器の前段もしくは後段に直列に接続することにより、入力電力の増加に対して利得が増加し、位相が遅れる特性を有する増幅器の歪補償を行うものである。このリニアライザは、バイアス電圧、抵抗 9ならびにキャパシタ 10の値を変化させることで、入力電力に対する利得特性 (AM - AM特性)と入力電力に対する位相特性 (AM - PM特性)を調整できる。

[0004] また、図 24は、第 2の従来例に係るリニアライザを示す回路図である（例えば、特許文献 2参照)。図 24において、図 23と同一部分は同一符号を付してその説明は省略する。図 24に示す第 2の従来例に係るリニアライザは、 2つのダイオード 8、 12が RF 信号に対しては互いに逆極性で並列に使用され、直流バイアスはダイオードの順極性に直列に接続している。また、この 2つのダイオード 8、 12に抵抗 21、 22が並列に設けられており、バイアスは抵抗 19、 20を介して行われている。

[0005] このようなリニアライザは、増幅器の前段もしくは後段に直列に接続することにより、入力電力の増加に対して利得が増加し、位相が遅れる特性を有する増幅器の歪補償を行うものである。抵抗 21、 22の値を変化させることにより、入力電力に対する利得特性 (AM— AM特性)と入力電力に対する位相特性 (AM— PM特性)を微調整できる。

[0006] 図 25は、第 3の従来例に係るリニアライザを示す回路図である（例えば、特許文献 3 参照)。図 25において、図 23と同一部分は同一符号を付してその説明は省略する。図 25に示す第 3の従来例に係るリニアライザにおいて、 2つのダイオード 23、 24は互いに逆極性に並列に設けられたダイオード対で、 RF信号に対して一方は接地されている。また、抵抗 31、 32が、分圧器として用いられている。

[0007] 図 26は、第 4の従来例に係るハーモニックミキサを示す回路図である（例えば、特許文献 4参照)。図 26に示す第 4の従来例に係るハーモニックミキサにおいて、 IF入力端子 30と IF入力端子 29との間の経路には、ローノスフィルタ 28と DCカット 27が設けられ、ローパスフィルタ 28と DCカット 27殿の接続点とグランドとの間には、互いに逆極性に並列接続された 2つのダイオード 23、 24と、ローカル信号に対してえ /4 波長である線路 25が設けられて、る。 26はローカル信号に対して λ /4波長である線路であり、 31はローカル信号入力端子を示す。

[0008] 特許文献 1：特開 2002— 76784号公報（図 1)

特許文献 2 :実開昭 61— 68517号公報 (第 1図）

特許文献 3：実開平 5— 023612号公報（図 1)

特許文献 4:特開平 9— 130236号公報（図 5)

発明の開示

発明が解決しょうとする課題

[0009] 上述した第 1の従来例では、図 23のリニアライザのバイアス電圧、抵抗 9ならびにキャパシタ 10の値を変化させることで、入力電力に対する利得特性 (AM— AM特性）と入力電力に対する位相特性 (AM— PM特性)を調整してヽた。

[0010] し力しながら、図 27のような利得特性を持つ増幅器に図 23に示す構成のリニアライザを適用すると、高入力領域においてリニアライザと増幅器の利得特性が減少になるため、線形利得から 2dB利得が下がる点としての規定利得圧縮点（例えば P :2dB

2dB 利得圧縮点)での出力電力が下がるという問題があった。

[0011] この原理を、図面を参照して説明する。

第 1の従来例に係るリニアライザを図 27のような増幅器の利得特性に用いる場合、図 27に示す利得特性にぉ、て利得が増加して、る部分を平坦にするためにリニアラィザが用いられる。増幅器の利得を平坦にするためには、リニアライザの利得特性を増幅器の利得特性の逆特性にする必要がある。第 1の従来例に係るリニアライザでは、ダイオード 8に印加する電圧と抵抗 9とキャパシタ 10の値を調整することで増幅器の利得特性の逆特性を得て、た。そのときのリニアライザの特性は図 28である。

[0012] 利得特性が図 27のような増幅器に利得特性が図 28のようなリニアライザを適用すると、利得特性は図 29になる。このときの規定利得圧縮点を図 29の四角で表している。もとの増幅器の利得特性 (実線)よりリニアライザ適用後の利得特性が規定利得圧縮点の入力レベルが低くなつていることが分かる。つまり、増幅器の入出力特性を示す図 30において、規定利得圧縮点の出力レベルがもとの増幅器の特性より低くなる。前記リニアライザ付き増幅器を例えばフィードフォワード増幅器に適用した場合、規定利得圧縮点が下がるために、より出力が大きな増幅器を用いなければならず、電力効率や回路面積が大きくなるという問題があった。

[0013] また、図 24に示す第 2の従来例では、 RF電力に対して 2つのダイオード対 8, 12は逆極性になるが、直流バイアスに対して順方向バイアスになる。そのため、 RF電力が大きくなると、抵抗 19の電圧降下によりダイオード 8の信号に対する内部抵抗値が増加する。そのため、リニアライザの利得特性は入力電力に対して減少する。また、並列の抵抗 21、 22でその減少量を調整できるものの、高入力領域においてリニアライザと増幅器の利得特性が減少になるため、規定利得圧縮点での出力電力が下がるという問題があった。

[0014] また、図 25に示す第 3の従来例では、 2つの抵抗 31, 32が分圧回路として働いており、この分圧回路を介してダイオード対 23, 24が接続されている。第 3の従来例に係るリニアライザを用いることにより、入力信号が小さいとき、ダイオードに印加される電圧がダイオードの順電圧に比べて低いので、入力信号はそのまま出力される。逆に入力信号が大きいときには、ダイオードに印加される電圧が高くなり、信号波形がクリップされる。そのため、入力信号の大きさが大きくなるほど、出力信号は入力信号に比べて小さくなる。つまり、利得特性が信号の大きさに対して減少になっている。よつて、抵抗で利得の減少量を調整できるものの、高入力領域においてリニアライザと増幅器の利得特性が減少になるため、規定利得圧縮点での出力電力が下がるという問題があった。

[0015] さらに、第 4の従来例では、ミキサの一部として 2つのダイオード 23, 24を用いているのでバイアスは印加しない。 2つのダイオード 23, 24はダイオードの整流作用を用いてローカル信号の 2倍波を打ち消すためにある。したがって、ダイオード 23, 24はリニアライザとして動作させて、な、。

[0016] この発明は上述した従来例に係る課題を解決するためになされたもので、利得性を、利得が減少した後に増加する谷特性にすることができるリニアライザを提供することを目的とする。

課題を解決するための手段

[0017] この発明に係るリニアライザは、 RF信号の入力端子、入力側バイアス阻止用キャパシタ、互いに逆極性のダイオード対、出力側ノィァス阻止用キャパシタ、および RF信号の出力端子が順次直列接続された信号路と、前記入力側バイアス阻止用キャパシタと前記ダイオード対との間の信号路と前記バイアス端子との間に抵抗が設けられたノィァス回路と、前記バイアス端子と前記抵抗との間のノィァス回路に一端が接続され他端が接地された RF短絡用キャパシタと、前記ダイオード対と前記出力側バイァス阻止用キャパシタとの間の信号路に一端が接続され他端が接地された DCフィード用インダクタとを備えたものである。

発明の効果

[0018] この発明によれば、バイアス端子から印加するバイアス電圧により通過利得または通過位相の特性を調整することにより、利得を利得が減少した後に増加する谷特性にすることができる。

図面の簡単な説明

圆 1]この発明の実施の形態 1に係るリニアライザの回路図、

圆 2]この発明の実施の形態 1に係るリニアライザの利得特性および位相特性を示す特性図、

[図 3]この発明のリニアライザの利得特性図、

圆 4]図 27に示す利得特性を持つ増幅器に図 3に示す利得特性を持つリニアライザを適用した場合の利得特性図、

圆 5]図 3に示す利得特性を持つリニアライザの適用後の増幅器の入出力特性図、圆 6]この発明の実施の形態 2に係るリニアライザの回路図、

圆 7]図 2に示す実施の形態 1に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 2に係るリニアライザの利得特性および位相特性を示す特性図圆 8]この発明の実施の形態 3に係るリニアライザの回路図、

圆 9]図 2に示す実施の形態 1に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 3に係るリニアライザの利得特性および位相特性を示す特性図圆 10]この発明の実施の形態 4に係るリニアライザの回路図、

圆 11]図 7に示す実施の形態 2に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 4に係るリニアライザの利得特性および位相特性を示す特性図圆 12]この発明の実施の形態 5に係るリニアライザの回路図、

圆 13]図 11に示す実施の形態 4に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 5に係るリニアライザの利得特性および位相特性を示す特性図、

圆 14]この発明の実施の形態 6に係るリニアライザの回路図、

圆 15]この発明の実施の形態 7に係るリニアライザの回路図、

圆 16]この発明の実施の形態 8に係るリニアライザの回路図、 [図 17]図 11に示す実施の形態 4に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 8に係るリニアライザの利得特性および位相特性を示す特性図、

[図 18]この発明の実施の形態 8に係るリニアライザの回路図、

[図 19]図 11に示す実施の形態 4に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 9に係るリニアライザの利得特性および位相特性を示す特性図、

[図 20]この発明の実施の形態 10に係るリニアライザの回路図、

[図 21]この発明の実施の形態 11に係るリニアライザの回路図、

[図 22]この発明の実施の形態 12に係るリニアライザの回路図、

[図 23]第 1の従来例に係るリニアライザを示す回路図、

[図 24]第 2の従来例に係るリニアライザを示す回路図、

[図 25]第 3の従来例に係るリニアライザを示す回路図、

[図 26]第 4の従来例に係るリニアライザを示す回路図、

[図 27]通常の増幅器が持つ利得特性図、

[図 28]従来のリニアライザの利得特性図、

[図 29]図 27に示す利得特性を持つ増幅器に図 28の利得特性を持つリニアライザを適用した場合の利得特性図、

[図 30]図 28の利得特性を持つリニアライザの適用後の増幅器の入出力特性図である。

発明を実施するための最良の形態

[0020] 実施の形態 1.

以下、この発明の実施の形態について図面を参照して説明する。

図 1は、この発明の実施の形態 1に係るリニアライザの回路図であり、図 2は、この発明の実施の形態 1に係るリニアライザの信号電力 Pinに対する利得特性 (Gain)および位相特性 (Phase)を示す特性図である。

[0021] 図 1に示すリニアライザは、 RF信号の入力端子 1、入力側バイアス阻止用キャパシタ 4、互いに逆極性のダイオード対 8, 12、出力側バイアス阻止用キャパシタ 5、および RF信号の出力端子 2が順次直列接続された信号路と、入力側バイアス阻止用キャパシタ 4とダイオード対 8, 12との間の信号路とバイアス端子 3との間に抵抗 7が設けられたバイアス回路と、バイアス端子 3と抵抗 7間のバイアス回路に一端が接続され他端が接地された RF短絡用キャパシタ 6と、ダイオード対 8, 12と出力側ノィァス阻止用キャパシタ 5との間の信号路に一端が接続され他端が接地された DCフィード用インダクタ 11とを備え、バイアス端子 3から印加するバイアス電圧により通過利得もしくは通過位相の特性が調整されるようになって!/、る。

[0022] 図 1に示す回路において、ノィァス端子 3から正のバイアスを印加すると、抵抗 7を介してダイオード 8には順方向バイアスが加えられ、ダイオード 12には逆方向バイァスが加えられる。 RF信号の入力端子 1から信号電力 Pinが入力すると、ダイオード 8 によって信号波形はクリップされ、直流電流が発生する。この直流電流により、抵抗 7 において電圧降下が発生し、ダイオード 8に加えられるノィァス電圧が低下することで、ダイオード 8の信号に対する内部抵抗値が増加する。

[0023] さらに、信号電力 Pinを増加させると、ダイオード 12によってもクリップされ、ダイォード 8の直流電流と逆方向の直流電流が発生する。つまり、信号電流をダイオード 12 で検波し、ある一定の電力以上になるとダイオード 8の直流電流が抑圧され、ダイォード 8の内部抵抗が減少する。よって、利得 Gainは減少する力ある一定の電力以上になると増加し始め、図 2及び図 3に示すように、利得特性は、信号電力 Pinに対して減少した後、増加する谷特性になる。

[0024] このようなリニアライザは、図 27のように AB級アンプに見られるような飽和前に利得の盛り上がりがある増幅器の歪を補償するのに特に有効である。その原理は、リニアライザの利得特性を、図 3のように利得が減少し、その後に増加する特性を持つことにより、線形利得 (利得が一定なところ)より利得が下がる電力が適用前後で落ちにくいことにある。したがって、リニアライザ適用後の入出力特性は、第 1の従来例のリニァライザ適用後の規定圧縮点に比べて高くなる（図 5、図 30参照)。

[0025] さらに、第 1の従来例に係るリニアライザで利得の盛り上がりのある利得特性がある増幅器の歪を補償する場合、図 30のように補償後と補償前の規定の利得圧縮点を下げてしまうが、この発明に係るリニアライザを用いると、図 5の歪補償後の入出力特性のように規定の利得圧縮点を下げることなぐ利得の線形性を改善することができる。規定の利得圧縮点を下げない利点は、特にフィードフォワード増幅器にこの発明を用いたときにある。フィードフォワード増幅器では、規定利得圧縮点が下がると、歪を改善する最大の電力点も下がるからである。

[0026] 実施の形態 2.

図 6は、この発明の実施の形態 2に係るリニアライザの回路図である。

図 6に示す実施の形態 2に係るリニアライザは、図 1に示す実施の形態 1に係るリニァライザの構成に対し、ダイオード対 8, 12と並列に抵抗 13とキャパシタ 14の直列接続体を接続している。その他の構成は図 1と同様である。なお、図 6では、ダイオード対 8, 12と並列に抵抗 13とキャパシタ 14の直列接続体を接続している力抵抗 13とキャパシタ 14の、ずれか一方を接続しても良!、。

[0027] また、図 7は、図 2に示す実施の形態 1に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 2に係るリニアライザの利得特性および位相特性を示す特性図である。

[0028] この実施の形態 2によれば、実施の形態 1の構成に対して、さらに抵抗 13とキャパシタ 14を設けることにより、図 7に示すように利得特性と位相特性をさらに調整することがでさる。

[0029] 実施の形態 3.

図 8は、この発明の実施の形態 3に係るリニアライザの回路図である。

図 8に示す実施の形態 3に係るリニアライザは、図 1に示す実施の形態 1に係るリニァライザの構成に対し、ダイオード対 8, 12のいずれか一方のダイオード、例えば逆極性のダイオード 12に、抵抗 15を直列接続してその接続体をダイオード 8と並列接続している。その他の構成は図 1と同様である。なお、抵抗 15と逆極性のダイオード 1 2の接続順序は逆でも良ぐまた、抵抗 15の代わりに、インダクタを設けても良い。

[0030] また、図 9は、図 2に示す実施の形態 1に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 3に係るリニアライザの利得特性および位相特性を示す特性図である。

[0031] この実施の形態 3によれば、抵抗 15は利得特性の増加の傾きを調整でき、抵抗 15 によりダイオード 12でクリップされて発生した電流を抑える働きを持ち、図 9に示すように利得の谷特性の増加量を抑えることができる。

[0032] 実施の形態 4.

図 10は、この発明の実施の形態 4に係るリニアライザの回路図である。図 10に示す実施の形態 4に係るリニアライザは、図 6に示す実施の形態 2に係るリユアライザの構成に対し、ダイオード対 8, 12のいずれか一方のダイオード、例えば逆極性のダイオード 12に、抵抗 15を直列接続してその接続体をダイオード 8と並列接続している。その他の構成は図 6と同様である。なお、抵抗 15と逆極性のダイォード 12の接続順序は逆でも良ぐまた、抵抗 15の代わりに、インダクタを設けても良い。

[0033] また、図 11は、図 7に示す実施の形態 2に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 4に係るリニアライザの利得特性および位相特性を示す特性図である。

[0034] この実施の形態 4によれば、抵抗 15を設けることで、利得の減少量と増加量を調整するとともに位相特性も調整することができる。

[0035] 実施の形態 5.

図 12は、この発明の実施の形態 5に係るリニアライザの回路図である。図 12に示す実施の形態 5に係るリニアライザは、図 10に示す実施の形態 4に係るリユアライザの構成に対し、 DCフィード用インダクタ 11とバイアス阻止用キャパシタ 5との間の信号路に、インダクタとキャパシタカもなる位相特性を調整するための回路を設けたものである。その他の構成は図 10と同様である。なお、位相特性を調整するための回路は、インダクタとキャパシタの他に、抵抗、インダクタ、キャパシタカもなる回路であっても良い。また、この回路を、ダイオード対 8, 12と DCフィード用インダクタ 1 1との間の信号路に設けても良い。

[0036] また、図 13は、図 11に示す実施の形態 4に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 5に係るリニアライザの利得特性および位相特性を示す特性図である。

[0037] この実施の形態 5によれば、位相特性を調整するための回路を設けることで、図 13 に示すように位相特性を調整することができる。 [0038] 実施の形態 6.

図 14は、この発明の実施の形態 6に係るリニアライザの回路図である。図 14に示す実施の形態 6においては、実施の形態 1 4と同様なリニアライザ 16の信号入出力端子に、アイソレータ、増幅器もしくはアテネータ 17、 18が設けられている。なお、このアイソレータ、増幅器もしくはアテネータは、リニアライザ 16の信号入力端子または出力端子の、ずれかであっても良、。

[0039] この構成にすることで、外部インピーダンスの影響を小さくすることができる。また、リユアライザ 16の信号入出力端子に増幅器を設けることにより、リニアライザの挿入損失を増幅器で補うことができる。

[0040] 実施の形態 7.

図 15は、この発明の実施の形態 7に係るリニアライザの回路図である。

図 15に示す実施の形態 7に係るリニアライザは、図 14に示す実施の形態 6に係るリユアライザ 16の信号入出力端子に設けられるアテネータ 17、 18を抵抗 Rl, R2の組み合わせで構成し、出力側バイアス阻止用キャパシタ 5とアテネータ 17を入れ替え、 DCフィード用インダクタ 11をアテネータ 17で代用している。

[0041] この構成にすることで、インダクタ 11とアテネータを共用することができ、小型化が図れる。また、抵抗で構成されたアテネータはリニアライザ力も見た外部インピーダンスの変化を軽減させ、広、範囲で周波数特性を軽減することができる。

[0042] 実施の形態 8.

図 16は、この発明の実施の形態 8に係るリニアライザの回路図である。

図 16に示す実施の形態 8に係るリニアライザは、図 15に示す実施の形態 7に係るリユアライザのダイオード対 8, 12を、複数個直列接続したダイオード直列接続体の対で構成したものである。他の構成は図 15と同様である。

[0043] また、図 17は、図 11に示す実施の形態 4に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 8に係るリニアライザの利得特性および位相特性を示す特性図である。

[0044] この構成にすることで、利得特性と位相特性の調整が可能になる。

また、ダイオードと直列または並列に抵抗、インダクタ、キャパシタを設けても適用される。

[0045] 実施の形態 9.

図 18は、この発明の実施の形態 9に係るリニアライザの回路図である。

図 18に示す実施の形態 9に係るリニアライザは、図 15に示す実施の形態 7に係るリユアライザのダイオード対 8, 12を、複数個並列に設けたものである。他の構成は図 1

5と同様である。

[0046] また、図 19は、図 11に示す実施の形態 4に係るリニアライザの利得特性および位相特性と比較して示す実施の形態 9に係るリニアライザの利得特性および位相特性を示す特性図である。

[0047] この構成にすることで、利得特性と位相特性の調整が可能になる。

また、ダイオードと並列または直列に抵抗、インダクタ、キャパシタを設けても適用される。

さらに、実施の形態 8のように直列に複数個ダイオードを設けて、ても適用される。

[0048] 実施の形態 10.

図 20は、この発明の実施の形態 10に係るリニアライザの回路図である。図 20に示す実施の形態 10に係るリニアライザは、実施の形態 1 9のリニアライザ 2 0に対し、リニアライザの温度、例えば主要な熱発生源となるダイオード対の温度を検出する温度センサ 21と、温度センサ 21から送られてきた温度、リニアライザ 20の入力信号、出力信号に応じてバイアス端子 3から印加する電圧を制御するバイアス制御回路 22とを備えている。

[0049] この構成にすることで、温度、入力信号、出力信号に対して利得特性と位相特性の調整が可能になる。

[0050] 実施の形態 11.

図 21は、この発明の実施の形態 11に係るリニアライザの回路図である。図 21に示す実施の形態 11に係るリニアライザは、実施の形態 1-10のリニアライザ 24を、シングルエンド増幅器またはプッシュプル増幅器 23の前段に接続したものである。なお、リニアライザ 24を、シングルエンド増幅器またはプッシュプル増幅器 23の後段に接続しても良い。 [0051] この構成にすることで、シングルエンド増幅器またはプッシュプル増幅器を高効率且つ低歪動作させることができる。

[0052] 実施の形態 12.

図 22は、この発明の実施の形態 12に係るリニアライザの回路図である。図 22に示す実施の形態 12に係るリニアライザは、実施の形態 1-10のリニアライザ 24を、フィードフォワード増幅器 25を構成する主増幅器 26と誤差増幅器 27に前置したものである。なお、である。 25,26はそれぞれ主増幅器と誤差増幅器である。なお、リニアライザ 24を、フィードフォワード増幅器 25を構成する主増幅器 26と誤差増幅器 27に後置しても良い。

[0053] この構成にすることで、フィードフォワード増幅器 25に用いている増幅器 26, 27の歪特性が向上し、歪特性を一層改善することができる。

Claims

請求の範囲

[1] RF信号の入力端子、入力側バイアス阻止用キャパシタ、互いに逆極性のダイォード対、出力側バイアス阻止用キャパシタ、および RF信号の出力端子が順次直列接続された信号路と、

前記入力側バイアス阻止用キャパシタと前記ダイオード対との間の信号路と前記バィァス端子との間に抵抗が設けられたバイアス回路と、

前記ノィァス端子と前記抵抗との間のバイアス回路に一端が接続され他端が接地された RF短絡用キャパシタと、

前記ダイオード対と前記出力側バイアス阻止用キャパシタとの間の信号路に一端が接続され他端が接地された DCフィード用インダクタと

を備えたリニアライザ。

[2] 請求項 1に記載のリニアライザにおいて、

前記ダイオード対と並列に抵抗とキャパシタのいずれ力少なくとも一方を接続したことを特徴とするリニアライザ。

[3] 請求項 1に記載のリニアライザにおいて、

前記ダイオード対のいずれか少なくとも一方のダイオード側に当該ダイオードと直列に抵抗もしくはインダクタを設けた

ことを特徴とするリニアライザ。

[4] 請求項 2に記載のリニアライザにおいて、

ことを特徴とするリニアライザ。

[5] 請求項 4に記載のリニアライザにおいて、

前記ダイオード対と前記 DCフィード用インダクタとの間の信号路、もしくは前記 DC フィード用インダクタと前記出力側ノィァス阻止用キャパシタとの間の信号路に、抵抗、インダクタ、もしくはキャパシタカもなる位相特性調整用回路を設けた

ことを特徴とするリニアライザ。

[6] 請求項 1から 5の!、ずれ力 1項に記載のリニアライザにぉヽて、前記入力端子と前記出力端子の少なくともいずれか一方に、アテネータ、アイソレータもしくは増幅器を設けた

ことを特徴とするリニアライザ。

[7] 請求項 6に記載のリニアライザにおいて、

前記アテネータを抵抗で構成した

ことを特徴とするリニアライザ。

[8] 請求項 7に記載のリニアライザにおいて、

前記ダイオード対を、複数個直列接続したダイオードの直列接続体の対で構成した

ことを特徴とするリニアライザ。

[9] 請求項 7に記載のリニアライザにおいて、

前記ダイオード対を、複数個並列に並べた

ことを特徴とするリニアライザ。

[10] 請求項 1から 9の!、ずれ力 1項に記載のリニアライザにぉヽて、

リニアライザの温度を検出する温度センサと、

前記温度センサによる検出温度、リニアライザの入力信号、出力信号に応じて前記ダイオード対に加えるバイアス電圧を制御するバイアス制御回路と

を備えたことを特徴とするリニアライザ。

[11] 請求項 1から 10のいずれ力 1項に記載のリニアライザを、シングルエンド増幅器またはプッシュプル増幅器の前段または後段に接続した

ことを特徴とするリニアライザ。

[12] 請求項 1から 10のいずれ力 1項に記載のリニアライザを、フィードフォワード増幅器を構成する増幅器に前置または後置した

ことを特徴とするリニアライザ。