JP3951521B2

JP3951521B2 - 歪補償回路並びにその使用方法

Info

Publication number: JP3951521B2
Application number: JP30531699A
Authority: JP
Inventors: 健一堀口; 雄二酒井; 和久山内; 一富森; 正敏中山; 幸夫池田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-10-27
Filing date: 1999-10-27
Publication date: 2007-08-01
Anticipated expiration: 2019-10-27
Also published as: JP2001127557A

Description

【０００１】
【発明の属する技術分野】
この発明は、衛星通信、地上マイクロ波通信、移動体通信などに使用する低歪増幅器を実現するための歪補償回路に関するものである。
【０００２】
【従来の技術】
図１５は例えば、１９９６年電子情報通信学会総合大会Ｃ−９４に示された従来の歪補償回路を示す構成説明図である。図中、１は入力端子、２は出力端子、３はバイアス端子、４、５は信号路に直列に接続したバイアス阻止用キャパシタ、６はバイアス短絡用インダクタ、７はＲＦ短絡用キャパシタ、９はダイオード、３１はＲＦ阻止用インダクタである。
【０００３】
この歪補償回路は、アナログの非線形素子から構成されるアナログ・プレディストーション型リニアライザの一例である。このリニアライザは、増幅器の前段もしくは後段に直列に接続することにより、入力電力の増加に対して利得が減少し、位相が進む特性を有する増幅器の歪補償を行うものである。
【０００４】
次に動作について説明する。信号は入力端子１に入り、ダイオード９に入力する。ダイオード９にはインダクタ３０を介して、バイアス端子３からバイアスが加えられる。無線周波数帯での信号波形はダイオード９によりクリップされ、直流電流が発生する。この直流電流は入力電力の増加と共に増加し、無線周波数帯でのダイオードの内部抵抗値が減少する。
これより、この歪補償回路では、図１６に示すような入力電力の増加に対して利得が増加し、位相が遅れる特性が実現でき、入力電力の増加に対して利得が減少し、位相が進む特性を有する増幅器の歪補償が可能となる。
【０００５】
【発明が解決しようとする課題】
上記のように従来の歪補償回路は、図１６に示すような入力電力の増加に対して利得が増加し、位相が遅れる特性を有している。このため、入力電力の増加に対して利得が減少し、位相が進む特性を有する増幅器、例えばＧａＡｓＦＥＴで構成された増幅器の歪補償は可能であるが、これとは逆に、入力電力の増加に対して利得が増加し、位相が遅れる特性を有する増幅器に対しては歪補償回路として機能しないという問題点があった。
【０００６】
この発明は、入力電力の増加に対して利得が増加し、あるいは、位相が遅れる特性を有する被補償増幅器に対して機能する歪補償回路を得ることを目的としている。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係わる発明の歪補償回路は、信号の入力端子と、信号の出力端子と、バイアス端子と、上記入力端子から出力端子への信号路と、上記信号路に上記入力端子から上記出力端子へ向かって順方向になるよう直列に接続したダイオードと、上記信号路の上記入力端子と上記ダイオードの間に直列に接続した入力側バイアス阻止用キャパシタと、上記信号路の上記出力端子と上記ダイオードの間に直列に接続した出力側バイアス阻止用キャパシタと、上記ダイオードの上記入力側バイアス阻止用キャパシタ側の一端と上記バイアス端子との間に直列に接続された抵抗、上記ダイオードの他端とグラウンドとの間に直列に接続されたバイアス短絡用インダクタ、上記バイアス端子と上記抵抗との間に一端が接続され、他端が接地されたＲＦ短絡用キャパシタとを有するバイアス回路とを備え、上記ダイオードが上記バイアス回路により順方向にバイアスされるものである。
【０００８】
請求項２に係わる発明の歪補償回路は、上記ダイオードの両端にダイオードと並列に接続したキャパシタを備えたものである。
【０００９】
請求項３に係わる発明の歪補償回路は、上記ダイオードの両端にダイオードと並列に接続した抵抗を備えたものである。
【００１０】
請求項４に係わる発明の歪補償回路は、上記ダイオードと上記バイアス短絡用インダクタの間の上記信号路に直列にインダクタを接続したものを備えたものである。
【００１１】
請求項５に係わる発明の歪補償回路は、上記ダイオードと上記バイアス短絡用インダクタの間の上記信号路に、上記ダイオードと同方向にダイオードを直列接続したものを備えたものである。
【００１２】
請求項６に係わる発明の歪補償回路は、上記抵抗に代えて上記バイアス端子にドレイン端子を接続し上記ダイオードの上記入力側バイアス阻止用キャパシタ側の一端にソース端子を接続した電界効果トランジスタを備え、上記電界効果トランジスタのゲート端子にゲートバイアス電圧を印加することを特徴とするものである。
【００１３】
請求項７に係わる発明の歪補償回路は、請求項１〜６のいずれか１項に記載の歪補償回路を複数段に従属接続したことを特徴とするものである。
【００１４】
請求項８に係わる発明の歪補償回路は、請求項１〜６のいずれか１項に記載の歪補償回路において、上記信号路の入力端と出力端にそれぞれ入力整合回路と出力整合回路とを備え、上記歪補償回路が所定の周波数範囲に亙って被補償増幅器の利得および位相特性とは逆特性を有するように、上記入力整合回路と出力整合回路の入出力インピーダンスが設計されていることを特徴とするものである。
【００１５】
請求項９に係わる発明の歪補償回路は、入力側の端子の一方を信号の入力端子とし、他方を終端抵抗で終端した第１の９０度ハイブリッド回路と、出力側の端子の一方を信号の出力端子とし、他方を終端抵抗で終端した第２の９０度ハイブリッド回路と、上記第１の９０度ハイブリッド回路の出力側の端子と上記第２の９０度ハイブリッド回路の入力側の端子との間それぞれに接続された請求項１〜７のいずれか１項に記載の歪補償回路とを備え、バランス型に構成されたことを特徴とするものである。
【００１６】
請求項１０に係わる発明の歪補償回路は、請求項１〜９のいずれか１項に記載の歪補償回路をフィードバック増幅器またはフィードフォワード増幅器を構成している被補償増幅器の前段または後段に直列に挿入接続して使用することを特徴とするものである。
【００１７】
請求項１１に係わる発明の歪補償回路は、請求項１〜９のいずれか１項に記載の歪補償回路をLaterally Diffused Metal Oxide Semiconductor Field Effect Transistor で構成された高出力増幅器の前段または後段に直列に接続して使用することを特徴とするものである。
【００１８】
【発明の実施の形態】
実施の形態１
図１はこの発明の実施の形態１を示す歪補償回路の構成説明図である。なお、図１５に示した従来の歪補償回路と同一あるいは相当のものは同一符号を付して説明する。図において、１は入力端子、２は出力端子、３はバイアス端子、４、５は信号線路に直列に接続したバイアス阻止用キャパシタ、６はバイアス短絡用インダクタ、７はＲＦ短絡用キャパシタ、８はバイアス端子３と信号線路との間に直列に接続した抵抗、９はダイオードである。
【００１９】
次に動作および効果について説明する。
信号は入力端子１に入り、ダイオード９に入力する。ダイオード９には抵抗８を介して、バイアス端子３からバイアスが加えられる。無線周波数帯での信号波形はダイオード９によりクリップされ、直流電流が発生する。この直流電流の発生により、抵抗８において電圧降下が発生し、ダイオード９に加えられるバイアス電圧が低下することにより無線周波数帯でのダイオードの内部抵抗値が増加する。これにより、図２に示すような入力電力の増加に対して利得が減少し、位相が進む特性が実現できる。
従って、入力電力の増加に対して利得が増加し、位相が遅れる特性を有する被補償増幅器の前段もしくは後段に直列に接続することにより、増幅器の歪補償が可能となる。なお、一般に歪補償回路は、被補償増幅器が送信用の場合はその前段に、被補償増幅器が受信用の場合はその後段に接続する。
また、この歪補償回路では、バイアス電圧を変化させることで、歪補償回路の通過利得もしくは通過位相の変化量を調整することができる。
【００２０】
実施の形態２
図３はこの発明の実施の形態２を示す歪補償回路の構成説明図である。図中、図１と同一のものは同一符号を付して説明する。この実施の形態２では、実施の形態１で説明した図１において、ダイオード９に並列にキャパシタ１０を接続したものである。
【００２１】
次に動作および効果について説明する。
図３に示される歪補償回路では、基本的な動作および効果は実施の形態１と同様であり、入力電力の増加に対して利得が減少し、位相が進む特性が得られるが、ダイオード９に並列にキャパシタ１０を接続しているため、実施の形態１と比較して利得変化よりも位相変化が支配的となる特性が得られる。従って、キャパシタ１０の大きさを十分大きくすることで、入力電力の増加に対し、位相のみが進む特性も実現できる。これにより、入力電力の増加に対して利得変化がほとんど起こらず、位相のみが遅れる特性を有する増幅器の歪補償が可能な歪補償回路を得られる。
【００２２】
実施の形態３
図４はこの発明の実施の形態３を示す歪補償回路の構成説明図である。図中、図１と同一のものは同一符号を付して説明する。この実施の形態３では、実施の形態１で説明した図１において、ダイオード９に並列に抵抗１１を接続したものである。
【００２３】
次に動作および効果について説明する。
図４に示される歪補償回路では、基本的な動作および効果は実施の形態１と同様であり、入力電力の増加に対して利得が減少し、位相が進む特性が得られるが、ダイオード９に並列に抵抗１１を接続しているため、実施の形態１と比較して入力電力の増加に対する利得変化および位相変化が小さい特性が実現できる。従って、入力電力の増加に対して利得および位相変化が小さい特性を有する増幅器の歪補償が可能な歪補償回路を得られる。
【００２４】
実施の形態４
図５はこの発明の実施の形態４を示す歪補償回路の構成説明図である。図中、図１と同一のものは同一符号を付して説明する。この実施の形態４では、実施の形態１で説明した図１において、信号線路にダイオード９と直列にダイオード９の出力端子２側にインダクタ１２を接続したものである。
【００２５】
次に動作および効果について説明する。
図５に示される歪補償回路では、基本的な動作および効果は実施の形態１と同様であり、入力電力の増加に対して利得が減少し、位相が進む特性が得られるが、信号線路にダイオード９と直列にダイオード９の出力端子２側にインダクタ１２を接続しているため、実施の形態１と比較して利得変化よりも位相変化が支配的となる特性が得られる。従って、インダクタ１２の大きさを十分大きくすることで、入力電力の増加に対し、位相のみが進む特性も実現できる。これにより、入力電力の増加に対して利得変化がほとんど起こらず、位相のみが遅れる特性を有する増幅器の歪補償が可能な歪補償回路を得られる。
【００２６】
実施の形態５
図６はこの発明の実施の形態５を示す歪補償回路の構成説明図である。図中、図１と同一のものは同一符号を付して説明する。この実施の形態５では、信号線路に複数個のダイオードを直列接続したものを設ける構成であり、実施の形態１で説明した図１において、信号線路にダイオード９に直列にダイオード１３を接続した例を示す。
【００２７】
次に動作および効果について説明する。
信号は入力端子１に入り、ダイオード９およびダイオード１３に入力する。ダイオード９およびダイオード１３には抵抗８を介して、バイアス端子３からバイアスが加えられる。無線周波数帯での信号波形はダイオード９およびダイオード１３によりクリップされ、直流電流が発生する。この直流電流の発生量は複数個のダイオードを直列接続しているので、上記実施の形態１のダイオード９だけの場合より多い。この直流電流の発生により、抵抗８において大きな電圧降下が発生し、ダイオード９およびダイオード１３に加えられるバイアス電圧が低下することにより無線周波数帯でのダイオードの内部抵抗値が増加する。
【００２８】
即ち、図６に示される歪補償回路では、基本的な動作および効果は実施の形態１と同様であり、入力電力の増加に対して利得が減少し、位相が進む特性が得られるが、ダイオード９に直列にダイオード１３を接続しているため、実施の形態１と比較して入力電力の増加に対する利得変化および位相変化が大きい特性が実現できる。
従って、入力電力の増加に対して利得および位相変化が大きい特性を有する増幅器の歪補償が可能な歪補償回路を得られる。
【００２９】
実施の形態６
図７はこの発明の実施の形態６を示す歪補償回路の構成説明図である。図中、図１と同一のものは同一符号を付して説明する。この実施の形態６では、実施の形態１で説明した図１において、抵抗８に代えてトランジスタ１４を用い、トランジスタ１４のドレイン端子とソース端子をバイアス端子３と信号線路との間に直列に接続したものである。
【００３０】
次に動作および効果について説明する。
図７に示される歪補償回路では、基本的な動作は実施の形態１と同様であり、入力電力の増加と共にトランジスタ１４のドレイン・ソース間の抵抗分により電圧降下が発生し、入力電力の増加と共にダイオード９に加えられるバイアス電圧が低下する。このため、実施の形態１と同様に、入力電力の増加に対して利得が減少し、位相が進む特性が実現できる。
従って、入力電力の増加に対して利得が増加し、位相が遅れる特性を有する増幅器の歪補償が可能となる。さらに、この実施の形態６による歪補償回路では、トランジスタ１４のゲートバイアスを変化させることでも、歪補償回路の利得もしくは位相特性を電気的に変化させることができ、調整の自由度を増すことができる。
【００３１】
実施の形態７
図８はこの発明の実施の形態７を示す歪補償回路の構成説明図である。図中、図１と同一のものは同一符号を付して説明する。この実施の形態７では、実施の形態１で説明した図１において、抵抗８に代えてＲＦ阻止用インダクタ１５をバイアス端子３と信号線路との間に直列に接続し、バイアス短絡用インダクタ６に代えてバイアス短絡用抵抗１６を接続したものである。
【００３２】
次に動作および効果について説明する。
図８に示される歪補償回路では、基本的な動作は実施の形態１と同様であり、入力電力の増加と共に抵抗１６により電圧降下が発生し、入力電力の増加と共にダイオード９に加えられるバイアス電圧が低下する。このため、実施の形態１と同様に、入力電力の増加に対して利得が減少し、位相が進む特性が実現できる。
従って、入力電力の増加に対して利得が増加し、位相が遅れる特性を有する増幅器の歪補償が可能な歪補償回路を得られる。
【００３３】
また、この実施の形態７の歪補償回路にも、実施の形態１の歪補償回路の構成に対する変形例として示した実施の形態２〜６の歪補償回路の構成が準用でき、それぞれの効果を奏する。
【００３４】
実施の形態８
図９はこの発明の実施の形態８を示す歪補償回路の構成説明図である。図中、図１と同一のものは同一符号を付して説明する。この実施の形態８では、実施の形態１で説明した図１において、バイアス短絡用インダクタ６に代えてバイアス短絡用抵抗１６を接続したものである。
【００３５】
次に動作および効果について説明する。
図９に示される歪補償回路では、基本的な動作は実施の形態１と同様であり、入力電力の増加に対して利得が減少し、位相が進む特性が得られるが、入力電力の増加と共に抵抗８およびバイアス短絡用抵抗１６により電圧降下が発生し、入力電力の増加と共にダイオード９に加えられるバイアス電圧が大きく低下する。このため、実施の形態１と比較して入力電力の増加に対して大きく利得が減少し、位相が進む特性が実現できる。
従って、入力電力の増加に対して大きく利得が増加し、位相が遅れる特性を有する増幅器の歪補償が可能な歪補償回路を得られる。
【００３６】
実施の形態９
この実施の形態９は、上記実施の形態１〜８に示した歪補償回路から要求仕様に応じて適宜選択した複数個の歪補償回路を直列接続して用いるものである。
図１０はこの発明の実施の形態９を示す歪補償回路の構成説明図であり、１は入力端子、２は出力端子、２０、２１はそれぞれ実施の形態１〜８に示す歪補償回路のいずれかを表す。なお、２０、２１は同一の歪補償回路でも良く、また、３段以上接続しても良い。
【００３７】
次に動作および効果について説明する。
図１０に示される歪補償回路では、基本的には入力電力の増加に対して利得が減少し、位相が進む特性が得られるが、実施の形態１〜８に示す歪補償回路を複数個直列接続することにより、利得特性および通過位相特性が単純増加や単純減少のみならず、個々の実施の形態１〜８の歪補償回路では得難いようなより複雑な特性を実現することが可能となる。
従って、利得特性および通過位相特性が、単純増加や単純減少を示さない増幅器の歪補償が可能な歪補償回路を得られる。
【００３８】
実施の形態１０
図１１はこの発明の実施の形態１０を示す歪補償回路の構成説明図である。図において、１は入力端子、２は出力端子、２０は歪補償回路、２２は入力整合回路、２３は出力整合回路である。なお、２０は実施の形態１〜８に示す歪補償回路のいずれかである。
【００３９】
次に動作および効果について説明する。
一般に、増幅器（被補償増幅器）は入力電力に対する利得および位相特性を有するが、この特性は周波数によって異なることが知られている。このため、周波数によって変化する被補償増幅器の利得および位相特性を広帯域に補償するためには、この周波数によって変化する被補償増幅器の利得および位相特性とは逆の利得および位相特性を広帯域に歪補償回路で発生させることが必要となる。
図１１に示される歪補償回路では、歪補償回路２０の利得および位相特性は負荷インピーダンスに依存することに着目し、入力整合回路２２と出力整合回路２３を歪補償回路２０の前後に接続している。このため、入力整合回路２２および出力整合回路２３の入出力インピーダンスを、広い周波数範囲に亙って歪補償回路２０が被補償増幅器の利得および位相特性とは逆特性を有するように広帯域に設計することで、広帯域に亙って被補償増幅器の歪補償が可能となる。
【００４０】
実施の形態１１
図１２はこの発明の実施の形態１１を示す歪補償回路の構成説明図である。図において、１は入力端子、２は出力端子、２０、２１は歪補償回路、２４、２５は９０度ハイブリッド回路、２６、２７は終端抵抗である。なお、２０、２１はそれぞれ実施の形態１〜９に示す歪補償回路のいずれかを表し、同一の歪補償回路でも良い。
【００４１】
次に動作および効果について説明する。
図１２に示される歪補償回路では、各歪補償回路２０、２１は９０度ハイブリッド回路２４、２５を用いたバランス型回路で構成されている。この回路では、歪補償回路２０、２１からの反射電力は入力端子１および出力端子２では逆位相で合成され、反射電力はすべて終端抵抗２６、２７に吸収されるため、入力端子１および出力端子２では反射電力は発生しない。従って、このような回路構成とすることで各々の歪補償回路２０、２１を用いる場合と比較して、反射特性を改善することができる。
【００４２】
実施の形態１２
この実施の形態１２は、実施の形態１〜１１のいずれかの歪補償回路をフィードバック増幅器あるいはフィードフォワード増幅器と併用する場合である。
図１３はこの発明の実施の形態１２を示す歪補償回路の使用方法の説明図であり、フィードバック増幅器と併用した場合の一例を示す。図において、１は入力端子、２は出力端子、２０はそれぞれ実施の形態１〜１１に示す歪補償回路のいずれかを表す。また、２８はフィードバック増幅器の中の被補償増幅器、２９は帰還回路である。なお、ここでは歪補償回路２０を前段に接続した場合を例示する。
【００４３】
次に動作および効果について説明する。
フィードバック増幅器あるいはフィードフォワード増幅器は、それ自身が歪補償機能を有する増幅器である。このため、図１３に示すように、フィードバック増幅器の中の被補償増幅器２８に対して歪補償回路２０を被補償増幅器２８の前段に直列に接続することで、実施の形態１〜１１の歪補償回路を単独で歪補償を行う場合よりも、大きな歪補償量を実現することが可能となる。なお、フィードフォワード増幅器の中の被補償増幅器２８に対して歪補償回路２０を用いる場合も、実施の形態１〜１１の歪補償回路を単独で歪補償を行う場合よりも、大きな歪補償量を実現することが可能となる。
【００４４】
実施の形態１３
図１４はこの発明の実施の形態１３を示す歪補償回路の使用方法の説明図であり、１は入力端子、２は出力端子、２０はそれぞれ実施の形態１〜１２に示す歪補償回路のいずれかを表す。また、３０はＬＤＭＯＳＦＥＴ（Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor）で構成された高出力増幅器である。なお、ここでは歪補償回路２０を前段に接続した場合を例示する。
【００４５】
次に動作および効果について説明する。
ＬＤＭＯＳＦＥＴは入力電力の増加に対して利得が減少し、位相が進む特性を有する。このため、ＬＤＭＯＳＦＥＴで構成された高出力増幅器３０もまた入力電力の増加に対して利得が減少し、位相が進む特性を有する。よって、高出力増幅器３０の前段もしくは後段に歪補償回路２０を接続することで、ＬＤＭＯＳＦＥＴで構成された高出力増幅器３０を高効率かつ低歪動作させることが可能となる。
【００４６】
【発明の効果】
以上のように、この発明によれば、入力電力の増加に対して利得が増加し、あるいは、位相が遅れる特性を有する被補償増幅器に対して機能する歪補償回路を得られる効果がある。また、この発明の歪補償回路では、ダイオードへのバイアス電圧を変化させることで、歪補償回路の通過利得もしくは通過位相の変化量を調整することができる。
【００４７】
また、請求項２の発明によれば、入力電力の増加に対して利得変化がほとんど起こらず、位相のみが遅れる特性を有する増幅器の歪補償に適した歪補償回路を得られる効果がある。
【００４８】
また、請求項３の発明によれば、入力電力の増加に対して利得および位相変化が小さい特性を有する増幅器の歪補償に適した歪補償回路を得られる効果がある。
【００４９】
また、請求項４の発明によれば、入力電力の増加に対して利得変化がほとんど起こらず、位相のみが遅れる特性を有する増幅器の歪補償に適した歪補償回路を得られる効果がある。
【００５０】
また、請求項５の発明によれば、入力電力の増加に対して利得および位相変化が大きい特性を有する増幅器の歪補償に適する歪補償回路を得られる効果がある。
【００５１】
また、請求項６の発明によれば、電界効果トランジスタのゲートバイアスを変化させることでも、歪補償回路の通過利得もしくは通過位相の特性を電気的に変化させることができ、調整の自由度を増すことができる効果がある。
【００５２】
また、請求項７の発明によれば、利得特性および通過位相特性が、単純増加や単純減少を示さない増幅器の歪補償が可能な歪補償回路を得られる効果がある。
【００５３】
また、請求項８の発明によれば、広帯域に亙って被補償増幅器の歪補償が可能な歪補償回路を得られる効果がある。
【００５４】
また、請求項９の発明によれば、反射特性を改善した歪補償を実現する効果がある。
【００５５】
また、請求項１０の発明によれば、フィードバック増幅器あるいはフィードフォワード増幅器の歪補償機能と相俟って大きな歪補償量を実現できる効果がある。
【００５６】
また、請求項１１の発明によれば、ＬＤＭＯＳＦＥＴで構成された高出力増幅器を高効率かつ低歪動作させることが可能となる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示す構成説明図である。
【図２】この発明の歪補償回路の特性および効果を示す説明図である。
【図３】この発明の実施の形態２を示す構成説明図である。
【図４】この発明の実施の形態３を示す構成説明図である。
【図５】この発明の実施の形態４を示す構成説明図である。
【図６】この発明の実施の形態５を示す構成説明図である。
【図７】この発明の実施の形態６を示す構成説明図である。
【図８】この発明の実施の形態７を示す構成説明図である。
【図９】この発明の実施の形態８を示す構成説明図である。
【図１０】この発明の実施の形態９を示す構成説明図である。
【図１１】この発明の実施の形態１０を示す構成説明図である。
【図１２】この発明の実施の形態１１を示す構成説明図である。
【図１３】この発明の実施の形態１２を示す使用方法の説明図である。
【図１４】この発明の実施の形態１３を示す使用方法の説明図である。
【図１５】従来の歪補償回路の例を示す構成説明図である。
【図１６】従来の歪補償回路の特性および効果を示す説明図である。
【符号の説明】
１入力端子、２出力端子、３バイアス端子、４バイアス阻止用キャパシタ、５バイアス阻止用キャパシタ、６バイアス短絡用インダクタ、７ＲＦ短絡用キャパシタ、８抵抗、９ダイオード、１０キャパシタ、１１抵抗、１２インダクタ、１３ダイオード、１４トランジスタ、１５ＲＦ阻止用インダクタ、１６バイアス短絡用抵抗、２０、２１歪補償回路、２２入力整合回路、２３出力整合回路、２４、２５９０度ハイブリッド回路、２６、２７終端抵抗、２８被補償増幅器、２９帰還回路、３０高出力増幅器、３１ＲＦ阻止用インダクタ。

Claims

信号の入力端子と、信号の出力端子と、バイアス端子と、上記入力端子から出力端子への信号路と、上記信号路に上記入力端子から上記出力端子へ向かって順方向になるよう直列に接続したダイオードと、上記信号路の上記入力端子と上記ダイオードの間に直列に接続した入力側バイアス阻止用キャパシタと、上記信号路の上記出力端子と上記ダイオードの間に直列に接続した出力側バイアス阻止用キャパシタと、上記ダイオードの上記入力側バイアス阻止用キャパシタ側の一端と上記バイアス端子との間に直列に接続された抵抗、上記ダイオードの他端とグラウンドとの間に直列に接続されたバイアス短絡用インダクタ、上記バイアス端子と上記抵抗との間に一端が接続され、他端が接地されたＲＦ短絡用キャパシタとを有するバイアス回路とを備え、上記ダイオードが上記バイアス回路により順方向にバイアスされることを特徴とする歪補償回路。
請求項１記載の歪補償回路において、上記ダイオードの両端にダイオードと並列に接続したキャパシタを備えた歪補償回路。
請求項１記載の歪補償回路において、上記ダイオードの両端にダイオードと並列に接続した抵抗を備えた歪補償回路。
請求項１記載の歪補償回路において、上記ダイオードと上記バイアス短絡用インダクタの間の上記信号路に直列にインダクタを接続したことを特徴とする歪補償回路。
請求項１記載の歪補償回路において、上記ダイオードと上記バイアス短絡用インダクタの間の上記信号路に、上記ダイオードと同方向にダイオードを直列接続したことを特徴とする歪補償回路。
請求項１記載の歪補償回路において、上記抵抗に代えて上記バイアス端子にドレイン端子を接続し上記ダイオードの上記入力側バイアス阻止用キャパシタ側の一端にソース端子を接続した電界効果トランジスタを備え、上記電界効果トランジスタのゲート端子にゲートバイアス電圧を印加することを特徴とする歪補償回路。
請求項１〜６のいずれか１項に記載の歪補償回路を複数段に従属接続したことを特徴とする歪補償回路。
請求項１〜６のいずれか１項に記載の歪補償回路において、上記信号路の入力端と出力端にそれぞれ入力整合回路と出力整合回路とを備え、上記歪補償回路が所定の周波数範囲に亙って被補償増幅器の利得および位相特性とは逆特性を有するように、上記入力整合回路と出力整合回路の入出力インピーダンスが設計されていることを特徴とする歪補償回路。
入力側の端子の一方を信号の入力端子とし、他方を終端抵抗で終端した第１の９０度ハイブリッド回路と、出力側の端子の一方を信号の出力端子とし、他方を終端抵抗で終端した第２の９０度ハイブリッド回路と、上記第１の９０度ハイブリッド回路の出力側の端子と上記第２の９０度ハイブリッド回路の入力側の端子との間それぞれに接続された請求項１〜７のいずれか１項に記載の歪補償回路とを備え、バランス型に構成されたことを特徴とする歪補償回路。
請求項１〜９のいずれか１項に記載の歪補償回路をフィードバック増幅器またはフィードフォワード増幅器を構成している被補償増幅器の前段または後段に直列に挿入接続して使用することを特徴とする歪補償回路の使用方法。
請求項１〜９のいずれか１項に記載の歪補償回路をLaterally Diffused Metal Oxide Semiconductor Field Effect Transistor で構成された高出力増幅器の前段または後段に直列に接続して使用することを特徴とする歪補償回路の使用方法。