JP2001127557A - 歪補償回路並びにその使用方法 - Google Patents

Abstract

(57)【要約】 【課題】 入力電力の増加に対して利得が増加し、ある
いは、位相が遅れる特性を有する増幅器に対して機能す
る歪補償回路を得ること。 【解決手段】 入力端子１から出力端子２への信号路に
直列に接続したダイオード９、ダイオード９へのバイア
ス端子３、バイアス阻止用キャパシタ4、５、バイアス
短絡用インダクタ６、ＲＦ短絡用キャパシタ７、バイア
ス端子３と信号路との間に直列に接続した抵抗８を備え
た歪補償回路を構成する。ダイオード９には抵抗８を介
して、バイアス端子３からバイアスを印加する。また、
バイアス電圧を変化させることで、歪補償回路の通過利
得および通過位相の変化量を調整できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、衛星通信、地上
マイクロ波通信、移動体通信などに使用する低歪増幅器
を実現するための歪補償回路に関するものである。

【０００２】

【従来の技術】図１５は例えば、１９９６年電子情報通
信学会総合大会Ｃ−９４に示された従来の歪補償回路を
示す構成説明図である。図中、１は入力端子、２は出力
端子、３はバイアス端子、４、５は信号路に直列に接続
したバイアス阻止用キャパシタ、６はバイアス短絡用イ
ンダクタ、７はＲＦ短絡用キャパシタ、９はダイオー
ド、３１はＲＦ阻止用インダクタである。

【０００３】この歪補償回路は、アナログの非線形素子
から構成されるアナログ・プレディストーション型リニ
アライザの一例である。このリニアライザは、増幅器の
前段もしくは後段に直列に接続することにより、入力電
力の増加に対して利得が減少し、位相が進む特性を有す
る増幅器の歪補償を行うものである。

【０００４】次に動作について説明する。信号は入力端
子１に入り、ダイオード９に入力する。ダイオード９に
はインダクタ３０を介して、バイアス端子３からバイア
スが加えられる。無線周波数帯での信号波形はダイオー
ド９によりクリップされ、直流電流が発生する。この直
流電流は入力電力の増加と共に増加し、無線周波数帯で
のダイオードの内部抵抗値が減少する。これより、この
歪補償回路では、図１６に示すような入力電力の増加に
対して利得が増加し、位相が遅れる特性が実現でき、入
力電力の増加に対して利得が減少し、位相が進む特性を
有する増幅器の歪補償が可能となる。

【０００５】

【発明が解決しようとする課題】上記のように従来の歪
補償回路は、図１６に示すような入力電力の増加に対し
て利得が増加し、位相が遅れる特性を有している。この
ため、入力電力の増加に対して利得が減少し、位相が進
む特性を有する増幅器、例えばＧａＡｓＦＥＴで構成さ
れた増幅器の歪補償は可能であるが、これとは逆に、入
力電力の増加に対して利得が増加し、位相が遅れる特性
を有する増幅器に対しては歪補償回路として機能しない
という問題点があった。

【０００６】この発明は、入力電力の増加に対して利得
が増加し、あるいは、位相が遅れる特性を有する被補償
増幅器に対して機能する歪補償回路を得ることを目的と
している。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わる発明の歪補償回路は、信号の入
力端子と、上記信号の出力端子と、バイアス端子と、上
記入力端子から出力端子への信号路と、上記信号路に直
列に接続したダイオードと、上記信号路の入力端と出力
端に上記信号路に直列に接続したバイアス阻止用キャパ
シタと、上記ダイオードの一端と上記バイアス端子との
間に直列に接続された抵抗、上記ダイオードの他端とグ
ラウンドとの間に直列に接続されたバイアス短絡用イン
ダクタ、上記バイアス端子と上記抵抗との間に一端が接
続され、他端が接地されたＲＦ短絡用キャパシタとを有
する上記ダイオードのバイアス回路とを備え、上記バイ
アス端子から印加するバイアス電圧により通過利得もし
くは通過位相の特性が調整されるものである。

【０００８】請求項２に係わる発明の歪補償回路は、上
記抵抗に代えてインダクタを接続し、かつ、上記バイア
ス短絡用インダクタに代えてバイアス短絡用抵抗を接続
したものである。

【０００９】請求項３に係わる発明の歪補償回路は、上
記ダイオードの両端にダイオードと並列に接続したキャ
パシタを備えたものである。

【００１０】請求項４に係わる発明の歪補償回路は、上
記ダイオードの両端にダイオードと並列に接続した抵抗
を備えたものである。

【００１１】請求項５に係わる発明の歪補償回路は、上
記ダイオードに代えてダイオードにインダクタを直列に
接続したものを備えたものである。

【００１２】請求項６に係わる発明の歪補償回路は、上
記ダイオードに代えて複数個のダイオードを直列接続し
たものを備えたものである。

【００１３】請求項７に係わる発明の歪補償回路は、上
記抵抗に代えて上記ダイオードの一端と上記バイアス端
子との間に直列にドレイン端子とソース端子を接続した
トランジスタを備え、上記トランジスタのゲート端子か
ら印加するバイアス電圧によっても通過利得もしくは通
過位相の特性の調整を可能にしたものである。

【００１４】請求項８に係わる発明の歪補償回路は、上
記バイアス短絡用インダクタに代えてバイアス短絡用抵
抗を接続したものである。

【００１５】請求項９に係わる発明の歪補償回路は、請
求項１〜８のいずれか１項に記載の歪補償回路を複数段
に従属接続したことを特徴とするものである。

【００１６】請求項１０に係わる発明の歪補償回路は、
請求項１〜８のいずれか１項に記載の歪補償回路におい
て、上記信号路の入力端と出力端にそれぞれ入力整合回
路と出力整合回路とを備え、上記入力整合回路と出力整
合回路の入出力インピーダンスが、上記歪補償回路が所
定の周波数範囲に亙って被補償増幅器の利得および位相
特性とは逆特性を有するように設計されていることを特
徴とするものである。

【００１７】請求項１１に係わる発明の歪補償回路は、
入力側の端子の一方を信号の入力端子とし、他方を終端
抵抗で終端した第１の９０度ハイブリッド回路と、出力
側の端子の一方を信号の出力端子とし、他方を終端抵抗
で終端した第２の９０度ハイブリッド回路と、上記第１
の９０度ハイブリッド回路の出力側の端子と上記第２の
９０度ハイブリッド回路の入力側の端子との間それぞれ
に接続された請求項１〜９のいずれか１項に記載の歪補
償回路とを備え、バランス型に構成されたことを特徴と
するものである。

【００１８】請求項１２に係わる発明の歪補償回路の使
用方法は、請求項１〜１１のいずれか１項に記載の歪補
償回路をフィードバック増幅器またはフィードフォワー
ド増幅器を構成している被補償増幅器の前段または後段
に直列に挿入接続して使用することを特徴とするもので
ある。

【００１９】請求項１３に係わる発明の歪補償回路の使
用方法は、請求項１〜１２のいずれか１項に記載の歪補
償回路をＬＤＭＯＳＦＥＴ（Laterelly Diffused Metal
Oxide Semiconductor Field Effect Transistor）で構
成された高出力増幅器の前段または後段に直列に接続し
て使用することを特徴とするものである。

【００２０】

【発明の実施の形態】実施の形態１ 図１はこの発明の実施の形態１を示す歪補償回路の構成
説明図である。なお、図１５に示した従来の歪補償回路
と同一あるいは相当のものは同一符号を付して説明す
る。図において、１は入力端子、２は出力端子、３はバ
イアス端子、４、５は信号線路に直列に接続したバイア
ス阻止用キャパシタ、６はバイアス短絡用インダクタ、
７はＲＦ短絡用キャパシタ、８はバイアス端子３と信号
線路との間に直列に接続した抵抗、９はダイオードであ
る。

【００２１】次に動作および効果について説明する。信
号は入力端子１に入り、ダイオード９に入力する。ダイ
オード９には抵抗８を介して、バイアス端子３からバイ
アスが加えられる。無線周波数帯での信号波形はダイオ
ード９によりクリップされ、直流電流が発生する。この
直流電流の発生により、抵抗８において電圧降下が発生
し、ダイオード９に加えられるバイアス電圧が低下する
ことにより無線周波数帯でのダイオードの内部抵抗値が
増加する。これにより、図２に示すような入力電力の増
加に対して利得が減少し、位相が進む特性が実現でき
る。従って、入力電力の増加に対して利得が増加し、位
相が遅れる特性を有する被補償増幅器の前段もしくは後
段に直列に接続することにより、増幅器の歪補償が可能
となる。なお、一般に歪補償回路は、被補償増幅器が送
信用の場合はその前段に、被補償増幅器が受信用の場合
はその後段に接続する。また、この歪補償回路では、バ
イアス電圧を変化させることで、歪補償回路の通過利得
もしくは通過位相の変化量を調整することができる。

【００２２】実施の形態２ 図３はこの発明の実施の形態２を示す歪補償回路の構成
説明図である。図中、図１と同一のものは同一符号を付
して説明する。この実施の形態２では、実施の形態１で
説明した図１において、ダイオード９に並列にキャパシ
タ１０を接続したものである。

【００２３】次に動作および効果について説明する。図
３に示される歪補償回路では、基本的な動作および効果
は実施の形態１と同様であり、入力電力の増加に対して
利得が減少し、位相が進む特性が得られるが、ダイオー
ド９に並列にキャパシタ１０を接続しているため、実施
の形態１と比較して利得変化よりも位相変化が支配的と
なる特性が得られる。従って、キャパシタ１０の大きさ
を十分大きくすることで、入力電力の増加に対し、位相
のみが進む特性も実現できる。これにより、入力電力の
増加に対して利得変化がほとんど起こらず、位相のみが
遅れる特性を有する増幅器の歪補償が可能な歪補償回路
を得られる。

【００２４】実施の形態３ 図４はこの発明の実施の形態３を示す歪補償回路の構成
説明図である。図中、図１と同一のものは同一符号を付
して説明する。この実施の形態３では、実施の形態１で
説明した図１において、ダイオード９に並列に抵抗１１
を接続したものである。

【００２５】次に動作および効果について説明する。図
４に示される歪補償回路では、基本的な動作および効果
は実施の形態１と同様であり、入力電力の増加に対して
利得が減少し、位相が進む特性が得られるが、ダイオー
ド９に並列に抵抗１１を接続しているため、実施の形態
１と比較して入力電力の増加に対する利得変化および位
相変化が小さい特性が実現できる。従って、入力電力の
増加に対して利得および位相変化が小さい特性を有する
増幅器の歪補償が可能な歪補償回路を得られる。

【００２６】実施の形態４ 図５はこの発明の実施の形態４を示す歪補償回路の構成
説明図である。図中、図１と同一のものは同一符号を付
して説明する。この実施の形態４では、実施の形態１で
説明した図１において、信号線路にダイオード９と直列
にダイオード９の出力端子２側にインダクタ１２を接続
したものである。

【００２７】次に動作および効果について説明する。図
５に示される歪補償回路では、基本的な動作および効果
は実施の形態１と同様であり、入力電力の増加に対して
利得が減少し、位相が進む特性が得られるが、信号線路
にダイオード９と直列にダイオード９の出力端子２側に
インダクタ１２を接続しているため、実施の形態１と比
較して利得変化よりも位相変化が支配的となる特性が得
られる。従って、インダクタ１２の大きさを十分大きく
することで、入力電力の増加に対し、位相のみが進む特
性も実現できる。これにより、入力電力の増加に対して
利得変化がほとんど起こらず、位相のみが遅れる特性を
有する増幅器の歪補償が可能な歪補償回路を得られる。

【００２８】実施の形態５ 図６はこの発明の実施の形態５を示す歪補償回路の構成
説明図である。図中、図１と同一のものは同一符号を付
して説明する。この実施の形態５では、信号線路に複数
個のダイオードを直列接続したものを設ける構成であ
り、実施の形態１で説明した図１において、信号線路に
ダイオード９に直列にダイオード１３を接続した例を示
す。

【００２９】次に動作および効果について説明する。信
号は入力端子１に入り、ダイオード９およびダイオード
１３に入力する。ダイオード９およびダイオード１３に
は抵抗８を介して、バイアス端子３からバイアスが加え
られる。無線周波数帯での信号波形はダイオード９およ
びダイオード１３によりクリップされ、直流電流が発生
する。この直流電流の発生量は複数個のダイオードを直
列接続しているので、上記実施の形態１のダイオード９
だけの場合より多い。この直流電流の発生により、抵抗
８において大きな電圧降下が発生し、ダイオード９およ
びダイオード１３に加えられるバイアス電圧が低下する
ことにより無線周波数帯でのダイオードの内部抵抗値が
増加する。

【００３０】即ち、図６に示される歪補償回路では、基
本的な動作および効果は実施の形態１と同様であり、入
力電力の増加に対して利得が減少し、位相が進む特性が
得られるが、ダイオード９に直列にダイオード１３を接
続しているため、実施の形態１と比較して入力電力の増
加に対する利得変化および位相変化が大きい特性が実現
できる。従って、入力電力の増加に対して利得および位
相変化が大きい特性を有する増幅器の歪補償が可能な歪
補償回路を得られる。

【００３１】実施の形態６ 図７はこの発明の実施の形態６を示す歪補償回路の構成
説明図である。図中、図１と同一のものは同一符号を付
して説明する。この実施の形態６では、実施の形態１で
説明した図１において、抵抗８に代えてトランジスタ１
４を用い、トランジスタ１４のドレイン端子とソース端
子をバイアス端子３と信号線路との間に直列に接続した
ものである。

【００３２】次に動作および効果について説明する。図
７に示される歪補償回路では、基本的な動作は実施の形
態１と同様であり、入力電力の増加と共にトランジスタ
１４のドレイン・ソース間の抵抗分により電圧降下が発
生し、入力電力の増加と共にダイオード９に加えられる
バイアス電圧が低下する。このため、実施の形態１と同
様に、入力電力の増加に対して利得が減少し、位相が進
む特性が実現できる。従って、入力電力の増加に対して
利得が増加し、位相が遅れる特性を有する増幅器の歪補
償が可能となる。さらに、この実施の形態６による歪補
償回路では、トランジスタ１４のゲートバイアスを変化
させることでも、歪補償回路の利得もしくは位相特性を
電気的に変化させることができ、調整の自由度を増すこ
とができる。

【００３３】実施の形態７ 図８はこの発明の実施の形態７を示す歪補償回路の構成
説明図である。図中、図１と同一のものは同一符号を付
して説明する。この実施の形態７では、実施の形態１で
説明した図１において、抵抗８に代えてＲＦ阻止用イン
ダクタ１５をバイアス端子３と信号線路との間に直列に
接続し、バイアス短絡用インダクタ６に代えてバイアス
短絡用抵抗１６を接続したものである。

【００３４】次に動作および効果について説明する。図
８に示される歪補償回路では、基本的な動作は実施の形
態１と同様であり、入力電力の増加と共に抵抗１６によ
り電圧降下が発生し、入力電力の増加と共にダイオード
９に加えられるバイアス電圧が低下する。このため、実
施の形態１と同様に、入力電力の増加に対して利得が減
少し、位相が進む特性が実現できる。従って、入力電力
の増加に対して利得が増加し、位相が遅れる特性を有す
る増幅器の歪補償が可能な歪補償回路を得られる。

【００３５】また、この実施の形態７の歪補償回路に
も、実施の形態１の歪補償回路の構成に対する変形例と
して示した実施の形態２〜６の歪補償回路の構成が準用
でき、それぞれの効果を奏する。

【００３６】実施の形態８ 図９はこの発明の実施の形態８を示す歪補償回路の構成
説明図である。図中、図１と同一のものは同一符号を付
して説明する。この実施の形態８では、実施の形態１で
説明した図１において、バイアス短絡用インダクタ６に
代えてバイアス短絡用抵抗１６を接続したものである。

【００３７】次に動作および効果について説明する。図
９に示される歪補償回路では、基本的な動作は実施の形
態１と同様であり、入力電力の増加に対して利得が減少
し、位相が進む特性が得られるが、入力電力の増加と共
に抵抗８およびバイアス短絡用抵抗１６により電圧降下
が発生し、入力電力の増加と共にダイオード９に加えら
れるバイアス電圧が大きく低下する。このため、実施の
形態１と比較して入力電力の増加に対して大きく利得が
減少し、位相が進む特性が実現できる。従って、入力電
力の増加に対して大きく利得が増加し、位相が遅れる特
性を有する増幅器の歪補償が可能な歪補償回路を得られ
る。

【００３８】実施の形態９ この実施の形態９は、上記実施の形態１〜８に示した歪
補償回路から要求仕様に応じて適宜選択した複数個の歪
補償回路を直列接続して用いるものである。図１０はこ
の発明の実施の形態９を示す歪補償回路の構成説明図で
あり、１は入力端子、２は出力端子、２０、２１はそれ
ぞれ実施の形態１〜８に示す歪補償回路のいずれかを表
す。なお、２０、２１は同一の歪補償回路でも良く、ま
た、３段以上接続しても良い。

【００３９】次に動作および効果について説明する。図
１０に示される歪補償回路では、基本的には入力電力の
増加に対して利得が減少し、位相が進む特性が得られる
が、実施の形態１〜８に示す歪補償回路を複数個直列接
続することにより、利得特性および通過位相特性が単純
増加や単純減少のみならず、個々の実施の形態１〜８の
歪補償回路では得難いようなより複雑な特性を実現する
ことが可能となる。従って、利得特性および通過位相特
性が、単純増加や単純減少を示さない増幅器の歪補償が
可能な歪補償回路を得られる。

【００４０】実施の形態１０ 図１１はこの発明の実施の形態１０を示す歪補償回路の
構成説明図である。図において、１は入力端子、２は出
力端子、２０は歪補償回路、２２は入力整合回路、２３
は出力整合回路である。なお、２０は実施の形態１〜８
に示す歪補償回路のいずれかである。

【００４１】次に動作および効果について説明する。一
般に、増幅器（被補償増幅器）は入力電力に対する利得
および位相特性を有するが、この特性は周波数によって
異なることが知られている。このため、周波数によって
変化する被補償増幅器の利得および位相特性を広帯域に
補償するためには、この周波数によって変化する被補償
増幅器の利得および位相特性とは逆の利得および位相特
性を広帯域に歪補償回路で発生させることが必要とな
る。図１１に示される歪補償回路では、歪補償回路２０
の利得および位相特性は負荷インピーダンスに依存する
ことに着目し、入力整合回路２２と出力整合回路２３を
歪補償回路２０の前後に接続している。このため、入力
整合回路２２および出力整合回路２３の入出力インピー
ダンスを、広い周波数範囲に亙って歪補償回路２０が被
補償増幅器の利得および位相特性とは逆特性を有するよ
うに広帯域に設計することで、広帯域に亙って被補償増
幅器の歪補償が可能となる。

【００４２】実施の形態１１ 図１２はこの発明の実施の形態１１を示す歪補償回路の
構成説明図である。図において、１は入力端子、２は出
力端子、２０、２１は歪補償回路、２４、２５は９０度
ハイブリッド回路、２６、２７は終端抵抗である。な
お、２０、２１はそれぞれ実施の形態１〜９に示す歪補
償回路のいずれかを表し、同一の歪補償回路でも良い。

【００４３】次に動作および効果について説明する。図
１２に示される歪補償回路では、各歪補償回路２０、２
１は９０度ハイブリッド回路２４、２５を用いたバラン
ス型回路で構成されている。この回路では、歪補償回路
２０、２１からの反射電力は入力端子１および出力端子
２では逆位相で合成され、反射電力はすべて終端抵抗２
６、２７に吸収されるため、入力端子１および出力端子
２では反射電力は発生しない。従って、このような回路
構成とすることで各々の歪補償回路２０、２１を用いる
場合と比較して、反射特性を改善することができる。

【００４４】実施の形態１２ この実施の形態１２は、実施の形態１〜１１のいずれか
の歪補償回路をフィードバック増幅器あるいはフィード
フォワード増幅器と併用する場合である。図１３はこの
発明の実施の形態１２を示す歪補償回路の使用方法の説
明図であり、フィードバック増幅器と併用した場合の一
例を示す。図において、１は入力端子、２は出力端子、
２０はそれぞれ実施の形態１〜１１に示す歪補償回路の
いずれかを表す。また、２８はフィードバック増幅器の
中の被補償増幅器、２９は帰還回路である。なお、ここ
では歪補償回路２０を前段に接続した場合を例示する。

【００４５】次に動作および効果について説明する。フ
ィードバック増幅器あるいはフィードフォワード増幅器
は、それ自身が歪補償機能を有する増幅器である。この
ため、図１３に示すように、フィードバック増幅器の中
の被補償増幅器２８に対して歪補償回路２０を被補償増
幅器２８の前段に直列に接続することで、実施の形態１
〜１１の歪補償回路を単独で歪補償を行う場合よりも、
大きな歪補償量を実現することが可能となる。なお、フ
ィードフォワード増幅器の中の被補償増幅器２８に対し
て歪補償回路２０を用いる場合も、実施の形態１〜１１
の歪補償回路を単独で歪補償を行う場合よりも、大きな
歪補償量を実現することが可能となる。

【００４６】実施の形態１３ 図１４はこの発明の実施の形態１３を示す歪補償回路の
使用方法の説明図であり、１は入力端子、２は出力端
子、２０はそれぞれ実施の形態１〜１２に示す歪補償回
路のいずれかを表す。また、３０はＬＤＭＯＳＦＥＴ
（Laterelly Diffused Metal Oxide Semiconductor Fie
ld Effect Transistor）で構成された高出力増幅器であ
る。なお、ここでは歪補償回路２０を前段に接続した場
合を例示する。

【００４７】次に動作および効果について説明する。Ｌ
ＤＭＯＳＦＥＴは入力電力の増加に対して利得が減少
し、位相が進む特性を有する。このため、ＬＤＭＯＳＦ
ＥＴで構成された高出力増幅器３０もまた入力電力の増
加に対して利得が減少し、位相が進む特性を有する。よ
って、高出力増幅器３０の前段もしくは後段に歪補償回
路２０を接続することで、ＬＤＭＯＳＦＥＴで構成され
た高出力増幅器３０を高効率かつ低歪動作させることが
可能となる。

【００４８】

【発明の効果】以上のように、この発明によれば、入力
電力の増加に対して利得が増加し、あるいは、位相が遅
れる特性を有する被補償増幅器に対して機能する歪補償
回路を得られる効果がある。また、この発明の歪補償回
路では、ダイオードへのバイアス電圧を変化させること
で、歪補償回路の通過利得もしくは通過位相の変化量を
調整することができる。

【００４９】また、請求項３の発明によれば、入力電力
の増加に対して利得変化がほとんど起こらず、位相のみ
が遅れる特性を有する増幅器の歪補償に適した歪補償回
路を得られる効果がある。

【００５０】また、請求項４の発明によれば、入力電力
の増加に対して利得および位相変化が小さい特性を有す
る増幅器の歪補償に適した歪補償回路を得られる効果が
ある。

【００５１】また、請求項５の発明によれば、入力電力
の増加に対して利得変化がほとんど起こらず、位相のみ
が遅れる特性を有する増幅器の歪補償に適した歪補償回
路を得られる効果がある。

【００５２】また、請求項６の発明によれば、入力電力
の増加に対して利得および位相変化が大きい特性を有す
る増幅器の歪補償に適する歪補償回路を得られる効果が
ある。

【００５３】また、請求項７の発明によれば、トランジ
スタのゲートバイアスを変化させることでも、歪補償回
路の通過利得もしくは通過位相の特性を電気的に変化さ
せることができ、調整の自由度を増すことができる効果
がある。

【００５４】また、請求項８の発明によれば、入力電力
の増加に対して大きく利得が増加し、位相が遅れる特性
を有する増幅器の歪補償が可能な歪補償回路を得られる
効果がある。

【００５５】また、請求項９の発明によれば、利得特性
および通過位相特性が、単純増加や単純減少を示さない
増幅器の歪補償が可能な歪補償回路を得られる効果があ
る。

【００５６】また、請求項１０の発明によれば、広帯域
に亙って被補償増幅器の歪補償が可能な歪補償回路を得
られる効果がある。

【００５７】また、請求項１１の発明によれば、反射特
性を改善した歪補償を実現する効果がある。

【００５８】また、請求項１２の発明によれば、フィー
ドバック増幅器あるいはフィードフォワード増幅器の歪
補償機能と相俟って大きな歪補償量を実現できる効果が
ある。

【００５９】また、請求項１３の発明によれば、ＬＤＭ
ＯＳＦＥＴで構成された高出力増幅器を高効率かつ低歪
動作させることが可能となる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示す構成説明図で
ある。

【図２】 この発明の歪補償回路の特性および効果を示
す説明図である。

【図３】 この発明の実施の形態２を示す構成説明図で
ある。

【図４】 この発明の実施の形態３を示す構成説明図で
ある。

【図５】 この発明の実施の形態４を示す構成説明図で
ある。

【図６】 この発明の実施の形態５を示す構成説明図で
ある。

【図７】 この発明の実施の形態６を示す構成説明図で
ある。

【図８】 この発明の実施の形態７を示す構成説明図で
ある。

【図９】 この発明の実施の形態８を示す構成説明図で
ある。

【図１０】 この発明の実施の形態９を示す構成説明図
である。

【図１１】 この発明の実施の形態１０を示す構成説明
図である。

【図１２】 この発明の実施の形態１１を示す構成説明
図である。

【図１３】 この発明の実施の形態１２を示す使用方法
の説明図である。

【図１４】 この発明の実施の形態１３を示す使用方法
の説明図である。

【図１５】 従来の歪補償回路の例を示す構成説明図で
ある。

【図１６】 従来の歪補償回路の特性および効果を示す
説明図である。

【符号の説明】

１ 入力端子、２ 出力端子、３ バイアス端子、４
バイアス阻止用キャパシタ、５ バイアス阻止用キャパ
シタ、６ バイアス短絡用インダクタ、７ ＲＦ短絡用
キャパシタ、８ 抵抗、９ ダイオード、１０ キャパ
シタ、１１ 抵抗、１２ インダクタ、１３ ダイオー
ド、１４ トランジスタ、１５ ＲＦ阻止用インダク
タ、１６ バイアス短絡用抵抗、２０、２１ 歪補償回
路、２２入力整合回路、２３ 出力整合回路、２４、２
５ ９０度ハイブリッド回路、２６、２７ 終端抵抗、
２８ 被補償増幅器、２９ 帰還回路、３０ 高出力増
幅器、３１ ＲＦ阻止用インダクタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 和久 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 森 一富 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 中山 正敏 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 池田 幸夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J090 AA01 AA04 CA21 FA20 GN01 HA10 HA19 HA25 HA29 HA33 KA12 KA29 KA68 MA11 SA13 TA01 TA02

Claims (13)

【特許請求の範囲】
1. 【請求項１】 信号の入力端子と、上記信号の出力端子
   と、バイアス端子と、上記入力端子から出力端子への信
   号路と、上記信号路に直列に接続したダイオードと、上
   記信号路の入力端と出力端に上記信号路に直列に接続し
   たバイアス阻止用キャパシタと、上記ダイオードの一端
   と上記バイアス端子との間に直列に接続された抵抗、上
   記ダイオードの他端とグラウンドとの間に直列に接続さ
   れたバイアス短絡用インダクタ、上記バイアス端子と上
   記抵抗との間に一端が接続され、他端が接地されたＲＦ
   短絡用キャパシタとを有する上記ダイオードのバイアス
   回路とを備え、上記バイアス端子から印加するバイアス
   電圧により通過利得もしくは通過位相の特性が調整され
   ることを特徴とする歪補償回路。
2. 【請求項２】 請求項１記載の歪補償回路において、上
   記抵抗に代えてインダクタを接続し、かつ、上記バイア
   ス短絡用インダクタに代えてバイアス短絡用抵抗を接続
   した歪補償回路。
3. 【請求項３】 請求項１または請求項２記載の歪補償回
   路において、上記ダイオードの両端にダイオードと並列
   に接続したキャパシタを備えた歪補償回路。
4. 【請求項４】 請求項１または請求項２記載の歪補償回
   路において、上記ダイオードの両端にダイオードと並列
   に接続した抵抗を備えた歪補償回路。
5. 【請求項５】 請求項１または請求項２記載の歪補償回
   路において、上記ダイオードに代えてダイオードにイン
   ダクタを直列に接続したものを備えた歪補償回路。
6. 【請求項６】 請求項１または請求項２記載の歪補償回
   路において、上記ダイオードに代えて複数個のダイオー
   ドを直列接続したものを備えた歪補償回路。
7. 【請求項７】 請求項１記載の歪補償回路において、上
   記抵抗に代えて上記ダイオードの一端と上記バイアス端
   子との間に直列にドレイン端子とソース端子を接続した
   トランジスタを備え、上記トランジスタのゲート端子か
   ら印加するバイアス電圧によっても通過利得もしくは通
   過位相の特性の調整を可能にした歪補償回路。
8. 【請求項８】 請求項１記載の歪補償回路において、上
   記バイアス短絡用インダクタに代えてバイアス短絡用抵
   抗を接続した歪補償回路。
9. 【請求項９】 請求項１〜８のいずれか１項に記載の歪
   補償回路を複数段に従属接続したことを特徴とする歪補
   償回路。
10. 【請求項１０】 請求項１〜８のいずれか１項に記載の
    歪補償回路において、上記信号路の入力端と出力端にそ
    れぞれ入力整合回路と出力整合回路とを備え、上記入力
    整合回路と出力整合回路の入出力インピーダンスが、上
    記歪補償回路が所定の周波数範囲に亙って被補償増幅器
    の利得および位相特性とは逆特性を有するように設計さ
    れていることを特徴とする歪補償回路。
11. 【請求項１１】 入力側の端子の一方を信号の入力端子
    とし、他方を終端抵抗で終端した第１の９０度ハイブリ
    ッド回路と、出力側の端子の一方を信号の出力端子と
    し、他方を終端抵抗で終端した第２の９０度ハイブリッ
    ド回路と、上記第１の９０度ハイブリッド回路の出力側
    の端子と上記第２の９０度ハイブリッド回路の入力側の
    端子との間それぞれに接続された請求項１〜９のいずれ
    か１項に記載の歪補償回路とを備え、バランス型に構成
    されたことを特徴とする歪補償回路。
12. 【請求項１２】 請求項１〜１１のいずれか１項に記載
    の歪補償回路をフィードバック増幅器またはフィードフ
    ォワード増幅器を構成している被補償増幅器の前段また
    は後段に直列に挿入接続して使用することを特徴とする
    歪補償回路の使用方法。
13. 【請求項１３】 請求項１〜１２のいずれか１項に記載
    の歪補償回路をＬＤＭＯＳＦＥＴ（Laterelly Diffused
    Metal Oxide Semiconductor Field EffectTransisto
    r）で構成された高出力増幅器の前段または後段に直列
    に接続して使用することを特徴とする歪補償回路の使用
    方法。