JP2006148546A - 増幅回路及びその制御方法、並びに増幅回路モジュール - Google Patents

増幅回路及びその制御方法、並びに増幅回路モジュール Download PDF

Info

Publication number
JP2006148546A
JP2006148546A JP2004335982A JP2004335982A JP2006148546A JP 2006148546 A JP2006148546 A JP 2006148546A JP 2004335982 A JP2004335982 A JP 2004335982A JP 2004335982 A JP2004335982 A JP 2004335982A JP 2006148546 A JP2006148546 A JP 2006148546A
Authority
JP
Japan
Prior art keywords
amplifier
output
phase
phase distortion
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004335982A
Other languages
English (en)
Inventor
Norihiko Ui
範彦 宇井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2004335982A priority Critical patent/JP2006148546A/ja
Priority to US11/273,404 priority patent/US7388429B2/en
Publication of JP2006148546A publication Critical patent/JP2006148546A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3276Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/468Indexing scheme relating to amplifiers the temperature being sensed

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 GaN系半導体素子を用いた増幅回路に生じる位相歪を補償することができる増幅回路を提供する。
【解決手段】 能動領域がGaNあるいはその化合物半導体で構成された増幅素子を有するアンプ2と、アンプ2に接続され、減衰性を備え、負の位相歪を有する位相補償回路3とを有する構成としている。能動領域がGaNあるいはその化合物半導体で構成された増幅素子でアンプを構成した場合に、負の位相歪を有する位相補償回路3をアンプ2に接続することで、アンプで生じる位相歪を補償することができる。
【選択図】 図2

Description

本発明は、能動領域としてGaNあるいはその化合物半導体が採用されてなる半導体素子(以下、GaN系半導体素子)を利用した増幅回路に関する。
近年、注目を集めているGaN系半導体素子(GaNあるいはAlGaN,InAlGaNなどを利用したFETやHEMT)は、SiやGaAsによる素子に比べて高出力が可能であり、例えば、特許文献1のように携帯電話への適用や、携帯電話用の基地局への適用が期待されている。
しかしながら、GaN系半導体素子を実用化するためには、それに固有の特性を把握することが重要であるが、GaN系半導体素子の技術自体が本格的に研究され始めて間もないこともあり、現時点では、未知の部分が多く存在する。
特開平9−246471号公報
本出願の発明者は、GaN系半導体素子には、正の位相歪が発生することを発見した。一般に増幅素子は、入力した信号が出力電力に関係なく、入出力間の位相差一定で増幅されることが理想であるが、GaN系半導体素子の場合、図1に示すように出力信号の位相が出力電力の増加に対して進む方向に位相が歪んでしまう。現在のところ、GaN系半導体素子を用いた増幅回路において、位相歪を解消する方法は提案されていない。
本発明は上記事情に鑑みてなされたものであり、GaN系半導体素子を用いた増幅回路に生じる位相歪を補償することができる増幅回路及びその制御方法、並びに増幅回路モジュールを提供することを目的とする。
かかる目的を達成するために本発明の増幅回路は、能動領域がGaNあるいはその化合物半導体で構成された増幅素子を有するアンプと、前記アンプに接続され、減衰性を備え、負の位相歪を有する歪補償回路とを有する構成としている。このように能動領域がGaNあるいはその化合物半導体で構成された増幅素子でアンプを構成した場合に、負の位相歪を有する歪補償回路をアンプに接続することで、アンプで生じる位相歪を補償することができる。
また上記増幅回路において、前記歪補償回路は、その位相歪量が可変であるとよい。従って、アンプの出力が可変である場合にも、その出力に適した位相補償量を歪補正回路で発生し、アンプの位相歪を補償することができる。
また上記増幅回路において、前記歪補償回路は、前記アンプと直列に接続されたダイオードと、当該ダイオードの動作点を設定するバイアス回路とを含む構成としている。従って、アンプの出力が可変であっても歪補償回路の位相補償量を精度よく制御して、アンプの位相歪を補償することができる。
また上記増幅回路において、前記バイアス回路の出力を制御することで、位相歪量を可変するとよい。バイアス回路の出力を制御して位相歪量を調整するので、アンプの出力が可変である場合にも、その出力に適した位相補償量を歪補償回路で発生し、アンプの位相歪を補償することができる。
また上記増幅回路において、前記アンプの出力に相当する情報に応じて前記歪補償回路の位相歪量を可変する制御回路を備える構成とすることもできる。従って、アンプの出力に応じて精度よく歪補償回路の位相歪量を調整し、アンプで生じる位相歪を補償することができる。
また上記増幅回路において、前記制御回路は、前記アンプの出力に相当する情報に対応させて歪補償回路の位相歪可変値を格納したルックアップテーブルを備える構成としている。ルックアップテーブルを参照して、アンプの出力に応じた位相歪量となるように歪補償回路を調整することができる。
また上記増幅回路において、前記アンプの出力を検知する出力検知部を備え、前記制御回路は、前記出力検知部の情報に基づいて前記位相歪量を可変するとよい。従って、アンプの出力に応じて精度よく歪補償回路の位相歪量を調整し、アンプで生じる位相歪を補償することができる。
また上記増幅回路において、前記アンプの温度を検知する温度検知部を備え、前記制御回路は、前記温度検知部の情報に基づいて、前記位相歪量の可変値を補正するとよい。従って、アンプの温度に応じて、歪補償回路で発生させる位相歪量を調整することができる。
また上記増幅回路において、前記アンプの出力位相を検知する位相検知部を備え、前記制御回路は、前記位相検知部の情報に基づいて、前記位相歪量を可変するとよい。従って、アンプの出力位相に応じて、歪補償回路で発生させる位相歪量を調整することができる。
本発明の増幅回路は、負の位相歪を有する第1アンプと、前記第1アンプに接続され、能動領域がGaNあるいはその化合物半導体で構成された増幅素子を有する第2アンプとを備える構成としている。このように能動領域がGaNあるいはその化合物半導体で構成された増幅素子の第2アンプを設けても、負の位相歪を有する第1アンプによって、第2アンプで生じる位相歪を補償することができる。
また上記増幅回路において、前記第1アンプは、横拡散型MOSトランジスタで構成されるとよい。従って、第2アンプで生じる位相歪を第1アンプで補償することができる。
また上記増幅回路において、前記第1アンプの位相歪量が可変であるとよい。従って、第2アンプの出力が可変である場合にも、その出力に適した位相補償量を第1アンプで発生し、第2アンプの位相歪を補償することができる。
また上記増幅回路において、前記第1アンプは動作点を制御するバイアスによって前記位相歪量を可変するとよい。従って、第2アンプの出力が可変であっても第1アンプの位相補償量を精度よく制御して、第2アンプの位相歪を補償することができる。
本発明の増幅回路は、前記第2アンプの出力に相当する情報に応じて前記第1アンプの位相歪量を可変する制御回路を有する構成としている。従って、第2アンプの出力に応じて精度よく第1アンプの位相歪量を調整し、アンプで生じる位相歪を補償することができる。
また上記増幅回路において、前記制御回路は、前記第1アンプの出力に相当する情報に対応させて第1アンプの位相歪可変値を格納したルックアップテーブルを備える構成としている。ルックアップテーブルを参照して、アンプの出力に応じた位相歪量となるように歪補償回路を調整することができる。
また上記増幅回路において、前記第2アンプの出力を検知する出力検知部を備え、前記制御回路は、前記出力検知部の情報に基づいて前記位相歪量を可変するとよい。従って、第2アンプの出力に応じて精度よく第1アンプの位相歪量を調整し、第2アンプで生じる位相歪を補償することができる。
上記増幅回路において、前記第2アンプの温度を検知する温度検知部を備え、前記制御回路は、前記温度検知部の情報に基づいて、前記位相歪量の可変値を補正するとよい。従って、第2アンプの温度に応じて、第1アンプで発生させる位相歪量を調整することができる。
上記増幅回路において、前記第2アンプの出力位相を検知する位相検知部を備え、前記制御回路は、前記位相検知部の情報に基づいて、前記位相歪量を可変するとよい。従って、第2アンプの出力位相に応じて、第1アンプで発生させる位相歪量を調整することができる。
上記増幅回路において、前記能動領域がGaNあるいはその化合物半導体で構成された増幅素子は、チャネル層がGaNあるいはその化合物半導体で構成されたFETあるいは、電子走行層がGaNあるいはその化合物半導体で構成されたHEMTであるとよい。
本発明の増幅回路の制御方法は、負の位相歪を有する歪印加部と、前記歪印加部に接続され能動領域がGaNあるいはその化合物半導体で構成された増幅素子を有するアンプ部とを備える増幅回路に対し、前記アンプ部の出力値を示す情報あるいは前記アンプ部の出力の位相歪を示す情報に基づいて、前記歪印加部が印加する位相歪量を制御する。従って、アンプ部の出力が可変であっても歪印加部の位相補償量を精度よく制御して、アンプ部の位相歪を補償することができる。
上記増幅回路の制御方法において、前記位相歪量の制御は、前記アンプ部の出力が増大するとともに、前記歪印加部の負の位相歪量を増大させる制御であるとよい。アンプ部の出力に合わせて歪印加部の負の位相歪量を増大させることで、アンプ部で生じる位相歪を補償することができる。
上記増幅回路の制御方法において、前記アンプ部の出力値を示す情報は、前記アンプ出力の設定値情報あるいは前記アンプ出力の測定値情報であるとよい。アンプ出力の設定値情報あるいはアンプ出力の測定値情報に基づいて、アンプ部に生じる位相歪を補償することができる。
上記増幅回路の制御方法において、前記位相歪量の制御は、前記アンプ部の温度情報に基づいて、前記歪印加部による負の位相歪の量を補正するとよい。従って、アンプ部の温度情報に基づいて、歪印加部で発生させる位相歪量を調整することができる。
本発明の増幅回路モジュールは、横拡散型シリコンMOSトランジスタで構成され、負の位相歪を有する第1アンプチップと、前記第1アンプチップに電気的に接続され、能動領域がGaNあるいはその化合物半導体で構成された増幅素子で構成される第2アンプチップとが、共通のダイステージ上に搭載された構成を備えている。従って、第2アンプチップで生じる位相歪を補償することができる増幅回路モジュールとすることができる。
上記増幅回路モジュールにおいて、前記第1アンプチップは、シリコン基板上に形成され、前記第2アンプチップはシリコン,炭化シリコン,サファイアの何れかからなる基板上に形成されているとよい。
また上記増幅回路モジュールにおいて、前記ダイステージは、ヒートシンクと熱的に接続されてなるとよい。ダイステージをヒートシンクと熱的に接続することで、アンプチップからの発熱を良好に放熱できる。
また上記増幅回路モジュールにおいて、前記ダイステージは、前記第1アンプチップと第2アンプチップの間の熱膨張係数を有するとよい。ダイステージが、第1アンプチップと第2アンプチップの間の熱膨張係数を有しているので、第1アンプチップと第2アンプチップのそれぞれに近いダイステージの材料を選択することが可能となる。従って、機械的歪を小さくすることができる。
また上記増幅回路モジュールにおいて、前記能動領域がGaNあるいはその化合物半導体で構成された増幅素子は、チャネル層がGaNあるいはその化合物半導体で構成されたFETあるいは、電子走行層がGaNあるいはその化合物半導体で構成されたHEMTであるとよい。
本発明は、GaN系半導体素子を用いた増幅回路に生じる位相歪を補償することができる。
添付図面を参照しながら本発明の最良の実施例を説明する。
まず、図2を参照しながら第1実施例の構成を説明する。図2に示すように本実施例の歪補償回路付き増幅回路1は、アンプ2に、実質的に減衰性を有する位相補償回路3を接続して構成している。なお、減衰性を有する回路とは、増幅等の自らはエネルギーを発生しない回路をいう。
アンプ2は、能動領域がGaNあるいはその化合物半導体で構成された増幅素子によって構成されている。具体的には、HEMT(High Electron Mobility Transistor)やMESFET(メタル・セミコンダクタ電界効果トランジスタ:Metal Semiconductor Filed Effect Transistor)が該当する。HEMTは、電子供給層にAlGaNを、電子走行層にGaNやInGaNを利用した半導体素子であり、MESFETは、チャネル層にGaNやInGaNを利用した半導体素子である。
図3にHEMTの構造の一例を示し、図4にMESFETの構造の一例を示す。このHEMTは、SiCやサファイア等からなる絶縁性基板40の上に、i−GaNの電子走行層41と、n−AlGaNの電子供給層42と、n−GaNのギャップ層43とを順次積層して、n−GaNのギャップ層43の表面にソース電極44、ドレイン電極46及びゲート電極45を形成している。また図4に示すMESFETは、SiCやサファイア等からなる絶縁性基板50の上にn−GaNのチャネル層51を形成し、このチャネル層51の表面にソース電極52、ドレイン電極54及びゲート電極53を形成する。
次に、位相補償回路3について説明する。位相補償回路3は、入力信号に対して負の位相歪を付与する回路であり、図5に示すように、直流阻止コンデンサ4と抵抗5とを直列に接続したバイアス回路6と、ダイオード7とから構成されている。バイアス回路6によってダイオード7にバイアスが供給されており、このバイアスによってダイオードの動作点を非線形域に設定している。負の位相歪量は、抵抗5の値を適宜選択することで実現する。
この位相補償回路3は、入力信号の電力変化に伴って、図6に示すように負の位相歪が発生する。前述のようにアンプ2の増幅度が固定であるので、アンプ2の出力電力は、入力電力の変化に追従して位相歪量も同様に追従する。入力電力によって位相補償回路3の位相歪量が変化することと、アンプ2の位相歪量が入力電力に追従することとにより、全体での位相歪量が入力電力に追従して補償されることになる。なお、図6では、出力信号の位相特性に変動が見られるが、図1に示すアンプの位相特性に比較して大幅に位相特性が改善されており、本発明の効果が発揮されることが理解できる。
添付図面を参照しながら本発明の第2実施例を説明する。図7には増幅器20の構成が示されており、歪補償回路付き増幅回路1と、この歪補償回路付き増幅回路1を制御する制御回路8とを備えている。制御回路8は、歪補償回路付き増幅回路1と外部装置との接続用の端子で接続し、上述した位相補償回路3のバイアスを可変に制御する。なお、位相補償回路3が本発明の増幅回路の制御方法の印加部に該当し、アンプ2がアンプ部に該当する。
制御回路8は、外部からの命令によってアンプ2の出力を所定の設定値とすべく、アンプ2の制御を行うとともに、このアンプ出力の設定値をパラメータとして、それによって生じる位相歪量に対応した、位相補償回路のバイアス量(位相補償量)の制御を行う。すなわち、図8に示すように制御回路8は、バイアス回路10の可変抵抗9の抵抗値を制御する。この動作を行うため、制御回路2には図9に示すようにアンプ2の出力値(設定値)と位相補償回路3のバイアス値との組み合わせからなるルックアップテーブルを記録したROMが搭載されており、制御回路2はその内容を参照して最適な位相補償量を決定している。
図10のフローチャートを参照しながら制御回路8の制御手順を説明する。制御回路8は、外部から命令を入力すると(ステップS1)、ルックアップテーブルを参照して位相補償回路3のバイアス値を求める(ステップS2)。制御回路8は、アンプ2の出力が所望の出力値となる位相補償回路3のバイアス値をルックアップテーブルを参照して求める(ステップS3)。位相補償回路3のバイアス値が求められると、制御回路8は、求めたバイアス値に応じた抵抗値となるように可変抵抗9を制御する(ステップS4)。
本実施例によれば、アンプの出力が可変である場合にも、その出力に適した位相補償量を位相補償回路で発生させることができるため、より位相補償精度の高い制御が可能になる。
次に添付図面を参照しながら本発明の第3実施例を説明する。本実施例は第2実施例を改良したものであり、第2実施例の構成に加えて、図11に示すようにアンプ2の出力側に、アンプ2の出力を検知する出力検知部11を設けている。さらにアンプ2の近傍には、温度検知部12を設けている。なお、本実施例においても、位相補償回路3が本発明の増幅回路の制御方法の印加部に該当し、アンプ2がアンプ部に該当する。
本実施例では、制御回路8が出力検知部11の検知情報を参照して、実際のアンプ2の出力を監視するため、第2実施例のように出力の設定値を参照するよりも正確にアンプ2の位相歪量を特定することができる。なお出力検知部11は、アンプ2の出力を安定化するためのフィードバック制御(APC制御)のための出力検知部11と兼用することができる。
また、アンプ2の位相歪量は同じ出力電力であっても温度によって大きく変化する場合があるが、本実施例では温度検知部12を設け、その検知情報を参照して、アンプ2の位相歪量をより正確に把握して、位相補償回路3を制御することができる。具体的には、図12に示すように温度によって変化する最適な位相補償量を制御回路8に搭載されるルックアップテーブルに追加し、位相補償回路3の制御を行うにあたっては、出力検知部11の検知情報と、温度検知部12の検知度情報とから、最適な位相補償回路3のバイアス量を決定する。
図13のフローチャートを参照しながら制御回路8の制御手順を説明する。制御回路8は、外部から命令を入力すると(ステップS10)、出力検知部11から入力したアンプ2の出力値と(ステップS11)、温度検知部12から入力した温度情報とにより(ステップS12)、これらの値から所望の出力となる位相補償回路3のバイアス値を求める。図12に示すルックアップテーブルには、アンプ2の検出出力値と温度とに応じて求められる、アンプ2の出力が所望の出力値となる位相補償回路3のバイアス値が記録されている。制御回路8は、このルックアップテーブルを参照して位相補償回路3のバイアス値を求める(ステップS13)。位相補償回路3のバイアス値が求められると、制御回路8は、求めたバイアス値に応じた抵抗値となるように可変抵抗9を制御する(ステップS4)。
次に添付図面を参照しながら本発明の第4実施例を説明する。第3実施例では、出力検知部11によってアンプ2の出力電力を把握し、それに相当する位相歪量を特定していたが、位相歪量自体を検知することで、位相補償回路3を制御することもできる。その場合には、図14に示すように出力検知部11の代わりに位相検知部13を設ければよい。
本実施例では、第3実施例で説明した温度検知部12は搭載されていない。これは、位相検知部13によって、位相歪量自体を取得することができるためである。位相検知部13には、一定の周波数を持つ標本信号とアンプ出力信号の両方が入力され、たとえばPLLシンセサイザで良く知られる位相比較器によって比較出力を得て、それを位相検知出力とする。
次に添付図面を参照しながら本発明の第5実施例を説明する。上述した第1〜4実施例では、位相補償を行なうために位相補償回路3を用意したが、本実施例の歪アンプ付き増幅回路30では、位相補償回路3の代わりに負の位相歪を持つ位相補償用アンプ14をアンプ2に接続したものである。
位相補償用アンプ14は、図15に示すように複数段(本実施例では3段)のアンプからなり、各アンプは、LDMOS(Laterally Diffused MOS:横拡散型MOSトランジスタ)から構成されている。アンプ2は第1実施例と同様にGaNをチャネル層とするFETで構成されている。
図16に、LDMOSの構成を示す。LDMOSは、図16に示すようにp−Si基板60上にpSi層61を形成し、このpSi層61の表面にソース電極67と、ゲート電極68と、ドレイン電極69とが設けられている。p−Si層61には、nドレイン領域62、nLDD65、pシンカ63、nソース領域64とpチャネル66とが設けられている。
LDMOSで構成される位相補償用アンプ14は、図18に示すようにその出力電力に対して負の位相歪を持っており、アンプ2の正の位相歪との加算によって、全体の位相歪が低減される。位相補償用アンプ14の等価回路を図17に示す。図17に示すようにこの位相補償用アンプ14は、トランジスタ(Tr)24のゲートに、直列接続した直流阻止コンデンサ21とゲートバイアス回路22とを接続している。ゲートバイアス回路22によってトランジスタ24のゲートに所定のバイアスを供給することで、所定の負の位相歪を実現している。
本実施例も、第1実施例と同様にアンプ2の増幅度は固定であり、また位相補償用アンプ14もその増幅度が固定されている。このため、アンプ2,位相補償用アンプ14ともに入力電力に追従して出力電力の位相特性が変化するため、位相補償用アンプ14のゲートバイアスを適切に調節して、アンプ2の位相歪を補償することにより、出力信号の位相歪が低減される。
次に添付図面を参照しながら本発明の第6実施例を説明する。本実施例の増幅器31は、図19に示すように位相補償用アンプ14のゲートバイアスを制御する制御回路8を設けたものである。
制御回路8は位相補償用アンプ14を構成する各増幅段それぞれに制御を与えても良いが、本実施例では図20に示すようにアンプ2の直前の増幅段にだけ制御を与えている。図20に示すようにゲートバイアス回路を可変ゲートバイアス回路25とし、制御回路8は、この可変ゲートバイアス回路25を制御して、トランジスタTr24に供給するバイアスを制御する。これは、位相補償用アンプ14の増幅段のうち前段側は信号波形の再現性を重視するため比較的バックオフの大きな領域で動作させるためである。バックオフとは、出力信号の平均電力に対する出力飽和電力の差であり、バックオフが小さいほど飽和域に近い動作といえる。飽和域に近い動作点では、信号波形の歪は比較的大きいため、前段側ではバックオフを大きくできないが、一方第5実施例の図18を参照すると、高出力側(バックオフが小さい側)の位相歪が大きいことから、十分な位相補償量の制御を行うためには、バックオフの大きな前段よりもバックオフの小さな後段の増幅段で制御を行う方が効果的となる。なお、制御回路8の制御動作については、第2実施例と同様であるため省略する。
次に、上述した第5実施例及び第6実施例の歪アンプ付き増幅回路1を1つのパッケージにパッケージングした実施例の構成を説明する。本実施例は図21に示すように、Siを基板とするLDMOS74と、SiC,Si,サファイアなどを基板とするGaN系半導体素子73とが共通のダイステージ72上に搭載され、1パッケージに搭載される。LDMOS74には実施例5の位相補償用アンプ14が形成されており、GaN系半導体素子73には、実施例5のアンプ2が形成されている。
このアンプモジュールを1パッケージ化する場合、SiとSi、SiとSiC,あるいはSiとサファイアの組み合わせは、熱膨張係数が近似していることから、SiとGaAs(高出力アンプの代表例)の組み合わせに比べてダイステージ72との膨張係数の差に基づく機械的歪が小さい。すなわち、Si素子とGaAs素子の組み合わせでは、両者の熱膨張係数が比較的大きく、たとえその中間の熱膨張係数を持つダイステージを採用したとしても、両方の素子に熱膨張係数の差に基づく大きな機械的歪が印加されてしまい、素子特性を変化してしまう。これは発熱量の大きい電力アンプの分野において顕著である。
一方、LDMOSとGaN系半導体素子は熱膨張係数が近似しているため、これらを共通のダイステージ72に搭載する場合、その熱膨張係数に近いダイステージ72の材料を選択することが可能であり、したがって機械的歪が比較的小さくなる。なお、このダイステージ72はヒートシンク71と熱的に接続されている。また、図21にはダイステージ72とヒートシンク71とを接続したパッケージを示しているが、パッケージとしてヒートシンク71のない構成であってもよい。
なお、上述した実施例は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。例えば、図11、図14に示す位相補償回路3を、位相補償用アンプ14に変えた図22、図23の構成であってもよい。
また、第1〜第4実施例と、第5〜第6実施例は適宜組み合わせが可能である。つまり、第1実施例のような位相補償回路3と第5実施例のような位相補償用アンプ14とを接続し、この両方でGaN系半導体からなる増幅素子の正の位相歪の補償を行うこともできる。このような組み合わせの構成では、位相補償回路3と位相補償用アンプ14の両方で位相特性が制御できるため、位相補償のためのパラメータが増えることから、制御が容易になるという効果が発揮できる。
GaN系半導体を利用した増幅回路の特性を示す図である。 実施例1の歪補償回路付き増幅回路の構成を示す図である。 GaNを電子走行層としたHEMTの構成を示す図である。 GaNをチャネル層としたMESFETの構成を示す図である。 位相補償回路の構成を示す図である。 アンプ2と位相補償回路3の位相特性と、出力信号の位相特性を示す図である。 実施例2の歪補償回路付き増幅回路の構成を示す図である。 実施例2の位相補償回路3の構成を示す図である。 ルックアップテーブルの構成を示す図である。 制御回路8の制御手順を示すフローチャートである。 実施例3の歪補償回路付き増幅回路の構成を示す図である。 ルックアップテーブルの構成を示す図である。 制御回路の制御手順を示すフローチャートである。 実施例4の歪補償回路付き増幅回路の構成を示す図である。 実施例5の歪補償回路付き増幅回路の構成を示す図である。 LDMOSの構成を示す断面図である。 位相補償用アンプ14の等価回路図である。 アンプ2と位相補償用アンプ14の位相特性と、出力信号の位相特性を示す図である。 実施例6の歪補償回路付き増幅回路の構成を示す図である。 位相補償用アンプの等価回路図である。 1パッケージ化されたアンプモジュールの構成を示す図である。 実施例3の変形例の構成を示す図である。 実施例4の変形例の構成を示す図である。
符号の説明
1 歪補償回路付き増幅回路 2 アンプ
3 位相補償回路 6、10 バイアス回路
8 制御回路 11 出力検知部
12 温度検知部 13 位相検知部
14 位相補償用アンプ 20 増幅器
22 ゲートバイアス回路 30 歪アンプ付き増幅回路
31 増幅器

Claims (28)

  1. 能動領域がGaNあるいはその化合物半導体で構成された増幅素子を有するアンプと、
    前記アンプに接続され、減衰性を備え、負の位相歪を有する歪補償回路とを備えることを特徴とする増幅回路。
  2. 前記歪補償回路は、その位相歪量が可変であることを特徴とする請求項1記載の増幅回路。
  3. 前記歪補償回路は、前記アンプと直列に接続されたダイオードと、当該ダイオードの動作点を設定するバイアス回路とを含むことを特徴とする請求項1記載の増幅回路。
  4. 前記バイアス回路の出力を制御することで、位相歪量を可変することを特徴とする請求項3記載の増幅回路。
  5. 前記アンプの出力に相当する情報に応じて前記歪補償回路の位相歪量を可変する制御回路を備えることを特徴とする請求項2から4のいずれか1項記載の増幅回路。
  6. 前記制御回路は、前記アンプの出力に相当する情報に対応させて前記歪補償回路の位相歪可変値を格納したルックアップテーブルを備えることを特徴とする請求項5記載の増幅回路。
  7. 前記アンプの出力を検知する出力検知部を備え、
    前記制御回路は、前記出力検知部の情報に基づいて前記位相歪量を可変することを特徴とする請求項5または6記載の増幅回路。
  8. 前記アンプの温度を検知する温度検知部を備え、
    前記制御回路は、前記温度検知部の情報に基づいて、前記位相歪量の可変値を補正することを特徴とする請求項5から7のいずれか1項記載の増幅回路。
  9. 前記アンプの出力位相を検知する位相検知部を備え、
    前記制御回路は、前記位相検知部の情報に基づいて、前記位相歪量を可変することを特徴とする請求項5または6記載の増幅回路。
  10. 負の位相歪を有する第1アンプと、
    前記第1アンプに接続され、能動領域がGaNあるいはその化合物半導体で構成された増幅素子を有する第2アンプとを備えることを特徴とする増幅回路。
  11. 前記第1アンプは、横拡散型MOSトランジスタで構成されることを特徴とする請求項10記載の増幅回路。
  12. 前記第1アンプの位相歪量が可変であることを特徴とする請求項10記載の増幅回路。
  13. 前記第1アンプは動作点を制御するバイアスによって前記位相歪量を可変することを特徴とする請求項12記載の増幅回路。
  14. 前記第2アンプの出力に相当する情報に応じて前記第1アンプの位相歪量を可変する制御回路を有することを特徴とする請求項12又は13記載の増幅回路。
  15. 前記制御回路は、前記第1アンプの出力に相当する情報に対応させて第1アンプの位相歪可変値を格納したルックアップテーブルを備えることを特徴とする請求項14記載の増幅回路。
  16. 前記第2アンプの出力を検知する出力検知部を備え、
    前記制御回路は、前記出力検知部の情報に基づいて前記位相歪量を可変することを特徴とする請求項14又は15記載の増幅回路。
  17. 前記第2アンプの温度を検知する温度検知部を備え、
    前記制御回路は、前記温度検知部の情報に基づいて、前記位相歪量の可変値を補正することを特徴とする請求項14から16のいずれか1項記載の増幅回路。
  18. 前記第2アンプの出力位相を検知する位相検知部を備え、
    前記制御回路は、前記位相検知部の情報に基づいて、前記位相歪量を可変することを特徴とする請求項14又は15記載の増幅回路。
  19. 前記能動領域がGaNあるいはその化合物半導体で構成された増幅素子は、チャネル層がGaNあるいはその化合物半導体で構成されたFETあるいは、電子走行層がGaNあるいはその化合物半導体で構成されたHEMTであることを特徴とする請求項1又は10記載の増幅回路。
  20. 負の位相歪を有する歪印加部と、前記歪印加部に接続され能動領域がGaNあるいはその化合物半導体で構成された増幅素子を有するアンプ部とを備える増幅回路に対し、前記アンプ部の出力値を示す情報あるいは前記アンプ部の出力の位相歪を示す情報に基づいて、前記歪印加部が印加する位相歪量を制御することを特徴とする増幅回路の制御方法。
  21. 前記位相歪量の制御は、前記アンプ部の出力が増大するとともに、前記歪印加部の負の位相歪量を増大させることを特徴とする請求項20記載の増幅回路の制御方法。
  22. 前記アンプ部の出力値を示す情報は、前記アンプ出力の設定値情報あるいは前記アンプ出力の測定値情報であることを特徴とする請求項20または21記載の増幅回路の制御方法。
  23. 前記位相歪量の制御は、前記アンプ部の温度情報に基づいて、前記歪印加部による負の位相歪の量を補正することを特徴とする請求項20から22のいずれか1項記載の増幅回路の制御方法。
  24. 横拡散型シリコンMOSトランジスタで構成され、負の位相歪を有する第1アンプチップと、前記第1アンプチップに電気的に接続され、能動領域がGaNあるいはその化合物半導体で構成された増幅素子で構成される第2アンプチップとが、共通のダイステージ上に搭載されてなることを特徴とする増幅回路モジュール。
  25. 前記第1アンプチップは、シリコン基板上に形成され、前記第2アンプチップはシリコン,炭化シリコン,サファイアの何れかからなる基板上に形成されてなることを特徴とする請求項24記載の増幅回路モジュール。
  26. 前記ダイステージは、ヒートシンクと熱的に接続されてなることを特徴とする請求項24記載の増幅回路モジュール。
  27. 前記ダイステージは、前記第1アンプチップと第2アンプチップの間の熱膨張係数を有することを特徴とする請求項24記載の増幅回路モジュール。
  28. 前記能動領域がGaNあるいはその化合物半導体で構成された増幅素子は、チャネル層がGaNあるいはその化合物半導体で構成されたFETあるいは、電子走行層がGaNあるいはその化合物半導体で構成されたHEMTであることを特徴とする請求項24記載の増幅回路モジュール。
JP2004335982A 2004-11-19 2004-11-19 増幅回路及びその制御方法、並びに増幅回路モジュール Pending JP2006148546A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004335982A JP2006148546A (ja) 2004-11-19 2004-11-19 増幅回路及びその制御方法、並びに増幅回路モジュール
US11/273,404 US7388429B2 (en) 2004-11-19 2005-11-15 Amplifier circuit, control method of the same, and amplifier circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004335982A JP2006148546A (ja) 2004-11-19 2004-11-19 増幅回路及びその制御方法、並びに増幅回路モジュール

Publications (1)

Publication Number Publication Date
JP2006148546A true JP2006148546A (ja) 2006-06-08

Family

ID=36460177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004335982A Pending JP2006148546A (ja) 2004-11-19 2004-11-19 増幅回路及びその制御方法、並びに増幅回路モジュール

Country Status (2)

Country Link
US (1) US7388429B2 (ja)
JP (1) JP2006148546A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206142A (ja) * 2008-02-26 2009-09-10 Rohm Co Ltd 電界効果トランジスタ
JP2011071307A (ja) * 2009-09-25 2011-04-07 Sharp Corp 電界効果トランジスタ及びその製造方法
KR101694470B1 (ko) * 2015-11-24 2017-01-11 주식회사 성산전자통신 음전압 기반 구동의 증폭소자에 대한 게이트 전압 제어회로
US11031914B2 (en) 2017-03-28 2021-06-08 Mitsubishi Electric Corporation Diode linearizer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
JP5369388B2 (ja) * 2007-05-23 2013-12-18 三菱電機株式会社 半導体装置
US8374282B2 (en) * 2008-07-24 2013-02-12 Motorola Mobility Llc Method and apparatus for improving digital predistortion correction with amplifier device biasing
US9974038B2 (en) * 2016-06-30 2018-05-15 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121958A (ja) 1991-10-29 1993-05-18 Saitama Nippon Denki Kk 直線増幅装置の歪補償制御方式
JP2996169B2 (ja) 1996-03-07 1999-12-27 松下電器産業株式会社 高周波半導体装置および高周波通信機器
JP3951521B2 (ja) 1999-10-27 2007-08-01 三菱電機株式会社 歪補償回路並びにその使用方法
JP2001203541A (ja) 2000-01-20 2001-07-27 Sony Corp 歪補償装置及び歪補償方法、増幅装置並びに無線送信装置
JP2001339253A (ja) 2000-05-26 2001-12-07 Hitachi Kokusai Electric Inc 増幅装置
JP2002064201A (ja) 2000-08-18 2002-02-28 Toshiba Corp 半導体電界効果トランジスタ及び電力増幅器
CN1302615C (zh) * 2000-08-28 2007-02-28 三菱电机株式会社 多级放大器
JP2002076784A (ja) 2000-08-29 2002-03-15 Mitsubishi Electric Corp 歪補償回路
JP2003023325A (ja) 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd 電力増幅器、低歪み電力増幅器、多段増幅器、電力増幅器の制御方法、送信回路、及び無線通信機器
JP2004200767A (ja) 2002-12-16 2004-07-15 Sony Ericsson Mobilecommunications Japan Inc 歪み補償装置及び方法、無線通信装置
US7259630B2 (en) * 2003-07-23 2007-08-21 Andrew Corporation Elimination of peak clipping and improved efficiency for RF power amplifiers with a predistorter
US7193461B2 (en) * 2004-08-16 2007-03-20 Agere Systems Inc. Method and apparatus for performing digital pre-distortion

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206142A (ja) * 2008-02-26 2009-09-10 Rohm Co Ltd 電界効果トランジスタ
JP2011071307A (ja) * 2009-09-25 2011-04-07 Sharp Corp 電界効果トランジスタ及びその製造方法
KR101694470B1 (ko) * 2015-11-24 2017-01-11 주식회사 성산전자통신 음전압 기반 구동의 증폭소자에 대한 게이트 전압 제어회로
US11031914B2 (en) 2017-03-28 2021-06-08 Mitsubishi Electric Corporation Diode linearizer

Also Published As

Publication number Publication date
US7388429B2 (en) 2008-06-17
US20060108660A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
US7388429B2 (en) Amplifier circuit, control method of the same, and amplifier circuit module
JP4469139B2 (ja) 化合物半導体fet
US7777251B2 (en) Compound semiconductor device and doherty amplifier using compound semiconductor device
Rudolph et al. Analysis of the survivability of GaN low-noise amplifiers
JP5804267B2 (ja) ドハティ増幅器
US7295064B2 (en) Doherty amplifier
Hau et al. A highly efficient linearized wide-band CDMA handset power amplifier based on predistortion under various bias conditions
US20170373645A1 (en) Doherty-Chireix Combined Amplifier
US8405374B2 (en) Power amplification device
JP2009514267A (ja) フィールドプレート延長部分を備えたfetを使用するスイッチモード電力増幅器及び電界効果トランジスタ
US5537080A (en) Gain stability arrangement for HV MOSFET power amplifier
JP6097961B2 (ja) 増幅回路および窒化物半導体装置
TW201413949A (zh) 半導體裝置及半導體裝置的製造方法
TW200410485A (en) Radio frequency power amplifier adaptive bias control circuit
US7768344B2 (en) Power circuit and power amplifier and base station device using the same
US11190152B2 (en) Control circuit for a radio frequency power amplifier
US9974038B2 (en) Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices
Gao et al. Two-stage quasi-class-E power amplifier in GaN HEMT technology
Kikkawa et al. High power GaN-HEMT for wireless base station applications
JP4739249B2 (ja) 増幅器およびそれを用いたドハティ増幅器
US9379228B2 (en) Heterojunction field effect transistor (HFET) variable gain amplifier having variable transconductance
JP2011015239A (ja) 増幅回路及び該増幅回路に用いられるバイアス調整方法
US11621672B2 (en) Compensation of trapping in field effect transistors
Murao et al. An investigation on current collapse induced memory effects of GaN power amplifier for LTE base station applications
JP6981359B2 (ja) 無線通信装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507