JP5235750B2 - 歪補償回路 - Google Patents
歪補償回路 Download PDFInfo
- Publication number
- JP5235750B2 JP5235750B2 JP2009079586A JP2009079586A JP5235750B2 JP 5235750 B2 JP5235750 B2 JP 5235750B2 JP 2009079586 A JP2009079586 A JP 2009079586A JP 2009079586 A JP2009079586 A JP 2009079586A JP 5235750 B2 JP5235750 B2 JP 5235750B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- signal
- compensation circuit
- distribution
- distributor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000001934 delay Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 13
- 238000005259 measurement Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
一方、高周波では、帰還路における位相回転のため負帰還をかけることが難しい。このため、増幅器の非線形性をキャンセルする入出力特性を有する歪補償回路を増幅器の入力側又は出力側に設けることで、増幅器の非線形性の改善を図っている。
歪補償回路は、前段又は後段に接続される増幅器の振幅位相特性と逆の振幅位相特性を有することで、増幅器の振幅位相歪を低減するものである。
増幅器の特性は、入力電力の増加に対して、概ね単調に利得や位相が増加又は減少する特性を有するものが一般的であることから、歪補償回路の特性は、入力電力の増加に対して、単調に変化することが望まれる。
この歪補償回路では、入力信号である高周波信号を伝送する信号路にキャパシタ101,102が挿入され、直流電源Vcから供給される直流電流が抵抗103,105を介して順方向に印加されるダイオード106が、その信号路に対して並列に接続されている。
このダイオード106は、増幅器と逆の振幅特性及び位相特性を有する予歪を高周波信号に与えるものである。
ダイオード106から高周波信号に与えられる予歪の振幅と位相は、ダイオード106に供給される電流によって制御することができる。
また、ダイオード106と直列に接続されているインダクタ104や抵抗105の値、あるいは、ダイオード106と電気的に並列に接続されている抵抗103の値によって制御することができる。
そのため、図12には明示されていないが、ビアホールなどの接地用インダクタンスが発生するとともに、ダイオード106の接続用リードなどのインダクタンスがダイオード106と直列に発生する。
その結果、寄生インダクタンスがダイオード106の接合容量と共振し、歪補償回路を使用する周波数において利得特性が単調に変化しなくなる問題が生じる。そのため、歪補償回路として動作可能な上限周波数が低くなる問題を有する。
この歪補償回路を試作して、入力電力に対する利得と通過位相特性を測定したところ、その測定結果として、図13の測定結果が得られている。
ここでは、−40度〜+50度まで温度を変化させており、入力電力の増加に対して、利得が一旦減少してから、その後、増加する特性となり、単調に利得が変化しないことが確認できている。
また、図12の歪補償回路をモノリシック化して小型化することで、寄生インダクタンスの低減を図っている歪補償回路が以下の非特許文献1に開示されている(図15を参照)。
ただし、歪補償回路のモノリシック化は、コスト高を招く問題がある。
図1はこの発明の実施の形態1による歪補償回路を示す構成図であり、図1の歪補償回路は、図示せぬ増幅器の入力側又は出力側に設けられる。
図1において、分配器1は入力端子2から入力された高周波信号hfs(入力信号)を2分配して、位相が180度異なる2つの分配信号ds1,ds2を出力する回路である。
ウィルキンソン分配器3は入力端子2から入力された高周波信号hfsを2分配する回路である。
2分の1波長線路4はウィルキンソン分配器3により分配された一方の分配信号ds1の位相を略180度遅延する回路である。
信号路8は分配器1のウィルキンソン分配器3により分配された分配信号ds2を伝送する線路であり、分配信号ds2におけるDC成分の伝送を阻止するDCブロック用コンデンサ9,10が挿入されている。
2分の1波長線路12は信号路8により伝送された分配信号ds2の位相を略180度遅延する回路である。
ウィルキンソン分配器13は信号路5により伝送された分配信号ds1と2分の1波長線路12により位相が遅延された分配信号ds2を合成して、その合成信号CSを出力端子14から出力する回路である。
バイアス印加用抵抗16は一端が直流電源15と接続され、他端が信号路5と接続されている。
バイアス印加用抵抗17は一端が信号路8と接続され、他端がグランドと接続されている。
ダイオード18はアノード端子が信号路5と接続され、カソード端子が信号路8と接続されており、直流電源15から供給される直流電流がバイアス印加用抵抗16を介して順方向に印加されている。
分配器1のウィルキンソン分配器3は、入力端子2から高周波信号hfsが入力されると、その高周波信号hfsを2分配して、一方の分配信号ds1を2分の1波長線路4に出力し、他方の分配信号ds2を信号路8に出力する。
分配器1の2分の1波長線路4は、ウィルキンソン分配器3から分配信号ds1を受けると、ダイオード18のアノード端子に印加される信号と、ダイオード18のカソード端子に印加される信号との位相差が180degになるように(アノード端子とカソード端子に正負の符号が異なる信号が印加されるように)、その分配信号ds1の位相を概ね180度遅延する。
即ち、合成器11の2分の1波長線路12は、その分配信号ds1と分配信号ds2の群遅延時間を一致させるため、その分配信号ds2の位相を概ね180度遅延する。
合成器11のウィルキンソン分配器3は、信号路5により伝送された分配信号ds1と2分の1波長線路12により位相が遅延された分配信号ds2を合成して、その合成信号CSを出力端子14から出力する。
ダイオード18から高周波信号に与えられる予歪の振幅と位相は、ダイオード18に供給される電流によって制御することができる。また、バイアス印加用抵抗16,17の値によって制御することができる。
図2はダイオード18のアノード端子とカソード端子に印加される信号の位相差が180degである場合のダイオード部分のRF等価回路である。
正負の符号が異なる信号がダイオード18に印加されるため、図2のRF等価回路が示すように、ダイオード18のカソードとアノードの中点に、仮想的なグランドが形成される。
そのため、特許文献1に開示されている歪補償回路で発生している接地用ビアホールや接続用リードのインダクタンスが、ゼロになったものと等価と考えることができる。
したがって、使用する周波数が高くなっても、接地用ビアホールや接続用リードのインダクタンスがダイオード18の接合容量と共振することはなく、利得特性の単調変化を実現することができる。
ここでは、歪補償回路の制御電圧Vc(直流電源15の電圧)を変えて測定しており、ダイオード18のカソードとアノードの中点に仮想的なグランドが形成されることで、入力電力の増加に対して、単調に利得が増加して、位相が遅れる特性が得られていることが確認できている。
上記実施の形態1では、分配器1がウィルキンソン分配器3と2分の1波長線路4から構成され、合成器11が2分の1波長線路12とウィルキンソン分配器13から構成されているものについて示したが、分配器1が高周波信号hfsを2分配して、位相が180度異なる分配信号ds1,ds2を出力し、合成器11が信号路5により伝送された分配信号ds1と信号路8により伝送された分配信号ds2の位相を揃えて、その分配信号ds1と分配信号ds2を合成するものであれば、上記の構成に限るものではなく、例えば、180degの位相差を有するラットレース型分配器を用いて、分配器1及び合成器11が構成されていてもよい。
また、小型化やモノリシック化を容易に図ることができる効果も奏する。
上記実施の形態1,2では、ダイオード18のアノード端子とカソード端子に異なる電位が印加されるようにするために、DCブロック用コンデンサ6,7,9,10が挿入されている信号路5,8が分配信号ds1,ds2を伝送するものについて示したが、これは一例に過ぎず、信号路5,8の代わりに、分配器1と合成器11間に結合線路を設け、その結合線路が分配信号ds1,ds2を伝送するようにしてもよい。
また、分配器1と合成器11が、分配信号ds1,ds2におけるDC成分の伝送を阻止する機能を備えることで、DCブロック用コンデンサ6,7,9,10を不要にしてもよい。
また、基板だけでDCブロック機能を実現できるため、小型化やモノリシック化を容易に図ることができる効果も奏する。
上記実施の形態1〜3では、例えば、バイアス印加用抵抗16,17の値によって、ダイオード18から高周波信号に与えられる予歪の振幅や位相を制御するものについて示したが、図4に示すように、ダイオード18と直列にインダクタ21(コイル、抵抗又は分布定数線路により形成されたインダクタ)を接続し、そのインダクタ21の値によって、ダイオード18から高周波信号に与えられる予歪の振幅や位相を制御するようにしてもよい。
これにより、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
この場合も、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
なお、図5の例では、バイアス印加用抵抗16,17、ダイオード18の全てにインダクタが接続されているものを示しているが、バイアス印加用抵抗16,17、ダイオード18の少なくとも1つにインダクタが接続されていればよい。
あるいは、図7に示すように、信号路5と信号路8の間に、順方向にバイアスされているダイオード18を複数個並列に接続するようにしてもよい。
この場合も、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
なお、図6及び図7では、直列又は並列に接続されているダイオード18の個数が2個のものである例を示しているが、その個数は3個以上であってもよい。
この場合も、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
なお、図8及び図9では、整合回路25が信号路5,8を橋絡するように接続されている例を示したが、信号路5のDCブロック用コンデンサ6,7と直列に整合回路25を接続するとともに、信号路8のDCブロック用コンデンサ9,10と直列に整合回路25を接続するようにしてもよい。
この場合も、歪補償回路の利得や通過位相特性の設定自由度を高めることができる効果を奏する。
図10はこの発明の実施の形態5による歪補償回路を示す構成図であり、図10の歪補償回路は、図示せぬ増幅器の入力側又は出力側に設けられる。
図10において、信号路32は入力端子31から入力された高周波信号hfs(入力信号)を伝送して、出力端子35から出力する線路であり、その高周波信号hfsにおけるDC成分(直流成分)の伝送を阻止するDCブロック用コンデンサ33,34が挿入されている。
バイアス印加用抵抗37は一端が直流電源36と接続され、他端が信号路32と接続されている。
ダイオード38はアノード端子が信号路32と接続されており、直流電源36から供給される直流電流がバイアス印加用抵抗37を介して順方向に印加されている。
オープンスタブ40はダイオード38のカソード端子に接続されており、所望の動作周波数で4分の1波長となる線路である。
入力端子31から入力された高周波信号hfsは、信号路32により伝送されて、出力端子35から出力される。
アノード端子が信号路32と接続されているダイオード38は、図示せぬ増幅器と逆の振幅特性及び位相特性を有する予歪を高周波信号(増幅器から出力される高周波信号、または、増幅器に出力する高周波信号)に与えるものである。
ダイオード38から高周波信号に与えられる予歪の振幅と位相は、ダイオード38に供給される電流によって制御することができる。また、バイアス印加用抵抗37の値によって制御することができる。
この短絡点は、接地用ビアホール39のインダクタンスをゼロにするのと同等の効果が得られるため、寄生インダクタンスを低減することができる。
したがって、使用する周波数が高くなっても、寄生インダクタンスの影響を受けずに、利得特性の単調変化を実現することができる。
ただし、上記実施の形態1のように、接続用リードのインダクタンスをゼロにする効果はない。
ここでは、接続用リードのインダクタンスによる影響が大きいチップ部品を用いており、歪補償回路の制御電圧Vc(直流電源36の電圧)を変えて測定している。
ダイオード38のカソード端子に高周波的に短絡点を形成することで、入力電力の増加に対して、単調に利得が増加して、位相が遅れる特性が得られていることが確認できている。
Claims (11)
- 入力信号を2分配して、位相が180度異なる2つの分配信号を出力する分配器と、上記分配器から出力された分配信号を伝送する2つの信号路と、上記信号路により伝送された2つの分配信号の位相を揃えて2つの分配信号を合成する合成器と、上記2つの信号路の間に挿入されており、直流電源から供給される直流電流が抵抗を介して順方向に印加され、アノード端子とカソード端子に正負の符号が異なる上記分配信号が印加されるダイオードとを備えた歪補償回路。
- 入力信号を2分配するウィルキンソン分配器と、上記ウィルキンソン分配器により分配された一方の分配信号の位相を略180度遅延する2分の1波長線路とから分配器が構成され、
信号路により伝送された2つの分配信号のうち、位相が進んでいる側の分配信号を略180度遅延する2分の1波長線路と、上記信号路により伝送された2つの分配信号のうち、位相が遅れている側の分配信号と上記2分の1波長線路により位相が遅延された分配信号を合成するウィルキンソン分配器とから合成器が構成されていることを特徴とする請求項1記載の歪補償回路。 - ラットレース型分配器を用いて、分配器及び合成器が構成されていることを特徴とする請求項1記載の歪補償回路。
- マーチャントバラン、同軸バラン、あるいは、アクティブバランを用いて、分配器及び合成器が構成されていることを特徴とする請求項1記載の歪補償回路。
- キャパシタが挿入されている線路、あるいは、結合線路を用いて、2つの信号路が構成されていることを特徴とする請求項1から請求項4のうちのいずれか1項記載の歪補償回路。
- 分配器及び合成器が、分配信号における直流成分の伝送を阻止する機能を備えていることを特徴とする請求項1から請求項4のうちのいずれか1項記載の歪補償回路。
- インダクタがダイオードと直列に接続されていることを特徴とする請求項1から請求項6のうちのいずれか1項記載の歪補償回路。
- インダクタが抵抗又はダイオードと並列に接続されていることを特徴とする請求項1から請求項6のうちのいずれか1項記載の歪補償回路。
- ダイオードが直列又は並列に複数個接続されていることを特徴とする請求項1から請求項6のうちのいずれか1項記載の歪補償回路。
- 外部回路との反射特性を改善する整合回路が信号路に挿入されていることを特徴とする請求項1から請求項6のうちのいずれか1項記載の歪補償回路。
- 請求項1に記載の歪補償回路が複数縦続接続されていることを特徴とする歪補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009079586A JP5235750B2 (ja) | 2009-03-27 | 2009-03-27 | 歪補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009079586A JP5235750B2 (ja) | 2009-03-27 | 2009-03-27 | 歪補償回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010233055A JP2010233055A (ja) | 2010-10-14 |
JP5235750B2 true JP5235750B2 (ja) | 2013-07-10 |
Family
ID=43048441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009079586A Active JP5235750B2 (ja) | 2009-03-27 | 2009-03-27 | 歪補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5235750B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10461033B2 (en) | 2018-01-02 | 2019-10-29 | Samsung Electronics Co., Ltd. | Semiconductor memory package |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012244545A (ja) * | 2011-05-23 | 2012-12-10 | Mitsubishi Electric Corp | リニアライザ |
JP6364956B2 (ja) * | 2014-05-23 | 2018-08-01 | 三菱電機株式会社 | リニアライザ |
WO2021240813A1 (ja) * | 2020-05-29 | 2021-12-02 | 三菱電機株式会社 | 移相器及び歪補償回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5282072A (en) * | 1991-11-19 | 1994-01-25 | Harmonic Lightwaves, Inc. | Shunt-expansive predistortion linearizers for optical analog transmitters |
JP3335907B2 (ja) * | 1998-06-04 | 2002-10-21 | 三菱電機株式会社 | 歪補償回路及び低歪半導体増幅器 |
JP2001036310A (ja) * | 1999-07-23 | 2001-02-09 | Nec Corp | 180度移相器 |
JP2002359530A (ja) * | 2001-03-28 | 2002-12-13 | Sharp Corp | 高周波増幅器 |
JP4652095B2 (ja) * | 2005-03-25 | 2011-03-16 | 三菱電機株式会社 | 電力増幅器 |
-
2009
- 2009-03-27 JP JP2009079586A patent/JP5235750B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10461033B2 (en) | 2018-01-02 | 2019-10-29 | Samsung Electronics Co., Ltd. | Semiconductor memory package |
Also Published As
Publication number | Publication date |
---|---|
JP2010233055A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6107885A (en) | Wideband linear GaAsFET ternate cascode amplifier | |
CN109155612B (zh) | 多尔蒂放大器 | |
CN108462477B (zh) | 功率放大电路 | |
JP2010068261A (ja) | カスコード回路 | |
JP5235750B2 (ja) | 歪補償回路 | |
JPH09321509A (ja) | 分配器/合成器 | |
CN108123690B (zh) | 多赫蒂放大器 | |
CN113162561A (zh) | 用于对放大器的线性度进行补偿的前置补偿器 | |
JP3335907B2 (ja) | 歪補償回路及び低歪半導体増幅器 | |
US20090212872A1 (en) | Wideband Active Balun Using Darlington Pair | |
JP4905448B2 (ja) | 半導体回路 | |
US6778020B2 (en) | High-frequency power amplifier | |
JP2017184055A (ja) | 増幅回路 | |
US8421537B2 (en) | Electronic circuit | |
CN112020826B (zh) | 放大器 | |
US20220158322A1 (en) | Ultra-high frequency power combiner and divider compensating for parasitic parameters | |
US20010017556A1 (en) | Frequency multiplier without spurious oscillation | |
US6522221B1 (en) | Phase shifter, attenuator, and nonlinear signal generator | |
JP6710606B2 (ja) | 高周波増幅器モジュール | |
JP2001127557A (ja) | 歪補償回路並びにその使用方法 | |
JP2003264403A (ja) | マイクロ波移相器 | |
JP5800360B2 (ja) | ドハティ増幅器 | |
JP5168095B2 (ja) | サーキュレータ | |
JP2012244545A (ja) | リニアライザ | |
Cao et al. | A 28 GHz fully integrated GaN enhanced single‐sideband time‐modulated MMIC for phased array system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5235750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |