CN112929000A - 功率放大电路 - Google Patents

功率放大电路 Download PDF

Info

Publication number
CN112929000A
CN112929000A CN202011324715.4A CN202011324715A CN112929000A CN 112929000 A CN112929000 A CN 112929000A CN 202011324715 A CN202011324715 A CN 202011324715A CN 112929000 A CN112929000 A CN 112929000A
Authority
CN
China
Prior art keywords
circuit
transistor
power amplifier
bias
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011324715.4A
Other languages
English (en)
Inventor
榎本纯
渡边一雄
田中聪
田中佑介
伊藤真音
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN112929000A publication Critical patent/CN112929000A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

提供一种功率放大电路，改善输入输出的增益的特性，降低输出信号的失真。功率放大电路(1a)包括：第一偏置电路(3)，其赋予第一偏置；第二偏置电路(4)，其赋予第二偏置；晶体管(Q1)，其发射极与基准电位连接，在基极经由第一电阻输入第一偏置，经由第一电容器输入高频输入信号，从集电极输出放大后的高频信号；晶体管(Q2)，其在基极经由第二电阻输入第二偏置，基极经由第二电容器而与基准电位连接，在发射极输入高频信号，集电极经由第三电感器而与电源电位连接，从集电极输出高频输出信号；以及阻抗电路(Z1)，其一端与第二偏置电路(4)的输出部连接，在从第二偏置电路(4)向晶体管(Q2)的基极的路径中施加交流信号。

Description

功率放大电路
技术领域
本发明涉及功率放大电路。
背景技术
专利文献1中公开了一种具有经由电容器将第一晶体管的集电极与第二晶体管的发射极连接的电路结构的功率放大电路。专利文献1所公开的功率放大电路具有与第一晶体管、第二晶体管对应的第一偏置电路、第二偏置电路。从第一偏置电路经由电阻向第一晶体管的基极施加偏置，从第二偏置电路经由电阻向第二晶体管的基极施加偏置。
在先技术文献
专利文献
专利文献1：日本特开2018-85689号公报
发明内容
发明要解决的课题
在专利文献1所公开的功率放大电路中，通过与输入到第二晶体管的发射极的交流信号的电流振幅的增大相伴的基极电流的增大，与第二偏置电路的输出部连接的电阻中的电压降变大。因此，在输出信号比较大的大信号动作时，第二晶体管由于基极电压下降而无法保持导通状态，产生增益压缩(gain compression)，在输出信号中有时会导致失真的增大。需要说明的是，增益压缩是指，在电流振幅较小的情况下为固定的放大度，但在电流振幅变大时，放大度下降。
本发明是鉴于上述情况而完成的，目的在于，实现一种能够改善输入输出的增益的特性且降低输出信号的失真的功率放大电路。
用于解决课题的手段
本发明的一方面的功率放大电路包括：第一偏置电路，其赋予第一偏置；第二偏置电路，其赋予第二偏置；第一晶体管，其发射极与基准电位电连接，在基极经由第一电阻输入所述第一偏置，并且经由第一电容器输入高频输入信号，从集电极输出将所述高频输入信号放大后的高频信号；第二晶体管，其在其他基极经由第二电阻输入所述第二偏置，并且所述其他基极经由第二电容器而与基准电位电连接，集电极经由第三电感器而与第一电源电位电连接，在发射极输入所述高频信号，从集电极输出将所述高频信号放大后的高频输出信号；以及阻抗电路，其一端与所述第二偏置电路的输出部电连接，在从所述第二偏置电路向所述第二晶体管的所述其他基极的路径中施加与所述高频输入信号对应的信号。
发明效果
根据本公开，能够改善输入输出的增益的特性，降低输出信号的失真。
附图说明
图1是示出比较例的功率放大电路的结构的图。
图2是示出第一实施方式的功率放大电路的结构的图。
图3是示出图2中的阻抗电路的结构例的图。
图4是示出图2中的阻抗电路的结构例的图。
图5是示出参照图2说明的第一实施方式中的第二偏置电路的结构例的图。
图6是示出大信号动作时的第二偏置电路的输出级的晶体管的发射极的电位的变化的图。
图7是示出图1的功率放大电路及图2的功率放大电路的动作的图。
图8是示出图1的功率放大电路及图2的功率放大电路的动作的图。
图9是示出图1的功率放大电路及图2的功率放大电路的动作的图。
图10是示出图1的功率放大电路及图2的功率放大电路的动作的图。
图11是示出第二实施方式的功率放大电路的结构的图。
图12是示出在图11的功率放大器中采用了图3的阻抗电路的功率放大电路的结构例的图。
图13是示出第三实施方式的功率放大电路的结构的图。
图14是示出在图13的功率放大器中采用了图3的阻抗电路的结构例的图。
图15是示出第四实施方式的功率放大电路的结构的图。
图16是示出第二偏置电路的输出级的晶体管的发射极的电位的变化的例子的图。
图17是示出输出信号与晶体管的基极电压的特性的例子的图。
图18是示出在图15的功率放大器中采用了图3的阻抗电路的结构例的图。
图19是示出第三实施方式的功率放大电路的结构的图。
图20是示出在图19的功率放大器中采用了图3的阻抗电路的结构例的图。
图21是示出第六实施方式的功率放大电路的结构的图。
图22是示出第七实施方式的功率放大电路的结构的图。
图23是示出第八实施方式的功率放大电路的结构的图。
图24是示出第九实施方式的功率放大电路的结构的图。
图25是示出图24中的阻抗电路的其他结构例的图。
图26是示出图24中的阻抗电路的其他结构例的图。
图27是示出图24中的阻抗电路的其他结构例的图。
图28是示出第十实施方式的功率放大电路的结构的图。
图29是示出第十一实施方式的功率放大电路的结构的图。
附图标记说明：
1、1a、1b、1c、1d、1e、1f、1g、1h、1i 功率放大电路
2、2a、2b、2c、2d、2e、2f、2g、2h、2i 功率放大器
3 第一偏置电路
4 第二偏置电路
10、10a 第一功率放大器
20、20a、20b 第二功率放大器
C12、Cbb1、Cbb2、Cz1 电容器
CEL1、CEL2、CEL2’ 单元
L1 第一电感器
L2 第二电感器
L3 第三电感器
Lz1 电感器
Pin 高频输入信号
Pm 高频信号
Pout 高频输出信号
Q1、Q2、Trb1、Trb2、Trb3 晶体管
Rb、Rbb、Rbb1、Rbb2、Rz1 电阻
RFin 输入端子
RFout 输出端子
Z1、Z2 阻抗电路。
具体实施方式
以下，基于附图对本公开的功率放大电路的实施方式详细进行说明。需要说明的是，并不通过该实施方式来限定本发明。另外，在各实施方式的结构要素中包括本领域技术人员能够且容易置换的结构要素或者实质上相同的结构要素。各实施方式是例示，能够进行不同的实施方式所示的结构的部分置换或组合。在第二实施方式以后，省略针对与第一实施方式共同的事项的记述，仅对不同点进行说明。尤其是针对同样的结构所产生的同样的作用效果，不在每个实施方式中依次提及。
以下，对各实施方式进行说明，但为了容易理解各实施方式，首先对比较例进行说明。
(比较例)
图1是示出比较例的功率放大电路的结构的图。图1所示的功率放大电路1包括功率放大器2、第一偏置电路3、第二偏置电路4、第一电感器L1、第二电感器L2以及第三电感器L3。
功率放大电路1例如在便携电话装置等移动通信设备中，将向输入端子RFin的无线频率(Radio Frequency：RF)的高频输入信号Pin(以后有时称为输入信号Pin)放大，向输出端子RFout输出高频输出信号Pout(以后有时称为输出信号Pout)。高频输入信号Pin及高频输出信号Pout的频率例如例示出几百MHz(兆赫)到几十GHz(千兆赫)程度，但本公开不限于此。
功率放大器2也可以形成为半导体芯片(裸片)，但本公开不限于此。第一电感器L1、第二电感器L2及第三电感器L3也可以形成于安装半导体芯片的基板，但本公开不限于此。
功率放大器2包括第一功率放大器10、第二功率放大器20、以及电容器C12。
电容器C12电连接在第一功率放大器10与第二功率放大器20之间。电容器C12是切断直流(DC)且使交流(AC)通过的DC截止电容器。即，电容器C12将第一功率放大器10与第二功率放大器20之间关于直流而分离(切断)，关于交流而耦合(连接)。
第一功率放大器10放大高频输入信号Pin，将放大后的高频信号Pm向电容器C12输出。电容器C12使高频信号Pm通过。第二功率放大器20将通过了电容器C12的高频信号Pm放大，输出放大后的高频输出信号Pout。
第一功率放大器10包括晶体管Q1、电容器Cbb1以及电阻Rbb1。晶体管Q1的发射极与基准电位电连接。对于基准电位，例示接地电位，但本公开不限于此。
晶体管Q1的基极与电容器Cbb1的一端电连接。电容器Cbb1的另一端与输入端子RFin电连接。在输入端子RFin输入高频输入信号Pin。电容器Cbb1是切断高频输入信号Pin的直流成分且使交流成分通过的DC截止电容器。输入端子相当于本公开的“输入部”。
晶体管Q1的基极与电阻Rbb1的一端电连接。从第一偏置电路3向电阻Rbb1的另一端赋予偏置，即偏置电流或偏置电压。从第一偏置电路3赋予的偏置电流或偏置电压相当于本公开的“第一偏置”。
在晶体管Q1的集电极电连接有第一电感器L1的一端。第一电感器L1的另一端与电源电位Vcc电连接。第一电感器L1是使直流通过且切断交流而抑制高频信号向电源电路的耦合的扼流电感器。晶体管Q1的集电极与电容器C12的一端电连接。
需要说明的是，电源电位Vcc相当于本公开的“第一电源电位”。电源电位Vcc可以是ET(包络跟踪)电源，也可以是通常的DC电源或DC-DC转换器这样的可变DC电源。
晶体管Q1相当于本公开的“第一晶体管”。电容器Cbb1相当于本公开的“第一电容器”。电阻Rbb1相当于本公开的“第一电阻”。
对第一功率放大器10进行总结的话，通过第一电感器L1向晶体管Q1的集电极供给电源电位Vcc，晶体管Q1的发射极接地。另外，从第一偏置电路3向晶体管Q1的基极供给偏置电流或偏置电压，并且输入高频输入信号Pin。由此，晶体管Q1放大高频输入信号Pin，将放大后的高频信号Pm经由电容器C12向第二功率放大器20输出。
第二功率放大器20包括晶体管Q2、电容器Cbb2以及电阻Rbb2。晶体管Q2的发射极与电容器C12的另一端电连接。
在晶体管Q2的发射极电连接有第二电感器L2的一端。第二电感器L2的另一端与基准电位电连接。第二电感器L2是使直流通过且切断交流的扼流电感器。
晶体管Q2的基极与电容器Cbb2的一端电连接。电容器Cbb2的另一端与基准电位电连接。电容器Cbb2切断直流，使交流通过。晶体管Q2的基极相当于本公开的“其他基极”。
晶体管Q2的基极与电阻Rbb2的一端电连接。从第二偏置电路4向电阻Rbb2的另一端赋予偏置电流或偏置电压。
从第二偏置电路4赋予的偏置电流或偏置电压相当于本公开的“第二偏置”。
在晶体管Q2的集电极电连接有第三电感器L3的一端。第三电感器L3的另一端与电源电位Vcc电连接。第三电感器L3是使直流通过且切断交流而抑制高频信号与电源电路的耦合的扼流电感器。
在输出端子RFout连接有未图示的负载电路。在输出端子RFout与负载电路之间设置有匹配电路。
晶体管Q2相当于本公开的“第二晶体管”。电容器Cbb2相当于本公开的“第二电容器”。电阻Rbb2相当于本公开的“第二电阻”。
对第二功率放大器20进行总结的话，通过第三电感器L3向晶体管Q2的集电极供给电源电位Vcc，晶体管Q2的发射极经由第二电感器L2而接地。另外，经由电容器C12，从第一功率放大器10a向晶体管Q2的发射极输入高频信号Pm。另外，从第二偏置电路4向晶体管Q2的基极供给偏置电流或偏置电压。由此，晶体管Q2将高频信号Pm放大，输出放大后的高频输出信号Pout。
另外，在本公开中，各晶体管为双极晶体管，但本公开不限于此。双极晶体管例示出异质结双极晶体管(Heterojunction Bipolar Transistor：HBT)，但本公开不限于此。各晶体管例如也可以是场效应晶体管(Field Effect Transistor：FET)。在该情况下，将集电极置换为漏极，将基极置换为栅极，将发射极置换为源极即可。
各晶体管也可以是并联地电连接有多个单位晶体管(也称为指)的多指晶体管。单位晶体管是指构成晶体管的最小限度的结构。
(第一实施方式)
图2是示出第一实施方式的功率放大电路的结构的图。图2所示的第一实施方式的功率放大电路1a包括功率放大器2a、第一偏置电路3、第二偏置电路4、第一电感器L1、第二电感器L2以及第三电感器L3。
功率放大器2a包括第一功率放大器10、第二功率放大器20、电容器C12以及阻抗电路Z1。图2所示的功率放大器2a与图1所示的比较例的功率放大器2的不同点在于具有阻抗电路Z1这一点。
阻抗电路Z1的一端与第二偏置电路4的输出部电连接。阻抗电路Z1的另一端电连接在晶体管Q2的发射极与电容器C12的一端之间。通过电容器C12的高频信号Pm的一部分经由阻抗电路Z1被施加到第二偏置电路4的输出部。由此，在第二偏置电路4的输出中施加了高频信号Pm的一部分的电压Vbo2被输入到第二功率放大器20。通过向第二功率放大器20输入电压Vbo2，从而在电阻Rbb2中流动电流Ib2，晶体管Q2的基极电压Vb2被设定。上述的“高频信号Pm的一部分”相当于本公开的“与高频输入信号对应的信号”。
对于阻抗电路Z1，例如使用对于直流为开放且对于交流为导通的电路。图3及图4是示出图2中的阻抗电路Z1的结构例的图。在图3中，阻抗电路Z1a为电容器Cz1。因此，阻抗电路Z1a是对于直流为开放且对于交流为导通的电路。通过将阻抗电路Z1a用作图2的阻抗电路Z1，从而在第二偏置电路4的输出部与晶体管Q2的发射极之间串联地连接电容器Cz1。
另外，在图4中，阻抗电路Z1b是电容器Cz1与电感器Lz1的串联电路。因此，阻抗电路Z1b是对于直流为开放且对于交流为导通的电路。通过将阻抗电路Z1b用作图2的阻抗电路Z1，从而在第二偏置电路4的输出部与晶体管Q2的发射极之间串联地连接电容器Cz1和电感器Lz1。
(偏置电路)
这里，对偏置电路的结构例进行说明。图5是示出参照图2而说明的第一实施方式中的第二偏置电路4的结构例的图。在图5中，第二偏置电路4具有晶体管Trb1、Trb2及Trb3、电容器cb、以及电阻Rb。
在晶体管Trb1的集电极施加有电源电压Vbat。在晶体管Trb1的基极，经由电阻Rb而施加有偏置电流Ibias。在晶体管Trb1的基极连接有晶体管Trb2。晶体管Trb2的发射极与晶体管Trb3的集电极连接，并且晶体管Trb3的发射极与基准电位连接。晶体管Trb2及Trb3均连接基极及集电极。电容器cb与晶体管Trb2及Trb3并联地连接。由此，第二偏置电路4的输出级的晶体管Trb1的基极电压Vbias2被保持为固定值。需要说明的是，晶体管Trb2及晶体管Trb3也可以置换为二极管。
在这样的结构中，从第二偏置电路4输出与晶体管Trb1的基极电压Vbias2对应的电压，作为电压Vbo2而施加到单元CEL2。单元CEL2具有图1所示的第二功率放大器20的功能。如上所述，将高频信号Pm的一部分经由阻抗电路Z1施加到第二偏置电路4的输出部。
通过经由阻抗电路Z1而输入的交流信号，第二偏置电路4的输出级的晶体管Trb1的发射极的电位即电压Vbo2发生变动，通过该晶体管Trb1进行检波动作，电压Vbo2的平均值上升。因此，能够加强抑制大信号动作时的晶体管Q2的基极电压Vb2的下降的效果。
图6是示出大信号动作时的第二偏置电路4的输出级的晶体管Trb1的发射极的电位的变化的图。在图6中，由单点划线H3示出的Vbias2表示第二偏置电路4的晶体管Trb1的基极电压。由单点划线H4示出的Vbo2s是输入信号Pin未输入的情况下或者输入信号Pin的电平较低的情况下的第二偏置电路4的晶体管Trb1的发射极电位的平均值。由虚线H5示出的Vbo2l’是图1所示的比较例的情况下的大信号动作时的第二偏置电路4的晶体管Trb1的发射极电位的平均值。由实线H6示出的Vbo2l是图2所示的第一实施方式的结构的情况下的大信号动作时的第二偏置电路4的晶体管Trb1的发射极电位的平均值。
如图6所示，第二偏置电路4的输出级的晶体管Trb1的基极电压Vbias2被保持为固定值。在输入信号Pin的电平较高的大信号动作时，电压Vbo2的下限被限幅(clip)到规定电压(基极电压Vbias2-阈值电压Vth)。相对于输入信号Pin未输入的情况下或者输入信号Pin的电平较低的情况下的晶体管Trb1的发射极电位的平均值Vbo2s，在比较例的情况下的大信号动作时，如虚线S9所示，电压Vbo2发生变化，电压Vbo2的平均值成为电压Vbo2l’。另一方面，在本实施方式的结构的情况下，在大信号动作时，如实线S10所示，电压Vbo2发生变化，电压Vbo2的平均值是比电压Vbo2l’高的电压Vbo2l。因此，抑制了大信号动作时的晶体管Q2的基极电压Vb2的下降。
针对图2的功率放大电路1a的动作，与图1的功率放大电路1的动作比较地进行说明。图7至图10是示出图1的功率放大电路1及图2的功率放大电路1a的动作的图。
图7是示出晶体管Q2的基极/发射极间的电压的变化的图。在图7中，虚线S1示出比较例的情况下的晶体管Q2的基极/发射极间电压Vbe2。实线S2示出图2所示的本实施方式的结构的情况下的晶体管Q2的基极/发射极间电压Vbe2。基极/发射极间电压Vbe2是从基极电压Vb2减去发射极电压Ve2而得到的值。
另外，由单点划线H0示出的基极偏置电压Vbe2s是在图1所示的比较例及图2所示的本实施方式的结构中，输入信号Pin未输入的情况下或者输入信号Pin的电平较低的情况下的基极电压的平均值。由虚线H1示出的电压Vbe2l’是在图1所示的比较例中，输入信号Pin的电平较高的情况下的基极电压Vb2的平均值。由实线H2示出的电压Vbe2l是在图2所示的本实施方式的结构中，输入信号Pin的电平较高的情况下的基极电压Vb2的平均值。
在图1所示的比较例、图2所示的本实施方式的结构中都是，在输入信号Pin的电平较低的情况下，基极/发射极间电压Vbe2成为近似于正弦波的波形，基极电压的平均值为基极偏置电压Vbe2s。与此相对，在输入信号Pin的电平较高时，在图1所示的比较例的结构的情况下，比基极偏置电压Vbe2s高的区域由于电流Ib2的限制而被限幅，基极电压的平均值下降至电压Vbe2l’。另一方面，在图2所示的本实施方式的结构的情况下，伴随着从第二偏置电路4输入的电压Vbo2的上升，晶体管Q2的基极电压Vb2上升，由此，基极/发射极间电压Vbe2的波形上升，基极电压的平均值成为电压Vbe2l。因此，在图2所示的本实施方式的结构的情况下，与比较例的结构相比，抑制了基极/发射极间电压Vbe2的下降。关于直流，由于晶体管Q2的发射极接地，因此基极/发射极间电压Vbe2的下降的抑制被视作与基极电压Vb2的下降的抑制相同。即，在本实施方式中，针对产生晶体管Q2的基极中的电压降的电阻Rbb2，经由阻抗电路Z1向第二偏置电路4的输出部施加交流信号的一部分。通过这种方式，使向电阻Rbb2施加的电压Vbo2增加，能够抑制大信号动作时的晶体管Q2的基极电压Vb2的下降。
图8是示出输出信号Pout与晶体管Q2的基极电压Vb2的关系的概念图。在图8中，虚线S3示出比较例的情况下的晶体管Q2的基极电压Vb2。实线S4示出图2所示的本实施方式的结构的情况下的晶体管Q2的基极电压Vb2的例子。如图8所示，在虚线S3的比较例的情况下，随着输出信号Pout变大，基极电压Vb2渐渐下降，之后急剧地下降。另一方面，在实线S4的本实施方式的结构的情况下，随着输出信号Pout变大，基极电压Vb2渐渐上升，之后急剧地下降。基极电压Vb2不会渐渐下降。
图9是示出输出信号Pout与从第二偏置电路输入的电压Vbo2的关系的概念图。在图9中，虚线S5示出比较例的情况下的电压Vbo2。实线S6示出本实施方式的结构的情况下的电压Vbo2的例子。如图9所示，在输出信号Pout的电平较低的区域，虚线S5与实线S6大致一致。与此相对，在输出信号Pout的电平较高的区域，与虚线S5的比较例的情况相比，在实线S6的本实施方式的结构的情况下，电压Vbo2变高。这是因为，高频信号Pm的一部分经由阻抗电路Z1被施加到第二偏置电路4的输出部。
图10是示出输出信号Pout与增益(gain)的关系的概念图。在图10中，虚线S7示出比较例的情况下的增益。实线S8示出本实施方式的结构的情况下的增益的例子。如图10所示，在虚线S7的比较例的情况下，随着输出信号Pout变大，增益下降。另一方面，在实线S8的本公开的结构的情况下，即便在输出信号Pout比较大的大信号动作时，也能够抑制晶体管Q2的基极电压Vb2的下降。由此，晶体管Q2保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
(第二实施方式)
在图2的功率放大电路1a中，也可以包括将第一功率放大器10并联连接的单元，各单元包括晶体管Q1。另外，也可以包括第二功率放大器20并联连接的单元，各单元包括晶体管Q2。以下，针对并联连接的各单元包括晶体管Q1、Q2的情况进行说明。
图11是示出第二实施方式的功率放大电路1b的结构的图。在图11中，功率放大电路1b与功率放大电路1a相比，代替功率放大器2a而包括功率放大器2b。功率放大器2b与功率放大器2a相比，代替第一功率放大器10及第二功率放大器20而包括第一功率放大器10a及第二功率放大器20a。
在图11中，第一功率放大器10a包括并联连接的M个(M是自然数)单元CEL11、......、CEL1M。单元CEL11、......、CEL1M分别包括晶体管Q11、......、Q1M。单元CEL11、......、CEL1M分别包括电容器Cbb11、......、Cbb1M。单元CEL11、......、CEL1M分别包括电阻Rbb11、......、Rbb1M。这里所说的单元定义为将晶体管、电容器以及电阻连接的结构。在第一功率放大器10a中，可以将多个(即M≥2)单元并联连接，单元也可以为1个(即M＝1)。
晶体管Q11、......、Q1M的发射极与基准电位电连接。对于基准电位，例示接地电位，但本公开不限于此。
晶体管Q11、......、Q1M的基极与电容器Cbb11、......、Cbb1M的一端分别电连接。电容器Cbb11、......、Cbb1M的另一端与输入端子RFin电连接。在输入端子RFin输入高频输入信号Pin。电容器Cbb11、......、Cbb1M是切断高频输入信号Pin的直流成分且使交流成分通过的DC截止电容器。
晶体管Q11、......、Q1M的基极与电阻Rbb11、......、Rbb1M的一端分别电连接。从第一偏置电路3向电阻Rbb11、......、Rbb1M的另一端输入偏置，即偏置电流或偏置电压。
从第一偏置电路3输入的偏置电流或偏置电压相当于本公开的“第一偏置”。
在晶体管Q11、......、Q1M的集电极电连接有第一电感器L1的一端。第一电感器L1的另一端与电源电位Vcc电连接。第一电感器L1是使直流通过并切断交流而抑制高频信号与电源电路的耦合的扼流电感器。
晶体管Q11、......、Q1M的集电极与电容器C12的一端电连接。
单元CEL11、......、CEL1M相当于本公开的“第一单元”。以后，有时将单元CEL11、......、CEL1M统称为“单元CEL1”。另外，晶体管Q11、......、Q1M相当于本公开的“第一晶体管”。以后，有时将晶体管Q11、......、Q1M统称为“晶体管Q1”。另外，电容器Cbb11、......、Cbb1M相当于本公开的“第一电容器”。以后，有时将电容器Cbb11、......、Cbb1M统称为“电容器Cbb1”。另外，电阻Rbb11、......、Rbb1M相当于本公开的“第一电阻”。以后，有时将电阻Rbb11、......、Rbb1M统称为“电阻Rbb1”。
对第一功率放大器10a进行总结的话，通过第一电感器L1向晶体管Q1的集电极供给电源电位Vcc，晶体管Q1的发射极接地。另外，从第一偏置电路3向晶体管Q1的基极供给偏置电流或偏置电压，并且，输入高频输入信号Pin。由此，晶体管Q1放大高频输入信号Pin，将放大后的高频信号Pm经由电容器C12向第二功率放大器20a输出。
第二功率放大器20a包括并联连接的N个(N是自然数)单元CEL21、......、CEL2N。在第二功率放大器20a中，可以将多个(即N≥2)单元并联连接，单元也可以为1个(即N＝1)。
单元CEL21、......、CEL2N的单元数N与单元CEL11、......、CEL1M的单元数M可以相同，也可以不同。
单元CEL21、......、CEL2N分别包括晶体管Q21、......、Q2N。单元CEL21、......、CEL2N分别包括电容器Cbb21、......、Cbb2N。单元CEL21、......、CEL2N分别包括电阻Rbb21、......、Rbb2N。
晶体管Q21、......、Q2N的发射极与电容器C12的另一端电连接。
在晶体管Q21、......、Q2N的发射极电连接有第二电感器L2的一端。第二电感器L2的另一端与基准电位电连接。第二电感器L2是使直流通过且切断交流的扼流电感器。
晶体管Q21、......、Q2N的基极与电容器Cbb21、......、Cbb2N的一端分别电连接。电容器Cbb21、......、Cbb2N的另一端与基准电位电连接。电容器Cbb21、......、Cbb2N切断直流，使交流通过。
晶体管Q21、……、Q2N的基极与电阻Rbb21、……、Rbb2N的一端分别电连接。从第二偏置电路4向电阻Rbb21、......、Rbb2N的另一端输入偏置电流或偏置电压。
从第二偏置电路4输入的偏置电流或偏置电压相当于本公开的“第二偏置”。
在晶体管Q21、......、Q2N的集电极电连接有第三电感器L3的一端。第三电感器L3的另一端与电源电位Vcc电连接。第三电感器L3是使直流通过且切断交流而抑制高频信号与电源电路的耦合的扼流电感器。
单元CEL21、......、CEL2N相当于本公开的“第二单元”。以后，有时将单元CEL21、......、CEL2N统称为“单元CEL2”。晶体管Q21、......、Q2N相当于本公开的“第二晶体管”。以后，有时将晶体管Q21、......、Q2N统称为“晶体管Q2”。另外，电容器Cbb21、......、Cbb2N相当于本公开的“第二电容器”。以后，有时将电容器Cbb21、......、Cbb2N统称为“电容器Cbb2”。另外，电阻Rbb21、......、Rbb2N相当于本公开的“第二电阻”。以后，有时将电阻Rbb21、......、Rbb2N统称为“电阻Rbb2”。
对第二功率放大器20a进行总结的话，通过第三电感器L3向晶体管Q2的集电极供给电源电位Vcc，晶体管Q2的发射极经由第二电感器L2而接地。另外，从第一功率放大器10a经由电容器C12向晶体管Q2的发射极输入高频信号Pm。另外，从第二偏置电路4向晶体管Q2的基极供给偏置电流或偏置电压。由此，晶体管Q2将高频信号Pm放大，输出放大后的高频输出信号Pout。
功率放大器2b与图1所示的比较例的功率放大器2不同，具有阻抗电路Z1。通过电容器C12的高频信号Pm的一部分经由阻抗电路Z1被施加到第二偏置电路4的输出部。由此，在第二偏置电路4的输出中施加了高频信号Pm的一部分的电压Vbo2被输入到第二功率放大器20。通过向第二功率放大器20输入电压Vbo2，从而在电阻Rbb2中流动电流Ib2，晶体管Q2的基极电压Vb2被设定。上述的“高频信号Pm的一部分”相当于本公开的“与高频输入信号对应的信号”。阻抗电路Z1是对于直流为开放且对于交流为导通的电路。阻抗电路Z1例如具有参照图3及图4而说明的结构。
图12是示出在图11的功率放大器2b中采用了图3的阻抗电路Z1a的功率放大电路1b的结构例的图。在图12中，功率放大电路1b具有功率放大器2b。功率放大器2b具有作为阻抗电路的电容器Cz1。
因此，与上述第一实施方式同样地，即便在大信号动作时，也能够抑制晶体管Q2的基极电压的下降，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
(第三实施方式)
图13是示出第三实施方式的功率放大电路1c的结构的图。在图13中，功率放大电路1c与功率放大电路1b相比，代替功率放大器2b而包括功率放大器2c。功率放大器2c与功率放大器2b相比，阻抗电路Z1的另一端的连接点不同。
在图13中，阻抗电路Z1的一端与第二偏置电路4的输出部电连接。与功率放大器2b不同，阻抗电路Z1的另一端连接在晶体管Q1的集电极与电容器C12的一端之间。
通过电容器C12之前的高频信号Pm’的一部分经由阻抗电路Z1被施加到第二偏置电路4的输出部。由此，在阻抗电路Z1的输出中施加了高频信号Pm’的一部分的电压Vbo2被输入到第二功率放大器20a。通过向第二功率放大器20a输入电压Vbo2，从而在电阻Rbb2中流动电流Ib2，晶体管Q2的基极电压Vb2被设定。上述的“高频信号Pm’的一部分”相当于本公开的“与高频输入信号对应的信号”。
阻抗电路Z1是对于直流为开放且对于交流为导通的电路。阻抗电路Z1例如具有参照图3及图4说明的结构。
图14是示出在图13的功率放大器2c中采用了图3的阻抗电路Z1a的结构例的图。在图14中，功率放大器2c具有作为阻抗电路的电容器Cz1。
因此，与上述的第一实施方式同样地，即便在大信号动作时，也能够抑制基极电压的下降，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
(第四实施方式)
图15是示出第四实施方式的功率放大电路1d的结构的图。在图15中，功率放大电路1d与功率放大电路1b相比，代替功率放大器2b而包括功率放大器2d。功率放大器2d与功率放大器2b相比，阻抗电路Z1的另一端的连接点不同。
在图15中，阻抗电路Z1的一端与第二偏置电路4的输出部电连接。阻抗电路Z1的另一端与输入端子RFin连接。
向输入端子RFin输入的输入信号Pin的一部分经由阻抗电路Z1被施加到第二偏置电路4的输出部。由此，在阻抗电路Z1的输出中施加了输入信号Pin的一部分的电压Vbo2被输入到第二功率放大器20a。通过在第二功率放大器20a输入电压Vbo2，从而在电阻Rbb2中流动电流Ib2，晶体管Q2的基极电压Vb2被设定。上述的“输入信号Pin的一部分”相当于本公开的“与高频输入信号对应的信号”。
阻抗电路Z1是对于直流为开放且对于交流为导通的电路。阻抗电路Z1例如具有参照图3及图4说明的结构。
如上所述，在第一实施方式至第三实施方式中，将高频信号Pm的一部分或者Pm’的一部分经由阻抗电路Z1施加到第二偏置电路4的输出部。高频信号Pm及Pm’是由晶体管Q1反相放大后的信号。然后，该反相放大后的信号由第二偏置电路4进行检波，经由电阻Rbb2施加到晶体管Q2的基极。在此时施加的波形中，除了存在上述进行了检波的信号之外，还存在经由晶体管Q2的基极/发射极间电容而传递的信号。该信号在图6中相当于虚线S9所示的信号。上述进行了检波的信号与在图6中以虚线S9示出的信号为相同的相位，因此，增强电压电平。因此，在图6中，能够得到实线S10所示的波形，所以能够抑制晶体管Q2的基极电压Vb2的下降。
另一方面，在第四实施方式中，使用由晶体管Q1反相放大之前的输入信号Pin。因此，在第四实施方式中，由第二偏置电路4检波的信号是反相放大前的信号，该信号与经由上述的晶体管Q2的基极/发射极间电容而传递的信号为相反的相位。
图16是示出第二偏置电路4的输出级的晶体管Trb1的发射极的电位的变化的例子的图。如上所述，由第二偏置电路4检波的信号与经由上述的晶体管Q2的基极/发射极间电容而传递的信号为相反的相位。因此，如图16中实线S11所示，电压Vbo2与虚线S9所示的信号相比，成为振幅小的信号。实线S11所示的电压Vbo2的平均值是虚线H7所示的电压Vo2r，成为比电压Vbo2l’低的值。因此，通过如上述那样为相反的相位，能够抑制晶体管Q2的基极电压Vb2的上升。
这里，经由上述的晶体管Q2的基极/发射极间电容而传递的信号有时过大。例如，有时成为晶体管Q2的基极电压Vb2的一部分上升这样的特性。图17是示出输出信号Pout与晶体管Q2的基极电压Vb2的特性的例子的图。参照图17时，如实线S12那样，有时晶体管Q2的基极电压Vb2的一部分上升。在这样的情况下，在第四实施方式中，将与向晶体管Q2的基极施加的波形相反的相位的信号施加到第二偏置电路4的输出部，因此，两者减弱。由此，能够抑制晶体管Q2的基极电压Vb2的上升。其结果是，能够得到实线S4那样的特性的基极电压Vb2。
图18是示出在图15的功率放大器2d中采用了图3的阻抗电路Z1a的结构例的图。在图18中，功率放大器2d具有作为阻抗电路的电容器Cz1。
根据第四实施方式的功率放大电路1，即便在经由晶体管Q2的基极/发射极间电容而传递的信号过大的情况下，也能够抑制晶体管Q2的基极电压Vb2的上升，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
(第五实施方式)
图19是示出第五实施方式的功率放大电路1e的结构的图。在图19中，功率放大电路1e与功率放大电路1b相比，代替功率放大器2b而包括功率放大器2e。功率放大器2e包括第一功率放大器10a、第二功率放大器20b以及电容器C12。第二功率放大器20b包括并联连接的N个(N为自然数)单元CEL21’、......、CEL2N’。在第二功率放大器20b中，可以将多个(即N≥2)单元并联连接，单元也可以为1个(即N＝1)。单元CEL21’、......、CEL2N’相当于本公开的“第二单元”。以后，有时将单元CEL21’、......、CEL2N’统称为“单元CEL2’”。各单元CEL2’具有晶体管Q21、......、Q2N、电容器Cbb21、......、Cbb2N、电阻Rbb21、......、Rbb2N。此外，各单元CEL2’具有阻抗电路Z11、......、Z1N。以后，有时将阻抗电路Z11、......、Z1N统称为“阻抗电路Z1”。
在图19中，各单元CEL2’的阻抗电路Z1的一端与电阻Rbb2的另一端电连接。即，阻抗电路Z1的一端与第二偏置电路4的输出部电连接。
另外，各单元CEL2’的阻抗电路Z1的另一端电连接在晶体管Q2的发射极与电容器C12的另一端之间。从第一功率放大器10a经由电容器C12向晶体管Q2的发射极输入高频信号Pm。因此，通过电容器C12的高频信号Pm的一部分经由阻抗电路Z1被施加到第二偏置电路4的输出部。然后，通过在阻抗电路Z1的输出中施加了高频信号Pm的一部分的电压Vbo2，在电阻Rbb2中流动电流Ib2，晶体管Q2的基极电压Vb2被设定。上述的“高频信号Pm的一部分”相当于本公开的“与高频输入信号对应的信号”。
阻抗电路Z1是对于直流为开放且对于交流为导通的电路。阻抗电路Z1例如具有参照图3及图4说明的结构。
图20是示出在图19的功率放大器2e的第二功率放大器20b中采用了图3的阻抗电路Z1a的结构例的图。在图20中，功率放大器2e的第二功率放大器20b的各单元CEL21’、......、CEL2N’具有作为阻抗电路的电容器Cz11、......、CZ1N。
因此，与上述第一实施方式同样地，即便在大信号动作时，也能够抑制基极电压的下降，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。另外，通过在各单元CEL2’设置阻抗电路Z1，能够根据与单元配置相伴的每个单元的放大特性的偏差来调整构成阻抗电路Z1的元件的常数，因此，能够更高精度地抑制失真。
(第六实施方式)
这里，也可以考虑在第一偏置电路3的输出部追加其他阻抗电路的结构。例如，在图11所示的功率放大器2b中，也可以在第一偏置电路3的输出部追加其他阻抗电路。
图21是示出第六实施方式的功率放大电路1f的结构的图。在图21中，功率放大电路1f与功率放大电路1b相比，代替功率放大器2b而包括功率放大器2f。功率放大器2f具有与图11所示的功率放大器2b相比还追加了阻抗电路Z2的结构。
阻抗电路Z2的一端与第一偏置电路3的输出部电连接。阻抗电路Z2的另一端与高频输入信号Pin的输入端子RFin电连接。在阻抗电路Z2中，能够采用参照图3、图4说明的阻抗电路Z1a或Z1b。通过设置阻抗电路Z2，能够抑制晶体管Q1的基极电压的下降。由此，晶体管Q1及Q2的两方被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
(第七实施方式)
另外，例如，在图15所示的功率放大器2d中，也可以在第一偏置电路3的输出部追加其他阻抗电路。
图22是示出第七实施方式的功率放大电路1g的结构的图。在图22中，功率放大电路1g与功率放大电路1d相比，代替功率放大器2d而包括功率放大器2g。功率放大器2g具有与图15所示的功率放大器2d相比还追加了阻抗电路Z2的结构。
阻抗电路Z2的一端与第一偏置电路3的输出部电连接。阻抗电路Z2的另一端与高频输入信号Pin的输入端子RFin电连接。在阻抗电路Z2中能够采用参照图3、图4说明的阻抗电路Z1a或Z1b。通过设置阻抗电路Z2，能够抑制晶体管Q1的基极电压的下降。由此，晶体管Q1及Q2的两方被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
(第八实施方式)
也可以考虑抑制晶体管Q2的基极电压Vb2的下降且抑制其上升的结构。图23是示出第八实施方式的功率放大电路1h的结构的图。在图23中，功率放大电路1h是在功率放大电路1b追加了阻抗电路Z2的结构。
在图23中，阻抗电路Z2的一端与第二偏置电路4的输出部电连接。阻抗电路Z2的另一端与输入端子RFin连接。在阻抗电路Z2中，能够采用参照图3、图4说明的阻抗电路Z1a或Z1b。
通过与阻抗电路Z1一起设置阻抗电路Z2，能够抑制晶体管Q2的基极电压Vb2的下降，并且抑制其上升。由此，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
(第九实施方式)
然而，也可以不设置第一功率放大器10a与第二功率放大器20a之间的电容器C12而采用将第一功率放大器10a与第二功率放大器20a级联连接的结构。在该情况下，不设置第一电感器L1及第二电感器L2。
图24是示出第九实施方式的功率放大电路li的结构的图。在图24中，功率放大电路li与功率放大电路1a相比，代替功率放大器2a而包括功率放大器2i。功率放大器2i包括第一功率放大器10a、第二功率放大器20a以及阻抗电路Z1，不包括电容器C12、第一电感器L1及第二电感器L2。
在图24中，阻抗电路Z1的一端与第二偏置电路4的输出部电连接。阻抗电路Z1的另一端与晶体管Q1的集电极电连接。从晶体管Q1的集电极输出的高频信号的一部分经由阻抗电路Z1被施加到第二偏置电路4的输出部。由此，在第二偏置电路4的输出中施加了上述高频信号的一部分的电压Vbo2被输入到第二功率放大器20。通过在第二功率放大器20输入电压Vbo2，从而在电阻Rbb2中流动电流Ib2，晶体管Q2的基极电压Vb2被设定。上述的“高频信号的一部分”相对于本公开的“与高频输入信号对应的信号”。
在图24中的阻抗电路Z1中，能够采用参照图3、图4说明的阻抗电路Z1a或Z1b。
图3所示的阻抗电路Z1a是电容器Cz1。因此，阻抗电路Z1a是对于直流为开放且对于交流为导通的电路。通过将阻抗电路Z1a用作图24中的阻抗电路Z1，从而在第二偏置电路4的输出部与晶体管Q2的发射极之间串联地连接电容器Cz1。通过阻抗电路Z1a，能够抑制晶体管Q2的基极电压的下降，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
另外，图4所示的阻抗电路Z1b是电容器Cz1与电感器Lz1的串联电路。因此，阻抗电路Z1b是对于直流为开放且对于交流为导通的电路。通过将阻抗电路Z1b用作图24的阻抗电路Z1，从而在第二偏置电路4的输出部与晶体管Q2的发射极之间，串联地连接电容器Cz1和电感器Lz1。通过阻抗电路Z1b，能够抑制晶体管Q2的基极电压的下降，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
对于图24中的阻抗电路Z1，也可以采用其他的结构。图25至图27是示出图24中的阻抗电路Z1的其他结构例的图。
在图25中，阻抗电路Z1c是电容器Cz1与电阻Rz1的并联电路。阻抗电路Z1c与阻抗电路Z1a、Z1b不同，对于直流为导通。通过将阻抗电路Z1c用作图24的阻抗电路Z1，从而在第二偏置电路4的输出部与晶体管Q2的发射极之间，连接有电容器Cz1与电阻Rz1的并联电路。通过阻抗电路Z1c，能够抑制晶体管Q2的基极电压的下降，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
在图26中，阻抗电路Z1d是串联连接的电阻Rz1及电感器Lz1与电容器Cz1的并联电路。阻抗电路Z1d与阻抗电路Z1a、Z1b不同，对于直流为导通。通过将阻抗电路Z1d用作图24的阻抗电路Z1，从而在第二偏置电路4的输出部与晶体管Q2的发射极之间，连接串联连接的电阻Rz1及电感器Lz1与电容器Cz1的并联电路。通过阻抗电路Z1d，能够抑制晶体管Q2的基极电压的下降，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
在图27中，阻抗电路Z1e是串联连接的电容器Cz1及电感器Lz1与电阻Rz1的并联电路。阻抗电路Z1e与阻抗电路Z1a、Z1b不同，对于直流为导通。通过将阻抗电路Z1e用作图24的阻抗电路Z1，从而在第二偏置电路4的输出部与晶体管Q2的发射极之间，连接串联连接的电容器Cz1及电感器Lz1与电阻Rz1的并联电路。通过阻抗电路Z1e，能够抑制晶体管Q2的基极电压的下降，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
(第十实施方式)
图28是示出第十实施方式的功率放大电路1j的结构的图。在图28中，功率放大电路1j与功率放大电路1d相比，代替功率放大器2d而包括功率放大器2j。功率放大器2i包括第一功率放大器10a、第二功率放大器20a以及阻抗电路Z1，不包括电容器C12、第一电感器L1及第二电感器L2。
在图28中，阻抗电路Z1的一端与第二偏置电路4的输出部电连接。阻抗电路Z1的另一端与输入端子RFin连接。向输入端子RFin输入的输入信号Pin的一部分经由阻抗电路Z1被施加到第二偏置电路4的输出部。由此，在阻抗电路Z1的输出中施加了输入信号Pin的一部分的电压被输入到第二功率放大器20a。通过在第二功率放大器20a输入电压Vbo2，从而在电阻Rbb2中流动电流Ib2，晶体管Q2的基极电压Vb2被设定。上述的“输入信号Pin的一部分”相当于本公开的“与高频输入信号对应的信号”。
在图28中的阻抗电路Z1中，例如能够采用参照图3、图4、图25至图27说明的阻抗电路Z1a至阻抗电路Z1e。通过将阻抗电路Z1a至阻抗电路Z1e用作图28中的阻抗电路Z1，能够抑制晶体管Q2的基极电压的下降，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
(第十一实施方式)
图29是示出第十一实施方式的功率放大电路1k的结构的图。在图29中，功率放大电路1k包括功率放大器2k。功率放大器2k是在功率放大器2i追加了阻抗电路Z2的结构。阻抗电路Z2的一端与第二偏置电路4的输出部电连接。阻抗电路Z2的另一端与输入端子RFin连接。向输入端子RFin输入的输入信号Pin的一部分经由阻抗电路Z2被施加到第二偏置电路4的输出部。在阻抗电路Z2中，例如能够采用参照图3、图4、图25至图27说明的阻抗电路Z1a至阻抗电路Z1e。
通过与阻抗电路Z1一起设置阻抗电路Z2，能够抑制晶体管Q2的基极电压Vb2的下降并且抑制其上升。由此，晶体管Q2被保持为导通状态，能够改善输入输出的增益的特性，降低输出信号的失真。
如以上那样，在功率放大电路中，通过经由阻抗电路，在从第二偏置电路4到晶体管Q2的基极的路径中施加与高频输入信号对应的信号，能够改善输入输出的增益的特性，降低输出信号的失真。

Claims (9)

1.一种功率放大电路，包括：
第一偏置电路，其赋予第一偏置；
第二偏置电路，其赋予第二偏置；
第一晶体管，其发射极与基准电位电连接，在基极经由第一电阻输入所述第一偏置，并且经由第一电容器输入高频输入信号，从集电极输出将所述高频输入信号放大后的高频信号；
第二晶体管，其在其他基极经由第二电阻输入所述第二偏置，并且所述其他基极经由第二电容器而与基准电位电连接，集电极经由第三电感器而与第一电源电位电连接，在发射极输入所述高频信号，从集电极输出将所述高频信号放大后的高频输出信号；以及
阻抗电路，其一端与所述第二偏置电路的输出部电连接，在从所述第二偏置电路向所述第二晶体管的所述其他基极的路径中施加与所述高频输入信号对应的信号。
2.根据权利要求1所述的功率放大电路，其中，
所述功率放大电路还包括：电容器，其一端与所述第一晶体管的集电极电连接，并且另一端与所述第二晶体管的发射极电连接，
所述第一晶体管的集电极经由第一电感器而与所述第一电源电位电连接，
所述第一晶体管的发射极经由第二电感器而与所述基准电位电连接。
3.根据权利要求2所述的功率放大电路，其中，
所述阻抗电路是对于直流为开放且对于交流为导通的电路。
4.根据权利要求1至3中任一项所述的功率放大电路，其中，
所述阻抗电路的另一端与所述第二晶体管的发射极电连接。
5.根据权利要求4所述的功率放大电路，其中，
所述功率放大电路包括多个单元，该多个单元分别包括所述第二晶体管、所述第二电阻以及所述第二电容器，所述多个单元分别具备所述阻抗电路。
6.根据权利要求2或3所述的功率放大电路，其中，
所述阻抗电路的另一端与所述第一晶体管的集电极电连接。
7.根据权利要求1至3中任一项所述的功率放大电路，其中，
所述阻抗电路的另一端与所述高频输入信号的输入部电连接。
8.根据权利要求2或7所述的功率放大电路，其中，
所述功率放大电路还包括其他阻抗电路，该其他阻抗电路的一端与所述第一偏置电路的输出部电连接，并且另一端与所述高频输入信号的输入部电连接。
9.根据权利要求1或2所述的功率放大电路，其中，
所述阻抗电路的另一端与所述第二晶体管的发射极电连接，
所述功率放大电路还包括其他阻抗电路，该其他阻抗电路的一端与所述第二偏置电路的输出部电连接，并且另一端与所述高频输入信号的输入部电连接。
CN202011324715.4A 2019-12-05 2020-11-23 功率放大电路 Pending CN112929000A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019220660A JP2021090168A (ja) 2019-12-05 2019-12-05 電力増幅回路
JP2019-220660 2019-12-05

Publications (1)

Publication Number Publication Date
CN112929000A true CN112929000A (zh) 2021-06-08

Family

ID=76162600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011324715.4A Pending CN112929000A (zh) 2019-12-05 2020-11-23 功率放大电路

Country Status (3)

Country Link
US (1) US11469715B2 (zh)
JP (1) JP2021090168A (zh)
CN (1) CN112929000A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710223B (zh) * 2019-07-15 2020-11-11 立積電子股份有限公司 射頻訊號傳輸電路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100271134A1 (en) * 2009-04-24 2010-10-28 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. High Gain Stacked Cascade Amplifier with Current Compensation to reduce Gain Compression
CN103326675A (zh) * 2013-06-21 2013-09-25 苏州广帝科微电子有限公司 线性射频功率放大器
CN105515540A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种基于正反馈的堆叠结构的射频功率放大器
CN108322194A (zh) * 2017-01-16 2018-07-24 天津大学（青岛）海洋工程研究院有限公司 一种基于电流复用技术的高输出功率高增益的功率放大器
CN109167579A (zh) * 2018-09-20 2019-01-08 天津大学 一种高输出功率高效率的功率放大器
CN109525207A (zh) * 2018-11-18 2019-03-26 湖南大学 适用于5g网络的f类功率放大电路及射频功率放大器
US20190326857A1 (en) * 2016-11-25 2019-10-24 Murata Manufacturing Co., Ltd. Power amplifier circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6410007B2 (ja) * 2013-12-16 2018-10-24 株式会社村田製作所 カスコード増幅器
JP6337473B2 (ja) 2014-01-15 2018-06-06 富士通株式会社 集積回路及び送受信装置
US11201595B2 (en) * 2015-11-24 2021-12-14 Skyworks Solutions, Inc. Cascode power amplifier with switchable output matching network
CN108292907B (zh) 2015-12-08 2021-07-16 三菱电机株式会社 功率放大器
CN106330109B (zh) 2016-08-31 2019-02-12 中国科学院微电子研究所 共源共栅放大电路及功率放大器
JP2018085689A (ja) 2016-11-25 2018-05-31 株式会社村田製作所 電力増幅回路
JP7071860B2 (ja) * 2018-03-30 2022-05-19 株式会社村田製作所 増幅回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100271134A1 (en) * 2009-04-24 2010-10-28 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. High Gain Stacked Cascade Amplifier with Current Compensation to reduce Gain Compression
CN103326675A (zh) * 2013-06-21 2013-09-25 苏州广帝科微电子有限公司 线性射频功率放大器
CN105515540A (zh) * 2016-01-26 2016-04-20 广东工业大学 一种基于正反馈的堆叠结构的射频功率放大器
US20190326857A1 (en) * 2016-11-25 2019-10-24 Murata Manufacturing Co., Ltd. Power amplifier circuit
CN108322194A (zh) * 2017-01-16 2018-07-24 天津大学（青岛）海洋工程研究院有限公司 一种基于电流复用技术的高输出功率高增益的功率放大器
CN109167579A (zh) * 2018-09-20 2019-01-08 天津大学 一种高输出功率高效率的功率放大器
CN109525207A (zh) * 2018-11-18 2019-03-26 湖南大学 适用于5g网络的f类功率放大电路及射频功率放大器

Also Published As

Publication number Publication date
JP2021090168A (ja) 2021-06-10
US20210175857A1 (en) 2021-06-10
US11469715B2 (en) 2022-10-11

Similar Documents

Publication Publication Date Title
CN108512515B (zh) 功率放大电路
JP4206589B2 (ja) 分布増幅器
US11664768B2 (en) Amplification circuit
US8508302B2 (en) Electronic circuit
US7358817B2 (en) Linearized bias circuit with adaptation
US7692493B1 (en) High-efficiency single to differential amplifier
CN108429541B (zh) 用于对放大器的线性度进行补偿的前置补偿器
US20210126586A1 (en) Bias circuit
US10148226B2 (en) Bias circuit
CN113225023B (zh) 功率放大电路
CN112929000A (zh) 功率放大电路
CN112152570B (zh) 功率放大电路
JP6305657B1 (ja) ダイオードリニアライザ
US20230155558A1 (en) Power amplifier circuit
US6737923B2 (en) High frequency circuit
CN112214061B (zh) 偏置电路
CN111525900B (zh) 电流控制电路以及功率放大电路
JP2019154012A (ja) 電力増幅回路及び電力増幅器
JP2007228094A (ja) 増幅器
KR102427985B1 (ko) 전력 증폭 회로
JP2008124559A (ja) 電力増幅器およびそれを用いた通信装置
US20210408982A1 (en) Power amplifier circuit
US20240039484A1 (en) Power amplifier
US20230141220A1 (en) Power amplifier circuit
US20210359649A1 (en) Matching circuit and power amplifier circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination