JP4142004B2

JP4142004B2 - 歪補償回路、それを用いた電力増幅器および電力増幅器を備える通信装置

Info

Publication number: JP4142004B2
Application number: JP2004344591A
Authority: JP
Inventors: 徹岡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-11-29
Filing date: 2004-11-29
Publication date: 2008-08-27
Anticipated expiration: 2024-11-29
Also published as: US7321265B2; US20060114066A1; JP2006157435A

Description

本発明は、歪補償回路、それを用いた電力増幅器および電力増幅器を備える通信装置に関し、特に、低歪増幅を必要とする無線通信装置等で用いられる歪補償回路、それを用いた電力増幅器および通信装置に関する。

無線ＬＡＮシステムや携帯電話等の今日の無線通信システムでは、ＯＦＤＭ（Orthogonal Frequency Division Multiplex:直交周波数分割多重）やＱＰＳＫ（Quadrature Phase Shift Keying:直交位相変調）などのディジタル変復調が主流となっている。これらのディジタル変復調方式では、信号の振幅および位相の両方で情報が搬送されるため、電力増幅器には入力信号を線形増幅することが要求される。また、送信時にシステムの消費電力の大半を占める送信用電力増幅器においては、システムの小型化および低消費電力化のための高効率動作も同時に求められる。

電力増幅器の線形性を高める手法として、電力増幅器に用いられる電力増幅素子の前段もしくは後段に、電力増幅素子とは逆の非線形性を有する歪補償回路を設けることによって歪をキャンセルさせる方法が提案されており、従来の歪補償回路の一例として、信号経路と接地との間にダイオードを含む回路を接続する手法が開示されている（たとえば特許文献１参照）。

図９は、従来の歪補償回路１００の回路構成図である。

図９を参照して、従来の歪補償回路１００は、入力端子１０１と、キャパシタ１０２，１０３，１１０と、出力端子１０４と、ダイオード１０５と、抵抗１０６，１０８と、直流電源１０９とを有する。

ダイオード１０５のアノード端子は、キャパシタ１０２とキャパシタ１０３との間の接続ノードと電気的に結合され、カソード端子は、抵抗１０６を介して接地されている。また、ダイオード１０５のアノード端子には抵抗１０８を介して直流電源１０９が接続されており、ダイオード１０５に対して順方向バイアス電圧が印加されている。抵抗１０８と直流電源１０９との接続ノードにはキャパシタ１１０が接続され、キャパシタ１１０を介して接地されている。

以下に、従来の歪補償回路１００の動作について説明する。

入力端子１０１から入力された信号はキャパシタ１０２，１０３を介して出力端子１０４に出力される。しかしながら、一部の信号は、キャパシタ１０２と１０３との間に接続されたダイオード１０５および抵抗１０６と、抵抗１０８およびキャパシタ１１０とを介して接地へ漏れる。入力信号が大きくなると、ダイオード１０５に入力される信号の電力も大きくなるため、ダイオードが有する整流作用によって直流電流が流れ、ダイオードのバイアス点が移動することになる。

図１０は、従来の歪補償回路１００におけるバイアス点の移動を説明する図である。

図１０を参照して、信号が入力されない状態におけるダイオードの電流−電圧特性は曲線１１１を示す。入力信号が小さい時、ダイオードは曲線１１１上の小信号バイアス点Ｓ’上にて動作することになる。一方、入力電力が大きくなると、上述したように整流作用による直流電流が流れることによってダイオードの電流−電圧特性が曲線１１１から曲線１１２へと変化する。

その結果、バイアス点は、小信号バイアス点Ｓ’から抵抗１０６および１０８によって定められた負荷線１１３上を移動し、大信号バイアス点Ｌ’に移動する。

高周波電力に対するダイオードの抵抗成分は、バイアス点における電流−電圧特性の接線の傾きの逆数に相当するＲＦ抵抗値で表される。ダイオードに入力される信号の電力が大きくなると、図１０に示されるように、バイアス点が点Ｓ’から点Ｌ’に移動することによって、接線の傾きが緩やかとなる、すなわち、ダイオードのＲＦ抵抗値が増加する。そのため、ダイオード１０５への信号電力の漏れ量が入力電力の増大とともに低減され、その結果、出力端子１０４からの出力電力は、入力電力の増大とともに増加することになる。この結果を表したのが図１１である。

図１１は、入力電力と従来の歪補償回路の利得の関係すなわち出力信号と入力信号との電力比の関係を説明する図である。

図１１に示されるように、入力電力の増大とともに利得の低下量が低減している。これは、この歪補償回路が正の利得偏差を有する、すなわち、負の利得偏差を抑制する作用を持つことを示している。この歪補償回路における正の利得偏差は直流電源１０９の電源電圧によって調整できることが、たとえば特許文献２に開示されており、図１１に示されるように電源電圧を小さくすることにより負の利得偏差を抑制することができる。
特開２００１−１４４５５０号公報特許第３３３５９０７号公報

一般的に、電力増幅器を高効率動作させるためには、電力増幅器に用いられる電力増幅素子の直流バイアス電流を小さくする必要があることが知られている。

しかしながら、直流バイアス電流を小さくすると、電力増幅素子の利得が、出力電力の飽和する手前において出力電力の増加とともに増加する傾向を示す。

図１２は、出力電力と電力増幅素子の利得および電力効率の関係を説明する図である。

図１２に示されるように出力電力の増加に伴う利得の変動は電力増幅器の線形性が劣化することを意味しており、図１２は、電力増幅器では電力効率の向上と線形性の向上とがトレードオフの関係にあることを示している。

したがって、電力増幅器を高線形でかつ高効率動作させるためには、電力増幅素子の直流バイアス電流を小さくした時に生じる利得の増加、すなわち正の利得偏差を抑制することのできる歪補償回路が必要となる。

しかしながら、上記従来技術による歪補償回路は正の利得偏差を有しているため、正の利得偏差を有する電力増幅素子の歪補償回路としては適用することができないという問題があった。

本発明は、上記のような従来の歪補償回路における問題を解決されるためになされたものであって、高効率動作のために直流バイアス電流を小さくすることによって生じた電力増幅素子の正の利得偏差を抑制することのできる歪補償回路、すなわち、負の利得偏差を有する歪補償回路、それを用いることで高効率と高線形動作を同時に実現することのできる電力増幅器および電力増幅器を備えた通信装置を提供することを目的とする。

本発明に係る歪補償回路は、電力増幅素子の直流バイアス電流を小さくした時に生じる正の利得偏差を抑制するための歪補償回路であって、入力端子と出力端子との間の信号経路に対して、直流電源が接続され、順方向にバイアスされたダイオードを含む回路とが内部ノードを介して接続され、信号経路の入力端子側および出力端子側と内部ノードとの間にはキャパシタがそれぞれ直列に接続され、順方向にバイアスされたダイオードに印加される順方向バイアス電圧は、前記ダイオードのターンオン電圧以下に設定される。

好ましくは、歪補償回路は、前記電力増幅素子の前段に設けられる。

好ましくは、電力増幅素子は、バイポーラトランジスタにより構成される。

特に、ダイオードは、前記バイポーラトランジスタのエミッタ−ベース接合もしくはベース−コレクタ接合の少なくとも一方により構成される。

好ましくは、歪補償回路は、複数の電力増幅素子により構成される多段電力増幅器の少なくとも最終出力段の電力増幅素子の前段に設けられる。

本発明に係る通信装置は、上記電力増幅器を備える。

好ましくは、電力増幅器は、送信用電力増幅器である。

本発明に係る歪補償回路によれば、ダイオードに印加される順方向バイアス電圧をダイオードのターンオン電圧以下に設定する。これに伴い、入力電力の増大に伴うダイオードのバイアス点の移動によってダイオードのＲＦ抵抗値を減少させることができ、そのため、ダイオードへの信号電力の漏れ量が入力電力の増大とともに増加し、その結果、入力電力の増加によって出力電力が減少する、すなわち、負の利得偏差を有する歪補償回路を実現することができ、簡易な構成で高効率と高線形動作を実行するため小型化、低消費電力化さらには低コスト化を図ることができる。

また、本発明に係る電力増幅器は、上記歪補償回路を備えるため、電力増幅器の小型化、低消費電力化さらには低コスト化を図ることができる。

また、本発明に係る通信装置は、上記電力増幅器を備えるため、通信装置の小型化、低消費電力化、低コスト化さらには通信時間の延長、電池に小型化を図ることができる。

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。

（実施の形態１）
図１は、本発明の実施の形態１に従う歪補償回路２０の回路構成図である。

図１を参照して、本発明の実施の形態１に従う歪補償回路２０は、入力端子１と、キャパシタ２，３，１０と、出力端子４と、ダイオード５と、抵抗６，８と、インダクタ７と、直流電源９とを有する。

ダイオード５は、アノード端子がキャパシタ２と、キャパシタ３との間の接続ノードと電気的に結合され、カソード端子は抵抗６を介して接地されている。ダイオード５のアノード端子にはインダクタ７および抵抗８を介して直流電源９が接続されており、ダイオード５に対してターンオン電圧Ｖ_on以下の順方向バイアス電圧が印加されている。

抵抗８と直流電源９との接続ノードはキャパシタ１０を介して接地されている。なお、ダイオード５は順方向バイアス電圧が印加されるように接続される。例えば、ダイオード５は、カソード端子がキャパシタ２と、キャパシタ３との間の接続ノードに接続され、アノード端子側に直流電源が接続される構成とすることも可能である。また、抵抗やインダクタは回路の設計仕様に応じて適宜付加あるいは除去することも可能である。

以下、本発明の実施の形態１に従う歪補償回路２０の動作について説明する。

入力端子１から入力された信号はキャパシタ２，３を介して出力端子４に出力されるが、信号の一部はキャパシタ２と、キャパシタ３との間に接続されたダイオード５および抵抗６と、インダクタ７、抵抗８およびキャパシタ１０とを介して接地へ漏れる。

入力信号が大きくなると、ダイオード５に入力される信号の電力も大きくなることから、ダイオードが有する整流作用によって直流電流が流れる。この整流作用による直流電流、すなわち直流電流の増加分は、上述したようにダイオードに漏れた信号電力の大きさ、すなわち高周波電力と、ダイオードのバイアス点によって変化する。これはダイオードが次式によって表される非線形動作特性を有することに起因している。

ダイオードに電圧振幅v_in、角周波数ωの高周波電力が入力されたとき、ダイオードに流れる電流は次式によって表されることになる。

上式より、高周波電力が入力されている場合におけるダイオードに流れる直流電流を求めると、次式となる。

上式より、ダイオードに流れる直流電流は、ダイオードに印加される電圧Ｖ_dが大きいほど、また、ダイオードに入力される電圧振幅v_inが大きいほど大きくなることがわかる。

図２は、本発明の実施の形態１に従う歪補償回路２０におけるバイアス点の移動を説明する図である。大信号が入力されたダイオードの電流−電圧特性は、図２に示すように曲線１１から曲線１２へと変化し、ダイオードのバイアス点が移動することになる。

図２において、Ｖ_onはターンオン電圧である。本実施の形態１に従う構成においては、ダイオードのバイアス電圧をターンオン電圧Ｖ_on以下に設定する。点Ｓは、本実施の形態１における小信号バイアス点である。点Ｌは、本実施の形態１における大信号バイアス点である。

一方、点Ｓ’および点Ｌ’は、比較例１としてダイオードのバイアス電圧をターンオン電圧Ｖ_onより大きい場合とした場合の小信号バイアス点および大信号バイアス点を示している。

本実施の形態１に従うダイオードは、たとえばターンオン電圧が１．２ＶのＧａＡｓのＰＩＮダイオードであり、ダイオードに印加されるバイアス電圧および直流バイアス電流の電流密度は、本実施の形態１では１．０Ｖおよび１Ａ／ｃｍ^２に設定する。

一方、比較例１に従うダイオードに印加されるバイアス電圧および直流バイアス電流の電流密度は１．３Ｖおよび５×１０^２Ａ／ｃｍ^２とする。

入力電力が小さい時、ダイオードは曲線１１上の小信号バイアス点ＳおよびＳ’上にて動作するが、入力電力が大きくなると整流電流が流れることによってダイオードの電流−電圧特性が変化し、バイアス点は、曲線１１上の小信号バイアス点ＳおよびＳ’から、抵抗６および抵抗８によって定められた負荷線１３および１４上を移動し、曲線１２上の大信号バイアス点ＬおよびＬ’に移動する。

ダイオードのバイアス電圧がターンオン電圧Ｖ_on以下である本実施の形態１の場合、電流−電圧特性のバイアス点における接線の傾きは入力電力の増大とともに大きくなる、すなわち、ダイオードのＲＦ抵抗値は入力電力の増大とともに減少する。そのため、ダイオード５への信号電力の漏れ量が入力電力の増大とともに増加し、その結果、出力端子４からの出力電力は、入力電力の増大とともに減少することになる。

一方、ダイオードのバイアス電圧がターンオン電圧Ｖ_onより大きい比較例１の場合、電流−電圧特性のバイアス点における接線の傾きが入力電力の増大とともに減少する、すなわち、ダイオードのＲＦ抵抗値が入力電力の増大とともに増加する。そのため、ダイオード５への信号電力の漏れ量が入力電力の増大とともに低減され、その結果、出力端子４からの出力電力は入力電力の増大とともに増加することになる。

図３は、入力電力と本発明の実施の形態１に従う歪補償回路の利得の関係および比較例１の利得の関係を説明する図である。

図３に示されるように本発明の実施の形態１では、入力電力の増大とともに利得の低下量が増加している。これは、本発明の実施の形態１に従う歪補償回路が負の利得偏差を有する、すなわち、正の利得偏差を抑制する作用を持つことを示している。なお、本実施の形態では、ダイオードに印加されるバイアス電圧および直流バイアス電流の電流密度を１．０Ｖおよび１Ａ／ｃｍ^２としたが、ダイオードに印加される電圧が直流バイアス電流の電流密度が１０^２Ａ／ｃｍ^２以下となる順方向バイアス電圧であれば同様の効果を得ることが可能である。すなわち、ダイオードに印加される電圧をダイオードに流れる直流バイアス電流の電流密度が１０^２Ａ／ｃｍ^２以下の順方向バイアス電圧とすることによって、ダイオードで消費される電力を極力低減しつつ、負の利得偏差を有する歪補償回路を構成することが可能である。

このように、本発明の実施の形態１に従う歪補償回路２０は、信号経路から出力される出力電力と信号経路に入力される入力電力との比の入力電力に対する変化量が０または負となるようにダイオードに印加される電圧をターンオン電圧以下の順方向バイアス電圧とすることで、入力電力の増大に伴うダイオードのバイアス点の移動によってダイオードのＲＦ抵抗値を減少させ、ダイオードへの信号電力の漏れ量を入力電力の増大とともに増加させることができる。その結果、入力電力の増加によって出力電力が減少する、すなわち、負の利得偏差を有する歪補償回路を提供できる効果がある。

なお、本実施の形態ではダイオードとしてＧａＡｓのＰＩＮダイオードを用いたが、ＳｉやＩｎＰ等、他の半導体素子を用いたＰＩＮダイオードを用いることも可能である。また、ＰＩＮダイオード以外に、ｐｎ接合ダイオードやショットキー接合ダイオードについても同様に適用可能である。

（実施の形態２）
図４は、本発明の実施の形態２に従う電力増幅器５０の概略構成図である。

図４を参照して、本発明の実施の形態２に従う電力増幅器５０は、入力端子４１と、電力増幅素子４２と、出力端子４３と、入力整合回路４４と、電力増幅素子４２の入力側バイアス回路４５と、電力増幅素子４２の出力側電源回路４６と、出力整合回路４７と、歪補償回路４８とを備える。

歪補償回路４８は、図１で説明した歪補償回路２０と等価なものである。

電力増幅素子４２は、バイポーラトランジスタであるＧａＡｓＨＢＴ（Heterojunction Bipolar Transistor）により構成され、歪補償回路４８は電力増幅素子４２の前段に設けられている。

歪補償回路４８内のダイオード４９は、ターンオン電圧が０．６ＶのＴｉ／ＧａＡｓによるショットキーダイオードにより構成されており、ダイオードに印加されるバイアス電圧および直流バイアス電流の電流密度は、０．５Ｖおよび１Ａ／ｃｍ^２である。すなわち、ダイオード４９に印加されるバイアス電圧をターンオン電圧以下に設定している。電力増幅素子４２は、高効率動作のためにその直流バイアス電流を小さくしており、出力電力の飽和する手前において出力電力の増加とともに利得が増加する、すなわち、正の利得偏差が生じる状態で動作させている。

図５は、本発明の実施の形態２に従う電力増幅器、歪補償回路を用いない比較例２の電力増幅器、および従来例の電力増幅器の利得と出力電力との関係を説明する図である。

図５に示されるように、本発明の実施の形態２に従う電力増幅器では、歪補償回路を用いない比較例２や従来技術と比較してより高い出力電力まで利得偏差が抑制されている。この結果、電力増幅器の線形出力が向上され、高線形かつ高効率動作が可能な電力増幅器が実現できる。

このように、本発明の実施の形態２に従う電力増幅器によれば、電力増幅素子の直流バイアス電流を高効率動作のために正の利得偏差が生じる状態まで小さくしても、その正の利得偏差を歪補償回路の負の利得偏差によってキャンセルすることができ、電力増幅器の利得偏差を抑制することができることから、電力増幅器の線形出力が向上され、高線形かつ高効率動作が可能な電力増幅器を提供できる効果がある。

なお、上記本発明の実施の形態２に従う電力増幅器では歪補償回路４８が電力増幅素子４２よりも前段に設けられた構成について説明しているが、これに限られず、たとえば歪補償回路４８を電力増幅素子４２の後段に設けた構成とすることも可能である。

なお、電力増幅素子４２の前段に歪補償回路４８を設けた構成の場合には電力増幅素子の後段に歪補償回路４８を設けた構成よりも、歪補償回路４８における信号電力レベルが低いため歪補償回路４８による電力損失による効率の低下を極力低減することが可能となるという効果がある。

また、上記実施の形態では歪補償回路４８が電力増幅素子４２の前段と直接接続されるように設けられているが、これに限られず、たとえば歪補償回路４８と電力増幅素子４２の前段との間に入力整合回路４４の一部を挿入した構成とすることも可能である。

また、上記実施の形態では電力増幅素子としてＧａＡｓＨＢＴを用いたが、ＳｉバイポーラトランジスタやＳｉＧｅＨＢＴ、ＩｎＰＨＢＴなど他のバイポーラトランジスタを用いても同様に実行可能である。

また、上記実施の形態では電力増幅素子としてバイポーラトランジスタを用いているが、電力増幅素子はＦＥＴ（Field-Effect Transistor）を適用することも可能である。

なお、電力増幅素子をバイポーラトランジスタにより構成することにより、より効果的に線形性および効率が向上された電力増幅器を設計することが可能となる。これは、直流バイアス電流を小さくした時に生じる電力増幅素子の正の利得偏差が、入力電力増大による電力増幅素子のバイアス点の移動によって生じるため、直流バイアス電流がゲートバイアス電圧の平方根に比例して変化する電界効果トランジスタよりも、直流バイアス電流がベースバイアス電圧に対して指数関数で変化するバイポーラトランジスタのほうが正の利得偏差が大きくなるからである。

また、上記実施の形態ではダイオードとしてＴｉ／ＧａＡｓによるショットキーダイオードを用いたが、Ａｌ／Ｓｉ等、他の金属／半導体接合を用いたショットキーダイオードを適用することも可能である。また、ショットキーダイオード以外に、ｐｎ接合ダイオードやＰＩＮダイオードを用いても同様に実行することが可能である。

（実施の形態３）
図６は、本発明の実施の形態３に従う電力増幅器６０の回路構成図である。

図６を参照して、本発明の実施の形態３に従う電力増幅器６０は電力増幅素子を２段用いた多段構成となっている。電力増幅器６０は、入力端子６１と、電力増幅素子６２，７２と、入力整合回路６４と、電力増幅素子６２，７２の入力側バイアス回路６５，７５と、電力増幅素子６２，７２の出力側電源回路６６，７６と、歪補償回路６８と、段間整合回路７０，７１と、出力端子７３と、出力整合回路７７とを有する。

電力増幅素子６２および７２はバイポーラトランジスタであるＧａＡｓＨＢＴにより構成されている。歪補償回路６８内のダイオード６９はＧａＡｓＨＢＴのベース−コレクタ接合からなるｐｎ接合ダイオードにより構成されており、電力増幅素子と同一半導体チップ上に形成されることによって電力増幅器の小型化および低コスト化を実現している。なお、歪補償回路６８は、抵抗７９をさらに設けた以外は、図１で説明した歪補償回路２０と等価である。

歪補償回路６８は、多段電力増幅器の最終段である電力増幅素子７２の前段に段間整合回路７１を介して設けられており、ダイオードに印加される電圧がターンオン電圧以下の順方向バイアス電圧となるように設定するためのバイアス回路としての抵抗７９がダイオードと並列に接続されている。

最終段の電力増幅素子７２は、高効率動作のためにその直流バイアス電流を小さくしており、出力電力の飽和する手前において出力電力の増加とともに利得が増加する、すなわち、正の利得偏差が生じる状態で動作させている。

図７は、本実施の形態３に従う電力増幅器および比較例３の電力増幅器における出力電力と消費電流との関係を説明する図である。なお、比較例３として、本実施の形態３に従う構成において歪補償回路６８を用いない電力増幅器を例に説明する。この場合には、本発明の実施の形態３に従う電力増幅器と同じ線形性を確保するために直流バイアス電流を本実施の形態３のそれよりも大きくする必要があり、これに伴い同じ線形性が得られるように動作させているものとする。

このとき、比較例３の最終段の電力増幅素子の直流バイアス電流は本実施の形態３のそれの約３倍となる。図７から明らかなように、歪補償回路を用いず直流バイアス電流を増加させたことで高い線形性を得ている比較例３と比較して、本発明の実施の形態３に従う電力増幅器では消費電流が全出力電力において低減されており、高線形かつ高効率動作が可能な電力増幅器を実現することが可能となっている。

このように、本発明の実施の形態３に従う電力増幅器によれば、電力増幅素子の直流バイアス電流を高効率動作のために正の利得偏差が生じる状態まで小さくしても、その正の利得偏差を歪補償回路の負の利得偏差によってキャンセルすることができ、電力増幅器の利得偏差を抑制することができることから、電力増幅器の線形出力を維持しつつ消費電力を低減することのできる電力増幅器を提供できる効果がある。

また、本発明の実施の形態による電力増幅器によれば、歪補償回路内のダイオードをＧａＡｓＨＢＴのベース−コレクタ接合（あるいはエミッタ−ベース接合）からなるｐｎ接合ダイオードにより構成することによって、電力増幅素子と同一半導体チップ上に形成することができ、電力増幅器を小型化および低コスト化することができる効果がある。

なお、上記本実施の形態による電力増幅器では歪補償回路が最終段の電力増幅素子の前段にのみ設けられているが、歪補償回路をいずれの電力増幅素子の前段もしくは後段に設けて良いのはもちろんである。

また、歪補償回路の配置箇所については、複数の電力増幅素子により構成される多段電力増幅器の最終出力段の電力増幅素子の前段に設けることが可能である。多段電力増幅器では、最終出力段の電力増幅素子で出力がもっとも大きく、電力増幅器の効率にもっとも影響を及ぼすため、最終出力段の電力増幅素子の前段に歪補償回路を用いることによる線形性および効率向上がより効果的となるからである。

また、上記実施の形態では歪補償回路が最終段の電力増幅素子の前段に段間整合回路を介して設けられているが、歪補償回路が電力増幅素子の前段と直接接続されるように設けられた構成とすることも可能である。

また、上記実施の形態ではダイオードとしバイポーラトランジスタのベース−コレクタ接合によるｐｎ接合ダイオードを用いて説明したが、エミッタ−ベース接合によるｐｎ接合ダイオードなどの他のダイオードを用いても同様の実現可能である。

また、上記実施の形態では電力増幅素子としてＧａＡｓＨＢＴを用いたが、ＳｉバイポーラトランジスタやＳｉＧｅＨＢＴ、ＩｎＰＨＢＴなど他のバイポーラトランジスタを用いることも可能である。

また、上記実施の形態では電力増幅器は電力増幅素子を２段用いた多段構成について説明したが３段以上の電力増幅素子を用いた多段構成に対しても同様に適用可能である。

（実施の形態４）
図８は、本発明の実施の形態４に従う通信装置８０の主要部の構成を示す概略ブロック図である。

図８を参照して、本発明の実施の形態４に従う通信装置８０は、本発明の実施の形態３で示した多段構成の電力増幅器８２、フィルタ８３およびドライバ増幅器８４等からなる送信用ＲＦ部８１と、低雑音増幅器８６およびフィルタ８７等で構成される受信用ＲＦ部８５と、ＲＦ信号とＩＦ信号とを変換する周波数変換部８８と、ＩＦ／ベースバンド部８９、スイッチ９０と、アンテナ９１とを有する。多段構成の電力増幅器８２は、最終段の電力増幅素子９２の前段に歪補償回路９３が設けられた構成としている。

上記ドライバ増幅器８４および電力増幅器８２等で構成される送信用ＲＦ部８１は通信装置８０内で最大の信号電力を扱うため、増幅器における消費電力が大きく、増幅時の歪も生じやすいが、本実施の形態４では、送信用ＲＦ部８１に上述した電力増幅器を用いることによって、高線形でかつ低消費電力で所定のアンテナ出力までの送信信号の増幅を実行することが可能となり、通信装置８０の低消費電力化を図ることができる。

また、アンテナ９１に近い増幅段ほど大きな信号電力を増幅するので、この発明の電力増幅器をアンテナにより近い増幅器に用いることが通信装置８０の低消費電力化により効果的である。また、通信装置８０として、携帯電話に代表されるリチウムイオン電池やニッケル水素電池等を用いたバッテリ駆動型の携帯端末では、電池切れまでの通信時間延長が重要であり、バッテリ切れまでの通信時間を伸ばすことが可能となる。また、従来と同じ通信時間であれば、より小型のバッテリを使用することが可能となり、通信装置の小型化、軽量化が可能となる。

さらに、本発明の実施の形態４に従う通信装置が、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）やＩＥＥＥ８０２．１１ａ等の無線ＬＡＮなど、隣接チャネル漏洩電力やＥＶＭ（Error Vector Magnitude）規格に代表される厳しい低歪特性を送信用電力増幅器に対して要求する通信システムで使用される場合、送信用電力増幅器の低歪化と高効率化の両立が可能であり、十分な効果すなわち小型化および低消費電力化した通信装置が得られる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態１に従う歪補償回路２０の回路構成図である。本発明の実施の形態１に従う歪補償回路２０におけるバイアス点の移動を説明する図である。入力電力と本発明の実施の形態１に従う歪補償回路の利得の関係および比較例１の利得の関係を説明する図である。本発明の実施の形態２に従う電力増幅器５０の概略構成図である。本発明の実施の形態２に従う電力増幅器、歪補償回路を用いない比較例２の電力増幅器、および従来例の電力増幅器の利得と出力電力との関係を説明する図である。本発明の実施の形態３に従う電力増幅器６０の回路構成図である。本実施の形態３に従う電力増幅器および比較例３の電力増幅器における出力電力と消費電流との関係を説明する図である。本発明の実施の形態４に従う通信装置８０の主要部の構成を示す概略ブロック図である。従来の歪補償回路１００の回路構成図である。従来の歪補償回路１００におけるバイアス点の移動を説明する図である。入力電力と従来の歪補償回路の利得の関係すなわち出力信号と入力信号との電力比の関係を説明する図である。出力電力と電力増幅素子の利得および電力効率の関係を説明する図である。

符号の説明

１入力端子、２，３，１０キャパシタ、４出力端子、５ダイオード、６，８抵抗、７インダクタ、９直流電源、２０，４８，６８，９３歪補償回路、５０，６０電力増幅器、８０通信装置。

Claims

電力増幅素子の直流バイアス電流を小さくした時に生じる正の利得偏差を抑制するための歪補償回路であって、
入力端子と出力端子との間の信号経路に対して、直流電源が接続され、順方向にバイアスされたダイオードを含む回路とが内部ノードを介して接続され、前記信号経路の入力端子側および出力端子側と前記内部ノードとの間にはキャパシタがそれぞれ直列に接続され、
前記順方向にバイアスされたダイオードに印加される順方向バイアス電圧は、前記ダイオードのターンオン電圧以下に設定される、歪補償回路。
請求項１に記載される前記歪補償回路は、前記電力増幅素子の前段に設けられる、電力増幅器。
前記電力増幅素子は、バイポーラトランジスタにより構成される請求項２に記載の電力増幅器。
前記ダイオードは、前記バイポーラトランジスタのエミッタ−ベース接合もしくはベース−コレクタ接合の少なくとも一方により構成される、請求項２または３に記載の電力増幅器。
前記歪補償回路は、複数の電力増幅素子により構成される多段電力増幅器の少なくとも最終出力段の電力増幅素子の前段に設けられる、請求項２〜４のいずれか１つに記載の電力増幅器。
請求項２〜５のいずれか１つに記載の電力増幅器を備えた、通信装置。
前記電力増幅器は、送信用電力増幅器である、請求項６記載の通信装置。