JPH09246873A - 歪み補償回路 - Google Patents
歪み補償回路Info
- Publication number
- JPH09246873A JPH09246873A JP8052136A JP5213696A JPH09246873A JP H09246873 A JPH09246873 A JP H09246873A JP 8052136 A JP8052136 A JP 8052136A JP 5213696 A JP5213696 A JP 5213696A JP H09246873 A JPH09246873 A JP H09246873A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- signal
- attenuating
- generating means
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
Abstract
(57)【要約】
【課題】 予歪み特性をきめ細かく調整可能であるとと
もに、広帯域の歪み補償を行うことを可能とする。 【解決手段】 減衰手段１０２に入力される信号の一部
を第１の結合手段１０３を介して歪み発生手段１０１に
供給して歪みを与える際、歪み発生手段１０１と減衰手
段１０２との間における直流成分の伝達を第１の結合手
段１０３及び第２の結合手段１０４により遮断し、歪み
を与える非線型素子の動作点を減衰手段１０２の動作に
かかわりなく常に一定に保つようにして、歪み発生手段
１０１におけるバイアス電流を変化させることにより入
力信号に与えられる歪み量を正確に調節する。
もに、広帯域の歪み補償を行うことを可能とする。 【解決手段】 減衰手段１０２に入力される信号の一部
を第１の結合手段１０３を介して歪み発生手段１０１に
供給して歪みを与える際、歪み発生手段１０１と減衰手
段１０２との間における直流成分の伝達を第１の結合手
段１０３及び第２の結合手段１０４により遮断し、歪み
を与える非線型素子の動作点を減衰手段１０２の動作に
かかわりなく常に一定に保つようにして、歪み発生手段
１０１におけるバイアス電流を変化させることにより入
力信号に与えられる歪み量を正確に調節する。
Description
【０００１】
【発明の属する技術分野】本発明は、歪み補償回路に関
し、特に、予歪を与えて非線形特性を有する素子の歪み
を補償する場合に適用して好適なものである。
し、特に、予歪を与えて非線形特性を有する素子の歪み
を補償する場合に適用して好適なものである。
【０００２】
【従来の技術】従来、増幅器やレーザ回路等の非線形特
性を有する素子や回路に対して歪み補償を行う場合、歪
み補償の対象となる非線形素子の逆の特性を持つ非線形
回路を、歪み補償の対象となる非線形素子の前段に配置
して予め予歪を与えておくことにより歪みを補償するプ
リディストータ（予歪み）方式が多く用いられていた。
性を有する素子や回路に対して歪み補償を行う場合、歪
み補償の対象となる非線形素子の逆の特性を持つ非線形
回路を、歪み補償の対象となる非線形素子の前段に配置
して予め予歪を与えておくことにより歪みを補償するプ
リディストータ（予歪み）方式が多く用いられていた。
【０００３】図１２は、従来のプリディストータ方式を
説明する図である。図１２において、１２０１は歪み補
償の対象となる非線形素子１２０２の逆の特性を持つ歪
み補償回路（プリディストータ回路）、１２０２は歪み
補償の対象となる非線形素子である。
説明する図である。図１２において、１２０１は歪み補
償の対象となる非線形素子１２０２の逆の特性を持つ歪
み補償回路（プリディストータ回路）、１２０２は歪み
補償の対象となる非線形素子である。
【０００４】ここで、例えば、非線形素子１２０２の入
出力特性が図１２（ｃ）に示す非線形特性を有する場
合、図１２（ｂ）に示すように、歪み補償回路１２０１
の入出力特性を非線形素子１２０２の入出力特性の逆の
特性に設定しておく。
出力特性が図１２（ｃ）に示す非線形特性を有する場
合、図１２（ｂ）に示すように、歪み補償回路１２０１
の入出力特性を非線形素子１２０２の入出力特性の逆の
特性に設定しておく。
【０００５】そして、図１２（ａ）に示すような線形特
性を有する入力信号を歪み補償回路１２０１に供給して
予歪みを与えることにより、図１２（ｂ）に示す非線形
特性を持たせる。次に、この非線形特性が与えられた入
力信号を、図１２（ｃ）に示す非線形特性を有する非線
形素子１２０２に供給し、歪み補償回路１２０１で与え
られた予歪みで非線形素子１２０２により発生する歪み
を補償することにより、図１２（ｄ）に示すような線形
特性を有する出力信号を得ることができる。
性を有する入力信号を歪み補償回路１２０１に供給して
予歪みを与えることにより、図１２（ｂ）に示す非線形
特性を持たせる。次に、この非線形特性が与えられた入
力信号を、図１２（ｃ）に示す非線形特性を有する非線
形素子１２０２に供給し、歪み補償回路１２０１で与え
られた予歪みで非線形素子１２０２により発生する歪み
を補償することにより、図１２（ｄ）に示すような線形
特性を有する出力信号を得ることができる。
【０００６】このようなプリディストータ方式は、高周
波無線伝送において出力段の非線形歪みを除去するため
に広く用いられている。なお、歪み補償回路は非線形素
子の後段に設けてもよい。
波無線伝送において出力段の非線形歪みを除去するため
に広く用いられている。なお、歪み補償回路は非線形素
子の後段に設けてもよい。
【０００７】次に、従来の歪み補償回路１２０１につい
て説明する。図１３は、従来の歪み補償回路１２０１の
構成を示すブロック図である。図１３において、１３０
１、１３０６は方向性結合器、１３０２は遅延素子、１
３０３は歪み成分生成部、１３０４はアッテネータ、１
３０５は位相調整部である。
て説明する。図１３は、従来の歪み補償回路１２０１の
構成を示すブロック図である。図１３において、１３０
１、１３０６は方向性結合器、１３０２は遅延素子、１
３０３は歪み成分生成部、１３０４はアッテネータ、１
３０５は位相調整部である。
【０００８】方向性結合器１３０１に入力された入力信
号は２つの信号に分岐され、遅延素子１３０２及び歪み
成分生成部１３０３に供給される。歪み成分生成部１３
０３は、入力信号に基づいて、歪み成分のみを生成す
る。そして、歪み成分生成部１３０３で生成された歪み
成分は、アッテネータ１３０４及び位相調整部１３０５
で振幅や位相の調整が行われ、方向性結合器１３０６に
供給される。
号は２つの信号に分岐され、遅延素子１３０２及び歪み
成分生成部１３０３に供給される。歪み成分生成部１３
０３は、入力信号に基づいて、歪み成分のみを生成す
る。そして、歪み成分生成部１３０３で生成された歪み
成分は、アッテネータ１３０４及び位相調整部１３０５
で振幅や位相の調整が行われ、方向性結合器１３０６に
供給される。
【０００９】一方、遅延素子１３０２に供給された入力
信号は、歪み成分生成部１３０３、アッテネータ１３０
４及び位相調整部１３０５における遅延量だけ遅延され
た後、方向性結合器１３０６に供給され、位相調整部１
３０５から出力される歪み成分と合成される。
信号は、歪み成分生成部１３０３、アッテネータ１３０
４及び位相調整部１３０５における遅延量だけ遅延され
た後、方向性結合器１３０６に供給され、位相調整部１
３０５から出力される歪み成分と合成される。
【００１０】この図１３の歪み補償回路１２０１は、ア
ッテネータ１３０４及び位相調整部１３０５により、予
歪を制御することができる。次に、従来の歪み補償回路
１２０１のその他の例について説明する。
ッテネータ１３０４及び位相調整部１３０５により、予
歪を制御することができる。次に、従来の歪み補償回路
１２０１のその他の例について説明する。
【００１１】図１４は、従来の歪み補償回路１２０１の
その他の構成を示す回路図である。図１４において、１
４０１、１４１１、１４１２、１４２１、１４２２は方
向性結合器、１４０２は１８０°結合器、１４０３、１
４０７、１４１３、１４１７はダイオード、１４０４〜
１４０６、１４０８〜１４１０、１４１４〜１４１６、
１４１８〜１４２０は抵抗器、１４２３は偶数次歪み生
成部、１４２４は奇数次歪み生成部である。
その他の構成を示す回路図である。図１４において、１
４０１、１４１１、１４１２、１４２１、１４２２は方
向性結合器、１４０２は１８０°結合器、１４０３、１
４０７、１４１３、１４１７はダイオード、１４０４〜
１４０６、１４０８〜１４１０、１４１４〜１４１６、
１４１８〜１４２０は抵抗器、１４２３は偶数次歪み生
成部、１４２４は奇数次歪み生成部である。
【００１２】方向性結合器１４０１に入力された入力信
号ｆは２つの信号に分岐され、偶数次歪み生成部１４２
３及び奇数次歪み生成部１４２４に供給される。偶数次
歪み生成部１４２３は、入力信号を１８０°結合器１４
０２において位相を１８０°ずらして２つの信号に分岐
させる。そして、１８０°結合器１４０２から出力され
た信号は、ダイオード１４０３及びダイオード１４０７
にそれぞれ供給されて歪みが与えられる。ここで、ダイ
オード１４０３及びダイオード１４０７に供給される信
号は位相が１８０°ずれているため、方向性結合器１４
１１で合成される際にダイオード１４０３及びダイオー
ド１４０７で生成された奇数次歪み成分が打ち消され、
方向性結合器１４１１から偶数次歪み信号（Ａｆ2＋Ｂ
ｆ4 ・・・）が出力される。なお、Ａｆ2 ，Ｂｆ4 は、
それぞれＡ sin２ωｔが及びＢ sin４ωｔ等の高周波に
対応する。
号ｆは２つの信号に分岐され、偶数次歪み生成部１４２
３及び奇数次歪み生成部１４２４に供給される。偶数次
歪み生成部１４２３は、入力信号を１８０°結合器１４
０２において位相を１８０°ずらして２つの信号に分岐
させる。そして、１８０°結合器１４０２から出力され
た信号は、ダイオード１４０３及びダイオード１４０７
にそれぞれ供給されて歪みが与えられる。ここで、ダイ
オード１４０３及びダイオード１４０７に供給される信
号は位相が１８０°ずれているため、方向性結合器１４
１１で合成される際にダイオード１４０３及びダイオー
ド１４０７で生成された奇数次歪み成分が打ち消され、
方向性結合器１４１１から偶数次歪み信号（Ａｆ2＋Ｂ
ｆ4 ・・・）が出力される。なお、Ａｆ2 ，Ｂｆ4 は、
それぞれＡ sin２ωｔが及びＢ sin４ωｔ等の高周波に
対応する。
【００１３】また、奇数次歪み生成部１４２４は、入力
信号を方向性結合器１４１２において２つの信号に分岐
させる。そして、方向性結合器１４１２から出力された
信号は、ダイオード１４１３及びダイオード１４１７に
それぞれ供給されて歪みが与えられる。ここで、ダイオ
ード１４１３とダイオード１４１７との向きが互いに逆
になっているため、方向性結合器１４２１において合成
される際にダイオード１４１３及びダイオード１４１７
で生成された偶数次歪み成分が打ち消され、方向性結合
器１４２１から奇数次歪み信号（ｆ＋Ｃｆ3 ・・・）が
出力される。
信号を方向性結合器１４１２において２つの信号に分岐
させる。そして、方向性結合器１４１２から出力された
信号は、ダイオード１４１３及びダイオード１４１７に
それぞれ供給されて歪みが与えられる。ここで、ダイオ
ード１４１３とダイオード１４１７との向きが互いに逆
になっているため、方向性結合器１４２１において合成
される際にダイオード１４１３及びダイオード１４１７
で生成された偶数次歪み成分が打ち消され、方向性結合
器１４２１から奇数次歪み信号（ｆ＋Ｃｆ3 ・・・）が
出力される。
【００１４】偶数次歪み生成部１４２３で生成された偶
数次歪み信号（Ａｆ2 ＋Ｂｆ4 ・・・）及び奇数次歪み
生成部１４２４で生成された奇数次歪み信号（ｆ＋Ｃｆ
3 ・・・）は方向性結合器１４２２において合成され、
歪み信号（ｆ＋Ａｆ2 ＋Ｃｆ 3 ＋Ｂｆ4 ・・・）が出力
される。
数次歪み信号（Ａｆ2 ＋Ｂｆ4 ・・・）及び奇数次歪み
生成部１４２４で生成された奇数次歪み信号（ｆ＋Ｃｆ
3 ・・・）は方向性結合器１４２２において合成され、
歪み信号（ｆ＋Ａｆ2 ＋Ｃｆ 3 ＋Ｂｆ4 ・・・）が出力
される。
【００１５】この図１４の歪み補償回路１２０１は、Ｄ
Ｃ〜５００ＭＨｚ程度の帯域に渡って歪み補償が可能で
あるとともに、奇数次の歪みと偶数次の歪みとをそれぞ
れ独立に調節可能である。
Ｃ〜５００ＭＨｚ程度の帯域に渡って歪み補償が可能で
あるとともに、奇数次の歪みと偶数次の歪みとをそれぞ
れ独立に調節可能である。
【００１６】
【発明が解決しようとする課題】しかしながら、図１３
の歪み補償回路は、歪み成分生成部１３０３や位相調整
部１３０５において、位相を回転させる９０°結合器や
主信号成分を打ち消す１８０°結合器が必要とされるた
め、回路規模が大きくなって高価になるという問題があ
った。
の歪み補償回路は、歪み成分生成部１３０３や位相調整
部１３０５において、位相を回転させる９０°結合器や
主信号成分を打ち消す１８０°結合器が必要とされるた
め、回路規模が大きくなって高価になるという問題があ
った。
【００１７】また、図１３の歪み補償回路は、周波数帯
域が原理的に制限される９０°結合器の使用が必須であ
るため、広帯域の歪み補償に適用できないという問題が
あった。
域が原理的に制限される９０°結合器の使用が必須であ
るため、広帯域の歪み補償に適用できないという問題が
あった。
【００１８】さらに、図１３の歪み補償回路は、２次歪
みが帯域外に出ていくため、３次歪みの補正に限定され
るという問題があった。一方、図１４の歪み補償回路
は、方向性結合器１４０１、１４１１、１４１２、１４
２１、１４２２を多用するため、回路規模が大きくなっ
て高価になるとともに、周波数帯域も方向性結合器１４
０１、１４１１、１４１２、１４２１、１４２２により
制限されるという問題があった。
みが帯域外に出ていくため、３次歪みの補正に限定され
るという問題があった。一方、図１４の歪み補償回路
は、方向性結合器１４０１、１４１１、１４１２、１４
２１、１４２２を多用するため、回路規模が大きくなっ
て高価になるとともに、周波数帯域も方向性結合器１４
０１、１４１１、１４１２、１４２１、１４２２により
制限されるという問題があった。
【００１９】また、図１４の歪み補償回路は、予歪み特
性をきめ細かく調整することが困難であるという問題が
あった。そこで、本発明の目的は、予歪み特性をきめ細
かく調整可能であるとともに、広帯域の歪み補償を行う
ことが可能な歪み補償回路を提供することである。
性をきめ細かく調整することが困難であるという問題が
あった。そこで、本発明の目的は、予歪み特性をきめ細
かく調整可能であるとともに、広帯域の歪み補償を行う
ことが可能な歪み補償回路を提供することである。
【００２０】
【課題を解決するための手段】上述した課題を解決する
ために、本発明によれば、例えば減衰手段からなり、歪
み発生手段に供給する電力量を調節する電力量調節手段
と、前記電力量調節手段の入力信号の一部を直流バイア
スと重ね合わせて歪ませる歪み発生手段と、前記電力量
調節手段と前記歪み発生手段とを交流的に接続する結合
手段とを備えている。
ために、本発明によれば、例えば減衰手段からなり、歪
み発生手段に供給する電力量を調節する電力量調節手段
と、前記電力量調節手段の入力信号の一部を直流バイア
スと重ね合わせて歪ませる歪み発生手段と、前記電力量
調節手段と前記歪み発生手段とを交流的に接続する結合
手段とを備えている。
【００２１】このことにより、歪み発生手段の直流バイ
アスを調節してその動作点を移動させることにより歪み
発生手段で与えられる歪み量を正確に調節できるととも
に、電力量調節手段における減衰量を変化させて歪み発
生手段に与えられる電力量を調節することにより歪み発
生手段により与えられる歪み量を調節することができ
る。さらに、電力量調節手段は減衰手段からなるので伝
送路とインピーダンス整合を取ることにより、広帯域に
渡って歪み補償を行うことができる。
アスを調節してその動作点を移動させることにより歪み
発生手段で与えられる歪み量を正確に調節できるととも
に、電力量調節手段における減衰量を変化させて歪み発
生手段に与えられる電力量を調節することにより歪み発
生手段により与えられる歪み量を調節することができ
る。さらに、電力量調節手段は減衰手段からなるので伝
送路とインピーダンス整合を取ることにより、広帯域に
渡って歪み補償を行うことができる。
【００２２】また、本発明の一態様によれば、歪み発生
手段の周波数特性と逆の周波数特性を減衰手段に持たせ
るようにしている。このことにより、歪み発生手段にお
ける歪み量の周波数特性を、歪み発生手段に供給される
電力量の周波数特性により打ち消すことができ、予歪み
量の周波数特性を改善することができる。
手段の周波数特性と逆の周波数特性を減衰手段に持たせ
るようにしている。このことにより、歪み発生手段にお
ける歪み量の周波数特性を、歪み発生手段に供給される
電力量の周波数特性により打ち消すことができ、予歪み
量の周波数特性を改善することができる。
【００２３】また、本発明の一態様によれば、歪み発生
手段はソース／ドレイン間を短絡した化合物半導体から
なる電界効果トランジスタである。歪み発生手段に供給
する電力量を調整するとともに、インピーダンス整合を
とることのできる減衰手段と、広帯域の電界効果トラン
ジスタからなる歪み発生手段との作用があいまって、広
帯域に渡って均一な予歪みを簡単な構成で生成すること
ができる。
手段はソース／ドレイン間を短絡した化合物半導体から
なる電界効果トランジスタである。歪み発生手段に供給
する電力量を調整するとともに、インピーダンス整合を
とることのできる減衰手段と、広帯域の電界効果トラン
ジスタからなる歪み発生手段との作用があいまって、広
帯域に渡って均一な予歪みを簡単な構成で生成すること
ができる。
【００２４】したがって本発明によれば、数ＫＨｚから
１ＧＨｚ以上の広帯域にわたって、歪み補償することが
できるので、例えば１００〜１５０チャネルの多チャネ
ルのビデオ・オン・デマンドサービスにも好適する歪み
補償回路を提供できる。
１ＧＨｚ以上の広帯域にわたって、歪み補償することが
できるので、例えば１００〜１５０チャネルの多チャネ
ルのビデオ・オン・デマンドサービスにも好適する歪み
補償回路を提供できる。
【００２５】本発明の一態様によれば、伝送路と歪み発
生手段との結合手段はコンデンサからなる。このことに
より、方向性結合器より回路規模を小さくでき、かつ、
方向性結合器が占めるスペースよりも２０〜３０分の１
に小型化ができる。
生手段との結合手段はコンデンサからなる。このことに
より、方向性結合器より回路規模を小さくでき、かつ、
方向性結合器が占めるスペースよりも２０〜３０分の１
に小型化ができる。
【００２６】また、本発明の一態様によれば、伝送路を
介して供給された入力信号を減衰させる減衰手段と、前
記減衰手段の入力信号の一部を直流信号と重ね合わせて
歪ませる第１の歪み発生手段と、前記減衰手段と前記第
１の歪み発生手段とを交流的に接続する第１の結合手段
と、前記減衰手段の出力信号の一部を直流信号と重ね合
わせて歪ませる第２の歪み発生手段と、前記減衰手段と
前記第２の歪み発生手段とを交流的に接続する第２の結
合手段とを備えている。
介して供給された入力信号を減衰させる減衰手段と、前
記減衰手段の入力信号の一部を直流信号と重ね合わせて
歪ませる第１の歪み発生手段と、前記減衰手段と前記第
１の歪み発生手段とを交流的に接続する第１の結合手段
と、前記減衰手段の出力信号の一部を直流信号と重ね合
わせて歪ませる第２の歪み発生手段と、前記減衰手段と
前記第２の歪み発生手段とを交流的に接続する第２の結
合手段とを備えている。
【００２７】このことにより、第１の歪み発生手段と第
２の歪み発生手段とは原点対称に配置され、第１の歪み
発生手段及び第２の歪み発生手段で発生する偶数次歪み
は打ち消されるので、奇数次歪みのみを発生させること
ができる。
２の歪み発生手段とは原点対称に配置され、第１の歪み
発生手段及び第２の歪み発生手段で発生する偶数次歪み
は打ち消されるので、奇数次歪みのみを発生させること
ができる。
【００２８】また、本発明の一態様によれば、伝送路を
介して供給された入力信号を減衰させる第１の減衰手段
と、前記第１の減衰手段の出力信号を減衰させる第２の
減衰手段と、前記第２の減衰手段の入力信号の一部を直
流信号と重ね合わせて歪ませる歪み発生手段と、前記第
２の減衰手段と前記歪み発生手段とを交流的に接続する
結合手段とを備えている。
介して供給された入力信号を減衰させる第１の減衰手段
と、前記第１の減衰手段の出力信号を減衰させる第２の
減衰手段と、前記第２の減衰手段の入力信号の一部を直
流信号と重ね合わせて歪ませる歪み発生手段と、前記第
２の減衰手段と前記歪み発生手段とを交流的に接続する
結合手段とを備えている。
【００２９】このことにより、第１の減衰手段により信
号レベルが下げられた入力信号を歪み発生手段に供給し
て、歪み発生手段での３次以降の歪みの発生を抑制する
ことができるので、２次歪みのみを入力信号に与えるこ
とができる。
号レベルが下げられた入力信号を歪み発生手段に供給し
て、歪み発生手段での３次以降の歪みの発生を抑制する
ことができるので、２次歪みのみを入力信号に与えるこ
とができる。
【００３０】また、本発明の一態様によれば、入力信号
の信号レベルを下げることにより、３次以降の歪みが発
生することを抑制しながら前記入力信号に２次歪みを与
える２次歪み発生手段と、前記２次歪み発生手段とカス
ケード接続されており、偶数次の歪みを打ち消すことに
より、前記入力信号に３次の歪みを与える３次歪み発生
手段とを備えている。
の信号レベルを下げることにより、３次以降の歪みが発
生することを抑制しながら前記入力信号に２次歪みを与
える２次歪み発生手段と、前記２次歪み発生手段とカス
ケード接続されており、偶数次の歪みを打ち消すことに
より、前記入力信号に３次の歪みを与える３次歪み発生
手段とを備えている。
【００３１】このことにより、２次の歪み量と３次の歪
み量とを独立して調節することができる。
み量とを独立して調節することができる。
【００３２】
【発明の実施の形態】以下、本発明の第１実施例による
歪み補償回路について図面を参照しながら説明する。
歪み補償回路について図面を参照しながら説明する。
【００３３】図１は、本発明の第１実施例による歪み補
償回路の構成を示すブロック図である。図１において、
歪み発生手段１０１は、入力信号に対して歪みを発生さ
せるもので、例えば、ダイオードなどの非線形素子を含
み、入力信号をこの非線形素子に供給することにより歪
みを発生させる。歪み発生手段１０１により発生する歪
み量は、非線形素子に供給するバイアス電流を変化させ
ることにより調節される。
償回路の構成を示すブロック図である。図１において、
歪み発生手段１０１は、入力信号に対して歪みを発生さ
せるもので、例えば、ダイオードなどの非線形素子を含
み、入力信号をこの非線形素子に供給することにより歪
みを発生させる。歪み発生手段１０１により発生する歪
み量は、非線形素子に供給するバイアス電流を変化させ
ることにより調節される。
【００３４】減衰手段１０２は、伝送路を介して供給さ
れた信号を減衰させるもので、例えば、抵抗器やＰＩＮ
アッテネータ回路などにより構成され、伝送路とインピ
ーダンス整合がとられる。また、減衰手段１０２におけ
る減衰量を調節することにより、歪み発生手段１０１に
供給する電力量を調節し、入力信号に与えられる歪み量
を調節する。
れた信号を減衰させるもので、例えば、抵抗器やＰＩＮ
アッテネータ回路などにより構成され、伝送路とインピ
ーダンス整合がとられる。また、減衰手段１０２におけ
る減衰量を調節することにより、歪み発生手段１０１に
供給する電力量を調節し、入力信号に与えられる歪み量
を調節する。
【００３５】第１の結合手段１０３は、減衰手段１０２
の入力側と歪み発生手段１０１の入力側とを交流的に結
合するもので、減衰手段１０２の入力信号から交流成分
のみを取り出して歪み発生手段１０１に供給する。
の入力側と歪み発生手段１０１の入力側とを交流的に結
合するもので、減衰手段１０２の入力信号から交流成分
のみを取り出して歪み発生手段１０１に供給する。
【００３６】第２の結合手段１０４は、減衰手段１０２
の出力側と歪み発生手段１０１の出力側とを交流的に結
合するもので、歪み発生手段１０１により歪みが与えら
れた交流信号と減衰手段１０２の出力信号とを合成す
る。
の出力側と歪み発生手段１０１の出力側とを交流的に結
合するもので、歪み発生手段１０１により歪みが与えら
れた交流信号と減衰手段１０２の出力信号とを合成す
る。
【００３７】第１の結合手段１０３及び第２の結合手段
１０４は、例えば、コンデンサなどにより構成される。
このような構成において、減衰手段１０２は伝送路とイ
ンピーダンス整合がとられているため、広帯域に渡って
信号の伝送が可能になるとともに、減衰手段１０２に入
力される信号の一部を第１の結合手段１０３を介して歪
み発生手段１０１に供給して歪みを与えることができ
る。この際、歪み発生手段１０１と減衰手段１０２との
間における直流成分の伝達は第１の結合手段１０３及び
第２の結合手段１０４により遮断され、歪みを与える非
線形素子の動作点を減衰手段１０２の動作にかかわりな
く常に一定に保つことができるため、歪み発生手段１０
１におけるバイアス電流を変化させることにより入力信
号に与えられる歪み量を正確に調節することができる。
１０４は、例えば、コンデンサなどにより構成される。
このような構成において、減衰手段１０２は伝送路とイ
ンピーダンス整合がとられているため、広帯域に渡って
信号の伝送が可能になるとともに、減衰手段１０２に入
力される信号の一部を第１の結合手段１０３を介して歪
み発生手段１０１に供給して歪みを与えることができ
る。この際、歪み発生手段１０１と減衰手段１０２との
間における直流成分の伝達は第１の結合手段１０３及び
第２の結合手段１０４により遮断され、歪みを与える非
線形素子の動作点を減衰手段１０２の動作にかかわりな
く常に一定に保つことができるため、歪み発生手段１０
１におけるバイアス電流を変化させることにより入力信
号に与えられる歪み量を正確に調節することができる。
【００３８】次に、本発明の第２実施例による歪み補償
回路について図面を参照しながら説明する。図２は、本
発明の第２実施例による歪み補償回路の構成を示す回路
図であり、図１の歪み補償回路のより具体的な回路構成
を示すものである。
回路について図面を参照しながら説明する。図２は、本
発明の第２実施例による歪み補償回路の構成を示す回路
図であり、図１の歪み補償回路のより具体的な回路構成
を示すものである。
【００３９】図２において、２０１は入力信号に歪みを
与える歪み発生部、２０２は歪み発生手段に供給する電
力量を調節する減衰器部、２０３，２０５は高周波成分
が歪み補償回路から外部に送出されることを阻止するイ
ンダクタンス、２０４はＧａＡｓ電界効果トランジスタ
２０６にバイアス電流を供給する電流源、２０６は歪み
を発生させる非線形素子であり、この例の場合、ソース
／ドレイン間が短絡されたＧａＡｓ電界効果トランジス
タ、２０７、２０８は歪み発生部２０１と減衰器部２０
２とを交流結合させるコンデンサ、２０９〜２１１は伝
送路とインピーダンス整合をとるための抵抗器である。
与える歪み発生部、２０２は歪み発生手段に供給する電
力量を調節する減衰器部、２０３，２０５は高周波成分
が歪み補償回路から外部に送出されることを阻止するイ
ンダクタンス、２０４はＧａＡｓ電界効果トランジスタ
２０６にバイアス電流を供給する電流源、２０６は歪み
を発生させる非線形素子であり、この例の場合、ソース
／ドレイン間が短絡されたＧａＡｓ電界効果トランジス
タ、２０７、２０８は歪み発生部２０１と減衰器部２０
２とを交流結合させるコンデンサ、２０９〜２１１は伝
送路とインピーダンス整合をとるための抵抗器である。
【００４０】なお、歪み発生部２０１はインダクタンス
２０３、２０５、電流源２０４、ＧａＡｓ電界効果トラ
ンジスタ２０６から構成され、減衰器部２０２は抵抗器
２０９〜２１１から構成されている。
２０３、２０５、電流源２０４、ＧａＡｓ電界効果トラ
ンジスタ２０６から構成され、減衰器部２０２は抵抗器
２０９〜２１１から構成されている。
【００４１】ここで、抵抗器２０９〜２１１はπ型に接
続され、抵抗器２１０、２１１の一方の端子は接地端子
に接続され、抵抗器２０９と抵抗器２１０との接続点に
伝送路からの入力端子が接続され、抵抗器２０９と抵抗
器２１１との接続点に伝送路への出力端子が接続されて
いる。
続され、抵抗器２１０、２１１の一方の端子は接地端子
に接続され、抵抗器２０９と抵抗器２１０との接続点に
伝送路からの入力端子が接続され、抵抗器２０９と抵抗
器２１１との接続点に伝送路への出力端子が接続されて
いる。
【００４２】伝送路からの入力端子はコンデンサ２０７
を介してＧａＡｓ電界効果トランジスタ２０６のゲート
端子に接続され、伝送路への出力端子はコンデンサ２０
８を介してＧａＡｓ電界効果トランジスタ２０６のソー
ス端子及びドレイン端子に接続されている。また、Ｇａ
Ａｓ電界効果トランジスタ２０６のゲート端子はインダ
クタンス２０３を介して電源端子に接続され、電流源２
０４の入力端子はインダクタンス２０５を介してＧａＡ
ｓ電界効果トランジスタ２０６のソース端子及びドレイ
ン端子に接続され、電流源２０４の出力端子は接地端子
に接続されている。
を介してＧａＡｓ電界効果トランジスタ２０６のゲート
端子に接続され、伝送路への出力端子はコンデンサ２０
８を介してＧａＡｓ電界効果トランジスタ２０６のソー
ス端子及びドレイン端子に接続されている。また、Ｇａ
Ａｓ電界効果トランジスタ２０６のゲート端子はインダ
クタンス２０３を介して電源端子に接続され、電流源２
０４の入力端子はインダクタンス２０５を介してＧａＡ
ｓ電界効果トランジスタ２０６のソース端子及びドレイ
ン端子に接続され、電流源２０４の出力端子は接地端子
に接続されている。
【００４３】このような構成において、電流源２０４か
らの直流電流はインダクタンス２０３、２０５を介して
ＧａＡｓ電界効果トランジスタ２０６に供給され、Ｇａ
Ａｓ電界効果トランジスタ２０６のバイアス点を設定す
る。ここで、コンデンサ２０７、２０８は、電流源２０
４からの直流電流が減衰器部２０２に伝わることを阻止
する。
らの直流電流はインダクタンス２０３、２０５を介して
ＧａＡｓ電界効果トランジスタ２０６に供給され、Ｇａ
Ａｓ電界効果トランジスタ２０６のバイアス点を設定す
る。ここで、コンデンサ２０７、２０８は、電流源２０
４からの直流電流が減衰器部２０２に伝わることを阻止
する。
【００４４】入力信号ｆが減衰器部２０２に供給される
と、高周波成分がコンデンサ２０７を介して歪み発生部
２０１に供給され、ＧａＡｓ電界効果トランジスタ２０
６により歪み成分が付加された出力信号（ｆ＋Ａｆ2 ＋
Ｂｆ3 ・・・）が出力される。この際、減衰器部２０２
は伝送路とインピーダンス整合がとられているので、数
ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って歪み補償を行う
ことができる。
と、高周波成分がコンデンサ２０７を介して歪み発生部
２０１に供給され、ＧａＡｓ電界効果トランジスタ２０
６により歪み成分が付加された出力信号（ｆ＋Ａｆ2 ＋
Ｂｆ3 ・・・）が出力される。この際、減衰器部２０２
は伝送路とインピーダンス整合がとられているので、数
ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って歪み補償を行う
ことができる。
【００４５】次に、本発明の第２実施例による歪み補償
回路における歪み量の制御方法について説明する。図３
は、電流源２０４からの直流電流を調節して、歪み量を
制御する方法を説明する図である。
回路における歪み量の制御方法について説明する。図３
は、電流源２０４からの直流電流を調節して、歪み量を
制御する方法を説明する図である。
【００４６】図３（ａ）において、電流源２０４からの
電流バイアス量が小さい場合、入力信号は非線形度の大
きな領域にあるバイアス点３０１を中心に振動し、Ｇａ
Ａｓ電界効果トランジスタ２０６で与えられる歪み量は
大きくなる。
電流バイアス量が小さい場合、入力信号は非線形度の大
きな領域にあるバイアス点３０１を中心に振動し、Ｇａ
Ａｓ電界効果トランジスタ２０６で与えられる歪み量は
大きくなる。
【００４７】また、図３（ｂ）において、電流源２０４
からの電流バイアス量が大きい場合、入力信号は非線形
度の小さな領域にあるバイアス点３０２を中心に振動
し、ＧａＡｓ電界効果トランジスタ２０６で与えられる
歪み量は小さくなる。
からの電流バイアス量が大きい場合、入力信号は非線形
度の小さな領域にあるバイアス点３０２を中心に振動
し、ＧａＡｓ電界効果トランジスタ２０６で与えられる
歪み量は小さくなる。
【００４８】ここで、歪み発生部２０１と減衰器部２０
２とはコンデンサ２０７、２０８を介して接続されてい
るため、歪み発生部２０１と減衰器部２０２との間にお
ける直流成分の伝達はコンデンサ２０７、２０８により
遮断され、ＧａＡｓ電界効果トランジスタ２０６に設定
される電流バイアス量は常に一定に保たれるので、Ｇａ
Ａｓ電界効果トランジスタ２０６で与えられる歪み量を
正確に調節することができる。
２とはコンデンサ２０７、２０８を介して接続されてい
るため、歪み発生部２０１と減衰器部２０２との間にお
ける直流成分の伝達はコンデンサ２０７、２０８により
遮断され、ＧａＡｓ電界効果トランジスタ２０６に設定
される電流バイアス量は常に一定に保たれるので、Ｇａ
Ａｓ電界効果トランジスタ２０６で与えられる歪み量を
正確に調節することができる。
【００４９】次に、本発明の第２実施例による歪み補償
回路における歪み量のその他の制御方法について説明す
る。図４、５は、減衰器部２０２における減衰量を調節
して、歪み量を制御する方法を説明する図である。
回路における歪み量のその他の制御方法について説明す
る。図４、５は、減衰器部２０２における減衰量を調節
して、歪み量を制御する方法を説明する図である。
【００５０】図４（ａ）において、減衰器部２０２にお
ける減衰量を小さくした場合、減衰器部２０２に供給さ
れる電力量４０２は増加するとともに、歪み発生部２０
１に供給される電力量４０１は減少する。このため、図
４（ｂ）に示すように、歪み発生部２０１に供給される
信号の入力レベルは減少し、歪み発生部２０１で与えら
れる歪みは小さくなる。
ける減衰量を小さくした場合、減衰器部２０２に供給さ
れる電力量４０２は増加するとともに、歪み発生部２０
１に供給される電力量４０１は減少する。このため、図
４（ｂ）に示すように、歪み発生部２０１に供給される
信号の入力レベルは減少し、歪み発生部２０１で与えら
れる歪みは小さくなる。
【００５１】また、図５（ａ）において、減衰器部２０
２における減衰量を大きくした場合、減衰器部２０２に
供給される電力量５０２は減少するとともに、歪み発生
部２０１に供給される電力量５０１は増加する。このた
め、図５（ｂ）に示すように、歪み発生部２０１に供給
される信号の入力レベルは増加し、歪み発生部２０１で
与えられる歪みは大きくなる。
２における減衰量を大きくした場合、減衰器部２０２に
供給される電力量５０２は減少するとともに、歪み発生
部２０１に供給される電力量５０１は増加する。このた
め、図５（ｂ）に示すように、歪み発生部２０１に供給
される信号の入力レベルは増加し、歪み発生部２０１で
与えられる歪みは大きくなる。
【００５２】なお、図３，図４，図５において、電流Ｉ
を入力、電圧Ｖを出力とし、それぞれ入力および出力の
関係を示すと考えてもよい。なお、ＧａＡｓ電界効果ト
ランジスタ２０６として、例えば、ＨＥＭＴ（Ｈｉｇｈ
Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉ
ｓｔｏｒ）などを使用してもよく、ＧａＡｓ電界効果ト
ランジスタ２０６の代わりにＩｎＰ、ＺｎＳｅなどのそ
の他の化合物半導体電界効果トランジスタを使用しても
よい。
を入力、電圧Ｖを出力とし、それぞれ入力および出力の
関係を示すと考えてもよい。なお、ＧａＡｓ電界効果ト
ランジスタ２０６として、例えば、ＨＥＭＴ（Ｈｉｇｈ
Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉ
ｓｔｏｒ）などを使用してもよく、ＧａＡｓ電界効果ト
ランジスタ２０６の代わりにＩｎＰ、ＺｎＳｅなどのそ
の他の化合物半導体電界効果トランジスタを使用しても
よい。
【００５３】また、歪み発生素子として、ＧａＡｓ電界
効果トランジスタ２０６の代わりにダイオードを使用す
るようにしてもよい。以上説明したように、本発明の第
２実施例による歪み補償回路によれば、歪み発生素子に
バイアス電流を流す機能（電流量は可変）を持ち、歪み
量をきめ細かく調整することが可能な歪み発生部２０１
と、歪み発生部２０１に流れ込む信号電力を調整し、高
周波信号伝送を可能とする伝送路とインピーダンス整合
がとられた減衰器部２０２と、歪み発生部２０１と減衰
器部２０２とを直流的に分離するコンデンサ２０７、２
０８とを備えることにより、高周波まで歪み量を調整可
能とすることができる。
効果トランジスタ２０６の代わりにダイオードを使用す
るようにしてもよい。以上説明したように、本発明の第
２実施例による歪み補償回路によれば、歪み発生素子に
バイアス電流を流す機能（電流量は可変）を持ち、歪み
量をきめ細かく調整することが可能な歪み発生部２０１
と、歪み発生部２０１に流れ込む信号電力を調整し、高
周波信号伝送を可能とする伝送路とインピーダンス整合
がとられた減衰器部２０２と、歪み発生部２０１と減衰
器部２０２とを直流的に分離するコンデンサ２０７、２
０８とを備えることにより、高周波まで歪み量を調整可
能とすることができる。
【００５４】また、歪み発生素子としてソース／ドレイ
ン間が短絡されたＧａＡｓ電界効果トランジスタ２０６
を用いることにより、数ｋＨｚ〜１ＧＨｚ以上の広帯域
に渡って均一な予歪みを簡単な構成で生成することが可
能となる。
ン間が短絡されたＧａＡｓ電界効果トランジスタ２０６
を用いることにより、数ｋＨｚ〜１ＧＨｚ以上の広帯域
に渡って均一な予歪みを簡単な構成で生成することが可
能となる。
【００５５】さらに、１ＧＨｚ以上の広帯域で歪み補償
を行う場合、歪み特性が１ＧＨｚ以上の帯域まで均一な
１０ＧＨｚ以上の帯域を有するダイオードが必要となる
が、このようなダイオードとして例えば特殊なショット
キーダイオードを用いることが考えられるが、これは超
微細形状を持ち、高度な実装技術を要求され、高価であ
る。したがって、特殊なショットキーダイオードの代わ
りにＧａＡｓ電界効果トランジスタ２０６を用いること
により、より簡単な構成とすることができる。
を行う場合、歪み特性が１ＧＨｚ以上の帯域まで均一な
１０ＧＨｚ以上の帯域を有するダイオードが必要となる
が、このようなダイオードとして例えば特殊なショット
キーダイオードを用いることが考えられるが、これは超
微細形状を持ち、高度な実装技術を要求され、高価であ
る。したがって、特殊なショットキーダイオードの代わ
りにＧａＡｓ電界効果トランジスタ２０６を用いること
により、より簡単な構成とすることができる。
【００５６】次に、本発明の第３実施例による歪み補償
回路について図面を参照しながら説明する。この第３実
施例による歪み補償回路は、減衰器部にＰＩＮアッテネ
ータ回路を使用し、減衰器部における減衰量を調節でき
るようにしたものである。
回路について図面を参照しながら説明する。この第３実
施例による歪み補償回路は、減衰器部にＰＩＮアッテネ
ータ回路を使用し、減衰器部における減衰量を調節でき
るようにしたものである。
【００５７】図６は、本発明の第３実施例による歪み補
償回路の構成を示す回路図である。図６において、６０
１は入力信号に歪みを与える歪み発生部、６０２は伝送
路からの信号を減衰させる減衰器部、６０３、６０５は
高周波成分を阻止するインダクタンス、６０４はＧａＡ
ｓ電界効果トランジスタ６０６にバイアス電流を供給す
る電流源、６０７、６０８は歪み発生部６０１と減衰器
部６０２とを交流結合させるコンデンサ、６０９はＰＩ
Ｎアッテネータ回路、６１０はＰＩＮアッテネータ回路
のＰＩＮダイオードにバイアス電流を供給する電流源で
ある。
償回路の構成を示す回路図である。図６において、６０
１は入力信号に歪みを与える歪み発生部、６０２は伝送
路からの信号を減衰させる減衰器部、６０３、６０５は
高周波成分を阻止するインダクタンス、６０４はＧａＡ
ｓ電界効果トランジスタ６０６にバイアス電流を供給す
る電流源、６０７、６０８は歪み発生部６０１と減衰器
部６０２とを交流結合させるコンデンサ、６０９はＰＩ
Ｎアッテネータ回路、６１０はＰＩＮアッテネータ回路
のＰＩＮダイオードにバイアス電流を供給する電流源で
ある。
【００５８】ここで、図６の歪み補償回路が図２の歪み
補償回路と異なる点は、図２の歪み補償回路の減衰器部
２０２の代わりにＰＩＮアッテネータ回路６０９及び電
流源６１０からなる減衰器部６０２が使用されているこ
とである。
補償回路と異なる点は、図２の歪み補償回路の減衰器部
２０２の代わりにＰＩＮアッテネータ回路６０９及び電
流源６１０からなる減衰器部６０２が使用されているこ
とである。
【００５９】このような構成において、電流源６１０の
電流量を調節することにより、ＰＩＮアッテネータ回路
６０９のＰＩＮダイオードのバイアス点を移動させてＰ
ＩＮダイオードの抵抗を変えることができ、減衰量を変
化させることができる。
電流量を調節することにより、ＰＩＮアッテネータ回路
６０９のＰＩＮダイオードのバイアス点を移動させてＰ
ＩＮダイオードの抵抗を変えることができ、減衰量を変
化させることができる。
【００６０】そして、この減衰器部６０２の減衰量を変
化に応じて、歪み発生部６０１に供給される信号電力量
が変化するので、歪み発生部６０１により付加される予
歪み量をきめ細かく調節することができる。この際、減
衰器部６０２は伝送路とインピーダンス整合がとられて
いるので、数ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って歪
み補償を行うことができる。
化に応じて、歪み発生部６０１に供給される信号電力量
が変化するので、歪み発生部６０１により付加される予
歪み量をきめ細かく調節することができる。この際、減
衰器部６０２は伝送路とインピーダンス整合がとられて
いるので、数ｋＨｚ〜１ＧＨｚ以上の広帯域に渡って歪
み補償を行うことができる。
【００６１】図７は、本発明の第３実施例による歪み補
償回路のより詳細な構成を示す回路図である。図７にお
いて、７０１は入力信号に歪みを与える歪み発生部、７
０２は伝送路からの信号を減衰させる減衰器部、７０
３、７０５、７０９、７１１、７１８、７２１は高周波
成分を阻止するインダクタンス、７０４はＧａＡｓ電界
効果トランジスタ７０６にバイアス電流を供給する電流
源、７１０はＰＩＮダイオード７１２にバイアス電流を
供給する電流源、７２２はＰＩＮダイオード７２０にバ
イアス電流を供給する電流源、７０６は歪みを発生させ
るＧａＡｓ電界効果トランジスタ、７０７、７０８は歪
み発生部７０１と減衰器部７０２とを交流結合させるコ
ンデンサ、７１５、７１６は伝送路とインピーダンス整
合をとるための抵抗器、７１３、７１４はＰＩＮダイオ
ード７１２と伝送路とを交流結合させるコンデンサ、７
１７、７１９はＰＩＮダイオード７２０と伝送路とを交
流結合させるコンデンサ、７１２、７２０は減衰量を調
整するためのＰＩＮダイオードである。
償回路のより詳細な構成を示す回路図である。図７にお
いて、７０１は入力信号に歪みを与える歪み発生部、７
０２は伝送路からの信号を減衰させる減衰器部、７０
３、７０５、７０９、７１１、７１８、７２１は高周波
成分を阻止するインダクタンス、７０４はＧａＡｓ電界
効果トランジスタ７０６にバイアス電流を供給する電流
源、７１０はＰＩＮダイオード７１２にバイアス電流を
供給する電流源、７２２はＰＩＮダイオード７２０にバ
イアス電流を供給する電流源、７０６は歪みを発生させ
るＧａＡｓ電界効果トランジスタ、７０７、７０８は歪
み発生部７０１と減衰器部７０２とを交流結合させるコ
ンデンサ、７１５、７１６は伝送路とインピーダンス整
合をとるための抵抗器、７１３、７１４はＰＩＮダイオ
ード７１２と伝送路とを交流結合させるコンデンサ、７
１７、７１９はＰＩＮダイオード７２０と伝送路とを交
流結合させるコンデンサ、７１２、７２０は減衰量を調
整するためのＰＩＮダイオードである。
【００６２】減衰器部７０２において、伝送路の入力端
子と出力端子とは直列接続された抵抗器７１５、７１６
を介して接続されるとともに、伝送路の入力端子はコン
デンサ７１３を介してＰＩＮダイオード７１２のアノー
ド端子に接続され、伝送路の出力端子はコンデンサ７１
４を介してＰＩＮダイオード７１２のカソード端子に接
続され、ＰＩＮダイオード７１２のアノード端子はコイ
ル７０９を介して電源端子に接続され、ＰＩＮダイオー
ド７１２のカソード端子はコイル７１１及び電流源７１
０を介して接地端子に接続され、ＰＩＮダイオード７２
０のアノード端子はコンデンサ７１９を介して接地端子
に接続されるとともにコイル７１８を介して電源端子に
接続され、ＰＩＮダイオード７２０のカソード端子はコ
ンデンサ７１７を介して抵抗器７１５、７１６の接続点
に接続されるとともにコイル７２１及び電流源７２２を
介して接地端子に接続されている。
子と出力端子とは直列接続された抵抗器７１５、７１６
を介して接続されるとともに、伝送路の入力端子はコン
デンサ７１３を介してＰＩＮダイオード７１２のアノー
ド端子に接続され、伝送路の出力端子はコンデンサ７１
４を介してＰＩＮダイオード７１２のカソード端子に接
続され、ＰＩＮダイオード７１２のアノード端子はコイ
ル７０９を介して電源端子に接続され、ＰＩＮダイオー
ド７１２のカソード端子はコイル７１１及び電流源７１
０を介して接地端子に接続され、ＰＩＮダイオード７２
０のアノード端子はコンデンサ７１９を介して接地端子
に接続されるとともにコイル７１８を介して電源端子に
接続され、ＰＩＮダイオード７２０のカソード端子はコ
ンデンサ７１７を介して抵抗器７１５、７１６の接続点
に接続されるとともにコイル７２１及び電流源７２２を
介して接地端子に接続されている。
【００６３】このような構成において、電流源７１０か
らの直流電流はコイル７０９、７１１を介してＰＩＮダ
イオード７１２に供給され、ＰＩＮダイオード７１２の
バイアス点を設定する。また、電流源７２２からの直流
電流はコイル７１８、７２１を介してＰＩＮダイオード
７２０に供給され、ＰＩＮダイオード７２０のバイアス
点を設定する。このため、電流源７１０、７２２の電流
量を調節することにより、ＰＩＮダイオード７１２、７
２０のバイアス点を移動させてＰＩＮダイオード７１
２、７２０の抵抗を変えることができ、減衰量を変化さ
せることができる。
らの直流電流はコイル７０９、７１１を介してＰＩＮダ
イオード７１２に供給され、ＰＩＮダイオード７１２の
バイアス点を設定する。また、電流源７２２からの直流
電流はコイル７１８、７２１を介してＰＩＮダイオード
７２０に供給され、ＰＩＮダイオード７２０のバイアス
点を設定する。このため、電流源７１０、７２２の電流
量を調節することにより、ＰＩＮダイオード７１２、７
２０のバイアス点を移動させてＰＩＮダイオード７１
２、７２０の抵抗を変えることができ、減衰量を変化さ
せることができる。
【００６４】なお、歪み発生素子として、ＧａＡｓ電界
効果トランジスタ６０６、７０６の代わりに、ダイオー
ドを用いるようにしてもよい。以上説明したように、本
発明の第３実施例による歪み補償回路によれば、インピ
ーダンス固定で減衰量を変化させることができる減衰器
部６０２、７０２を使用することにより、歪み発生部６
０１、７０１に流れ込む信号電力量を変化させることが
でき、高周波まで歪み量をきめ細かく外部制御可能とす
ることができる。
効果トランジスタ６０６、７０６の代わりに、ダイオー
ドを用いるようにしてもよい。以上説明したように、本
発明の第３実施例による歪み補償回路によれば、インピ
ーダンス固定で減衰量を変化させることができる減衰器
部６０２、７０２を使用することにより、歪み発生部６
０１、７０１に流れ込む信号電力量を変化させることが
でき、高周波まで歪み量をきめ細かく外部制御可能とす
ることができる。
【００６５】次に、本発明の第４実施例による歪み補償
回路について図面を参照しながら説明する。この第４実
施例による歪み補償回路は、減衰器部に周波数特性を持
たせて、歪み発生素子の周波数特性を改善するようにし
たものである。
回路について図面を参照しながら説明する。この第４実
施例による歪み補償回路は、減衰器部に周波数特性を持
たせて、歪み発生素子の周波数特性を改善するようにし
たものである。
【００６６】図８は、本発明の第４実施例による歪み補
償回路の構成を示す回路図である。図８において、８０
１は入力信号に歪みを与える歪み発生部、８０２は伝送
路からの信号を減衰させる減衰器部、８０３、８０５は
高周波成分を阻止するインダクタンス、８０４はＧａＡ
ｓ電界効果トランジスタ８０６にバイアス電流を供給す
る電流源、８０６は歪みを発生させるＧａＡｓ電界効果
トランジスタ、８０７、８０８は歪み発生部８０１と減
衰器部８０２とを交流結合させるコンデンサ、８０９、
８１１〜８１３は入力信号を減衰させる抵抗器、８１０
は入力信号を減衰させるコンデンサである。
償回路の構成を示す回路図である。図８において、８０
１は入力信号に歪みを与える歪み発生部、８０２は伝送
路からの信号を減衰させる減衰器部、８０３、８０５は
高周波成分を阻止するインダクタンス、８０４はＧａＡ
ｓ電界効果トランジスタ８０６にバイアス電流を供給す
る電流源、８０６は歪みを発生させるＧａＡｓ電界効果
トランジスタ、８０７、８０８は歪み発生部８０１と減
衰器部８０２とを交流結合させるコンデンサ、８０９、
８１１〜８１３は入力信号を減衰させる抵抗器、８１０
は入力信号を減衰させるコンデンサである。
【００６７】図８の歪み補償回路が図２の歪み補償回路
と異なる点は、減衰器部２０２の代わりにＧａＡｓ電界
効果トランジスタ８０６の電力の周波数特性と逆の電力
の周波数特性を有する減衰器部８０２を使用することで
ある。
と異なる点は、減衰器部２０２の代わりにＧａＡｓ電界
効果トランジスタ８０６の電力の周波数特性と逆の電力
の周波数特性を有する減衰器部８０２を使用することで
ある。
【００６８】すなわち、減衰器部６０２において、伝送
路の入力端子と出力端子とは抵抗器８０９を介して接続
されているとともに、直列接続されたコンデンサ８１０
と抵抗器８１１とが抵抗器８０９に並列に接続され、伝
送路の入力端子は抵抗器８１２を介して接地端子に接続
され、伝送路の出力端子は抵抗器８１３を介して接地端
子に接続されている。
路の入力端子と出力端子とは抵抗器８０９を介して接続
されているとともに、直列接続されたコンデンサ８１０
と抵抗器８１１とが抵抗器８０９に並列に接続され、伝
送路の入力端子は抵抗器８１２を介して接地端子に接続
され、伝送路の出力端子は抵抗器８１３を介して接地端
子に接続されている。
【００６９】そして、例えば、ＧａＡｓ電界効果トラン
ジスタ８０６の歪み量の周波数特性が、図８（ｃ）に示
すように、高域において増加する場合、減衰器部８０２
の電力の周波数特性を、図８（ｂ）に示すように、高域
において増加させることにより、ＧａＡｓ電界効果トラ
ンジスタ８０６に供給される電力の周波数特性が、図８
（ａ）に示すように、高域において減少するようにす
る。
ジスタ８０６の歪み量の周波数特性が、図８（ｃ）に示
すように、高域において増加する場合、減衰器部８０２
の電力の周波数特性を、図８（ｂ）に示すように、高域
において増加させることにより、ＧａＡｓ電界効果トラ
ンジスタ８０６に供給される電力の周波数特性が、図８
（ａ）に示すように、高域において減少するようにす
る。
【００７０】このことにより、入力信号が減衰器部８０
２に供給された場合、減衰器部８０２における高域成分
の減衰量が低域成分の減衰量に比べて少なくなり、歪み
発生部８０１に供給される高域成分の電力量が低域成分
の電力量に比べて減少するので、この歪み発生部８０１
に供給される高域成分の電力量の減少によりＧａＡｓ電
界効果トランジスタ８０６の高域での歪み量の増加が相
殺され、図８（ｄ）に示すように、歪み量の周波数特性
の平坦な出力信号を得ることができる。
２に供給された場合、減衰器部８０２における高域成分
の減衰量が低域成分の減衰量に比べて少なくなり、歪み
発生部８０１に供給される高域成分の電力量が低域成分
の電力量に比べて減少するので、この歪み発生部８０１
に供給される高域成分の電力量の減少によりＧａＡｓ電
界効果トランジスタ８０６の高域での歪み量の増加が相
殺され、図８（ｄ）に示すように、歪み量の周波数特性
の平坦な出力信号を得ることができる。
【００７１】なお、歪み発生素子として、ＧａＡｓ電界
効果トランジスタ８０６の代わりにダイオードを用いる
ようにしてもよい。また、減衰器部８０２として、Ｇａ
Ａｓ電界効果トランジスタ８０６と逆の周波数特性を持
たせるようにしたＰＩＮアッテネータ回路を用いてもよ
い。
効果トランジスタ８０６の代わりにダイオードを用いる
ようにしてもよい。また、減衰器部８０２として、Ｇａ
Ａｓ電界効果トランジスタ８０６と逆の周波数特性を持
たせるようにしたＰＩＮアッテネータ回路を用いてもよ
い。
【００７２】以上説明したように、本発明の第４実施例
による歪み補償回路によれば、減衰器部８０２に周波数
特性を持たせることにより、歪み発生素子に流れ込む電
力に周波数特性を持たせ、予歪みの周波数特性を制御す
ることができ、広帯域の歪み補償を行うことができる。
次に、本発明の第５実施例による歪み補償回路について
図面を参照しながら説明する。この第５実施例による歪
み補償回路は、歪み発生部において偶数次歪みを打ち消
すことにより、奇数次歪みのみを生成できるようにした
ものである。
による歪み補償回路によれば、減衰器部８０２に周波数
特性を持たせることにより、歪み発生素子に流れ込む電
力に周波数特性を持たせ、予歪みの周波数特性を制御す
ることができ、広帯域の歪み補償を行うことができる。
次に、本発明の第５実施例による歪み補償回路について
図面を参照しながら説明する。この第５実施例による歪
み補償回路は、歪み発生部において偶数次歪みを打ち消
すことにより、奇数次歪みのみを生成できるようにした
ものである。
【００７３】図９は、本発明の第５実施例による歪み補
償回路の構成を示す回路図である。図９において、９０
１は入力信号に歪みを与える歪み発生部、９０２は伝送
路からの信号を減衰させる減衰器部、９０３は歪み発生
部９０１で生成された歪みのうち偶数次歪みを打ち消す
歪み発生部、９０４、９０６、９１６、９１８は高周波
成分を阻止するインダクタンス、９０５はＧａＡｓ電界
効果トランジスタ９０７にバイアス電流を供給する電流
源、９１５はＧａＡｓ電界効果トランジスタ９１７にバ
イアス電流を供給する電流源、９０７、９１７は歪みを
発生させるＧａＡｓ電界効果トランジスタ、９０８、９
０９は歪み発生部９０１と減衰器部９０２とを交流結合
させるコンデンサ、９１３、９１４は歪み発生部９０３
と減衰器部９０２とを交流結合させるコンデンサ、９１
０〜９１２は伝送路とインピーダンス整合をとるための
抵抗器である。
償回路の構成を示す回路図である。図９において、９０
１は入力信号に歪みを与える歪み発生部、９０２は伝送
路からの信号を減衰させる減衰器部、９０３は歪み発生
部９０１で生成された歪みのうち偶数次歪みを打ち消す
歪み発生部、９０４、９０６、９１６、９１８は高周波
成分を阻止するインダクタンス、９０５はＧａＡｓ電界
効果トランジスタ９０７にバイアス電流を供給する電流
源、９１５はＧａＡｓ電界効果トランジスタ９１７にバ
イアス電流を供給する電流源、９０７、９１７は歪みを
発生させるＧａＡｓ電界効果トランジスタ、９０８、９
０９は歪み発生部９０１と減衰器部９０２とを交流結合
させるコンデンサ、９１３、９１４は歪み発生部９０３
と減衰器部９０２とを交流結合させるコンデンサ、９１
０〜９１２は伝送路とインピーダンス整合をとるための
抵抗器である。
【００７４】図９の歪み補償回路が図２の歪み補償回路
と異なる点は、歪み発生部９０３をコンデンサ９１３、
９１４を介して減衰器部９０２に接続したことである。
この歪み発生部９０３は、歪み発生部９０１と同一の構
成を有しており、歪み発生部９０３を歪み発生部９０１
に対して向きを反転させて減衰器部９０２に接続してい
る点が異なっている。すなわち、減衰器部９０２の入力
端子には、ＧａＡｓ電界効果トランジスタ９０７のゲー
ト端子をコンデンサ９０８を介して接続するとともに、
ＧａＡｓ電界効果トランジスタ９１７のソース端子及び
ドレイン端子をコンデンサ９１３を介して接続し、減衰
器部９０２の出力端子には、ＧａＡｓ電界効果トランジ
スタ９０７のソース端子及びドレイン端子をコンデンサ
９０９を介して接続するとともに、ＧａＡｓ電界効果ト
ランジスタ９１７のゲート端子をコンデンサ９１４を介
して接続している。
と異なる点は、歪み発生部９０３をコンデンサ９１３、
９１４を介して減衰器部９０２に接続したことである。
この歪み発生部９０３は、歪み発生部９０１と同一の構
成を有しており、歪み発生部９０３を歪み発生部９０１
に対して向きを反転させて減衰器部９０２に接続してい
る点が異なっている。すなわち、減衰器部９０２の入力
端子には、ＧａＡｓ電界効果トランジスタ９０７のゲー
ト端子をコンデンサ９０８を介して接続するとともに、
ＧａＡｓ電界効果トランジスタ９１７のソース端子及び
ドレイン端子をコンデンサ９１３を介して接続し、減衰
器部９０２の出力端子には、ＧａＡｓ電界効果トランジ
スタ９０７のソース端子及びドレイン端子をコンデンサ
９０９を介して接続するとともに、ＧａＡｓ電界効果ト
ランジスタ９１７のゲート端子をコンデンサ９１４を介
して接続している。
【００７５】そして、入力信号ｆを減衰器部９０２に入
力することにより、ＧａＡｓ電界効果トランジスタ９０
７、９１７で歪みが生成される。ここで、ＧａＡｓ電界
効果トランジスタ９０７、９１７は原点対称となるよう
に接続されているので、ＧａＡｓ電界効果トランジスタ
９０７、９１７で生成された偶数次歪み成分は打ち消さ
れ、奇数次歪み信号（ｆ＋Ａｆ3 ＋Ｂｆ5 ・・・）が出
力される。
力することにより、ＧａＡｓ電界効果トランジスタ９０
７、９１７で歪みが生成される。ここで、ＧａＡｓ電界
効果トランジスタ９０７、９１７は原点対称となるよう
に接続されているので、ＧａＡｓ電界効果トランジスタ
９０７、９１７で生成された偶数次歪み成分は打ち消さ
れ、奇数次歪み信号（ｆ＋Ａｆ3 ＋Ｂｆ5 ・・・）が出
力される。
【００７６】このことにより、予歪みとして奇数次歪み
成分のみを入力信号に与えることができ、偶数次歪みと
独立して奇数次歪みの歪み量を調整することができる。
なお、歪み発生素子として、ＧａＡｓ電界効果トランジ
スタ９０７、９１７の代わりにダイオードを用いるよう
にしてもよい。また、減衰器部９０２として、ＰＩＮア
ッテネータ回路を使用してもよく、さらに、ＧａＡｓ電
界効果トランジスタ９０７、９１７の周波数特性と逆の
周波数特性を減衰器部９０２に持たせるようにしてもよ
い。
成分のみを入力信号に与えることができ、偶数次歪みと
独立して奇数次歪みの歪み量を調整することができる。
なお、歪み発生素子として、ＧａＡｓ電界効果トランジ
スタ９０７、９１７の代わりにダイオードを用いるよう
にしてもよい。また、減衰器部９０２として、ＰＩＮア
ッテネータ回路を使用してもよく、さらに、ＧａＡｓ電
界効果トランジスタ９０７、９１７の周波数特性と逆の
周波数特性を減衰器部９０２に持たせるようにしてもよ
い。
【００７７】以上説明したように、本発明の第５実施例
による歪み補償回路によれば、減衰器部９０２に対し
て、歪み発生部９０１、９０３を原点対称となるように
接続することにより、奇数次の歪みを発生させることな
く、偶数次の歪みのみの歪み量を制御することができ
る。また、方向性結合器などの部品を使用することなし
に歪み補償回路を構成することができるので、小型化や
低価格化が可能となる。
による歪み補償回路によれば、減衰器部９０２に対し
て、歪み発生部９０１、９０３を原点対称となるように
接続することにより、奇数次の歪みを発生させることな
く、偶数次の歪みのみの歪み量を制御することができ
る。また、方向性結合器などの部品を使用することなし
に歪み補償回路を構成することができるので、小型化や
低価格化が可能となる。
【００７８】次に、本発明の第６実施例による歪み補償
回路について図面を参照しながら説明する。この第６実
施例による歪み補償回路は、２次歪みと３次歪みとを独
立して調節できるようにしたものである。すなわち、２
次歪みを生成する場合、入力信号のレベルを下げて歪み
を与えることにより、３次歪みが生成されることを抑制
し、３次歪みを生成する場合、歪み発生素子を原点対称
に配置して歪みを与えることにより、歪み発生素子で生
成された２次歪みを打ち消すようにする。
回路について図面を参照しながら説明する。この第６実
施例による歪み補償回路は、２次歪みと３次歪みとを独
立して調節できるようにしたものである。すなわち、２
次歪みを生成する場合、入力信号のレベルを下げて歪み
を与えることにより、３次歪みが生成されることを抑制
し、３次歪みを生成する場合、歪み発生素子を原点対称
に配置して歪みを与えることにより、歪み発生素子で生
成された２次歪みを打ち消すようにする。
【００７９】図１０は、本発明の第６実施例による歪み
補償回路の構成を示す回路図である。図１０において、
１００１は入力信号の信号レベルを低下させる３次歪み
量調整部、１００２は入力信号を歪ませる２・３次歪み
補正部、１００３は入力信号を増幅するアンプ、１００
４は３次歪みを生成する３次歪み補正部、１００５は２
次歪み生成部、１００６は３次歪み生成部である。
補償回路の構成を示す回路図である。図１０において、
１００１は入力信号の信号レベルを低下させる３次歪み
量調整部、１００２は入力信号を歪ませる２・３次歪み
補正部、１００３は入力信号を増幅するアンプ、１００
４は３次歪みを生成する３次歪み補正部、１００５は２
次歪み生成部、１００６は３次歪み生成部である。
【００８０】２・３次歪み補正部１００２は、例えば、
図２の歪み補償回路により構成され、３次歪み補正部１
００４は、例えば、図９の歪み補償回路により構成され
る。２次歪み生成部１００５は、入力信号に対して２次
歪みのみを与えるものであり、３次歪み量調整部１００
１及び２・３次歪み補正部１００２により構成される。
ここで、３次歪み量調整部１００１は、２・３次歪み補
正部１００２における３次歪みの歪み量Ｂが所定の値以
下になるように、入力信号の入力レベルを低下させる。
この際、２・３次歪み補正部１００２における３次歪み
の歪み量Ｂは、２次歪みの歪み量Ａに比べて入力信号の
入力レベル依存性が大きく、入力信号の入力レベルを調
節することにより、２・３次歪み補正部１００２におけ
る２次歪みの歪み量Ａを確保したまま、３次歪みの歪み
量Ｂを低下させることができる。
図２の歪み補償回路により構成され、３次歪み補正部１
００４は、例えば、図９の歪み補償回路により構成され
る。２次歪み生成部１００５は、入力信号に対して２次
歪みのみを与えるものであり、３次歪み量調整部１００
１及び２・３次歪み補正部１００２により構成される。
ここで、３次歪み量調整部１００１は、２・３次歪み補
正部１００２における３次歪みの歪み量Ｂが所定の値以
下になるように、入力信号の入力レベルを低下させる。
この際、２・３次歪み補正部１００２における３次歪み
の歪み量Ｂは、２次歪みの歪み量Ａに比べて入力信号の
入力レベル依存性が大きく、入力信号の入力レベルを調
節することにより、２・３次歪み補正部１００２におけ
る２次歪みの歪み量Ａを確保したまま、３次歪みの歪み
量Ｂを低下させることができる。
【００８１】３次歪み生成部１００６は、アンプ１００
３及び３次歪み補正部１００４により構成される。ここ
で、アンプ１００３は、３次歪み補正部１００４におけ
る３次歪みの発生可能なレベルまで入力信号の入力レベ
ルを増幅させるものであり、このアンプ１００３からの
出力信号を３次歪み補正部１００４に供給することによ
り、３次歪み補正部１００４において、３次歪みのみを
入力信号に与えることができる。
３及び３次歪み補正部１００４により構成される。ここ
で、アンプ１００３は、３次歪み補正部１００４におけ
る３次歪みの発生可能なレベルまで入力信号の入力レベ
ルを増幅させるものであり、このアンプ１００３からの
出力信号を３次歪み補正部１００４に供給することによ
り、３次歪み補正部１００４において、３次歪みのみを
入力信号に与えることができる。
【００８２】このように、２次歪み生成部１００５によ
り与えられる２次歪みと３次歪み生成部１００６により
与えられる３次歪みとはそれぞれ独立して生成され、２
次歪み及び３次歪みを独立して調節することができる。
り与えられる２次歪みと３次歪み生成部１００６により
与えられる３次歪みとはそれぞれ独立して生成され、２
次歪み及び３次歪みを独立して調節することができる。
【００８３】次に、本発明の第６実施例による歪み補償
回路の動作を数式を用いてより詳細に説明する。図１０
において、３次歪み補正部１００４に入力信号ｆ′が供
給された場合、４次以降の歪みを０とみなして無視する
と、３次歪み補正部１００４において３次歪みが与えら
れ、３次歪み補正部１００４からの出力信号ｆ′′は
（１）式のようになる。
回路の動作を数式を用いてより詳細に説明する。図１０
において、３次歪み補正部１００４に入力信号ｆ′が供
給された場合、４次以降の歪みを０とみなして無視する
と、３次歪み補正部１００４において３次歪みが与えら
れ、３次歪み補正部１００４からの出力信号ｆ′′は
（１）式のようになる。
【００８４】 ｆ′′＝ｆ′＋Ｃｆ′3 ・・・（１） また、２・３次歪み補正部１００２に入力信号ｆが供給
された場合、４次以降の歪みを０とみなして無視する
と、２・３次歪み補正部１００２において２次及び３次
歪みが与えられ、２・３次歪み補正部１００２からの出
力信号ｆ′は（２）式のようになる。
された場合、４次以降の歪みを０とみなして無視する
と、２・３次歪み補正部１００２において２次及び３次
歪みが与えられ、２・３次歪み補正部１００２からの出
力信号ｆ′は（２）式のようになる。
【００８５】 ｆ′＝ｆ＋Ａｆ2 ＋Ｂｆ3 ・・・（２） この（２）式を（１）式に代入し、４次以降の項を０と
みなして無視すると、 ｆ′′＝ｆ′＋Ｃｆ′3 ≒（ｆ＋Ａｆ2 ＋Ｂｆ3 ）＋Ｃ（ｆ＋Ａｆ2 ＋Ｂｆ3 ）3 ≒（ｆ＋Ａｆ2 ＋Ｂｆ3 ）＋Ｃｆ3 ＝ｆ＋Ａｆ2 ＋（Ｂ＋Ｃ）ｆ3 ・・・（３） となる。
みなして無視すると、 ｆ′′＝ｆ′＋Ｃｆ′3 ≒（ｆ＋Ａｆ2 ＋Ｂｆ3 ）＋Ｃ（ｆ＋Ａｆ2 ＋Ｂｆ3 ）3 ≒（ｆ＋Ａｆ2 ＋Ｂｆ3 ）＋Ｃｆ3 ＝ｆ＋Ａｆ2 ＋（Ｂ＋Ｃ）ｆ3 ・・・（３） となる。
【００８６】ここで、３次歪み量調整部１００１によ
り、２・３次歪み補正部１００２における２次歪みの歪
み量Ａに比べて３次歪みの歪み量Ｂを無視することがで
きるレベルまで、２・３次歪み補正部１００２に供給さ
れる入力信号ｆの信号レベルを減衰させることによっ
て、（３）式における係数Ｂを係数Ｃに対して無視する
ことができる。
り、２・３次歪み補正部１００２における２次歪みの歪
み量Ａに比べて３次歪みの歪み量Ｂを無視することがで
きるレベルまで、２・３次歪み補正部１００２に供給さ
れる入力信号ｆの信号レベルを減衰させることによっ
て、（３）式における係数Ｂを係数Ｃに対して無視する
ことができる。
【００８７】従って、（３）式は（４）式のように近似
することができる。 ｆ′′＝ｆ＋Ａｆ2 ＋Ｃｆ3 （∵Ｂ≪Ｃ） ・・・（４） （４）式において、２次歪みにおける係数Ａは２次歪み
生成部１００５により独立して調節でき、３次歪みにお
ける係数Ｃは３次歪み生成部１００６により独立して調
節できるので、２次歪み及び３次歪みをそれぞれ独立し
て調節することができる。
することができる。 ｆ′′＝ｆ＋Ａｆ2 ＋Ｃｆ3 （∵Ｂ≪Ｃ） ・・・（４） （４）式において、２次歪みにおける係数Ａは２次歪み
生成部１００５により独立して調節でき、３次歪みにお
ける係数Ｃは３次歪み生成部１００６により独立して調
節できるので、２次歪み及び３次歪みをそれぞれ独立し
て調節することができる。
【００８８】なお、歪み発生素子として、ダイオードの
他にソース／ドレイン間が短絡されたＧａＡｓ電界効果
トランジスタを用いるようにしてもよい。また、減衰器
部として、π型抵抗器の他にＰＩＮアッテネータ回路を
使用してもよく、さらに、歪み発生素子の周波数特性と
逆の周波数特性を減衰器部に持たせるようにしてもよ
い。また、２次歪み生成部１００５と３次歪み生成部１
００６との配置を逆にしてもよい。
他にソース／ドレイン間が短絡されたＧａＡｓ電界効果
トランジスタを用いるようにしてもよい。また、減衰器
部として、π型抵抗器の他にＰＩＮアッテネータ回路を
使用してもよく、さらに、歪み発生素子の周波数特性と
逆の周波数特性を減衰器部に持たせるようにしてもよ
い。また、２次歪み生成部１００５と３次歪み生成部１
００６との配置を逆にしてもよい。
【００８９】以上説明したように、本発明の第６実施例
による歪み補償回路によれば、２次歪み生成部１００５
と３次歪み生成部１００６とをカスケード接続すること
により、２次歪みと３次歪みとを独立して調節すること
ができ、方向性結合器などの部品が不要となるため、小
型化及び低価格化が可能となる。
による歪み補償回路によれば、２次歪み生成部１００５
と３次歪み生成部１００６とをカスケード接続すること
により、２次歪みと３次歪みとを独立して調節すること
ができ、方向性結合器などの部品が不要となるため、小
型化及び低価格化が可能となる。
【００９０】また、入力信号の信号レベルを低下させる
アッテネータを歪み発生回路の前段に配置することによ
り、３次歪みの発生を抑制しながら２次歪みのみを生成
することができるので、１８０°結合器などの部品を用
いることなしに２次歪み発生回路を構成することができ
る。
アッテネータを歪み発生回路の前段に配置することによ
り、３次歪みの発生を抑制しながら２次歪みのみを生成
することができるので、１８０°結合器などの部品を用
いることなしに２次歪み発生回路を構成することができ
る。
【００９１】
【発明の効果】以上説明したように、本発明によれば、
伝送路を介して供給された入力信号を減衰させる減衰手
段を設け、減衰手段と歪み発生手段とを交流的に接続す
ることにより、歪み発生手段の直流信号を調節して歪み
発生手段により与えられる歪み量を正確に調節できると
ともに、減衰手段における減衰量を変化させて歪み発生
手段により与えられる歪み量を調節することができる。
さらに、減衰手段により伝送路とインピーダンス整合を
取ることにより、広帯域に渡って歪み補償を行うことが
できる。
伝送路を介して供給された入力信号を減衰させる減衰手
段を設け、減衰手段と歪み発生手段とを交流的に接続す
ることにより、歪み発生手段の直流信号を調節して歪み
発生手段により与えられる歪み量を正確に調節できると
ともに、減衰手段における減衰量を変化させて歪み発生
手段により与えられる歪み量を調節することができる。
さらに、減衰手段により伝送路とインピーダンス整合を
取ることにより、広帯域に渡って歪み補償を行うことが
できる。
【００９２】また、本発明の一態様によれば、伝送路と
歪み発生手段をコンデンサで結合したので回路規模を小
さくでき、したがって回路の占有するスペースを小型化
することができる。
歪み発生手段をコンデンサで結合したので回路規模を小
さくでき、したがって回路の占有するスペースを小型化
することができる。
【００９３】また、本発明の一態様によれば、歪み発生
手段の周波数特性と逆の周波数特性を減衰手段に持たせ
ることにより、歪み発生手段における歪み量の周波数特
性を、歪み発生手段に供給される電力量の周波数特性に
より打ち消すことができ、予歪み量の周波数特性を改善
することができる。
手段の周波数特性と逆の周波数特性を減衰手段に持たせ
ることにより、歪み発生手段における歪み量の周波数特
性を、歪み発生手段に供給される電力量の周波数特性に
より打ち消すことができ、予歪み量の周波数特性を改善
することができる。
【００９４】また、本発明の一態様によれば、ソース／
ドレイン間を短絡した化合物半導体からなる電界効果ト
ランジスタを歪み発生素子とすることにより、広帯域に
渡って均一な予歪みを簡単な構成で生成することができ
る。
ドレイン間を短絡した化合物半導体からなる電界効果ト
ランジスタを歪み発生素子とすることにより、広帯域に
渡って均一な予歪みを簡単な構成で生成することができ
る。
【００９５】また、本発明の一態様によれば、第１の歪
み発生手段と第２の歪み発生手段とを原点対称に配置す
ることにより、第１の歪み発生手段及び第２の歪み発生
手段で発生する偶数次歪みは打ち消すことができ、奇数
次歪みのみを発生させることができる。
み発生手段と第２の歪み発生手段とを原点対称に配置す
ることにより、第１の歪み発生手段及び第２の歪み発生
手段で発生する偶数次歪みは打ち消すことができ、奇数
次歪みのみを発生させることができる。
【００９６】また、本発明の一態様によれば、信号レベ
ルを下げて入力信号を歪み発生手段に供給することによ
り、歪み発生手段での３次以降の歪みの発生を抑制する
ことができ、入力信号に２次歪みのみを与えることがで
きる。
ルを下げて入力信号を歪み発生手段に供給することによ
り、歪み発生手段での３次以降の歪みの発生を抑制する
ことができ、入力信号に２次歪みのみを与えることがで
きる。
【００９７】また、本発明の一態様によれば、２次歪み
発生手段と３次歪み発生手段とをカスケード接続するこ
とにより、２次の歪み量と３次の歪み量とを独立して調
節することができる。
発生手段と３次歪み発生手段とをカスケード接続するこ
とにより、２次の歪み量と３次の歪み量とを独立して調
節することができる。
【図１】本発明の第１実施例に係る歪み補償回路の構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明の第２実施例に係る歪み補償回路の構成
を示す回路図である。
を示す回路図である。
【図３】本発明の第２実施例に係る歪み補償回路の動作
を説明する図である。
を説明する図である。
【図４】本発明の第２実施例に係る歪み補償回路の動作
を説明する図である。
を説明する図である。
【図５】本発明の第２実施例に係る歪み補償回路の動作
を説明する図である。
を説明する図である。
【図６】本発明の第３実施例に係る歪み補償回路の構成
を示す回路図である。
を示す回路図である。
【図７】図６の歪み補償回路のより詳細な構成を示す回
路図である。
路図である。
【図８】本発明の第４実施例に係る歪み補償回路の歪み
成分の位相特性を示す図である。
成分の位相特性を示す図である。
【図９】本発明の第５実施例に係る歪み補償回路の構成
を示す回路図である。
を示す回路図である。
【図１０】本発明の第６実施例に係る歪み補償回路の構
成を示すブロック図である。
成を示すブロック図である。
【図１１】本発明の第６実施例に係る歪み補償回路の入
力レベルによる２次歪み及び３次歪みの歪み量の変化を
示すグラフである。
力レベルによる２次歪み及び３次歪みの歪み量の変化を
示すグラフである。
【図１２】従来のプリディストータ方式を示す図であ
る。
る。
【図１３】従来の歪み補償回路の構成を示すブロック図
である。
である。
【図１４】従来の歪み補償回路の構成を示す回路図であ
る。
る。
１０１ 歪み発生手段 １０２ 減衰手段 １０３ 第１の結合手段 １０４ 第２の結合手段 ２０１、６０１、７０１、８０１、９０１、９０３ 歪
み発生部 ２０２、６０２、７０２、８０２、９０２ 減衰器部 ２０３、２０５、４０３、４０５、５０３、５０５、５
０９、５１１、５１８、５２１、６０３、６０５、７０
３、７０５、７０９、７１１、７１８、７２１、８０
３、８０５、９０６、９１６、９１８ コイル ２０４、４０４、５０４、５１０、５２２、６０４、６
１０、７０４、７１０、７２２、８０４、９０５、９１
５ 電流源 ２０６、５０６、５１２、５２０、６０６、７０６、８
０６、９０７、９１７ＧａＡｓ電界効果トランジスタ ２０７、２０８、４０７、４０８、４０７、４０８、５
１３、５１４、５１７、５１９、６０７、６０８、７０
７、７０８、７１３、７１４、７１７、７１９、８０
７、８０８、８１０ コンデンサ ２０９〜２１１、４０９〜４１１、５１５、５１６、７
１５、７１６、８０９、８１１〜８１３ 抵抗器 ６０９ ＰＩＮアッテネータ回路 ７１２、７２０ ダイオード １００１ ３次歪み量調整部 １００２ ２・３次歪み補正部 １００３ アンプ １００４ ３次歪み補正部 １００５ ２次歪み生成部 １００６ ３次歪み生成部
み発生部 ２０２、６０２、７０２、８０２、９０２ 減衰器部 ２０３、２０５、４０３、４０５、５０３、５０５、５
０９、５１１、５１８、５２１、６０３、６０５、７０
３、７０５、７０９、７１１、７１８、７２１、８０
３、８０５、９０６、９１６、９１８ コイル ２０４、４０４、５０４、５１０、５２２、６０４、６
１０、７０４、７１０、７２２、８０４、９０５、９１
５ 電流源 ２０６、５０６、５１２、５２０、６０６、７０６、８
０６、９０７、９１７ＧａＡｓ電界効果トランジスタ ２０７、２０８、４０７、４０８、４０７、４０８、５
１３、５１４、５１７、５１９、６０７、６０８、７０
７、７０８、７１３、７１４、７１７、７１９、８０
７、８０８、８１０ コンデンサ ２０９〜２１１、４０９〜４１１、５１５、５１６、７
１５、７１６、８０９、８１１〜８１３ 抵抗器 ６０９ ＰＩＮアッテネータ回路 ７１２、７２０ ダイオード １００１ ３次歪み量調整部 １００２ ２・３次歪み補正部 １００３ アンプ １００４ ３次歪み補正部 １００５ ２次歪み生成部 １００６ ３次歪み生成部
Claims (17)
- 【請求項１】 歪み発生手段に供給する電力量を調節す
る電力量調節手段と、 前記電力量調節手段の入力側から高周波の交流信号のみ
を取り出す第１の結合手段と、 非線形素子を含み、前記第１の結合手段により取り出し
た交流信号を直流バイアスと重ね合わせて歪ませる歪み
発生手段と、 前記歪み発生手段により歪みが与えられた高周波の交流
信号を前記電力量調節手段の出力側に供給する第２の結
合手段とを備えることを特徴とする歪み補償回路。 - 【請求項２】 前記電力量調節手段は、減衰手段からな
り前記伝送路とインピーダンス整合が取られていること
を特徴とする請求項１に記載の歪み補償回路。 - 【請求項３】 前記電力量調節手段は減衰手段からな
り、ＰＩＮアッテネータ回路であることを特徴とする請
求項２に記載の歪み補償回路。 - 【請求項４】 前記電力量調節手段は、前記歪み発生手
段の電力の周波数特性と逆の電力の周波数特性を有する
ことを特徴とする請求項１〜３のいずれか１項に記載の
歪み補償回路。 - 【請求項５】 前記歪み発生手段は、非線形素子と、 前記非線形素子にバイアス電流を与える電流発生手段と
を備えることを特徴とする請求項１〜４のいずれか１項
に記載の歪み補償回路。 - 【請求項６】 前記非線形素子は、ソース／ドレイン間
を短絡した化合物半導体からなる電界効果トランジスタ
であることを特徴とする請求項５に記載の歪み補償回
路。 - 【請求項７】 前記非線形素子は、ダイオードであるこ
とを特徴とする請求項５に記載の歪み補正回路。 - 【請求項８】 前記歪み発生手段は、該非線形素子の入
力に接続された第１のインダクタンスと、出力に接続さ
れた第２のインダクタンスからなることを特徴とする請
求項５に記載の歪み補償回路。 - 【請求項９】 前記第１および第２の結合手段は、それ
ぞれコンデンサからなることを特徴とする請求項１に記
載の歪み補償回路。 - 【請求項１０】 歪み発生手段に供給する電力量を調節
する減衰手段と、 前記減衰手段の入力側から交流信号のみを取り出す第１
の結合手段と、 前記第１の結合手段により取り出した交流信号を直流バ
イアスと重ね合わせて歪ませる第１の歪み発生手段と、 前記歪み発生手段により歪みが与えられた交流信号を前
記減衰手段の出力側に供給する第２の結合手段と、 前記減衰手段の入力側から交流信号のみを取り出す第３
の結合手段と、 前記第３の結合手段により取り出した交流信号を直流バ
イアスと重ね合わせて歪ませる第２の歪み発生手段と、 前記第２の歪み発生手段により歪みが与えられた交流信
号を前記減衰手段の出力側に供給する第４の結合手段と
を備えることを特徴とする奇数次歪み補償回路。 - 【請求項１１】 伝送路を介して供給された入力信号を
減衰させる第１の減衰手段と、 歪み発生手段に供給する電力量を調節する第２の減衰手
段と、 前記第２の減衰手段の入力側から交流信号のみを取り出
す第１の結合手段と、 前記第１の結合手段により取り出した交流信号を直流バ
イアスと重ね合わせて歪ませる歪み発生手段と、 前記歪み発生手段により歪みが与えられた交流信号を前
記第２の減衰手段の出力側に供給する第２の結合手段と
を備えることを特徴とする偶数次歪み補償回路。 - 【請求項１２】 伝送路を介して供給された入力信号を
減衰させる第１の減衰手段と、 歪み発生手段に供給する電力量を調節する第２の減衰手
段と、 前記第２の減衰手段の入力側から交流信号のみを取り出
す第１の結合手段と、 前記第１の結合手段により取り出した交流信号を直流バ
イアスと重ね合わせて歪ませる第１の歪み発生手段と、 前記第１の歪み発生手段により歪みが与えられた交流信
号を前記第２の減衰手段の出力側に供給する第２の結合
手段と、 前記第２の減衰手段の出力側の信号を増幅する増幅手段
と、 前記増幅手段の出力信号を減衰させる第３の減衰手段
と、 前記第３の減衰手段の出力側から交流信号のみを取り出
す第３の結合手段と、 前記第３の結合手段により取り出した交流信号を直流バ
イアスと重ね合わせて歪ませる第２の歪み発生手段と、 前記第２の歪み発生手段により歪みが与えられた交流信
号を前記第３の減衰手段の出力側に供給する第４の結合
手段と、 前記第３の減衰手段の出力側から交流信号のみを取り出
す第５の結合手段と、 前記第５の結合手段により取り出した交流信号を直流バ
イアスと重ね合わせて歪ませる第３の歪み発生手段と、 前記第３の歪み発生手段により歪みが与えられた交流信
号を前記第３の減衰手段の入力側に供給する第６の結合
手段とを備えることを特徴とする歪み補償回路。 - 【請求項１３】 歪み発生手段に供給する電力量を調節
する減衰手段と、 前記減衰手段の入力側から交流信号のみを取り出す第１
のコンデンサと、 非線形素子を含み、前記第１のコンデンサにより取り出
した交流信号を歪ませる歪み発生手段と、 前記歪み発生手段により歪みが与えられた交流信号を前
記減衰手段の出力側に供給する第２のコンデンサとを備
えることを特徴とする歪み補償回路。 - 【請求項１４】 前記歪み発生手段で生成された歪みの
うち、偶数次の歪みを打ち消すことにより、前記入力信
号に奇数次の歪みを与えることを特徴とする請求項１３
に記載の歪み補償回路。 - 【請求項１５】 信号レベルを下げて前記入力信号を前
記歪み発生手段に供給し、前記歪み発生手段での３次以
降の歪みの発生を抑制することにより、前記入力信号に
２次歪みを与えることを特徴とする請求項１３に記載の
歪み補償回路。 - 【請求項１６】 入力信号の信号レベルを下げることに
より、３次以降の歪みが発生することを抑制しながら前
記入力信号に２次歪みを与える２次歪み発生手段と、 前記２次歪み発生手段とカスケード接続されており、偶
数次の歪みを打ち消すことにより、前記入力信号に３次
の歪みを与える３次歪み発生手段とを備えることを特徴
とする歪み補償回路。 - 【請求項１７】 前記２次歪み発生手段は、入力信号の
レベルを下げる減衰手段と、該減衰手段に接続された２
次・３次歪み補正部からなり、 前記３次歪み発生手段は、前記２次・３次歪み補正部の
出力を増幅する増幅手段と、該増幅手段の出力に接続さ
れた３次歪み補正部とからなり、 ２次歪み及び３次歪み信号を独立に調整できることを特
徴とする請求項１６に記載の歪み補償回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05213696A JP3545125B2 (ja) | 1996-03-08 | 1996-03-08 | 歪み補償回路 |
| US08/739,961 US5939920A (en) | 1996-03-08 | 1996-10-30 | Method and apparatus which adds distortion to a signal to compensate for distortion added at a later stage by a nonlinear element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05213696A JP3545125B2 (ja) | 1996-03-08 | 1996-03-08 | 歪み補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246873A true JPH09246873A (ja) | 1997-09-19 |
| JP3545125B2 JP3545125B2 (ja) | 2004-07-21 |
Family
ID=12906462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05213696A Expired - Lifetime JP3545125B2 (ja) | 1996-03-08 | 1996-03-08 | 歪み補償回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5939920A (ja) |
| JP (1) | JP3545125B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223539A (ja) * | 2000-02-08 | 2001-08-17 | Nec Corp | アクティブフィードフォワード型プレディストーションに基づく線形電力増幅器 |
| JP2015222912A (ja) * | 2014-05-23 | 2015-12-10 | 三菱電機株式会社 | リニアライザ |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288814B1 (en) * | 1994-05-19 | 2001-09-11 | Ortel Corporation | In-line predistorter for linearization of electronic and optical signals |
| JP3022347B2 (ja) * | 1996-10-18 | 2000-03-21 | 八木アンテナ株式会社 | 歪補償回路 |
| DE19831716A1 (de) * | 1998-07-15 | 2000-01-20 | Alcatel Sa | Temperaturstabilisation eines Predistorters mit Spannungsspeisung |
| US6194942B1 (en) * | 2000-01-19 | 2001-02-27 | Cable Vision Electronics Co., Ltd. | Predistortion circuit for linearization of signals |
| US6509789B1 (en) * | 2000-01-24 | 2003-01-21 | General Instrument Corporation | Circuit for reducing second and third order intermodulation distortion for a broadband RF amplifier |
| US6580319B1 (en) | 2000-04-19 | 2003-06-17 | C-Cor.Net Corp. | Amplitude and phase transfer linearization method and apparatus for a wideband amplifier |
| US6781454B1 (en) * | 2000-07-13 | 2004-08-24 | Hughes Electronics Corporation | Linearized traveling wave tube circuit with pre-distortion linearizer |
| JP2003243939A (ja) * | 2002-02-14 | 2003-08-29 | Seiko Epson Corp | 歪み補償回路 |
| KR100965700B1 (ko) * | 2005-03-04 | 2010-06-24 | 삼성전자주식회사 | 전치왜곡기 |
| AU2006330069A1 (en) * | 2005-06-13 | 2007-07-05 | Ccor Solutions | Four quadrant linearizer |
| US7596326B2 (en) * | 2005-10-27 | 2009-09-29 | Emcore Corporation | Distortion cancellation circuitry for optical receivers |
| US7634198B2 (en) * | 2006-06-21 | 2009-12-15 | Emcore Corporation | In-line distortion cancellation circuits for linearization of electronic and optical signals with phase and frequency adjustment |
| KR20080041405A (ko) * | 2006-11-07 | 2008-05-13 | 삼성전자주식회사 | 반사파억제를 통한 신호특성이 향상된 테스트 시스템 |
| CN113242023B (zh) * | 2021-03-30 | 2022-07-26 | 宁波大学 | 一种场效应管串联反射式肖特基二极管的模拟预失真器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666909A (en) * | 1979-11-02 | 1981-06-05 | Nec Corp | Predistorter |
| JPS58147208A (ja) * | 1982-02-26 | 1983-09-02 | Nec Corp | 高周波増幅器 |
| JPS6342207A (ja) * | 1986-08-07 | 1988-02-23 | Fujitsu Ltd | 歪補償器 |
| US5225902A (en) * | 1990-03-20 | 1993-07-06 | Scientific-Atlanta, Inc. | Automatic frequency selection in a bi-directional cable television system |
| US5221908A (en) * | 1991-11-29 | 1993-06-22 | General Electric Co. | Wideband integrated distortion equalizer |
| US5546048A (en) * | 1992-09-04 | 1996-08-13 | Hitachi, Ltd. | Amplifier and display apparatus employing the same |
| CA2120965A1 (en) * | 1993-04-14 | 1994-10-15 | Katsumi Uesaka | Distortion generating circuit |
| JP2587402Y2 (ja) * | 1993-12-28 | 1998-12-16 | 有限会社新研工業所 | 着脱式ひだ取り機 |
| US5523716A (en) * | 1994-10-13 | 1996-06-04 | Hughes Aircraft Company | Microwave predistortion linearizer |
-
1996
- 1996-03-08 JP JP05213696A patent/JP3545125B2/ja not_active Expired - Lifetime
- 1996-10-30 US US08/739,961 patent/US5939920A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223539A (ja) * | 2000-02-08 | 2001-08-17 | Nec Corp | アクティブフィードフォワード型プレディストーションに基づく線形電力増幅器 |
| JP2015222912A (ja) * | 2014-05-23 | 2015-12-10 | 三菱電機株式会社 | リニアライザ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5939920A (en) | 1999-08-17 |
| JP3545125B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853247B2 (en) | Methods and apparatus for using Taylor series expansion concepts to substantially reduce nonlinear distortion | |
| JPH09246873A (ja) | 歪み補償回路 | |
| US7626455B2 (en) | Distortion compensation apparatus | |
| US8736365B2 (en) | Broadband linearization module and method | |
| US9438186B2 (en) | Power amplifier with envelope injection | |
| KR100281622B1 (ko) | 전치-후치 보상 증폭기 | |
| US6753728B2 (en) | Distortion reducing circuit | |
| WO2012135070A2 (en) | Frequency-desensitizer for broadband predistortion linearizers | |
| KR20080020943A (ko) | 전력 증폭장치 및 휴대전화 단말 | |
| JP2002057533A (ja) | 前置歪み補償回路、低歪み電力増幅器、及びその制御方法 | |
| US6720829B2 (en) | Distortion-compensated amplifying circuit | |
| JP3487060B2 (ja) | 歪補償回路 | |
| JP2002064340A (ja) | 高周波電力増幅器 | |
| JP5452283B2 (ja) | 歪み補償装置 | |
| KR100865886B1 (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
| US7268619B2 (en) | Amplifier pre-distorter method and apparatus | |
| KR100371531B1 (ko) | 에러 피드백을 이용한 피드포워드 선형 전력 증폭기 | |
| JP3393514B2 (ja) | モノリシック集積化低位相歪電力増幅器 | |
| RU2692966C1 (ru) | Аналоговый предыскажающий линеаризатор для усилителя мощности | |
| RU2425439C1 (ru) | Способ линеаризации амплитудных характеристик усилительного тракта радиосигнала | |
| JPH04288711A (ja) | 増幅器の歪補償回路 | |
| JP2000349564A (ja) | 電力増幅装置 | |
| KR20050097257A (ko) | 선형성을 가지는 피드-포워드 전력 증폭기 | |
| JP3495283B2 (ja) | フィードフォワード型増幅器及びこれを用いた無線通信装置 | |
| JP2002314346A (ja) | 電力増幅装置用歪み補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031111 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |