JP7268805B1 - 電力増幅器 - Google Patents

電力増幅器 Download PDF

Info

Publication number
JP7268805B1
JP7268805B1 JP2022576885A JP2022576885A JP7268805B1 JP 7268805 B1 JP7268805 B1 JP 7268805B1 JP 2022576885 A JP2022576885 A JP 2022576885A JP 2022576885 A JP2022576885 A JP 2022576885A JP 7268805 B1 JP7268805 B1 JP 7268805B1
Authority
JP
Japan
Prior art keywords
amplifier
voltage
peak
linearizer
peak value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022576885A
Other languages
English (en)
Inventor
和也 山本
敏 鈴木
勝也 嘉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP7268805B1 publication Critical patent/JP7268805B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

増幅器(Trc,Trp)がGaN HEMTを用いている。ダイオードリニアライザ(LNZ)と可変減衰器(VATT)が増幅器(Trc,Trp)の入力に直列に接続されている。ピーク検出器(DET)が増幅器(Trc,Trp)のドレイン電圧のピーク値を検出する。制御部(CTL)は、ピーク値が閾値を超えた場合に、ダイオードリニアライザ(LNZ)をリニアライザとして機能させ、可変減衰器(VATT)の減衰量を小さくする。

Description

本開示は、電力増幅器に関する。
第4世代移動通信システム(4G)及び第5世代移動通信システム(5G)などの携帯電話基地局用の電力増幅器には、歪の少ない電波、即ち受信時の誤り率が少ない信号を遠隔まで届けるために高出力動作と高線形動作が要求される。また、基地局自身の消費電力低減のために高効率動作も強く要求される。
この要求に応えるために、現在の携帯電話基地局用の電力増幅器には、ピーク出力電力に対して7-9dB低い平均出力電力においても高効率動作を実現できるドハティ増幅器が採用されている。このドハティ増幅器は、通常のSingle-Chainの増幅器に比べてバックオフ動作時の効率を大幅に改善できる。しかし、入力信号に対する出力信号の線形性、即ち振幅及び位相特性の入出力間の関係がどの程度線形であるかが劣化する。そのため、ディジタルプリディストータ(DPD: Digital Pre-distorter)を増幅器の前に置いて、増幅器で歪む成分の逆特性を予め増幅器に入力することで、線形性の劣化を補償しながら増幅動作が行われる。この補償は、増幅器の出力信号をカプラ(方向性結合器)を介して逐次モニタしながら行われる。増幅器に入力すべき逆特性成分を適切な振幅及び位相にするために、DPDには、ディジタル信号処理機能、ディジタル/アナログ変換機能に加えて、必要に応じてアナログ減衰器、アナログ移相器又はそれらと同等の機能が具備されている。
基地局用電力増幅器に用いるトランジスタとして、これまでSi-LDMOSが主流であった。しかし、GaN HEMTの実用化に伴い、LDMOSの28Vより高い電源電圧40-50Vで動作可能、かつより高効動作可能なGaN HEMTが適用され始めている。特に、2GHz帯以下よりも周波数の高い3~4GHz帯の5G基地局用ドハティ電力増幅器にはGaN HEMTが多く適用されている(例えば、特許文献1参照)。
GaNドハティ電力増幅器はGaN HEMT内のトラップに起因するメモリ効果が強く、過去の増幅状態に依存して現在の増幅状態が変化するという問題がある。例えば、直前に大きな電力を増幅した後に小さい電力を増幅すると、利得又は位相が変わってしまうことがよく知られている。
このメモリ効果を考慮して信号の歪を抑制するために、基地局用のDPDではメモリ効果を考慮して歪補償を行う。しかし、このDPDを用いても歪補償がうまく作用しない例を、製品開発ではしばしば経験する。例えば、ドハティ電力増幅器の入出力間の振幅特性(AM-AM)と位相特性(AM-PM)が、ある出力電力範囲内で急激に変化する場合又は変化量が大きい場合である。そのため、DPD補償がうまく作用し、変化量が所定の範囲内に収まり、かつその変化が緩やかになるように回路を設計している。
発明者らは、ドハティ電力増幅器の設計・評価において、所望の周波数帯域の大部分では設計通りにDPDが作用するものの、帯域の端近傍ではDPDがうまく作用しないという不具合を経験した。
種々の解析の結果、GaN HEMTの瞬時ドレイン電圧に起因したメモリ効果であることが分かった。DPDがうまく歪補償できない場合は、前述の通り、入出力間の振幅特性(AM-AM)と位相特性(AM-PM)の変化量が補償範囲を超えた場合である。中でも位相特性の変化に対する補償量の制限は厳格である。このため、位相特性の変化が大きい場合、電力増幅器内に位相変化抑制機能を実装して位相変化を抑制し、DPDによる補償範囲内に抑えることが有効である(例えば、特許文献1参照)。
このような機能を電力増幅器内に安価で実装するには、ダイオードリニアライザが適している。ダイオードリニアライザにより通過振幅・位相を入力電力に応じて緩やかに変化させることができるので、振幅及び位相変化を抑制できる。
日本特開2001-103100号公報
しかし、ダイオードリニアライザが機能する場合と機能しない場合では動作原理的に通過損失が異なるため、電力増幅器の動作利得が変化してしまう。従って、電力増幅器の製品として動作利得の差が大きくなるという問題があった。
本開示は、上述のような課題を解決するためになされたもので、その目的は利得変化を小さくすることができる電力増幅器を得るものである。
本開示に係る電力増幅器は、GaN HEMTを用いた増幅器と、前記増幅器の入力に直列に接続されたダイオードリニアライザ及び可変減衰器と、前記増幅器のドレイン電圧のピーク値を検出するピーク検出器と、前記ピーク値が閾値を超えた場合に、前記ダイオードリニアライザをリニアライザとして機能させ、前記可変減衰器の減衰量を小さくする制御部とを備えることを特徴とする。
本開示では、増幅器の入力にダイオードリニアライザと可変減衰器を直列に接続し、増幅器のドレイン電圧のピーク値が閾値を超えた場合に、ダイオードリニアライザを機能させる。これにより、増幅器の瞬時ドレイン電圧に起因したメモリ効果によりディジタルプリディストータがうまく歪補償できない場合でも、リニアライザが線形性の劣化を抑制することができる。このため、ディジタルプリディストータの歪補償により基地局に通常要求される歪特性を満足させることができる。また、ダイオードリニアライザが機能した場合は利得が低下するため、可変減衰器の減衰量を小さくする。これにより、電力増幅器の利得変化を小さくすることができる。
実施の形態1に係る電力増幅器を示す回路図である。 リニアライザを示す回路図である。 リニアライザとして機能した場合のダイオードリニアライザのAM-AM/AM-PM特性を示す図である。 リニアライザとして機能しない場合のダイオードリニアライザのAM-AM/AM-PM特性を示す図である。 可変減衰器を示す回路図である。 可変減衰器のRF特性例を示す図である。 ピーク検出器を示す回路図である。 制御部を示す回路図である。 ピーク検出器及び制御部の特性例を示す図である。 制御部の特性例を示す図である。 制御部の特性例を示す図である。 電圧Vo2a,Vo2bの出力例を示す図である。 比較例に係る電力増幅器を示す回路図である。 4Gで用いられる64QAM(64値直交変調)の信号空間を示す図である。 256QAM(256値直交変調)の信号空間を示す図である。 4GのOFDM(直交周波数分割多重)の基本となる周波数間隔15kHzの12個の副搬送波の各時間波形を示す図である。 12個の副搬送波の合成波形の例を示す図である。 問題が無い場合の比較例に係る電力増幅器のAM-AM/AM-PM特性例を示す図である。 問題が無い場合の比較例に係る電力増幅器のAM-AM/AM-PM特性例を示す図である。 問題が有る場合の比較例に係る電力増幅器のAM-AM/AM-PM特性例を示す図である。 問題が有る場合の比較例に係る電力増幅器のAM-AM/AM-PM特性例を示す図である。 GaN HEMT単体のドレイン電圧のピーク値に対するAM-AMシフト量のシミュレーション結果を示す図である。 GaN HEMT単体のドレイン電圧のピーク値に対するAM-PMシフト量のシミュレーション結果を示す図である。 ストレス電圧パルス印加後のドレイン電流の過渡応答遅延を測定するためのセットアップの例を示す図である。 ストレス電圧パルス印加時のドレイン電圧波形を示す図である。 図25に対応するドレイン電流の過渡応答波形を示す図である。 リニアライザを前置することによるAM-AM/AM-PMへの影響を説明するための図である。 可変減衰器が無い場合の利得を示す図である。 可変減衰器が有る場合の利得を示す図である。 実施の形態2に係る電力増幅器を示す回路図である。 実施の形態3に係る電力増幅器を示す回路図である。 実施の形態4に係る電力増幅器を示す回路図である。
実施の形態に係る電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る電力増幅器を示す回路図である。電力増幅器モジュールPAMは、携帯電話基地局用に主に適用されるGaN HEMTドハティ電力増幅器モジュールである。電力増幅器モジュールPAMの入力信号に対する出力信号の線形性が歪む。そこで、電力増幅器モジュールPAMの入力端子PAINには、歪補償動作を行うディジタルプリディストータ(Digital Pre-distorter)DPDが接続されている。方向性結合器CPLが電力増幅器モジュールPAMの出力端子PAOUTに接続されている。ディジタルプリディストータDPDは、方向性結合器CPLにより電力増幅器モジュールPAMの出力信号をモニタして、電力増幅器モジュールPAMの増幅器で歪む成分の逆特性を予め電力増幅器モジュールPAMに入力する。これにより、線形性の劣化を補償しながら増幅動作が行われる。
電力増幅器モジュールPAMにおいて、互いに並列に接続されたキャリアアンプTrc及びピークアンプTrpがドハティ増幅器を構成する。ドライバアンプTrdがドハティ増幅器の入力に接続されている。キャリアアンプTrc、ピークアンプTrp及びドライバアンプTrdとしてGaN HEMTを用いている。
ドライバアンプTrdのゲートに入力整合部INMが接続されている。電力分配部DISがドライバアンプTrdの出力信号を分けてキャリアアンプTrcのゲートとピークアンプTrpのゲートにそれぞれ入力させる。電力分配部DISは段間整合部としても機能する。
線路TRL1が電力分配部DISとピークアンプTrpのゲートの間に接続されている。線路TRL2がキャリアアンプTrcのドレインとピークアンプTrpのドレインの間に接続されている。線路TRL3がピークアンプTrpのドレインと出力端子PAOUTの間に接続されている。線路TRL4がキャリアアンプTrcのドレインと電源端子Vddの間に接続されている。容量Co1が線路TRL4と電源端子Vddの接続点にシャント接続されている。線路TRL5がピークアンプTrpのドレインと電源端子Vddの間に接続されている。容量Co2が線路TRL5と電源端子Vddの接続点にシャント接続されている。線路TRL6がドライバアンプTrdのドレインと電源端子Vddの間に接続されている。容量Co3が線路TRL6と電源端子Vddの接続点にシャント接続されている。線路TRL1~TRL6は位相を90°変化させてインピーダンスを変換する。例えば、線路TRL3は、キャリアアンプTrcの出力信号とピークアンプTrpの出力信号を電力合成したものを出力インピーダンス50Ωにインピーダンス変換する。
線路TRL4は基本波周波数foに対して90°位相回転を与える給電線路である。容量Coは、電源端子Vddのインピーダンスを基本波周波数fo近傍で十分に低くし、ほとんど短絡にするためのバイパス容量である。これにより、キャリアアンプTrcのドレインから給電線路を見込むインピーダンスは基本波周波数fo近傍において十分高くなる。従って、キャリアアンプTrcのドレインから給電線路が高周波的に影響を与えないようにしている。ピークアンプTrp及びドライバアンプTrdの給電線路についても同様である。
キャリアアンプTrc、ピークアンプTrp及びドライバアンプTrdのドレイン電圧は、基本波周波数foで脈動し、その平均値は電源電圧である。ただし、瞬時電圧はトランジスタの負荷インピーダンスによって決まり、約0.5~2Vの最低値から電源電圧の約2~2.5倍の最大値まで大きく変化する。結合容量Cc1がキャリアアンプTrcのドレイン電圧をモニタする。ピーク検出器DETは、結合容量Cc1がモニタしたキャリアアンプTrcのドレイン電圧のピーク値を検出する。
ダイオードリニアライザLNZと可変減衰器VATTが入力端子PAINと入力整合部INMとの間に直列に接続されている。制御部CTLは、ピーク検出器DETの出力電圧Vo1に応じて電圧Vo2a,Vo2bを生成し、それぞれダイオードリニアライザLNZと可変減衰器VATTに提供する。
図2は、リニアライザを示す回路図である。ダイオードリニアライザLNZは、RF信号経路に直列にダイオードD1を設けた直列型ダイオードリニアライザである。ダイオードD1のアノードに容量C1が接続され、カソードに容量C2が接続されている。容量C3がダイオードD1に並列接続されている。ダイオードD1のアノードはインダクタL1を介して端子V1に接続されている。ダイオードD1のカソードはインダクタL2を介して接地されている。電圧Vo2aがダイオードリニアライザLNZの端子V1に印加される。
図3は、リニアライザとして機能した場合のダイオードリニアライザのAM-AM/AM-PM特性を示す図である。ダイオードD1に流れる電流Idioが小さい場合(例えば3mA)、入力電力Pinの増加に伴い利得Gpが低下し、位相が正に進む。このため、所望のPin付近でダイオードリニアライザLNZを通過する信号の利得と位相が変化する。従って、ダイオードリニアライザLNZは所望のPin付近でリニアライザとして機能する。
図4は、リニアライザとして機能しない場合のダイオードリニアライザのAM-AM/AM-PM特性を示す図である。ダイオードD1に流れる電流Idioが大きい場合(例えば10mA)、所望のPin付近でダイオードリニアライザLNZを通過する信号の利得も位相も変化しない。従って、ダイオードリニアライザLNZは所望のPin付近でリニアライザとして機能しない。
よって、電圧Vo2aが大きくダイオードD1に電流が多く流れると、ダイオードリニアライザLNZがリニアライザとして機能する入力電力レベルが高くなる。そこで、所望の入力電力範囲内でリニアライザとして機能させる場合は、電圧Vo2aをLowのVo2aLにして、ダイオードD1に適切な量の電流が流れるようにする。ただし、電圧がダイオードD1のショットキー障壁Vbi(0.7-0.8V)を超えないと電流Idioが流れないため、Vo2aL>Vbiとする。一方、電圧Vo2aがHighのVo2aHであると、ダイオードD1に大きな電流が流れてリニアライザとして機能しなくなる。また、ダイオードリニアライザがリニアライザとして機能した場合は利得Gpが低下し、機能しない場合は利得Gpが高くなる。なお、ダイオードリニアライザLNZが機能していない場合でもダイオードD1のON抵抗分だけ挿入損失の影響を受けるため、ダイオードリニアライザLNZが無い場合に比べて増幅器の利得Gpは少し減少する。
図5は、可変減衰器を示す回路図である。可変減衰器VATTはπ型FET減衰器である。トランジスタFET1のドレインが容量C3を介して入力端子INに接続され、ソースが容量C4を介して出力端子OUTに接続されている。トランジスタFET1のソース・ドレインに並列に抵抗R1とインダクタL3が接続されている。トランジスタFET1のゲートは抵抗R2を介して接地されている。トランジスタFET1のドレインは容量C5及び抵抗R3を介してトランジスタFET2のドレインに接続されている。トランジスタFET1のソースは容量C6及び抵抗R4を介してトランジスタFET3のドレインに接続されている。トランジスタFET2のソースは容量C7を介して接地されている。トランジスタFET3のソースは容量C8を介して接地されている。電圧Vo2bは端子V2に印加され、可変抵抗R5と抵抗R6により抵抗分割されて電圧Vcが生成される。電圧Vcは、抵抗R7を介してトランジスタFET1のソースに印加され、抵抗R8を介してトランジスタFET2のゲートに印加され、抵抗R9を介してトランジスタFET3のゲートに印加される。端子V2は抵抗R10を介してトランジスタFET2のソースに接続され、抵抗R11を介してトランジスタFET3のソースに接続されている。
電圧Vo2bが0Vの場合、電圧Vcも0Vとなる。この場合、FET1のゲート・ソース電圧も0Vとなり、FET1,FET2,FET3の閾値を-2Vと仮定すると、FET1はONする。よって、RF信号は抵抗R1を通過せずにほとんどFET1を通過し、挿入損失はFET1のドレイン・ソース間のON抵抗だけになり、損失は小さい。また、FET2とFET3のゲート・ソース電圧は0Vとなり、FET2とFET3は完全にONする。従って、等価的には抵抗R1,R2,R3で構成されるπ型減衰器が構成される。
一方、電圧Vo2bが高くなるほど電圧Vcも正方向に高くなる。この場合、FET1のソース電位が正方向に高くなるため、ゲート・ソース電圧は負方向に大きくなる。従って、FET1のドレイン・ソース間のチャネル抵抗が大になるため、FET1はOFFに近づく。この場合、RF信号の多くは抵抗R1を通過し、減衰が大きくなる。減衰量は、電圧Vo2bがある正の電圧で最大となり、例えば14dB程度になる。
電圧Vo2bが+6Vの場合、可変抵抗R5と抵抗R6の分圧比を1:1とすると、電圧Vcは+3Vとなる。FET1のゲート電圧は0Vで固定されているため、FET1のゲート・ソース電圧は-3Vになり、FET1はOFFする。FET2とFET3のゲート・ソース電圧は-3Vとなり、FET2とFET3はOFFになる。従って、抵抗R3,R4を介してGNDにリークする電力も最小になる。
上記のように電圧Vo2bの大きさに応じて可変減衰器VATTの減衰量を変化させる。具体的には、電圧Vo2bが高くなるほど可変減衰器VATTを通過するRF信号の減衰量が増加する。
図6は、可変減衰器のRF特性例を示す図である。可変減衰器VATTは、通常、入力電力Pinの増加とは無関係に減衰量と位相変化が一定に保たれることが分かる。なお、可変減衰器VATTが起動していない場合でも、信号が直列FETを通過する際にFETの直列抵抗の影響を受けるため、約0.2-0.3dBの挿入損失が生じる。
図7は、ピーク検出器を示す回路図である。ピーク検出器DETは、変調波の時定数に合わせて適切に設定された時定数を有するRC回路である。オペアンプOP1の+端子にドレイン電圧Vinを入力する。オペアンプOP1からダイオードD2を介して出力電圧Vo1が出力される。出力電圧はオペアンプOP1の-端子にも入力される。オペアンプOP1の出力に容量C9と抵抗R12がシャント接続されている。この構成により、ピーク検出器DETはドレイン電圧のピーク値を保持する。なお、オペアンプOP1はソースフォロワを用いてもよい。特に、高い周波数ではソースフォロワが好ましい。
図8は、制御部を示す回路図である。制御部CTLにおいて、オペアンプOP2がピーク検出器DETの出力電圧Vo1を所定の閾値Vaと比較して出力電圧Vo2を生成する。インバータINV1が出力電圧Vo2を反転して電圧Vo2aを生成してダイオードリニアライザLNZに供給する。インバータINV2が電圧Vo2を反転して電圧Vo2bを生成して可変減衰器VATTに供給する。ダイオードリニアライザLNZ及び可変減衰器VATTが所望する電圧レベルは異なる場合が多いため、インバータINV1及びインバータINV2が電圧Vo2を適切な電圧レベルにレベルシフトして電圧Vo2a,Vo2bを生成する。電圧Vo2a,Vo2bはHigh又はLowの2値である。
図9は、ピーク検出器及び制御部の特性例を示す図である。電圧Vo1(ドレイン電圧Vin)が閾値Vaより大きい場合、電圧Vo2を反転した電圧Vo2aはLowのVo2aLとなる。電圧Vo1(ドレイン電圧Vin)が閾値Vaより小さい場合、電圧Vo2aはHighのVo2aHとなる。従って、閾値Vaを適切な値に設定することでドレイン電圧のピーク値が高すぎる場合を抽出できる。
図10及び図11は制御部の特性例を示す図である。図10は、Vo1が閾値Vaに対して変化した際に出力電圧Vo2がHighとLowで急に切り替わる場合である。図11は出力電圧Vo2が緩やかに変化する場合である。変調信号は後述するように数MHzから100MHzクラスでかなり急激に増減するため、急激な可変減衰器VATT及びダイオードリニアライザLNZの動作を避け、信号応答の連続性を保つためには、Vo2の変化は比較的緩やかな反応の方が適している。
図12は、電圧Vo2a,Vo2bの出力例を示す図である。電圧Vo1が閾値Vaより小さいと電圧Vo2a,Vo2bはHighレベルのVo2aH,Vo2bHになる。電圧Vo1が閾値Vaより大きいと電圧Vo2a,Vo2bはLowレベルのVo2aL,Vo2bLになる。
電圧Vo2aがLow時にダイオードリニアライザLNZの挿入損失が増加するが、電圧Vo2bがLowであるため可変減衰器VATTの減衰量が小さくなる。一方、電圧Vo2aがHigh時にダイオードリニアライザLNZの挿入損失が低下するが、電圧Vo2bがHighであるため可変減衰器VATTの減衰量が大きくなる。即ち、制御部CTLは、キャリアアンプTrcのドレイン電圧のピーク値が閾値Vaを超えた場合に、ダイオードリニアライザLNZをリニアライザとして機能させ、可変減衰器VATTの減衰量を小さくする。一方、制御部CTLは、キャリアアンプTrcのドレイン電圧のピーク値が閾値Vaより小さい場合に、ダイオードリニアライザLNZをリニアライザとして機能させず、可変減衰器VATTの減衰量を大きくする。
リニアライザとして機能した場合の所望のPinでのダイオードリニアライザLNZの挿入損失をA(dB)とし、リニアライザとして機能しない場合の挿入損失をA0(dB)とし、簡単化のために可変減衰器VATTの最小減衰量を0dBとすると、ダイオードリニアライザLNZがリニアライザとして機能しない場合に可変減衰器VATTの減衰量を|A-A0|(dB)とすればよい。なお、A,A0はdB換算で負の値になる。
上記のように、制御部CTLは、ドレイン電圧のピーク値が閾値を超えた場合にダイオードリニアライザLNZを通過する信号の利得と位相を変化させ、ドレイン電圧のピーク値が閾値を超えていない場合にダイオードリニアライザLNZを通過する信号の利得と位相を変化させないように、ダイオードリニアライザLNZを制御する。また、制御部CTLは、ドレイン電圧のピーク値が閾値を超えた場合に可変減衰器VATTを通過する信号の減衰量が、ドレイン電圧のピーク値が閾値を超えていない場合に可変減衰器VATTを通過する信号の減衰量よりも小さくなるように、可変減衰器VATTを制御する。
続いて、本実施の形態の効果を比較例と比較して説明する。図13は、比較例に係る電力増幅器を示す回路図である。比較例には、実施の形態1と比べて、結合容量Cc1、ピーク検出器DET、制御部CTL、ダイオードリニアライザLNZ、可変減衰器VATTが無い。
ここで、4G及び5Gでは、20MHzの変調帯域幅の場合、副搬送波の数は12×100本=1200個ある。64値は2の6乗なので6ビットを1つの副搬送波で一度に送ることができる。よって、1200個×6ビット=7.2kビットとなる。1つの副搬送波は1秒間に14000symbol送るので、20MHz帯域では7.2k×14000=約100Mbit/sec送ることができる。図14は、4Gで用いられる64QAM(64値直交変調)の信号空間を示す図である。図15は、256QAM(256値直交変調)の信号空間を示す図である。搬送波の振幅と位相が図のドットの位置になるように搬送波の振幅と位相を同時に変化させて情報を載せる。
64QAMでは、振幅は、中心OからI-ch方向に±1,±3,±5,±7と変化し、Q-ch方向にも同様に変する。例えば、値Aは、振幅がsqrt(7^2+7^2)=sqrt(49*2)=sqrt(2)・7、位相が45°の変調値を示している。値Bは、振幅がsqrt(3^2+1^2)=sqrt(10)、位相が約18°の変調値を示している。なお、I-chとQ-chはcosとsinの関係に対応するので、Aの値を得るには、cosの搬送波の振幅を+7にし、sinの搬送波の振幅を+7にする(+7・cos(ωt)-(+7)・sin(ωt))。同様に、Bの値を得るには、cosの搬送波の振幅を3にし、sinの搬送波の振幅を1にすればよい(+3・cos(ωt)-(+1)・sin(ωt))。このような変調を12個の副搬送波に対して個別に行っている。
図16は、4GのOFDM(直交周波数分割多重)の基本となる周波数間隔15kHzの12個の副搬送波の各時間波形を示す図である。図17は、12個の副搬送波の合成波形の例を示す図である。図14及び図15に示す変調は図16の各副搬送波に適用される。実用の副搬送波の数は4Gの20MHz変調帯域幅で1024個になる。従って、図17に示す信波形のピーク値と平均値の差は非常に大きくなり、通常、8-10dBという大きな差になる。信号に含まれる最大値と最小値の差であるダイナミックレンジは30dB近くになる。
このように、64QAM又は256QAMで変調された副搬送波1024個を正確に復調するには、図14及び図15に示す振幅及び位相を正確に無線伝送する必要がある。従って、増幅器には、極めて高い線形性、即ち入力振幅・位相に対して広い範囲で線形に増幅することが要求される。
このような変調信号を比較例に係る電力増幅器に入力した場合のAM-AM/AM-PM特性例について説明する。図18及び図19は、問題が無い場合の比較例に係る電力増幅器のAM-AM/AM-PM特性例を示す図である。図18ではディジタルプリディストータDPDによる歪補償を行わず、図19では歪補償を行っている。ディジタルプリディストータDPDによる歪補償が適切に実施されると、AM-AM/AM-PM特性が広いダイナミックレンジに亘って平坦な線形動作になることが分かる。
続いて、発明者らが経験した不具合について述べる。図20及び図21は、問題が有る場合の比較例に係る電力増幅器のAM-AM/AM-PM特性例を示す図である。図20ではディジタルプリディストータDPDによる歪補償を行わず、図21はでは歪補償を行っている。図20ではAM-AMがかなり急な右肩上がりの特性になっており、AM-PMの変化量が図18に比べて非常に大きくなっている。このため、歪補償後も図19に示す直線系ではなく、図21に示すようなある程度の幅を持ったAM-AM/AM-PM特性になる。よって、ディジタルプリディストータDPDによる歪補償が適切に実施されていないことが分かる。
このような不具合は、利得の変化が急峻で変化量も大きい場合、又は、位相変化が図20のように大きい場合に時折経験する。しかし、所望帯域の大半で図19に示すように適切に歪補償されているのに対して、帯域の端近傍だけ図20及び図21に示すように不具合が生じた。
そこで、回路設計以外の要因も疑い、要因調査を行った。その結果、増幅器モジュール内と同等の電源側インピーダンス及び負荷インピーダンスに設定した状態でGaN HEMT単体に変調波を入力すると、その入力電力レベルが比較的大きくなるにつれて、大きな振幅偏移と位相偏移が起こることを実験的に確認した。
図22は、GaN HEMT単体のドレイン電圧のピーク値に対するAM-AMシフト量のシミュレーション結果を示す図である。図23は、GaN HEMT単体のドレイン電圧のピーク値に対するAM-PMシフト量のシミュレーション結果を示す図である。シミュレーション解析より、これらの偏移量はドレイン電圧のピーク値に強く依存することを確認した。このことより、発明者らは、帯域の端の周波数においてGaN HEMTでしばしば観測される現象である、ストレス電圧パルス印加後のドレイン電流の過渡応答遅延が顕著に生じていると推測した。
このドレイン電流の過渡応答遅延の一例を以下に説明する。図24は、ストレス電圧パルス印加後のドレイン電流の過渡応答遅延を測定するためのセットアップの例を示す図である。ゲート電圧Vgをあるドレイン電流Idが流れるように設定する。ドレイン電圧Vdはあるレベル、例えば増幅器Trの電源電圧から、より高い電圧にパルス的に一時的に昇圧した後、元の電圧に戻す。図25は、ストレス電圧パルス印加時のドレイン電圧波形を示す図である。図26は、図25に対応するドレイン電流の過渡応答波形を示す図である。図25及び図26に示すように、低いドレイン電圧ストレス直後のドレイン電流の立ち上がりは比較的早いが、高いドレイン電圧ストレス直後のドレイン電流の立ち上がりは遅いことが分かる。
多値変調された多数の副搬送波を同時に増幅する際のGaN HEMTのドレイン電圧は、前述したように非常に高いピーク出力が時折発生する。その際、ドレイン電流の過渡応答が遅くなると、ドレイン電流が立ち上がらず、図20及び図21に示すように低入力電力時に利得が低くなり、同時にダイナミックレンジ内における位相の変化も大きくなると推測される。言い換えると、ピーク出力電圧が高くなり過ぎたために、ディジタルプリディストータDPDでは補償できないAM-AM又はAM-PMの偏移となっていると推測される。よって、ディジタルプリディストータDPDによる歪補償を阻害する不具合が発生する要因はドレイン電流の過渡応答に起因するメモリ効果であると推測した。
課題は、ディジタルプリディストータDPDによる歪補償が適切に機能する程度まで、AM-AM/AM-PMの変化を抑制することである。そこで、AM-AM/AM-PMを簡易な回路構成で補償できる、図2に示すダイオードリニアライザを電力増幅器モジュールに前置することが考えられる。特に、AM-PMの偏移の抑制は、ディジタルプリディストータDPDによる歪補償を適切に実施する際に重要であることを発明者らは実験的に確認している。
図27は、リニアライザを前置することによるAM-AM/AM-PMへの影響を説明するための図である。リニアライザの補償によりAM-AM/AM-PMの変化が抑制されていることが分かる。従って、ダイオードリニアライザLNZを前置した電力増幅器では、ディジタルプリディストータDPDによる歪補償が適切に作用し、全ての所望帯域内で、図19に示す特性の実現が期待できる。
しかし、図27のリニアライザ付PAMの特性を見ると、出力電力Poutが低いときの増幅器の利得(線形利得)が低下するという問題があることに気づく。これは、電力増幅器を製品として考えた場合、ダイオードリニアライザLNZの起動の有無で製品の利得が変化し、問題となる。ダイオードリニアライザLNZによるAM-AM/AM-PMの補償量によって変わるが、大体2-3dBの利得差が生じる。
本実施の形態では、この利得差を抑制するために可変減衰器VATTを電力増幅器内に実装している。図28は可変減衰器が無い場合の利得を示す図である。可変減衰器VATTが無い場合はダイオードリニアライザLNZの起動の有無で大きな利得偏差が生じる。図29は可変減衰器が有る場合の利得を示す図である。ダイオードリニアライザLNZが起動していない場合、ダイオードリニアライザLNZが起動している場合に比べて利得が高くなる。そこで、ダイオードリニアライザLNZが起動していない時に可変減衰器VATTの減衰量を大きくする。これにより、ダイオードリニアライザLNZの起動の有無によらず利得を一定にすることができる。
以上述べたように、本実施の形態では、増幅器の入力にダイオードリニアライザと可変減衰器を直列に接続し、増幅器のドレイン電圧のピーク値が閾値を超えた場合に、ダイオードリニアライザを機能させる。これにより、増幅器の瞬時ドレイン電圧に起因したメモリ効果によりディジタルプリディストータがうまく歪補償できない場合でも、リニアライザが線形性の劣化を抑制することができる。このため、ディジタルプリディストータの歪補償により基地局に通常要求される歪特性を満足させることができる。また、ダイオードリニアライザが機能した場合は利得が低下するため、可変減衰器の減衰量を小さくする。これにより、電力増幅器の利得変化を小さくすることができる。
また、ダイオードリニアライザLNZ及び可変減衰器VATTは非常に簡易なアナログ回路であるため、GaN HEMTだけでなくGaAs FET/HEMTでも実現でき、小型化と低コスト性にも適している。なお、IV族のSi系半導体を用いても同様の構成を実現できるため、本実施の形態に係る電力増幅器はIII-V族系に限定されない。
特許文献1においても、電力増幅器のFETのドレイン電圧をモニタし、それに応じて移相器がAM-PMを補償する。しかし、アナログ回路での実現を前提にすると、AM-PMの補償と同時にAM-AMも変化してしまう。従って、その両方を補償する本実施の形態の方が補償効果は大きい。また、ダイオードリニアライザLNZの起動の有無で生じる利得偏差も併せて抑制できる。
なお、実際の基地局用電力増幅器としてはドハティ増幅器が主流であるが、トランジスタ自身のトラップの効果により同様な現象が発生し、ドハティ増幅器以外の増幅器でもディジタルプリディストータが歪補償できない場合がある。従って、本実施の形態は増幅器がドハティ増幅器でない場合にも有効である。
実施の形態2.
図30は、実施の形態2に係る電力増幅器を示す回路図である。実施の形態1ではドハティ増幅器のキャリアアンプTrcのドレイン電圧のピーク値を検出するが、本実施の形態では、ピークアンプTrpのドレイン電圧のピーク値を検出する。その他の構成は実施の形態1と同様である。この場合でも実施の形態1と同様の効果を得ることができる。
実施の形態3.
図31は、実施の形態3に係る電力増幅器を示す回路図である。実施の形態1ではドハティ増幅器のキャリアアンプTrcのドレイン電圧のピーク値を検出するが、本実施の形態では、ドライバアンプTrdのドレイン電圧のピーク値を検出する。その他の構成は実施の形態1と同様である。
通常、終段のキャリアアンプTrcのドレイン電圧のピーク値がドライバアンプTrdのドレイン電圧のピーク値よりも高くなる。ただし、回路設計次第では、ドライバアンプTrdのGaN HEMTのドレイン電圧のピーク値が過剰に高くなり、ドレイン電流の過渡応答特性遅延の主要因になる場合もなる。この場合には本実施の形態が有効であり、実施の形態1と同様の効果が得られる。
なお、図31ではドライバアンプTrdは1個だけであるが、キャリアアンプTrcに対してドライバアンプTrdを1個、ピークアンプTrpに対してもドライバアンプTrdを1個設けてもよい。この場合、キャリアアンプTrc側のドライバアンプTrdのドレイン電圧をモニタすれば実施の形態1と同様の効果が得られる。
実施の形態4.
図32は、実施の形態4に係る電力増幅器を示す回路図である。本実施の形態では、ピーク検出器DET1がドハティ増幅器のキャリアアンプTrcのドレイン電圧のピーク値を検出し、ピーク検出器DET2がドライバアンプTrdのドレイン電圧のピーク値を検出する。そして、比較器COMが高い方の電圧を選択して制御部CTLに提供する。制御部CTLが比較器COMの出力信号に応じてダイオードリニアライザLNZ及び可変減衰器VATTに制御電圧を印加する。その他の構成は実施の形態1と同様であり、実施の形態1と同様の効果が得られる。
CTL 制御部
CPL 方向性結合器
DET,DET1,DET2 ピーク検出器
DPD ディジタルプリディストータ
LNZ ダイオードリニアライザ
Trc キャリアアンプ
Trd ドライバアンプ
Trp ピークアンプ
VATT 可変減衰器

Claims (8)

  1. GaN HEMTを用いた増幅器と、
    前記増幅器の入力に直列に接続されたダイオードリニアライザ及び可変減衰器と、
    前記増幅器のドレイン電圧のピーク値を検出するピーク検出器と、
    前記ピーク値が閾値を超えた場合に、前記ダイオードリニアライザをリニアライザとして機能させ、前記可変減衰器の減衰量を小さくする制御部とを備えることを特徴とする電力増幅器。
  2. 前記制御部は、
    前記ピーク値が閾値を超えた場合に前記ダイオードリニアライザを通過する信号の利得と位相を変化させ、前記ピーク値が閾値を超えていない場合に前記ダイオードリニアライザを通過する信号の利得と位相を変化させないように前記ダイオードリニアライザを制御し、
    前記ピーク値が閾値を超えた場合に前記可変減衰器を通過する信号の減衰量が前記ピーク値が閾値を超えていない場合に前記可変減衰器を通過する信号の減衰量よりも小さくなるように前記可変減衰器を制御することを特徴とする請求項1に記載の電力増幅器。
  3. 前記増幅器の出力に接続された方向性結合器と、
    前記方向性結合器により前記増幅器の出力信号をモニタして、前記増幅器で歪む成分の逆特性を予め前記増幅器に入力するディジタルプリディストータとを備えることを特徴とする請求項1又は2に記載の電力増幅器。
  4. 前記増幅器はドハティ増幅器を有することを特徴とする請求項1~3の何れか1項に記載の電力増幅器。
  5. 前記ドハティ増幅器は、互いに並列に接続されたキャリアアンプ及びピークアンプを有し、
    前記ピーク検出器は前記キャリアアンプのドレイン電圧のピーク値を検出することを特徴とする請求項4に記載の電力増幅器。
  6. 前記ドハティ増幅器は、互いに並列に接続されたキャリアアンプ及びピークアンプを有し、
    前記ピーク検出器は前記ピークアンプのドレイン電圧のピーク値を検出することを特徴とする請求項4に記載の電力増幅器。
  7. 前記増幅器は、前記ドハティ増幅器の入力に接続されたドライバアンプを有し、
    前記ピーク検出器は、前記ドライバアンプのドレイン電圧のピーク値を検出することを特徴とする請求項4に記載の電力増幅器。
  8. 前記ドハティ増幅器は、互いに並列に接続されたキャリアアンプ及びピークアンプを有し、
    前記増幅器は、前記ドハティ増幅器の入力に接続されたドライバアンプを有し、
    前記ピーク検出器は、前記キャリアアンプのドレイン電圧のピーク値と前記ドライバアンプのドレイン電圧のピーク値を検出して高い方の電圧を選択して前記制御部に提供することを特徴とする請求項4に記載の電力増幅器。
JP2022576885A 2022-08-08 2022-08-08 電力増幅器 Active JP7268805B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/030255 WO2024033963A1 (ja) 2022-08-08 2022-08-08 電力増幅器

Publications (1)

Publication Number Publication Date
JP7268805B1 true JP7268805B1 (ja) 2023-05-08

Family

ID=86281578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022576885A Active JP7268805B1 (ja) 2022-08-08 2022-08-08 電力増幅器

Country Status (2)

Country Link
JP (1) JP7268805B1 (ja)
WO (1) WO2024033963A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151295A (ja) * 1998-11-05 2000-05-30 Mitsubishi Electric Corp 歪補償回路
JP2000216650A (ja) * 1999-01-20 2000-08-04 Mitsubishi Electric Corp マイクロ波低歪増幅器
JP2001230635A (ja) * 2000-02-15 2001-08-24 Mitsubishi Electric Corp 電力モニタ機能付前置歪補償回路および適応制御型高周波増幅器
JP2002124840A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp ドハティ型増幅器
JP2005073010A (ja) * 2003-08-26 2005-03-17 Yazaki Corp ダイオードリニアライザを用いた歪補償回路
JP2015222912A (ja) * 2014-05-23 2015-12-10 三菱電機株式会社 リニアライザ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011182191A (ja) * 2010-03-01 2011-09-15 Toshiba Corp 半導体集積回路装置及び送受信システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151295A (ja) * 1998-11-05 2000-05-30 Mitsubishi Electric Corp 歪補償回路
JP2000216650A (ja) * 1999-01-20 2000-08-04 Mitsubishi Electric Corp マイクロ波低歪増幅器
JP2001230635A (ja) * 2000-02-15 2001-08-24 Mitsubishi Electric Corp 電力モニタ機能付前置歪補償回路および適応制御型高周波増幅器
JP2002124840A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp ドハティ型増幅器
JP2005073010A (ja) * 2003-08-26 2005-03-17 Yazaki Corp ダイオードリニアライザを用いた歪補償回路
JP2015222912A (ja) * 2014-05-23 2015-12-10 三菱電機株式会社 リニアライザ

Also Published As

Publication number Publication date
WO2024033963A1 (ja) 2024-02-15

Similar Documents

Publication Publication Date Title
Lavrador et al. The linearity-efficiency compromise
US7560984B2 (en) Transmitter
US7202734B1 (en) Electronically tuned power amplifier
CA2505189C (en) Systems and methods of dynamic bias switching for radio frequency power amplifiers
US7038539B2 (en) RF amplifier employing active load linearization
US9231527B2 (en) Circuits and methods for power amplification with extended high efficiency
EP3130075B1 (en) Circuits and methods for biasing a power amplifier
US20080258831A1 (en) Amplifying apparatus
US20070010218A1 (en) Apparatus and method for high efficiency RF power amplification using drain bias adaptation
Watkins et al. How not to rely on Moore's Law alone: low-complexity envelope-tracking amplifiers
US10511264B2 (en) Adaptive impedance power amplifier
US6522194B1 (en) Envelope restoration scheme for linear high-efficiency power amplification
US11368176B2 (en) Transmission unit
US7317352B2 (en) Power amplifier
US8054878B2 (en) Apparatus and method for amplifying signal power in a communication system
CN110061709B (zh) 发送单元
JP7268805B1 (ja) 電力増幅器
Tajima et al. Improved efficiency in outphasing power amplifier by mixing outphasing and amplitude modulation
Javid et al. A multilevel pulse-width modulated class-e power amplifier
Wolff et al. Discrete gate bias modulation of a class-G modulated RF power amplifier
Cijvat et al. A GaN HEMT power amplifier with variable gate bias for envelope and phase signals
Ruhul Hasin High-Efficiency Doherty-Based Power Amplifiers Using GaN Technology For Wireless Infrastructure Applications
US10826439B2 (en) Linearity enhancement of high power amplifiers
Sjöland et al. Switched mode transmitter architectures
Watkins et al. An envelope tracking RF power amplifier with capacitive charge pump modulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221213

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230404

R150 Certificate of patent or registration of utility model

Ref document number: 7268805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150