JPH09162656A

JPH09162656A - 歪補償回路

Info

Publication number: JPH09162656A
Application number: JP10055196A
Authority: JP
Inventors: Megumi Ogura; 恵小倉; Kiyoharu Kiyono; 清春清野; Tomohiko Ono; 智彦小野; Akihiro Kamiogura; 明宏上小倉; Seizo Hirose; 晴三広瀬
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-04-28
Filing date: 1996-04-22
Publication date: 1997-06-20
Anticipated expiration: 2016-04-22
Also published as: JP3528414B2

Abstract

(57)【要約】【課題】歪補償回路の小型化を目的とする。【解決手段】外部直流バイアスを印加しない３端子
４，５，６の半導体素子３において、ゲート端子４を回
路７に接続し、ドレイン端子５を出力回路８に接続し、
ソース端子６を接地することにより高周波用増幅器で発
生する歪波を抑圧でき、かつ従来用いられていた分配器
や結合器、減衰器の複雑な組み合わせで成る回路が不要
になり、回路の小型化が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、高周波増幅器、
高出力増幅器等の出力信号中に発生する非線形性歪の補
償を行うための、歪補償回路に関するものである。

【０００２】

【従来の技術】高周波用高出力増幅器（ＨＰＡ）等で
は、半導体等の非線形性により、出力信号中に歪波を生
じる。この非線形性歪を補償するため、歪補償回路が多
用されている。歪補償回路には種々の回路構成のものが
あるが、大別すると、歪を補償すべき増幅器の前段に設
置し、歪補償回路の出力信号を上記増幅器の入力信号と
して用いるプレディストーション型と、歪を補償すべき
増幅器の出力信号に、歪補償回路の出力信号を合成する
ことにより歪を補償するフィードフォワード型の二つが
ある。このうち電力効率の点から、前者のプレディスト
ーション型がよく用いられている。

【０００３】例えば図２０は１９９４ＡｓｉａＰａ
ｃｉｆｉｃＭｉｃｒｏｗａｖｅＣｏｎｆｅｒｅｎｃｅ
（ｐｐ５６７−５７０）に示された、従来のプレディス
トーション型歪補償回路の等価回路図である。この歪補
償回路では、第一の結合器６１の一方の出力端子６５
に、歪発生用増幅器５７と、第一の減衰器５９と、第一
の等電力分配器７１が順次接続され、もう一方の出力端
子６６には、第二の減衰器６０と、線形増幅器５８と、
第二の等電力分配器７２が順次接続されている。また、
第一の等電力分配器７１の出力端子と、第二の等電力分
配器７２の一方の出力端子が、第二の結合器６２の入力
端子６７，６８に接続され、この第二の結合器６２の出
力端子には、第一の可変減衰器７３を介して、第四の結
合器６４の入力端子６９が接続されている。さらに、第
二の等電力分配器７２のもう一方の出力端子には、第二
の可変減衰器７４および第三の結合器６３を介して、第
四の結合器６４のもう一方の入力端子７０に接続されて
いる。この歪補償回路は、誘電体基板上にマイクロ波集
積回路技術を用いて構成されており、歪発生用増幅器５
７および線形増幅器５８には半導体素子として電界効果
トランジスタ、ＨＥＭＴ等を、また減衰器には窒化タン
タル等からなる薄膜抵抗体を使用している。

【０００４】次に動作について説明する。第一の結合器
６１の入力端子１から入力された信号は、出力端子６
５，６７に等分配され、歪発生用増幅器５７と、線形増
幅器５８に供給され、それぞれ増幅される。歪発生用増
幅器５７では、出力側に第一の減衰器５９が接続されて
いるのに対して、線形増幅器５８では、入力側に第二の
減衰器６０が接続されているため、歪発生用増幅器５７
が先に飽和する。このため、入力信号の増加に対する歪
発生用増幅器５７と、線形増幅器５８の出力信号の振幅
特性（利得特性）は、それぞれ図２１の曲線Ａ，Ｂに示
すようになる。なお、これらの特性は入力電力が小さい
時の値を基準にした相対値を示している。これら２つの
出力信号が、等電力分配器７１，７２を経て、端子６
７，６８に出力され、第二の結合器６２において逆相で
合成される。合成された信号は、第一の可変減衰器７３
でレベル調整され、入力端子６９には曲線Ｃで示す振幅
特性の信号が出力される。また、第二の等電力分配器７
２のもう一方の出力端子の信号は、入力端子６８と同じ
振幅特性を有する信号が現れ、第二の可変減衰器７４で
レベル調整された後、第三の結合器６３を介して入力端
子７０に出力される。これら入力端子６９，７０の信号
は、第四の結合器６４において同相で合成され、出力端
子２では、曲線Ｄに示すように上反りの振幅特性の出力
信号を得る。

【０００５】以上の説明では振幅特性について述べた
が、位相特性についても同様である。すなわち、歪発生
用増幅器５７と線形増幅器５８の、入力信号に対する出
力信号の位相特性は、それぞれ図２２の曲線Ｅ，Ｆに示
すようになっており、入力端子６９には曲線Ｇで示す位
相特性の信号が得られる。また、これらの信号Ｇ，Ｆ
を、第四の結合器６４において同相で合成することによ
り、曲線Ｈに示すような、下反りの位相特性の出力信号
を得る。

【０００６】一般に高周波用増幅器の出力信号の振幅
は、図２３（ａ）の曲線Ｉに示すように、入力信号の増
加とともに、徐々に利得が減少する特性を持つ。これに
対して、歪補償回路は図２１の曲線Ｄに示すように、入
力信号の増加とともに、徐々に利得が増大する特性を持
つ。したがって、この歪補償回路を高周波用増幅器の入
力側に接続することにより、曲線Ｊで示される理想的な
振幅特性を得ることができる。すなわち、この歪補償回
路を用いることにより、高周波用増幅器で発生する歪波
を抑圧することができ、線形性の優れた出力信号を得る
ことができる。

【０００７】また位相についても同様で、高周波用増幅
器の位相特性は図２３（ｂ）の曲線Ｋとなるのに対し
て、歪補償回路の位相特性は曲線Ｈに示すようになるた
め、歪補償回路の出力信号を高周波用増幅器を入力信号
とすることにより、曲線Ｌで示すような、線形性の優れ
た特性を得ることができる。

【０００８】なお図２４〜図２６は高周波帯の高出力増
幅器に用いられる歪補償回路を構成する歪発生用増幅器
５７と線形増幅器５８の出力信号の振幅特性、位相特
性、高出力増幅器の出力信号の振幅特性をそれぞれ示し
ている。

【０００９】

【発明が解決しようとする課題】従来の歪補償回路は以
上のように構成されており、多数の結合器６１，６２，
６３，６４、および減衰器５９，６０，７３，７４を用
いているため、歪補償回路全体が非常に大きく、高価に
なるという問題点があった。

【００１０】また、歪を補償すべき増幅器の特性に応じ
て、増幅器５７，５８や、減衰器５９，６０，７３，７
４などの特性を調整する必要があり、出力信号の微調整
が複雑で、調整に多くの時間が必要であるという問題点
もあった。

【００１１】さらに、減衰器５９，６０，７３，７４や
電力分配器７１，７２を多数組み合わせているため、歪
補償回路全体の損失が非常に大きいため、後段に接続さ
れる高周波用増幅器、高出力増幅器の利得を高くする必
要がある。これにより、高周波用増幅器、高出力増幅器
の段数を多くする必要があり、増幅器全体の電力効率が
低減するという問題点があった。

【００１２】さらにまた、結合器６１，６２，６３，６
４、および減衰器５９，６０，７３，７４が周波数特性
を持っており、これらを多数組み合わせることにより、
歪補償回路の周波数帯域が狭くなるという問題点もあっ
た。

【００１３】この発明は上記のような課題を解消するた
めになされたものであり、小型、低損失で、出力信号の
調整が容易でかつ、広帯域な歪補償回路を得ることを目
的としている。

【００１４】

【課題を解決するための手段】第１の発明に係る歪補償
回路は、半導体素子に外部直流バイアスを印加せず、使
用するものである。

【００１５】また、第２の発明に係る歪補償回路は、第
１の発明における半導体素子の、少なくとも１つの端子
を、抵抗を含むリターン回路で接地したものである。

【００１６】第３の発明に係る歪補償回路は、第１の発
明における半導体素子の、少なくとも１つの端子を、コ
ンデンサを含むリターン回路で接地したものである。

【００１７】また、第４の発明に係る歪補償回路は、半
導体素子の何れか１つの端子に外部直流バイアスを印加
して、使用するものである。

【００１８】第５の発明に係る歪補償回路は、第４の発
明における、半導体素子への外部直流バイアスを、ダイ
オードを介して印加したものである。

【００１９】また、第６の発明に係る歪補償回路は、入
力回路の前段に、可変減衰器を接続したものである。

【００２０】第７の発明に係る歪補償回路は、入力回路
の前段に、増幅器を接続したものである。

【００２１】また、第８の発明に係る歪補償回路は、結
合器を用いて複数の歪補償回路を、並列接続したもので
ある。

【００２２】第９の発明に係る歪補償回路は、複数個の
増幅器モジュールを多段接続した構成の高周波増幅器に
おいて、少なくとも１個の増幅器モジュールを、外部直
流バイアスを印加せず、歪補償回路として使用したもの
である。

【００２３】また、第１０の発明に係る歪補償回路は、
半導体素子のゲート端子には負の直流バイアスを印加す
るとともに、ドレイン端子にはニー電圧以下の負または
正の直流バイアスを印加したものである。

【００２４】第１１の発明に係る歪補償回路は、第１０
の発明の半導体素子のゲート端子あるいはドレイン端子
に印加する直流バイアスを温度に対して変化させたもの
である。

【００２５】また、第１２の発明に係る歪補償回路は、
第１０の発明の入力回路の前段に可変減衰器あるいは可
変利得増幅器等からなる入力レベル調整回路を接続した
ものである。

【００２６】第１３の発明に係る歪補償回路は、第１２
の発明の入力レベル調整回路の設定レベルを高温で信号
が増加するようにしたものである。

【００２７】また、第１４の発明に係る歪補償回路は、
第１０の発明の入力回路の前段に入力レベル設定回路を
接続するとともに、出力回路の後段には可変減衰器ある
いは可変利得増幅器等からなる出力レベル設定回路を接
続したものである。

【００２８】第１５の発明に係る歪補償回路は、第１４
の発明の入力レベル設定回路および出力レベル設定回路
の設定レベルを高温になるに従い信号が増加するように
したものである。

【００２９】さらに、第１６の発明に係る歪補償回路
は、複数個の増幅器モジュールを多段接続して構成した
高出力増幅器において、少なくとも一個の増幅器モジュ
ールにニー電圧以下の直流バイアスを印加し、歪補償回
路として使用したものである。

【００３０】

【発明の実施の形態】

実施の形態１．図１は、この発明の実施の形態１を示
す、歪補償回路の等価回路図である。１は入力端子、２
は出力端子であり、この歪補償回路は、半導体素子３の
ゲート端子４に入力回路７を、ドレイン端子５には出力
回路８をそれぞれ接続し、またソース端子６を接地した
構成のものである。そのうえ、半導体素子３の各端子
４，５，６のいずれにも、外部直流バイアスを印加して
いない。この歪補償回路で用いている入力回路７および
出力回路８は、所要の振幅、位相特性を得るためのもの
であり、例えば図２に示す回路構成のものである。図２
（ａ）は、電源インピーダンス、あるいは負荷インピー
ダンスと、同一の特性インピーダンスを持つ伝送線路９
で構成したものであり、図２（ｂ）はインピーダンス調
整機能を備えるため、インピーダンス調整用スタブ１０
と、伝送線路９からなる構成のものである。なお、この
発明の実施の形態１ではソース端子６を接地し、ドレイ
ン端子５を出力回路８に接続したが、ソース端子６を出
力回路８に接続し、ドレイン端子５を接地した構成でも
良い。

【００３１】次に動作について説明する。一般に、電界
効果トランジスタ等の３端子を有する半導体素子３は、
簡易的に図３（ａ）に示す等価回路で表現できる。この
等価回路において、１１はゲート，ソース間の抵抗、１
２はゲート，ソース間の容量であり、１３はゲート，ソ
ース間の容量に生じる電位差Ｖｇに依存する擬似電流源
である。また１４はドレイン、ソース間の容量、１５は
ドレイン、ソース間の抵抗である。本歪補償回路のよう
に、半導体素子３に外部直流バイアスを印加しない場
合、擬似電流源１３は一定値と見ることができるので、
これを擬似電圧源１６に置換し、図３（ｂ）に示す等価
回路で表現できる。この等価回路の伝達関数は、負荷イ
ンピーダンスＺ₀ を用いて、次式のように表わされる。

【００３２】

【数１】

【００３３】電界効果トランジスタ等の３端子を有する
半導体素子の場合、電子情報通信学会秋季大会（１９９
３，Ｃ−２４）に示されるように、入力信号が増大し、
線形動作から大信号動作へ移行するにしたがって、ドレ
イン，ソース間の抵抗Ｒ_ds１５が、徐々に小さくなるこ
とが知られている。上式において、抵抗Ｒ_ds１５が小さ
くなると、出力信号の振幅｜Ｖ_OUT ｜は大きく、通過位
相∠Ｖ_out は負方向へ変化する。すなわち、入力信号が
増大するにしたがって、出力信号の振幅｜Ｖ_OU _T ｜は大
きく、通過位相∠Ｖ_OUT は負方向へ変化するので、半導
体素子３の入力信号に対する出力信号の振幅、および位
相の特性は、従来例で示した歪補償回路と同様、それぞ
れ図２３に示す曲線Ｄ，Ｈのようになる。

【００３４】このことから、本歪補償回路を高周波増幅
器の入力側に接続することにより、曲線Ｊで示される理
想的な振幅特性を得ることができる。すなわち、この歪
補償回路を用いることにより、高周波用増幅器で発生す
る歪波を抑圧することができ、線形性の優れた出力信号
を得ることができる。

【００３５】また本歪補償回路は、従来例に較べて非常
に簡単な回路で構成されるため、回路全体の大きさを小
型化できる。

【００３６】さらにまた、本歪補償回路は、結合器や減
衰器を使用しないため、周波数特性を広くできる。

【００３７】実施の形態２．図４は、この発明の実施の
形態２を示す、歪補償回路の等価回路図であり、実施の
形態１に示した回路において、ゲート端子４を、抵抗１
７を含むリターン回路を介して接地した構成になってい
る。

【００３８】本構成の歪補償回路の動作と、出力信号の
振幅および位相特性は、実施の形態１と同一である。ま
た、本歪補償回路の出力信号を用いて、後段に接続され
る高周波用増幅器の非線形性を補償する過程は、図２３
に示されるように、上記実施の形態１と同一である。

【００３９】しかるに本回路構成では、リターン回路中
の、抵抗１７の値を変化させることにより、直流電流の
振幅を変化させることができ、出力信号の振幅および位
相特性を微調整できる。よって後段に接続される、歪を
補償すべき高周波用増幅器の特性に応じて、図２３の曲
線Ｄ，Ｈで示される出力信号を、最適な振幅および位相
特性に設定することが可能である。

【００４０】実施の形態３．図５は、この発明の実施の
形態３を示す、歪補償回路の等価回路図であり、実施の
形態１に示した回路において、ドレイン端子５を、コン
デンサ１８を含むリターン回路を介して接地した構成に
なっている。

【００４１】本構成の歪補償回路の動作と、出力信号の
振幅および位相特性は、実施の形態１と同一である。ま
た、本歪補償回路の出力信号を用いて、後段に接続され
る高周波用増幅器の非線形性を補償する過程は、図２３
に示されるように、上記実施の形態１と同一である。

【００４２】しかるに本回路構成では、半導体素子３の
少なくとも１個の端子を、コンデンサ１８を含むリター
ン回路を介して接地し、高周波信号に対するインピーダ
ンスを変化させることにより、出力信号の振幅および位
相特性を微調整できる。よって後段に接続される、歪を
補償すべき高周波用増幅器の特性に応じて、図２３の曲
線Ｄ，Ｈで示される出力信号を、最適な振幅および位相
特性に設定することが可能である。

【００４３】実施の形態４．図６は、この発明の実施の
形態４を示す、歪補償回路の等価回路図であり、半導体
素子３の端子のうち、ゲート端子４のみに、バイアス線
路１９が接続され、外部直流バイアスＶｇが端子２０よ
り印加されている。なおコンデンサ２１は、バイアス線
路に漏れ込む高周波信号をショートするため接続された
ものである。

【００４４】本構成の歪補償回路の動作と、出力信号の
振幅および位相特性は、実施の形態１と同一である。ま
た、本歪補償回路の出力信号を用いて、後段に接続され
る高周波用増幅器の非線形性を補償する過程は、図２３
に示されるように、上記実施の形態１と同一である。

【００４５】しかるに本回路構成では、半導体素子３の
ゲート端子４へ印加する外部直流バイアスを変化させる
ことにより、出力信号の振幅および位相特性を、電気的
に微調整できる。よって後段に接続される、歪を補償す
べき高周波用増幅器の特性に応じて、図２３の曲線Ｄ，
Ｈで示される出力信号を、最適な振幅および位相特性
に、電気的に設定することが可能である。

【００４６】実施の形態５．図７は、この発明の実施の
形態５を示す、歪補償回路の等価回路図であり、実施の
形態４に示した回路において、端子２０への外部直流バ
イアスＶｇを、ダイオード２２を介して印加する。

【００４７】本構成の歪補償回路の動作と、出力信号の
振幅および位相特性は、実施の形態４と同一である。ま
た、本歪補償回路の出力信号を用いて、後段に接続され
る高周波用増幅器の非線形性を補償する過程は、図２３
に示されるように、上記実施の形態１と同一である。

【００４８】しかるに本回路構成では、ダイオード２２
を介して外部直流バイアスを印加し、直流電流の向きを
制御することにより、出力信号の振幅および位相特性を
微調整できる。よって後段に接続される、歪を補償すべ
き高周波用増幅器の特性に応じて、図２３の曲線Ｄ，Ｈ
で示される出力信号を、最適な振幅および位相特性に設
定することが可能である。

【００４９】実施の形態６．図８は、この発明の実施の
形態６を示す、歪補償回路の等価回路図であり、実施の
形態１に示した回路において、可変減衰器２３を、入力
回路７の前段に接続した構成になっている。

【００５０】本構成の歪補償回路の動作と、出力信号の
振幅および位相特性は、実施の形態１と同一である。ま
た、本歪補償回路の出力信号を用いて、後段に接続され
る高周波用増幅器の非線形性を補償する過程は、図２３
に示されるように、上記実施の形態１と同一である。

【００５１】しかるに本回路構成では、可変減衰器２３
の減衰量を調整し、半導体素子３へ入力される高周波信
号の振幅を調整することにより、出力信号の振幅および
位相特性を微調整できる。よって後段に接続される、歪
を補償すべき高周波用増幅器の特性に応じて、図２３の
曲線Ｄ，Ｈで示される出力信号を、最適な振幅および位
相特性に設定することが可能である。

【００５２】実施の形態７．図９は、この発明の実施の
形態７を示す、歪補償回路の等価回路図であり、実施の
形態１に示した回路において、デュアルゲートＦＥＴ２
４を、入力回路７の前段に接続した構成になっている。

【００５３】本構成の歪補償回路の動作と、出力信号の
振幅および位相特性は、実施の形態１と同一である。ま
た、本歪補償回路の出力信号を用いて、後段に接続され
る高周波用増幅器の非線形性を補償する過程は、図２３
に示されるように、上記実施の形態１と同一である。

【００５４】しかるに本回路構成では、デュアルゲート
ＦＥＴ２４を入力回路７の前段に接続し、第二ゲート２
５への印加電圧Ｖｇ２を調整して、半導体素子３へ入力
される高周波信号の振幅を調整することにより、出力信
号の振幅および位相特性を、電気的に微調整できる。よ
って後段に接続される、歪を補償すべき高周波用増幅器
の特性に応じて、図２３の曲線Ｄ，Ｈで示される出力信
号を、最適な振幅および位相特性に、電気的に設定する
ことが可能である。

【００５５】また本回路構成では、デュアルゲートＦＥ
Ｔ２４の入力側のインピーダンス整合を取ることによ
り、本歪補償回路の反射特性を良好にすることができ
る。

【００５６】さらにまた本回路構成では、デュアルゲー
トＦＥＴ２４を入力回路７の前段に接続したことによ
り、損失の少ない歪補償回路を実現できる。

【００５７】実施の形態８．図１０（ａ）は、この発明
の実施の形態８を示す、歪補償回路の等価回路図であ
る。１は入力端子、２は出力端子であり、ハイブリッド
で構成された分配器２６の出力端子２７には、第一の入
力回路３６と、第一の半導体素子３２と、第一の出力回
路３７が順次接続され、分配器２６のもう一方の出力端
子２８には、第二の入力回路４２と、第二の半導体素子
３８と、第二の出力回路４３が順次接続され、ハイブリ
ッドで構成された合成器２９の入力端子３０，３１に、
第一の出力回路３７および第二の出力回路４３が、それ
ぞれ接続された構成である。

【００５８】また図１０（ｂ）は、この発明の実施の形
態８の他の例を示す、歪補償回路の等価回路図であり、
実施の形態１に示した回路において、入力回路７の前段
に、アイソレータ４４を接続した構成である。

【００５９】本構成の歪補償回路の動作と出力信号の振
幅特性は、実施の形態１と同一である。また、本歪補償
回路の出力信号を用いて、後段に接続される増幅器の非
線形性を補償する過程は、図２３に示されるように、上
記実施の形態１と同一である。

【００６０】しかるに本回路構成では、ハイブリッドか
らなる分配器２６と合成器２９、あるいはアイソレータ
４４を用いることにより、入力および出力端子での反射
特性を改善でき、反射特性が良好な歪補償回路を実現で
きる。

【００６１】実施の形態９．図１１は、この発明の実施
の形態９を示す、歪補償回路を内蔵した、高周波用増幅
器のブロック図である。１は入力端子、２は出力端子で
あり、直流バイアスを印加しない増幅器モジュール４５
と、他の増幅器モジュール４６と、高出力増幅器４７を
縦続接続して、構成されている。

【００６２】外部直流バイアスを印加しない増幅器モジ
ュール４５の出力信号は、実施の形態１に示した歪補償
回路と同様、それぞれ図２３に示す曲線Ｄ，Ｈのような
振幅および位相特性を持つ。この増幅器モジュール４５
の出力信号が、曲線Ｉ，Ｋで示される振幅および位相特
性を持つ、後段に接続された高出力増幅器４７の出力信
号を、曲線Ｊ，Ｌのように線形性の優れた特性へ補償す
る。

【００６３】本増幅器では、高周波用増幅器モジュール
を構成する増幅器モジュールの一つに、外部直流バイア
スを印加せず歪補償回路として用いることにより、従来
の外部歪補償回路を接続した場合と同様に、高周波増幅
器の歪波を抑圧できるので、高周波用増幅器の小型化、
低価格化が可能である。

【００６４】実施の形態１０．図１２は、この発明の実
施の形態１０を示す等価回路図であり、１は入力端子、
２は出力端子、３は半導体素子、４はゲート端子、５は
ドレイン端子、６はソース端子、７は入力回路、８は出
力回路、４８はゲートバイアス回路、４９はドレインバ
イアス回路、５０，５１はそれぞれ直流電源である。こ
の歪補償回路は、ソース端子６が接地された半導体素子
３とゲート端子４に接続された入力回路７とドレイン端
子５に接続された出力回路８およびゲート端子３、ドレ
イン端子５にそれぞれ所望の直流バイアスを印加するた
めのゲートバイアス回路４８、ドレインバイアス回路４
９とから成る。

【００６５】また、半導体素子３のゲート端子４にはゲ
ートバイアス回路９を介して、直流電源１１から負の直
流バイアスが、ドレイン端子５にはドレインバイアス回
路１０を介して直流電源１２から負または正の直流バイ
アスがそれぞれ供給されている。ドレイン端子５に供給
される直流バイアスは通常、増幅器等では３Ｖ〜１０Ｖ
程度の比較的高電圧を供給するのに対して、この歪補償
回路ではニー（Ｋｎｅｅ）電圧以下の低電圧（例えば−
１．５Ｖ〜１．５Ｖ）を供給している。これは低入力電
力で半導体素子３の非線形性を得るためである。

【００６６】図１３は、ＦＥＴ（半導体素子３）のニー
（Ｋｎｅｅ）電圧を説明するための図であり、図１３
（ａ）はＦＥＴの接続図であり、図１の構成に対応す
る。図１３（ｂ）はＦＥＴの静特性を示す図である。図
１３においてＶｄｓはドレイン・ソース間電圧、Ｖｇｓ
はゲート・ソース間電圧、Ｉｄはドレイン電流、ｗは本
発明の適用範囲（例えば−１．５Ｖ〜１．５Ｖ）であ
る。

【００６７】さらに、この歪補償回路で用いている入力
回路７および出力回路８は、所要の振幅、位相特性を得
るためのものであり、例えば図２に示す回路構成のもの
である。図２（ａ）は、電源インピーダンスあるいは負
荷インピーダンスと同一の特性インピーダンスを持つ、
例えば特性インピーダンス５０オームの伝送線路１３で
構成したものであり、図２（ｂ）はインピーダンス調整
機能を備えるため、インピーダンス調整用スタブ１４
と、伝送線路１３から成る構成のものである。

【００６８】つぎに動作について説明する。一般に、Ｆ
ＥＴ，ＨＥＭＴ等の３端子を有する半導体素子３は、簡
易的に図３（ａ）に示す等価回路で表現できる。この等
価回路において、１１はゲート・ソース間の抵抗Ｒｉ
ｎ、１２はゲート・ソース間の容量Ｃｉｎであり、１３
はゲート・ソース間の容量Ｃｉｎに生じる電位差Ｖｇに
依存する擬似電流源である。また、１４はドレイン・ソ
ース間の容量Ｃｄｓ、１５はドレイン・ソース間の抵抗
Ｒｄｓである。この歪補償回路のように、半導体素子３
に低電圧の直流バイアスを印加するような場合、擬似電
流源１３は一定値と見ることができるので、これを擬似
電圧源１６に置換し、図３（ｂ）に示す等価回路で表現
できる。この等価回路の伝達関数は、負荷インピーダン
スＺ₀ を用いて、数２のように表わされる。

【００６９】

【数２】

【００７０】ＦＥＴ，ＨＥＭＴ等の３端子を有する半導
体素子３の場合、電子情報通信学会秋季大会（１９９
３，Ｃ−２４）に示されるように、入力信号が増大し、
線形動作から大信号動作へ移行するにしたがって、ドレ
イン・ソース間の抵抗Ｒｄｓ１５が、徐々に小さくなる
ことが知られている。“数２”において、抵抗１５が小
さくなると、出力信号の振幅｜Ｖｏｕｔ｜は大きく、通
信位相∠Ｖｏｕｔは負方向へ変化する。すなわち、入力
信号が増大するにしたがって、出力信号の振幅｜Ｖｏｕ
ｔ｜は大きく、通過位相∠Ｖｏｕｔは負方向へ変化する
ので、半導体素子３の入力信号に対する出力信号の振幅
および位相の特性は、従来例で示した歪補償回路と同
様、それぞれ図２４，２５に示す曲線Ｄ，Ｈのようにな
る。

【００７１】このように、この歪補償回路では半導体素
子３のドレイン端子５にニー電圧以下の直流バイアスを
供給する事により、高出力増幅器の振幅特性および位相
特性とは逆の特性を得ることができる。このため、この
歪補償回路を高出力増幅器の入力側に接続することによ
り、高出力増幅器の出力信号として、図２６の曲線Ｊ，
Ｌで示される線形性の優れた出力信号を得ることができ
る。

【００７２】以上のように、この歪補償回路では、従来
の歪補償回路で用いていた多数の結合器６１，６２，６
３，６４や減衰器５９，６０，７３，７４等が不要とな
るため、回路構成が非常に簡単になり、回路の小型化を
図ることができるとともに広帯域化も図ることができ
る。また、半導体素子３にのみ低い直流バイアスを供給
するだけで済むため、著しい消費電力の低減が図れる。

【００７３】実施の形態１１．図１４は、この発明の実
施の形態１１を示す歪補償回路の直流バイアス依存性で
ある。この図では一例としてドレイン端子５に印加する
直流バイアス電圧Ｖｄｓを０Ｖ〜−０．５Ｖまで変化さ
せた場合の振幅および位相特性を示している。一般にＦ
ＥＴ，ＨＥＭＴ等の半導体素子３ではドレイン電圧に対
するドレイン電流はドレイン電圧がニー電圧以下の領域
で非直線となる。即ち、この領域における高周波帯でド
レイン・ソース間抵抗Ｒｄｓ１５はドレイン電圧に対す
るドレイン電流の傾きでほぼ決まるため、設定ドレイン
電圧によって高周波帯でのドレイン・ソース間抵抗Ｒｄ
ｓ１５を変えることができる。従って、図１４に示すよ
うにドレイン電圧、即ち、ドレイン端子５に印加する直
流バイアス電圧を０Ｖから−０．５Ｖ変化させることに
より、振幅および位相特性は破線から実線のように変わ
る。

【００７４】図１５は高出力増幅器の入力電力に対する
振幅および位相の温度特性の一例である。高出力増幅器
に用いる半導体素子３は一般に高温でドレイン・ソース
間抵抗Ｒｄｓが大きくなるため、入力電力に対するＲｄ
ｓの変化幅が大きくなる。このため、この図に示すよう
に低温に比べ高温で振幅および位相の変化が大きくな
る。

【００７５】このような高出力増幅器の歪補償を行うに
は振幅および位相特性を可変できる歪補償回路が必要で
ある。この発明の歪補償回路では図１４で述べたよう
に、ドレイン電圧を変化させることにより、振幅および
位相特性を変えることができる。即ち、高温で半導体素
子３に印加する直流バイアスを高くするように設定する
ことにより、各温度で図２６のＪ，Ｌで示した理想的な
振幅および位相特性を得ることができる。

【００７６】以上のように半導体素子３に印加する直流
バイアスを温度に対して変えることにより、各温度に対
して高出力増幅器の歪補償が可能となる。

【００７７】実施の形態１２．図１６（ａ），（ｂ）
は、この発明の実施の形態１２を示す構成図であり、図
１６（ａ）は図１２に示した歪補償回路の入力回路の前
段に、入力レベル調整回路５２として可変減衰器を、ま
た、図１６（ｂ）は可変利得増幅器を接続した場合であ
る。一般に歪補償回路に用いる半導体素子３には特性バ
ラツキがある。このため、図２６の曲線Ｉ，Ｈで示す歪
補償回路の振幅および位相特性において直線から非直線
に変わる入力電力が異なってしまう。例えば、利得の高
い半導体素子３を用いた場合、直線から非直線に変わる
入力電力が小さくて済む。このように、半導体素子のバ
ラツキにより、半導体素子３に入力される入力電力が一
定であっても、歪補償回路の振幅および位相特性にバラ
ツキが生じてしまう。

【００７８】これに対処するために、図１６（ａ）の歪
補償回路では入力側に可変減衰器からなる入力レベル調
整回路５２を接続しており、半導体素子３の特性に応じ
て、入力レベル調整回路５２の減衰量を調整することに
より、半導体素子３に入力される高周波信号の振幅を調
整することができる。このため、半導体素子３の特性バ
ラツキがあった場合でも所望の歪補償回路の振幅および
位相特性を得ることができる。なお、この歪補償回路を
用いて、後段に接続される高出力増幅器の非線形性を補
償する過程は、実施の形態１０と同一である。

【００７９】また、図１６（ｂ）は入力レベル調整回路
５２として、デュアルゲートＦＥＴ等からなる可変利得
増幅器を用いた場合である。入力レベル調整回路５２と
して可変減衰器を用いるものでは、半導体素子３に入力
すべき絶対電力が決まっているため、歪補償回路の入力
端子１に入力される電力に十分余裕がある場合に有効で
ある。これに対して、この発明のように可変利得増幅器
を用いるものでは歪補償回路に入力される入力電力が小
さい場合に有効であり、半導体素子３の特性にバラツキ
があった場合でも可変利得増幅器の利得を調整する事に
より、所望の入力電力で半導体素子３を動作させること
ができる。

【００８０】以上のように、この発明の歪補償回路では
可変減衰器あるいは可変利得増幅器からなる入力レベル
調整回路５２を入力回路７の前段に接続することによ
り、半導体素子３の特性にバラツキがあった場合でも半
導体素子３の特性に応じて、所望の入力電力を印加する
ことができ、特性バラツキの少ない歪補償回路を得るこ
とができる。

【００８１】実施の形態１３．この発明の実施の形態１
３では実施の形態１２で示した入力レベル調整回路５２
の設定レベルを高温になるに従い増加するようにしたも
のである。一般に歪補償回路に用いている半導体素子３
は温度によって特性が変化する。例えば、入力レベル調
整回路５２を接続しない図１２の構成のものでは図１７
に示すように振幅および位相特性が温度によって変化す
る。即ち、半導体素子３の利得が高い低温では低い入力
電力で振幅および位相特性が直線から非直線に変わって
しまう。

【００８２】これに対処するために、実施の形態１３の
ように可変減衰器を高温で小さくするか、可変利得増幅
器の利得を増加するように入力レベル調整回路５２のレ
ベル調整を行うことにより、歪補償回路に入力される入
力電力が一定でも半導体素子３には高温でより大きな入
力電力を入力させることができる。このため、温度に対
して一定の振幅および位相特性を得ることができ、温度
特性の良好な歪補償回路が得られる利点がある。なお、
この歪補償回路を用いて、後段に接続される高出力増幅
器の非線形性を補償する過程は、実施の形態１０と同一
である。

【００８３】実施の形態１４．図１８はこの発明の実施
の形態１４を示す歪補償回路の構成図である。この回路
は図１６に示した歪補償回路の出力回路８の後段に、可
変減衰器のあるいは可変利得増幅器からなる出力レベル
調整回路５３を接続したものである。一般に歪補償を行
うための高出力増幅器では使用する半導体素子等のバラ
ツキにより、利得にバラツキがある。このような高出力
増幅器の前段に歪補償回路を接続して歪補償を行う場
合、高出力増幅器の利得に応じて、高出力増幅器に入力
される信号レベルを設定する必要がある。

【００８４】この発明の歪補償回路のように出力回路８
の後段に出力レベル調整回路５３を接続し、この出力レ
ベル調整回路５３の減衰量あるいは利得を可変すること
により、高出力増幅器に入力される信号レベルを所望の
値に設定できる。このため、高出力増幅器の利得にバラ
ツキがあっても歪補償が可能である。なお、入力回路７
の前段に設けている入力レベル調整回路５２は実施の形
態１２で述べたように、歪補償回路に用いている半導体
素子３の特性にバラツキがあった場合、それを補償する
ために用いる。

【００８５】実施の形態１５．この発明の実施の形態１
５は実施の形態１４で示した歪補償回路の入力レベル調
整回路５２および出力レベル調整回路５３の信号の設定
レベルを高温になるに従い増加するようにしたものであ
る。歪補償回路の後段に接続される高出力増幅器の利得
は実施の形態１３で説明したように、半導体素子３のバ
ラツキによりバラツキが生じる他に、半導体素子３自身
の温度特性により変動する。即ち、高温になるに従い、
利得が減少する。このような高出力増幅器の歪補償を行
うには高温になるに従い、高出力増幅器に入力される入
力電力を増加させる必要がある。

【００８６】この歪補償回路のように出力レベル調整回
路５３を設け、それに用いている可変減衰器の減衰量を
小さくするか、可変利得増幅器の利得を増加させること
により、高温で高出力増幅器の入力電力を増加させるこ
とができる、従って、温度により高出力増幅器の利得が
変動しても各温度で歪補償が可能となる。なお、入力回
路７の前段に設けている入力レベル調整回路５２は実施
の形態１３で示したように歪補償回路自身の温度特性を
改善するためのものである。

【００８７】実施の形態１６．図１９はこの発明の実施
の形態１６を示す高出力増幅器のブロック図である。こ
の増幅器はニー電圧以下の直流バイアスを印加した増幅
器モジュール５４と、通常のバイアスを印加した増幅器
モジュール５５および高出力増幅器モジュール５６を縦
続接続して構成したものであり、これらの増幅器５４，
５５，５６にはソース端子６を接地した半導体素子３が
使われている。

【００８８】ニー電圧以下の直流バイアスを印加した増
幅器モジュール５４の出力信号は、実施の形態１０で示
した歪補償回路と同様、それぞれ図２６に示す曲線Ｄ，
Ｈのような振幅および位相特性が得られる。これに対し
て、歪波を発生する高出力増幅器モジュール２５の振
幅、位相特性はそれぞれ曲線Ｉ，Ｋとなるため、高出力
増幅器モジュール２５の振幅、位相特性を増幅器モジュ
ール２３の振幅、位相特性で相殺することができ、高出
力増幅器の特性として、曲線Ｊ，Ｌのような線形性の優
れた特性を得ることができる。

【００８９】従って、高出力増幅器を構成する増幅器モ
ジュールの一つに、ニー電圧以下の直流バイアスを印加
し、歪補償回路として用いることにより、特に歪補償回
路を用いなくとも低歪な高出力増幅器を得ることがで
き、高出力増幅器の小型化、低価格化が可能となる。

【００９０】

【発明の効果】第１の発明によれば、外部直流バイアス
を印加しない半導体素子を用いることにより、後段に接
続される高周波用増幅器の、歪補償に必要な出力信号を
得る。

【００９１】また、第２の発明によれば、リターン回路
中の抵抗値を調整することにより、出力信号の振幅およ
び位相特性を調整できる。

【００９２】第３の発明によれば、リターン回路中のコ
ンデンサを調整することにより、出力信号の振幅および
位相特性を調整できる。

【００９３】また、第４の発明によれば、外部直流バイ
アスを調整することにより、出力信号の振幅および位相
特性を、電気的に調整できる。

【００９４】第５の発明によれば、外部直流バイアスを
ダイオードを介して印加するため、出力信号の振幅およ
び位相特性を微調整できる。

【００９５】また、第６の発明によれば、入力回路の前
段に可変減衰器を接続したことにより、出力信号の振幅
および位相特性を調整できる。

【００９６】第７の発明によれば、入力回路の前段に接
続した増幅器により、出力信号の振幅および位相特性を
調整できる。

【００９７】また、第８の発明によれば、バランス型の
回路構成としたこと、またはアイソレータを接続したこ
とにより、入出力端子からみた歪補償回路の反射特性を
改善できる。

【００９８】第９の発明によれば、高周波用増幅器を構
成する、増幅器モジュールの一部への外部直流バイアス
を印加せず、歪補償回路として用いたことにより、高周
波用増幅器の歪波を補償できる。

【００９９】また、第１０の発明によれば、ニー電圧以
下の直流バイアスを印加した半導体素子を用いることに
より、簡単な構成で後段に接続される高出力増幅器の歪
補償を行う出力信号を得ることができる。このため、歪
補償回路の小形化、低価格化を図ることができる。

【０１００】第１１の発明によれば、半導体素子に印加
する直流バイアスを温度に対して変化させることによ
り、高出力増幅器の振幅、位相特性の形が温度で変化す
るような場合であっても、容易に各温度で歪補償を行う
ことができる。

【０１０１】また、第１２の発明によれば、入力回路の
前段に入力レベル調整回路を設けることにより、歪補償
回路を構成する半導体素子の特性にバラツキがあった場
合でも半導体素子を所望の入力電力で動作させることが
でき、特性のバラツキの小さな歪補償回路を得ることが
できる。

【０１０２】第１３の発明によれば、入力回路の前段に
入力レベル調整回路を設け、信号の設定レベルを高温に
なるに従い増加するようにすることにより、温度特性の
優れた歪補償回路を得ることができる。

【０１０３】また、第１４の発明によれば、入力回路の
前段に入力レベル調整回路を設けるとともに、出力回路
の後段に出力レベル調整回路を設けることにより、歪補
償回路および高出力増幅器に用いている半導体素子の特
性バラツキがある場合でもそれぞれの特性バラツキを吸
収できる。このため、歪補償回路と高出力増幅器とを組
み合わせた全体とし、バラツキが小さく、低歪な特性が
得られる。

【０１０４】第１５の発明によれば、歪補償回路の入力
レベル補償回路および出力レベル調整回路の設定レベル
を高温になるに従い、増加させることにより、歪補償回
路および高出力増幅器の温度補償ができる。このため、
歪補償回路と高出力増幅器とを組み合わせた全体とし
て、低歪出、温度特性の優れた性能が得られる。

【０１０５】また、第１６の発明によれば、高出力増幅
器を構成する多数の増幅器モジュールの内、少なくとも
一個の増幅器モジュールにニー電圧以下の直流バイアス
を印加し、歪補償回路として使用することにより、特に
歪補償回路を使用しなくとも低歪な特性を得ることがで
き、高出力増幅器の低価格化を図ることができる。

【図面の簡単な説明】

【図１】この発明の実施の形態１に示す歪補償回路の
等価回路図である。

【図２】伝送線路、あるいはインピーダンス調整機能
を備えた伝送線路で構成された入力回路、または出力回
路の一例である。

【図３】半導体素子の簡易的な等価回路図である。

【図４】この発明の実施の形態２に示す歪補償回路の
等価回路図である。

【図５】この発明の実施の形態３に示す歪補償回路の
等価回路図である。

【図６】この発明の実施の形態４に示す歪補償回路の
等価回路図である。

【図７】この発明の実施の形態５に示す歪補償回路の
等価回路図である。

【図８】この発明の実施の形態６に示す歪補償回路の
等価回路図である。

【図９】この発明の実施の形態７に示す歪補償回路の
等価回路図である。

【図１０】この発明の実施の形態８に示す歪補償回路
の等価回路図である。

【図１１】この発明の実施の形態９に示す歪補償回路
を備えた、高周波用増幅器のブロック図である。

【図１２】この発明による歪補償回路の実施の形態１
０を示す図である。

【図１３】ＦＥＴのニー（Ｋｎｅｅ）電圧を説明する
ための図である。

【図１４】この発明の実施の形態１１の歪補償回路の
入力電力に対する振幅、位相特性の直流バイアス依存性
を示す図である。

【図１５】高出力増幅器の入力電力に対する振幅、位
相特性の温度依存性を示す図である。

【図１６】この発明による歪補償回路の実施の形態１
２を示す図である。

【図１７】この発明の歪補償回路の入力電力に対する
振幅、位相特性の温度依存性を示す図である。

【図１８】この発明による歪補償回路の実施の形態１
４を示す図である。

【図１９】この発明の実施の形態１６を示す歪補償回
路を備えた、高出力増幅器のブロック図である。

【図２０】従来の歪補償回路の等価回路を示す図であ
る。

【図２１】従来の歪補償回路の動作原理を説明するた
めの入力電力に対する振幅特性を示す図である。

【図２２】従来の歪補償回路の動作原理を説明するた
めの入力電力に対する位相特性を示す図である。

【図２３】歪補償回路による高周波増幅器の歪補償の
原理を説明するための入力電力に対する振幅および位相
特性を示す図である。

【図２４】従来の歪補償回路の動作原理を説明するた
めの入力電力に対する振幅特性を示す図である。

【図２５】従来の歪補償回路の動作原理を説明するた
めの入力電力に対する位相特性を示す図である。

【図２６】歪補償回路による高出力増幅器の歪補償の
原理を説明するための入力電力に対する振幅および位相
特性を示す図である。

【符号の説明】

１入力端子、２出力端子、３半導体素子、４半
導体素子のゲート端子、５半導体素子のドレイン端
子、６半導体素子のソース端子、７半導体素子の入
力回路、８半導体素子の出力回路、９伝送線路、１
０インピーダンス調整用スタブ、１１ゲート，ソー
ス間の抵抗、１２ゲート，ソース間の容量、１３擬
似電流源、１４ドレイン，ソース間の容量、１５ド
レイン，ソース間の抵抗、１６擬似電圧源、１７リ
ターン回路中の抵抗、１８リターン回路中のコンデン
サ、１９外部直流バイアス線路、２０外部直流バイ
アスの印加端子、２１高周波信号ショート用コンデン
サ、２２ダイオード、２３可変減衰器、２４デュア
ルゲートＦＥＴ、２５デュアルゲートＦＥＴの第二ゲ
ート、２６ハイブリッドで構成された分配器、２７
分配器の第一の出力端子、２８分配器の第二の出力端
子、２９ハイブリッドで構成された合成器、３０合
成器の第一の入力端子、３１合成器の第二の入力端
子、３２第一の半導体素子、３３第一の半導体素子
のゲート端子、３４第一の半導体素子のドレイン端
子、３５第一の半導体素子のソース端子、３６第一
の半導体素子の入力回路、３７第一の半導体素子の出
力回路、３８第二の半導体素子、３９第二の半導体
素子のゲート端子、４０第二の半導体素子のドレイン
端子、４１第二の半導体素子のソース端子、４２第
二の半導体素子の入力回路、４３第二の半導体素子の
出力回路、４４アイソレータ、４５外部直流バイア
スを印加しない増幅器モジュール、４６増幅器モジュ
ール、４７高出力増幅器、４８ゲートバイアス回
路、４９ドレインバイアス回路、５０直流電源、５
１直流電源、５２入力レベル調整回路、５３出力
レベル調整回路、５４ニー電圧以下の直流バイアスを
印加した増幅器モジュール、５５増幅器モジュール、
５６高出力増幅器モジュール。

───────────────────────────────────────────────────── フロントページの続き (72)発明者上小倉明宏東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (72)発明者広瀬晴三東京都千代田区丸の内二丁目２番３号三菱電機株式会社内

Claims

【特許請求の範囲】

【請求項１】ゲート端子、ソース端子、ドレイン端子
を有する半導体素子と、入力回路および出力回路で構成
され、上記入力回路にはゲート端子を、上記出力回路に
はドレイン端子あるいはソース端子のいずれか一方を接
続し、上記出力回路に接続されないソース端子あるいは
ドレイン端子を接地するとともに、上記半導体素子のい
ずれの端子にも、外部直流バイアスを印加しないことを
特徴とする歪補償回路。
【請求項２】上記半導体素子の、少なくとも１個の端
子を、抵抗を含むリターン回路を介して接地したことを
特徴とする、請求項１記載の歪補償回路。
【請求項３】上記半導体素子の、少なくとも１個の端
子を、コンデンサを含むリターン回路を介して接地した
ことを特徴とする、請求項１記載の歪補償回路。
【請求項４】ゲート端子、ソース端子、ドレイン端子
を有する半導体素子と、入力回路および出力回路で構成
され、上記入力回路にはゲート端子を、上記出力回路に
はドレイン端子あるいはソース端子のいずれか一方を接
続し、上記出力回路に接続されないドレイン端子あるい
はソース端子を接地するとともに、上記半導体素子の、
いずれか１個の端子に、外部直流バイアスを印加するこ
とを特徴とする歪補償回路。
【請求項５】上記半導体素子への外部直流バイアス
を、ダイオードを介して印加したことを特徴とする、請
求項４記載の歪補償回路。
【請求項６】上記入力回路の前段に、可変減衰器を接
続したことを特徴とする、請求項１から５のいずれかに
記載の歪補償回路。
【請求項７】上記入力回路の前段に、増幅器を接続し
たことを特徴とする、請求項１から５のいずれかに記載
の歪補償回路。
【請求項８】並列に配置した複数個の歪補償回路の、
入力端子と出力端子間を、それぞれ結合器を用いて接続
したことを特徴とする、請求項１から７のいずれかに記
載の歪補償回路。
【請求項９】高周波用増幅器を構成する複数個の増幅
器モジュールのうち、少なくとも１個の増幅器モジュー
ルに直流バイアスを印加せず、歪補償回路として用いた
ことを特徴とする歪補償回路。
【請求項１０】ゲート端子、ソース端子、ドレイン端
子を有する半導体素子と、上記半導体素子のゲート端
子、ドレイン端子にそれぞれ接続された入力回路および
出力回路とからなり、上記半導体素子のソース端子を接
地するとともに、上記ゲート端子には負の直流バイアス
を、上記ドレイン端子にはニー電圧以下の負または正の
直流バイアスを印加するように構成したことを特徴とす
る歪補償回路。
【請求項１１】上記半導体素子のゲート素子あるいは
ドレイン端子に印加する直流バイアスを温度に対して変
化させたことを特徴とする請求項１記載の歪補償回路。
【請求項１２】上記入力回路の前段に、可変減衰器あ
るいは可変利得増幅器等からなる入力レベル調整回路を
接続したことを特徴とする請求項１または２記載の歪補
償回路。
【請求項１３】上記入力レベル調整回路の設定を、高
温になるに従って信号レベルが増加するようにしたこと
を特徴とする請求項３記載の歪補償回路。
【請求項１４】上記入力回路の前段に入力レベル調整
回路を設けるとともに、上記出力回路の後段には可変減
衰器、可変利得増幅器等からなる出力レベル調整回路を
接続したことを特徴とする請求項１または２記載の歪補
償回路。
【請求項１５】上記入力レベル調整回路および出力レ
ベル調整回路の設定を高温になるに従って信号のレベル
が増加するようにしたことを特徴とする請求項５記載の
歪補償回路。
【請求項１６】半導体素子を用いた複数個の増幅器モ
ジュールから成る高出力増幅器において、上記複数個の
増幅器モジュールのうち、少なくとも一個の増幅器モジ
ュールにニー電圧以下の直流バイアスを印加し、歪補償
回路として用いたことを特徴とする歪補償回路。