WO2005107063A1 - バイアス回路 - Google Patents

バイアス回路 Download PDF

Info

Publication number
WO2005107063A1
WO2005107063A1 PCT/JP2004/006110 JP2004006110W WO2005107063A1 WO 2005107063 A1 WO2005107063 A1 WO 2005107063A1 JP 2004006110 W JP2004006110 W JP 2004006110W WO 2005107063 A1 WO2005107063 A1 WO 2005107063A1
Authority
WO
WIPO (PCT)
Prior art keywords
impedance
inductor
bias circuit
bias
parasitic capacitance
Prior art date
Application number
PCT/JP2004/006110
Other languages
English (en)
French (fr)
Other versions
WO2005107063A8 (ja
Inventor
Kenkichi Shimomura
Takashi Sugihara
Katsuhiro Shimizu
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to US11/587,678 priority Critical patent/US7501914B2/en
Priority to JP2006512688A priority patent/JP4588699B2/ja
Priority to PCT/JP2004/006110 priority patent/WO2005107063A1/ja
Publication of WO2005107063A1 publication Critical patent/WO2005107063A1/ja
Publication of WO2005107063A8 publication Critical patent/WO2005107063A8/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5462—Systems for power line communications
    • H04B2203/5483—Systems for power line communications using coupling circuits

Definitions

  • the present invention relates to a bias circuit, and more specifically, to a signal having a broadband spectral component from low frequency to near high frequency near DC, such as a baseband signal.
  • the present invention relates to a bias circuit for applying a DC bias to a semiconductor device or an optical modulator that amplifies a signal.
  • Patent Document 1 listed below discloses an example of a bias circuit applied to a communication device that handles a signal whose signal spectrum is concentrated near an operation frequency, such as microphone mouth wave communication.
  • a high impedance is realized in the vicinity of the signal spectrum frequency by using a short stub having a length of 1/4 wavelength of the operating frequency, and the impedance is positively increased at other frequencies including DC.
  • the method of lowering is used.
  • Patent Document 2 below discloses an example of a case where a bias is applied to a high impedance portion such as a gate bias of a transistor.
  • Patent Document 2 a method of applying a bias using a resistor having an impedance sufficiently larger than that of a transmission line is used.
  • Patent Document 1 the method using a quarter-wavelength short stub as disclosed in Patent Document 1 cannot be applied to a signal amplification circuit in which a signal spectrum is concentrated near an operating frequency.
  • a drawback that it cannot be applied to an amplifier circuit for a baseband signal having a broadband spectral component.
  • the method using a resistor having an impedance sufficiently larger than the impedance of a transmission line as disclosed in Patent Document 2 is basically a resistor having a wide band characteristic. It is relatively easy to cope with a wider band because of the inherent characteristics of a resistor.For example, when applying a bias voltage to a terminal that needs to supply current, such as a drain terminal, the voltage drop across the resistor In this case, it is necessary to apply a bias voltage to which the power supply voltage is added, so that there is a problem that the power supply voltage is increased.
  • Non-Patent Document 1 a bias circuit having characteristics such that the impedance becomes high for wideband signals and low near DC.
  • an inductor for blocking a wideband signal is inserted between a bias voltage and a bias application target.
  • Patent Document 1
  • Patent Document 2
  • Non-Patent Document 1 when mounting an inductor, if a small capacitance is parasitic between the mounting pattern and the ground potential, a series resonance occurs, and the resonance at the resonance frequency There is a problem that the impedance of the circuit is so small that desired characteristics cannot be obtained.
  • an object of the present invention is to provide a bias circuit that prevents a partial loss of a baseband signal generated by resonance and suppresses deterioration of signal characteristics. Disclosure of the invention
  • An optical receiving apparatus is a bias circuit that supplies a bias voltage or a bias current to one end of a transmission line, and blocks a high-frequency component of a basic span signal transmitted on the transmission line.
  • an inductor that passes a frequency component near DC, a parasitic capacitance generated by mounting the inductor, and an inductance seen from the transmission line caused by resonance of the inductance of the inductor.
  • an impedance lowering preventing element for preventing the lowering.
  • the impedance component of the parallel circuit constituted by the inductor provided in the bias circuit and the impedance lowering prevention element has not only the inductive reactance component but also the resistance component.
  • FIG. 1 is a diagram showing a configuration of a bias circuit according to a first embodiment of the present invention.
  • FIG. 2A is a diagram showing a configuration of a bias circuit in which a resistance element 3 is removed from the configuration of FIG.
  • FIG. 2B is a diagram showing transmission characteristics of the bias circuit shown in FIG. 2A with respect to angular frequency
  • FIG. 3A is a diagram showing a configuration of the conventional circuit shown in FIG. 2A.
  • FIG. 3B is a schematic diagram showing the impedance-frequency characteristics of the LC resonance circuit shown in FIG.
  • Fig. 4A is a diagram showing the impedance locus of the LC resonance circuit.
  • Fig. 4A is a diagram schematically showing each impedance vector at the resonance frequency of the conventional circuit shown in Fig.
  • FIG. B is a diagram schematically showing each impedance vector at the resonance frequency of the circuit of the first embodiment shown in FIG. 1, and FIG. 5A is configured in the bias circuit shown in FIG.
  • FIG. 5B is a schematic diagram illustrating the impedance-frequency characteristic of the LCR resonance circuit
  • FIG. 5B is a diagram illustrating the impedance trajectory of the LCR resonance circuit
  • FIG. 6 is a diagram illustrating the bias circuit according to the second embodiment of the present invention.
  • FIG. 7A is a schematic diagram showing the impedance-frequency characteristic of an LCR resonance circuit configured in the bias circuit shown in FIG. 6, and
  • FIG. 7B is a diagram showing the LCR resonance Circuit impedance
  • FIG. 8 is a diagram showing a dance locus.
  • FIG. 8 is a diagram showing a dance locus.
  • FIG. 8 is a diagram showing a configuration of a bias circuit according to a third embodiment of the present invention.
  • FIG. 9A is a diagram showing an LCR configured in the bias circuit shown in FIG.
  • FIG. 9B is a schematic diagram illustrating the impedance-frequency characteristic of the resonance circuit
  • FIG. 9B is a diagram illustrating an impedance locus of the LCR resonance circuit
  • FIG. 10 is a diagram illustrating a bias according to the fourth embodiment of the present invention.
  • FIG. 11A is a diagram showing a circuit configuration
  • FIG. 11A is a schematic diagram showing impedance-frequency characteristics of an LCR resonance circuit configured in the bias circuit shown in FIG. 10
  • FIG. FIG. 12 is a diagram illustrating an impedance locus of the LCR resonance circuit.
  • FIG. 11A is a diagram showing a circuit configuration
  • FIG. 11A is a schematic diagram showing impedance-frequency characteristics of an LCR resonance circuit configured in the bias circuit shown in FIG. 10
  • FIG. 12
  • FIG. 12 is a diagram illustrating a configuration of a bias circuit according to the fifth embodiment of the present invention.
  • FIG. 12 is a diagram illustrating an embodiment of the present invention.
  • FIG. 13 is a diagram showing a configuration of a bias circuit according to a sixth embodiment of the present invention.
  • FIG. 14A is a diagram showing an LCR formed by the bias circuit shown in FIG.
  • FIG. 14B is a schematic diagram illustrating impedance-frequency characteristics of the resonance circuit
  • FIG. 14B is a diagram illustrating an impedance locus of the LCR resonance circuit.
  • FIG. 1 is a diagram illustrating a configuration of a bias circuit according to a first embodiment of the present invention.
  • the bias circuit shown in FIG. 1 is, for example, configured to supply a bias voltage (or a bias current, hereinafter referred to as a “bias power supply”) to one end of a high-speed signal line having a signal input terminal 1 and a signal output terminal 2. It is.
  • a bias power output from a DC bias circuit 6 configured according to the prior art is supplied to one end on a high-speed signal line via a parallel circuit of a resistor S and an inductor 4.
  • the inductor 4 is an inductor that blocks the aforementioned AC signal.
  • the capacitor 5 is a parasitic capacitance generated between the mounting pattern described above and the ground potential.One end of the capacitor 5 is connected to one end of a parallel circuit of the resistor 3 and the inductor 4, and the other end is grounded to the land. ing.
  • FIG. 2A is a diagram showing a configuration of a bias circuit in which the resistive element 3 is removed from the configuration of FIG. 1
  • FIG. 2B is a diagram showing an angular frequency of the bias circuit shown in FIG. 2A.
  • FIG. 6 is a diagram showing a passing characteristic with respect to FIG.
  • FIG. 3A is a schematic diagram showing an impedance-frequency characteristic of an LC resonance circuit configured in the conventional circuit shown in FIG. 2A
  • FIG. 3B is a diagram showing the impedance of the LC resonance circuit. It is a figure showing an impedance trace.
  • the reactance component of the impedance of the circuit changes from capacitive to inductive at a certain angular frequency.
  • the frequency (angular frequency) that determines this transformation point is the resonance frequency (resonance angular frequency).
  • the resonance frequency is about 15 ⁇ .
  • a baseband signal is considered as an example of a wideband signal, as a general guide, in the frequency range of several times to 1 / 10,000 of the signal bit rate, loss of signal components and reduction in signal level occur. It is said that if there is, the signal waveform will be distorted and signal characteristics will deteriorate. In other words, the baseband signal to which the bias circuit shown in FIG.
  • FIG. 4A is a diagram schematically showing each impedance vector at the resonance frequency of the conventional circuit shown in FIG. 2A
  • FIG. 4B is a circuit diagram of the first embodiment shown in FIG.
  • FIG. 4 is a diagram schematically showing each impedance vector at the resonance frequency of FIG. That is, the difference between FIG.
  • FIG. 4A and FIG. 4B is only that the presence or absence of the resistance element 3 is different.
  • the 2 A diagram of the inductance of the inductor 4 is L, if the capacitance of the capacitor 5 is C, a resonance angular frequency oo c of the series resonant circuit composed of the inductor 4 and capacitor 5, be represented by the following formula Can be.
  • the INLC (1) by using the resonance angular frequency co c, Chi caries reactance component of the series resonant circuit, inductive components (hereinafter referred to as “inductive reactance component”) and X L, capacitive Ingredient if (hereinafter referred to as “capacitive reactance component”) and the X c, these X L and X c may be expressed respectively using equation (1) as follows.
  • the impedance vector diagram in FIG. 4B is the same diagram when the resistance element 3 is inserted in parallel with the inductor 4, but when the resistance element 3 is inserted in series with the inductor 4, This corresponds to the impedance vector diagram of FIG. A shifted rightward by the resistance component of the resistor 3. In other words, since a constant resistance component is always maintained, the impedance of the RLC resonance circuit at the resonance point becomes zero.
  • FIG. 5A is a schematic diagram showing an impedance-frequency characteristic of an LCR resonance circuit configured in the bias circuit shown in FIG. 1, and FIG. 5B is a diagram showing an impedance locus of the LCR resonance circuit.
  • FIG. 5A is a schematic diagram showing an impedance-frequency characteristic of an LCR resonance circuit configured in the bias circuit shown in FIG. 1
  • FIG. 5B is a diagram showing an impedance locus of the LCR resonance circuit.
  • the impedance component of the LR parallel circuit is not only an imaginary part (inductive reactance component) but also a real part (resistance). Component), the impedance of the LCR resonance circuit has a constant value determined by R, L, and C even at the resonance frequency, and does not become zero. Therefore, it is possible to prevent a decrease in impedance at a resonance point when the bias circuit is viewed from the high-speed signal line.
  • the resistance element since the resistance element is connected in parallel to the inductor, the resistance component remains even after canceling the parasitic capacitance component generated by mounting the inductor, and the transmission Prevents lowering of impedance seen from the line As a result, a partial loss of the baseband signal and deterioration of signal characteristics are suppressed.
  • a resistance element is used as an element for preventing a parasitic capacitance generated by mounting an inductor and a decrease in impedance seen from a high-speed transmission line caused by resonance with the inductor.
  • the force S is not limited to a pure resistance element, but may be any element that acts as a resistor particularly near a frequency at which the impedance is remarkably reduced (that is, a resonance frequency).
  • FIG. 6 is a diagram illustrating a configuration of a bias circuit according to a second embodiment of the present invention.
  • the bias circuit shown in the figure is different from the bias circuit shown in FIG. 1 in that the resistor element 3a is connected not in parallel with the inductor 4 but in series with the capacitor 5 which is a parasitic capacitance. ing.
  • the other configuration is the same as or equivalent to that of the first embodiment, and these portions are denoted by the same reference numerals.
  • FIG. 7A is a schematic diagram showing the impedance-frequency characteristic of the LCR resonance circuit configured in the bias circuit shown in FIG. 6, and
  • FIG. 7B is a diagram showing the impedance locus of the LCR resonance circuit.
  • the resistance element 3 is connected in series to the capacitor 5, and an LCR series resonance circuit including the inductor 4 is formed.
  • the resistance does not fall below the resistance value (R) of the resistance element 3a. Therefore, it is possible to prevent a decrease in impedance at the resonance point when the bias circuit is viewed from the high-speed signal line.
  • a resistance element is used as an element for preventing a parasitic capacitance generated by mounting an inductor and a decrease in impedance seen from a high-speed signal transmission line caused by resonance with the inductor.
  • the present invention is not limited to a pure resistance element. In particular, as long as it acts as a resistor in the vicinity of the resonance frequency where the impedance is remarkably reduced, as in the case of the first embodiment, It is.
  • FIG. 8 is a diagram showing a configuration of a bias circuit according to a third embodiment of the present invention.
  • the bias circuit shown in the figure is different from the bias circuit of the second embodiment shown in the sixth embodiment in that the resistance element 3b is connected not in series but in parallel with the capacitor 5 which is a parasitic capacitance. are doing.
  • the other configuration is the same as or similar to that of the second embodiment, and these portions are denoted by the same reference numerals.
  • FIG. 9A is a schematic diagram showing the impedance-frequency characteristic of the LCR resonance circuit configured in the bias circuit shown in FIG. 8, and FIG. 9B is a diagram showing the impedance locus of the LCR resonance circuit.
  • the trace of L has the respective characteristics shown in FIG. 9A and FIG. 9B, which are symmetrical shapes of FIG. 7A and FIG. 7B, respectively. '
  • the impedance component of the RC parallel circuit is not only the imaginary part (capacitance reactance component), but also the real part (capacity reactance component). Resistance component), the impedance of the LCR resonance circuit has a constant value determined by R, L, and C even at the resonance frequency, and cannot be zero. Therefore, from the high-speed signal line to the bias circuit It is possible to prevent a decrease in impedance at the resonance point where the 'is seen.
  • a resistance element is used as an element for preventing the parasitic capacitance generated by mounting the inductor and the impedance reduction from the viewpoint of the high-speed signal transmission line caused by resonance with the inductor.
  • the present invention is not limited to a pure resistance element, and in particular, it is only necessary to act as a resistor in the vicinity of a resonance frequency where impedance is remarkably reduced, as in the other embodiments. The same is true.
  • FIG. 10 is a diagram showing a configuration of a bias circuit according to a fourth embodiment of the present invention.
  • the bias circuit shown in the figure is configured such that, in addition to the bias circuit of the first embodiment shown in FIG. 1, a resistance element 3b is connected in parallel to a capacitor 5 which is a parasitic capacitance. .
  • the other configuration is the same as or similar to that of the first embodiment, and these portions are denoted by the same reference numerals.
  • FIG. 11A is a schematic diagram showing an impedance-frequency characteristic of an LCR resonance circuit configured in the bias circuit shown in FIG. 10.
  • FIG. 11B is an impedance diagram of the LCR resonance circuit. It is a figure showing a locus.
  • the resistor 3 is connected in parallel only to the inductor 4, whereas in the bias circuit of FIG. 10, the resistor 3b is also connected in parallel to the capacitor 5. It is connected to the. Therefore, the impedance-frequency characteristic of the LCR resonance circuit is the characteristic shown in FIG. 11A obtained by combining FIG. 5A and FIG. 9A. Similarly, the impedance locus of the LCR resonance circuit has the characteristic shown in FIG. 11B obtained by combining FIG. 5B and FIG. 9B.
  • a resistance element 3 is connected in parallel to the inductor 4, and the impedance component of the LR parallel circuit is not only an imaginary part (inductive reactance component) but also a real part (resistance). Component).
  • the impedance component of the RC parallel circuit has not only an imaginary part (capacitive reactance component) but also a real part (resistance component). . Accordingly, the resistance element 3, 3 b, the impedance of the configured LCR resonant circuit inductor 4 and capacitor 5 even at the resonant frequency has a constant value R 2, L, is determined in C, and it becomes 0 There is no. Therefore, it is possible to prevent a decrease in the gypidance at the resonance point when the bias circuit is viewed from the high-speed signal line.
  • the impedance viewed from the bias circuit can be suppressed within a predetermined range over a wide band, a stable supply of bias power can be achieved.
  • the resistance element is connected in parallel to each of the inductor and the parasitic capacitance generated by mounting the inductor, so that the parasitic capacitance component is canceled.
  • a resistance component remains, preventing a decrease in impedance as viewed from the transmission line, and suppressing a partial loss of a baseband signal and deterioration of signal characteristics.
  • a resistance element is used as an element for preventing the parasitic capacitance generated by mounting the inductor and the impedance reduction from the viewpoint of the high-speed signal transmission line caused by resonance with the inductor.
  • the present invention is not limited to a pure resistance element, and in particular, it is only necessary to act as a resistor in the vicinity of a resonance frequency where impedance is remarkably reduced, as in the other embodiments. The same is true.
  • FIG. 12 ' is a diagram showing a configuration of a bias circuit according to a fifth embodiment of the present invention.
  • the bias circuit of the first embodiment shown in FIG. 1 supplies a bias power to a single-phase high-speed signal line
  • the bias circuit of this embodiment has a difference.
  • the DC bias circuit is used in common for the dynamic high-speed signal lines, and bias power is supplied to each line.
  • the bias circuit according to the fourth embodiment is applied to the differential line.
  • the bias circuit according to another embodiment may be applied.
  • the impedance-frequency characteristic and the impedance locus of the LCR resonance circuit configured in the bias circuit shown in FIG. 12 are different from those of the single-phase lines shown in the above-described first to fourth embodiments. It will be reflected on each of the tracks.
  • the resistance element is connected in parallel to the parasitic capacitance generated by mounting the inductor for each pair of lines constituting the differential line. However, even after canceling the parasitic capacitance component, the resistance component remains, preventing a decrease in the impedance seen from the pair of transmission lines, and suppressing a partial loss of the baseband signal and deterioration of the signal characteristics.
  • a resistance element is used as an element for preventing a parasitic capacitance generated by mounting an inductor and a decrease in impedance as viewed from a high-speed signal transmission line caused by resonance with the inductor.
  • the impedance is not limited to a pure resistance element.
  • FIG. 13 is a diagram showing a configuration of a bias circuit according to Embodiment 6 of the present invention.
  • the bias circuit of this embodiment shows a specific example of a preferred configuration of the bias circuit of the fourth embodiment.
  • the impedance of the LR parallel circuit can have a resistance component. Since the resistance element 3b is connected in parallel to the resistor, the impedance component of the RC parallel circuit can also have a resistance component. 2004/006110
  • the impedance Z L of the LR parallel circuit is given by the following equation. j ⁇ LR ⁇ ⁇ ⁇ L)
  • FIG. 14A [ ⁇ is a schematic diagram showing the impedance-frequency characteristic of the LCR resonance circuit formed in the bias circuit shown in FIG. 13, and FIG. 14B is a diagram showing the impedance locus of the LCR resonance circuit.
  • FIG. The curves shown in these figures clearly show the constant impedance characteristics shown in equation (7).
  • the input and output ports 1 and 2 of the high-frequency signal can be obtained.
  • the transfer function between R and the impedance of the high-frequency signal line is a constant real number loss, so the relative intensity and phase between the signal spectra are the same except for the decrease in the amplitude of the baseband signal.
  • the circuit can be designed to have no distortion at all.
  • the values of the inductor and the resistance element are set to the predetermined values, even if the parasitic capacitance component generated by mounting the inductor is canceled out, the constant resistance is maintained. The component remains, preventing a decrease in impedance as viewed from the transmission line, and suppressing a partial loss of the baseband signal and deterioration of the signal characteristics.
  • a resistance element is used as an element for preventing the parasitic dropping caused by mounting the inductor and the impedance drop seen from the high-speed signal transmission line caused by the resonance with the inductor.
  • the present invention is not limited to a pure resistance element, and in particular, it is only necessary to act as a resistor in the vicinity of a resonance frequency where the impedance is remarkably reduced. Is the same as
  • the configuration in which the inductor 4 and the resistance element 3 are added to the outside of the DC bias circuit 6 has been described.
  • the DC power supply itself provided in the DC bias circuit 6 is configured as described above. It may have a configuration.
  • a DC power supply itself has an inductance component of several hundred nH or more, and a resistance component added in parallel (or equivalently added) to the inductance component is a parasitic capacitance generated at a mounting stage. It is sufficient if the value has a value represented by the expression (6) by the above and the inductance component.
  • the bias circuit according to the present invention includes a semiconductor element, an optical modulator, and the like that amplify a signal having a broadband spectral component from low frequency to high frequency near a direct current, such as a baseband signal.
  • a bias circuit that applies a DC bias to Useful.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)
  • Transmitters (AREA)

Abstract

伝送線路（１，２）上の一端にバイアス電圧またはバイアス電流を供給するバイアス回路であって、伝送線路上（１，２）を伝送するベースバンド信号の高周波成分を阻止するとともに、直流近傍の周波数成分を通過させるインダクタ（４）と、インダクタ（４）を実装することによって発生する寄生容量（５）とインダクタ（４）のインダクタンスとが共振を起こすことによって生じる伝送線路（１，２）から見たインピーダンスの低下を防止するためのインピーダンス低下防止素子（３）とを備える。

Description

バイアス回路
技術分野
この発明は、 バイアス回路に関するものであり、 '詳細には、 ベースバンド信号 のように直流近傍の低周波から高周波に渡る広帯域なスぺクトル成分を持つ信号 明
の増幅などを行う半導体素子や光変調器などに直流バイァスを印加するバイアス 回路に関するものである。 田
背景技術
マイク口波通信のように信号スぺクトルが ¾作周波数近傍に集中している信号 を扱う通信装置に適用されるバイアス回路として、 下記特許文献 1にその開示例 がある。 この特許文献 1では、 動作周波数の 1 / 4波長の長さのショートスタブ を用いて信号スペクトル周波数近傍で高いインピーダンスを実現し、 直流を含む それ以外の周波数に対しては積極的にィンピーダンスを下げるという手法が用い られている。 ノ また、 トランジスタのゲートバイアスのようにインピーダンスの高い部分へパ ィァスを印加する場合の例として、 下記特許文献 2にその開示例がある。 この特 許文献 2では、 伝送線路のィンピーダンスよりも十分大きなィンピーダンスを有 する抵抗器を用いてバイアスを印加する手法が用いられている。
しかしながら、 特許文献 1に示されるような 1 / 4波長の長さのショートスタ ブを用いる手法では、 信号スぺクトルが動作周波数近傍に集中している信号の増 幅回路に対しては適用できても、 広帯域なスぺクトル成分を有するベースバンド 信号の増幅回路には適用ができないという欠点があつた。
また、 特許文献 2に示されるような伝送線路のィンピーダンスよりも十分大き なィンピーダンスを有した抵抗器を用いる手法は、 原理的に広帯域性を有する抵 抗器本来の特性から、 広帯域化への対応は比較的容易であるが、 例えば、 ドレイ ン端子のように電流供給の必要な端子へバイアス電圧を印加する際には、 抵抗器 における電圧降下分を加えたバイァス電圧を印加する必要があるため、 電源電圧 が大きくなるという問題があつた。
これらの問題点を解決するものとして、 広帯域信号に対しては高ィンピーダン スとなり、 直流近傍では低ィンピーダンスとなるような特性を有するバイアス回 路が存在する （例えば、 非特許文献 1など） 。 この非特許文献 1に示されたバイ ァス回路では、 バイアス電¾¾とバイアス印加対象との間に広帯域信号をプロック するためのィンダクタが挿入されている。
特許文献 1
特開 2 0 0 0— 1 9 6 3 7 9号公報 '
特許文献 2
特開平 3— 2 1 6 0 0 3号公報
非特許文献 1
アンリッ電子計測器総合力タログ （ C D— R OM版） 2 0 0 3年版 p .
5 2 0
上述のようなィンダクタを用いて交流信号をプロックする手法では、 インダク タンス成分が可能な限り高く、 高周波領域においても誘導性の性質が維持され、 力つ周波数特性の良好なインダクタを用いる必要がある。
しかじながら、 上述の非特許文献 1に示された手法では、 インダクタを実装す る際に、 実装パタンと接地電位間にわずかな容量が寄生すると直列共振を起こし、 '当該共振周波数でのパイァス回路のィンピーダンスが非常に小さくなって所望の 特性が得られなくなるという問題点があつた。
この問題点は、 前述の直列共振が生じた場合に入力端子を通過した広帯域信号 のうちの共振周波数近傍の周波数成分が出力端子に向かわずにィンピーダンスの 低レ、バイァス回路側へ流入してしまうことで、 一部の信号の欠落や、 信号レベル の低下が生起することに原因があった。 なお、 ベースバンド信号の情報は時間軸の特定タイミングにおける電流や電圧 値に付与されているので、 特定周波数成分の欠落やレベル低下がトータルの信号 電力に対してわずかな量であつても時間波形劣化による誤り率増大の原因となる。 このような状況に鑑み、 本発明は、 共振によって発生するベースバンド信号の 部分的欠落を防止し、 信号特性劣化を抑制したバイァス回路を提供することを目 的とするものである。 発明の開示
この発明にかかる光受信装置にあっては、 伝送線路上の一端にバイァス電圧ま たはバイアス電流を供給するバイアス回路であって、 伝送線路上を伝送するべ一 スパンド信号の高周波成分を阻止するとともに、 直流近傍の周波数成分を通過さ せるィンダクタと、 前記ィンダクタを実装十ることによって発生する寄生容量と 該ィンダクタのィンダクタンスとが共振を起こすことによって生じる前記伝送線 路から見たィンピーダンスの低下を防止するためのィンピーダンス低下防止素子 と、 を備えたことを特徴とする。
この発明によれば、 バイアス回路に備えられたインダクタと、 インピーダンス 低下防止素子とによつて構成された並列回路のィンピーダンス成分が誘導リアク タンス成分だけでなく、 抵抗成分も併せ持つようになる。 その結果、 インダクタ を実装することによって発生した寄生容量成分を打ち消した後でも抵抗成分が残 り、 伝送線路から見たインピーダンスの低下が防止される。 図面の簡単な説明
第 1図は、 この発明の実施の形態 1にかかるバイアス回路の構成を示す図であ り、 第 2 A図は、 第 1図の構成から抵抗素子 3が除力れたバイアス回路の構成を 示す図であり、 第 2 B図は、 第 2 A図に示すバイアス回路の角周波数に対する通 過特性を示す図であり、 第 3 A図は、 第 2 A図に示した従来回路において構成さ れる L C共振回路のィンピーダンス一周波数特性を示す模式図であり、 第 3 B図 は、 当該 LC共振回路のインピーダンス軌跡を示す図であり、 第 4 A図は、 第 2 A図に示す従来回路の共振周波数における各ィンピーダンスべクトルを模式的に 示す図で'あり、 第 4 B図は、 第 1図に示す実施の形態 1の回路の共振周波数にお ける各インピーダンスベク トルを模式的に示す図であり、 第 5A図は、 第 1図に 示すバイアス回路において構成される LCR共振回路のインピーダンス一周波数 特性を示す模式図であり、 第 5B図は、 当該 LCR共振回路のインピーダンス軌 跡を示す図であり、 第 6図は、 この発明の実施の形態 2にかかるバイアス回路の 構成を示す図であり、 第 7 A図は、 第 6図に示すバイアス回路において構成され る L C R共振回路のィンピーダンス一周波数特性を示す模式図であり、 第 7 B図 は、 当該 LCR共振回路のインピーダンス軌跡を示す図であり、 第 8図は、 この 発明の実施の形態 3にかかるバイァス回路の構成を示す図であり、 第 9 A図は、 第 8図に示すバイアス回路において構成される L C R共振回路のインピーダンス 一周波数特性を示す模式図であり、 第 9B図は、 当該 LCR共振回路のインピー ダンス軌跡を示す図であり、 第 10図は、 この発明の実施の形態 4にかかるバイ ァス回路の構成を示す図であり、 第 11 A図は、 第 10図に示すバイアス回路に おいて構成される L CR共振回路のィンピーダンス一周波数特性を示す模式図で あり、 第 1 1B図は、 当該 LCR共振回路のインピーダンス軌跡を示す図であり、 第 12図は、 この発明の実施の形態 5にかかるバイアス回路の構成を示す図であ り、 第 12図は、 この発明の実施の形態 5にかかるバイアス回路の構成を示す図 であり、 第 13図は、 この発明の実施の形態 6にかかるバイアス回路の構成を示 す図であり、 第 14A図は、 第 13図に示すバイアス回路において^ 1冓成される L C R共振回路のィンピーダンス一周波数特性を示す模式図であり、 第 14 B図は、 当該 LCR共振回路のィンピーダンス軌跡を示す図である。 発明を実施するための最良の形態
以下に添付図面を参照して、 本発明にかかるバイアス回路の好適な実施の形態 を詳細に説明する。 なお、 この実施の形態により本発明が限定されるものではな 5
レ、。
実施の形態 1 .
第 1図は、 この発明の実施の形態 1にかかるバイアス回路の構成を示す図であ る。 同図に示すバイアス回路は、 例えば、 信号入力端 1と信号出力端 2とを備え た高速信号線路上の一端にバイアス電圧 （またはバイアス電流、 以下 「バイアス 電源」 という） を供給するための構成である。 同図において、 従来技術にて構成 された D Cバイアス回路 6から出力されるバイァス電源が抵抗器 Sとインダクタ 4との並列回路を介して高速信号線路上の一端に供給される。 なお、 インダクタ 4は、 上述の交流信号をブロックするインダクタである。 また、 キャパシタ 5は 上述した実装パタンと接地電位間に発生する寄生容量であり、 キャパシタ 5の一 端は抵抗素子 3とィンダクタ 4との並列回路の一端に接続され、 他端はダランド に接地されている。
つぎに、 第 1図に示したバイアス回路の動作について説明するが、 第 1図の動 作の説明の前に、 ^ 1図の構成から抵抗素子 3が除かれたバイ ス回路の回路特 性について考察する。 なお、 第 2 A図は、 第 1図の構成から抵抗素子 3が除かれ たバイアス回路の構成を示す図であり、 第 2 B図は、 第 2 A図に示すバイアス回 - 路の角周波数に対する通過特性を示す図である。
第 2 A図に示す回路構成では、 ィンダクタ 4とキャパシタ 5とが直列共振を起 こす共振周波数 （あるいは共振角周波数） が存在する。 したがって、 当該共振周 波数の近傍において、 高速信号線路からバイアス回路側を見たインピーダンスが 非常に小さくなり、 第 2 B図に示すように信号通過特性が劣化することになる。 また、 第 3 A図は、 第 2 A図に示した従来回路において構成される L C共振回 路のインピーダンス一周波数特性を示す模式図であり、 第 3 B図は、 当該 L C共 振回路のィンピーダンス軌跡を示す図である。
当該回路のインピーダンスのリアクタンス成分は、 角周波数 が 0から∞に増 加するとき、 ある角周波数を境にして容量性から誘導性に変化する。 この変ィ匕点 を決める周波数 （角周波数） が共振周波数 （共振角周波数） であり、 第 3 A図で 0
6
あれば急峻に落ち込んだ曲線上の窪み （ディップ） の部分での周波数であり、 第 3 B図であれば座標原点における周波数である。
例えば、 第 2 A図に示すィンダクタ 4のィンダクタンスが 1 μ Ηであり、 キヤ パシタ 5の寄生容量が 1 p Fとすると、 共振周波数は約 1 5 Ο ΜΗ ζとなる。 レ、ま、 広帯域信号の例としてベースパンド信号を考えた場合、 一般的な目安と して信号ビットレートの数倍から 1万分の 1の周波数領域において、 信号成分の 欠落や信号レベルの低下があると信号波形が歪み、 信号特性劣化が起こると言わ れている。 つまり、 前述の例である、 1 μ Ηのィンダグタンスと 1 p Fの寄生容 量とから構成される第 2 Α図のバイァス回路を適用することができるベースバン ド信号は、 信号速度が 1 5 0 0 G b p s以上のものに限定されることになる。 し たがって、 第 2 A図に示すバイアス回路は、 非現実的な回路となってしまう。 つぎに、 第 1図に示すバイアス回路において、 インダクタ 4に並列に付加され た抵抗素子 3の役割について、 第 4 A図および第 4 B図を用いて説明する。 なお、 第 4 A図は、 第 2 A図に示す従来回路の共振周波数における各インピーダンスべ クトルを模式的に示す図であり、 第 4 B図は、 第 1図に示す実施の形態 1の回路 の共振周波数における各インピーダンスべクトルを模式的に示す図である。 すな わち、 第 4 A図と第 4 B図との差は抵抗素子 3があるか否かが異なるのみである。 第 2 A図において、 インダクタ 4のインダクタンスを Lとし、 キャパシタ 5の キャパシタンスを Cとすれば、 インダクタ 4とキャパシタ 5とで構成される直列 共振回路の共振角周波数 oo cは、 次式で表すことができる。
ω c ■ INLC ( 1 ) また、 この共振角周波数 co cを用いて、 直列共振回路のリアクタンス成分のう ち、 誘導性成分 （以下 「誘導リアクタンス成分」 という） を X Lとし、 容量性成 分 （以下 「容量リアクタンス成分」 という） を X cとすれば、 これらの X Lおよ び X cは、 式 （1 ) を用いてそれぞれ次式のように表すことができる。
XL = · · · ( 2 )
Figure imgf000008_0001
TJP2004/006110
7
Xc 二 lZ 'coC) . . . (3) 式 （2) および式 （3) 力 ら明らかなように、 インダクタ 4の誘導リアクタン ス成分と、 キャパシタ 5の容量リアクタンス成分とは、 絶対値が等しく、 それぞ れの符号が異なるので、 第 4A図に示すように、 互いに打ち消し合うように作用 する。
一方、 第 1図に示す RLC共振回路では、 第 4 B図に示すように、 共振点にお けるリァクタンス成分は打ち消し合っても抵抗成分は打ち消されないので、 共振 点にぉレ、てィンピーダンスがゼ口となることはない。
なお、 第 4 B図のインピーダンスベクトル図は、 抵抗素子 3をインダクタ 4に 並列に揷入した場合の当該図であつたが、 抵抗素子 3をインダクタ 4に直列に挿 入した場合は、 第 4 A図のインピーダンスべクトル図を抵抗素子 3の抵抗成分だ け右方向にシフトさせたものに相当する。 つまり、 一定の抵抗成分が常に保持さ れるので、 共振点において R L C共振回路のィンピーダンスがゼロとなることは
,ない。
また、 第 5A図は、 第 1図に示すバイアス回路において構成される LCR共振 _ 回路のインピーダンス一周波数特性を示す模式図であり、 第 5 B図は、 当該 LC R共振回路のィンピーダンス軌跡を示す図である。
第 1図に示す L C R共振回路では、 ィンダクタ 4に抵抗素子 3が並列に接続さ れており、 当該 L R並列回路のィンピーダンス成分が虚部 （誘導リアクタンス成 分） だけでなく、 実部 （抵抗成分） を有するようになるので、 LCR共振回路の インピーダンスは共振周波数においても、 R， L, Cで決定される一定の値を有 し、 0になることはない。 したがって、 高速信号線路からバイアス回路を見た共 振点におけるィンピーダンスの低下を防止することができる。
以上説明したように、 この実施の形態では、 抵抗素子をィンダクタに並列に接 続しているので、 インダクタを実装することによって発生した寄生容量成分を打 ち消した後でも抵抗成分が残り、 伝送線路から見たインピーダンスの低下が防止 され、 ベースバンド信号の 分的欠落や、 信号特性の劣化が抑制される。
なお、 この実施の形態では、 インダクタを実装することによって発生する寄生 容量と、 このインダクタとの共振によって生じる高速信 伝送線路から見たィン ピーダンス低下を防止するための素子として抵抗素子を用いるようにしている力 S、 純粋な抵抗素子に限定されるものではなく、 特に、 インピーダンスの低下が顕著 な周波数 （すなわち共振周波数） 近傍において、 抵抗器として作用するものであ ればよい。
実施の形態 2 .
第 6図は、 この発明の実施の形態 2にかかるバイアス回路の構成を示す図であ る。 同図に示すバイアス回路は、 第 1図に示したバイアス回路において、 抵抗素 子 3 aをインダクタ 4と並列ではなく、 寄生容量であるキャパシタ 5に対して直 列に接続されるように構成している。 なお、 その他の構成については実施の形態 1と同一、 あるいは同等であり、 これらの部分については同一符号を付して示し ている。
つぎに、 第 6図に示したバイアス回路の動作について説明する。 なお、 第 7 A 図は、 第 6図に示すバイァス回路において構成される L C R共振回路のィンピー ダンス一周波数特性を示す模式図であり、 第 7 B図は、 当該 L C R共振回路のィ ンピーダンス軌跡を示す図である。
第 6'図に示す L C R共振回路では、 キャパシタ 5に対して抵抗素子 3が直列に 接続されており、 インダクタ 4を含めた L C R直列共振回路を構成するので、 当 該回路のインピーダンスは、 第 7 A図おょぴ第 7 B図に示すように抵抗素子 3 a の抵抗値 (R) 以下になることはない。 したがって、 高速信号線路からバイアス 回路を見た共振点におけるインピーダンスの低下を防止することができる。
以上説明したように、 この実施の形態によれば、 抵抗素子をインダクタを実装 することによって発生した寄生容量に直列に接続しているので、 寄生容量成分を 打ち消した後でも抵抗成分が残り、 伝送線路から見たィンピ一ダンスの低下が防 止され、 ベースパンド信号の部分的欠落や、 信号特性の劣^が抑制される。 . なお、 この実施の形態では、 インダクタを実装することによって発生する寄生 容量と、 このインダクタとの共振によって生じる高速信号伝送線路から見たィン ピーダンス低下の防止素子として抵抗素子を用いるようにしているが、 純粋な抵 抗素子に限定されるものではなく、 特に、 インピーダンスの低下が顕著な共振周 波数近傍において、 抵抗器として作用するものであればよいことは、 実施の形態 1のときと同様である。
実施の形態 3 .
第 8図は、 この発明の実施の形態 3にかかるバイァス回路の構成を示す図であ る。 同図に示すバイアス回路は、 第 6に示した実施の形態 2のバイアス回路にお いて、 抵抗素子 3 bを寄生容量であるキャパシタ 5に対して直列ではなく、 並列 に接続されるように構成している。 なお、 その他の構成については実施の形態 2 と同一、 あるいは同等であり、 これらの部分については同一符号を付して示して いる。
つぎに、 第 8図に示したバイアス回路の動作について説明する。 なお、 第 9 A 図は、 第 8図 示すバイアス回路において構成される L C R共振回路のインピー ダンス一周波数特性を示す模式図であり、 第 9 B図は、 当該 L C R共振回路のィ ンピーダンス軌跡を示す図である。，第 1図のバイアス回路ではィンダクタ 4に対 して抵抗素子 3が並列に接続されているのに対して、 第 8図のバイアス回路では キャパシタ 5に対して抵抗素子 3 bが並列に接続されているので、 L C R共振回 路のインピーダンス一周波数特' I1生や、 インピーダンス！) L跡は、 第 7 A図と、 第 7 B図とをそれぞれ対称形にした、 第 9 A図と、 第 9 B図と、 に示されるそれぞれ の特性となる。 . '
第 8図に示す L C R共振回路では、 キャパシタ 5に抵抗素子 3 bが並列に接続 されているのでの、 当該 R C並列回路のインピーダンス成分が虚部 （容量リアク タンス成分） だけでなく、 実部 （抵抗成分） を有するようになるため、 L C R共 振回路のインピーダンスは共振周波数においても、 R， L， Cで決定される一定 の値を有し、 0になることはなレ、。 したがって、 高速信号線路からバイアス回路 'を見た共振点における.ィンピーダンスの低下を防止することができる。
以上説明したように、 この実施の形態によれば、 抵抗素子をインダクタを実装 することによって発生した寄生容量に並列に接続しているので、 寄生容量成分を 打ち消した後でも抵抗成分が残り、 伝送線路から見たィンピーダンスの低下が防 止され、 ベースバンド信号の部分的欠落や、 信号特性の劣化が抑制される。 なお、 この実施の形態では、 インダクタを実装することによって発生する寄生 容量と、 このインダクタとの共振によって生じる高速信号伝送線路から見たィン ピーダンス低下の防止素子として抵抗素子を用いるようにしているが、 純粋な抵 抗素子に限定されるものではなく、 特に、 インピーダンスの低下が顕著な共振周 波数近傍において、 抵抗器として作用するものであればよいことは、 他の実施の 形態のときと同様である。
実施の形態 4 .
第 1 0図は、 この発明の実施の形態 4にかかるバイアス回路の構成を示す図で ある。 同図に示すバイアス回路は、 第 1図に示した実施の形態 1のバイアス回路 に加えて、 抵抗素子 3 bを寄生容量であるキャパシタ 5に対して並列に接続され るように構成している。 なお、 その他の構成については実施の形態 1と同一、 あ るいは同等であり、 これらの部分については同一符号を付して示している。 ， つぎに、 第 1 0図に示したバイアス回路の動作について説明する。 なお、 第 1 1 A図は、 第 1 0図に示すバイアス回路において構成される L C R共振回路のィ ンピーダンス一周波数特性を示す模式図であり、 第 1 1 B図は、 当該 L C R共振 回路のインピーダンス軌跡を示す図である。 第 1図のバイアス回路ではィンダク タ 4に対してのみ抵抗素子 3が並列に接続されているのに対して、 第 1 0図のバ ィァス回路ではキャパシタ 5に対しても抵抗素子 3 bが並列に接続されている。 したがって、 当該 L C R共振回路のィンピーダンス一周波数特性は、 第 5 A図 と、 第 9 A図とを組み合わせた第 1 1 A図に示される特性となる。 同様に、 当該 L C R共振回路のインピーダンス軌跡は、 第 5 B図と、 第 9 B図とを組み合わせ た第 1 1 B図に示される特性となる。 第 1 0図に示す. L C R共振回路では、 ィンダクタ 4に抵抗素子 3が並列に接壳 されており、 当該 L R並列回路のインピーダンス成分が虚部 （誘導リアクタンス 成分） だけでなく、 実部 （抵抗成分） を有するようになる。 また、 キャパシタ 5 」 に抵抗素子 3 bが並列に接続されているので、 当該 R C並列回路のインピーダン ス成分が虚部 (容量リアクタンス成分) だけでなく、 実部 (抵抗成分) を有する ようになる。 したがって、 抵抗素子 3， 3 b、 インダクタ 4およびキャパシタ 5 で構成される L C R共振回路のインピーダンスは共振周波数においても、 R 2， L， Cで決定される一定の値を有し、 0になることはない。 したがって、 高速信号線路からバイアス回路を見た共振点におけるィジピーダンスの低下を防' 止することができる。
また、 バイアス回路から見たインピーダンスを広帯域に渡つて所定の範囲内に 抑制させることができるので、 バイアス電源の安定供給が可能になる。
以上説明したように、' この実施の形態によれば、 抵抗素子をインダクタおよび インダクタを実装することによつて発生した寄生容量のそれぞれに並列に接続し ているので、 寄生容量成分を打ち消した後でも抵抗成分が残り、 伝送線路から見 たインピーダンスの低下が防止され、 ベースバンド信号の部分的欠落や、 信号特 性の劣化が抑制される。
なお、 この実施の形態では、 インダクタを実装することによって発生する寄生 容量と、 このインダクタとの共振によって生じる高速信号伝送線路から見たィン ピーダンス低下の防止素子として抵抗素子を用いるようにしているが、 純粋な抵 抗素子に限定されるものではなく、 特に、 インピーダンスの低下が顕著な共振周 波数近傍において、 抵抗器として作用するものであればよいことは、 他の実施の 形態のときと同様である。
実施の形態 5 .
第 1 2'図は、 この発明の実施の形態 5にかかるバイアス回路の構成を示す図で ある。 第 1図に示した実施の形態 1のバイアス回路が単相の高速信号線路に対し てバイアス電源を供給するものであつたが、 この実施の形態のバイアス回路は差 動の高速信号線路に対して D Cバイアス回路を共通にして各線路にバイアス電源 を供給するものである。 なお、 この実施の形態のバイアス回路は、 当該差動線路 に対して実施の形態 4のバイアス回路を適用しているが、 他の実施の形態のバイ ァス回路を適用することもできる。
なお、 第 1 2図に示すバイアス回路において構成される L C R共振回路のイン ピーダンス一周波数特性や、 ィンピーダンス軌跡は、 上述の実施の形態 1〜 4に 示した単相線路に対する各特性が差動線路の各線路に反映されたものとなる。 以上説明したように、 この実施の形態では、 差動線路を構成する一対の線路ご とに、 ィンダクタを実装することによつて発生した寄生容量に対して抵抗素子を 並列に接続しているので、 寄生容量成分を打ち消した後でも抵抗成分が残り、一 対の伝送線路から見たィンピーダンスの低下が防止され、 ベースバンド信号の部 分的欠落や、 信号特性の劣化が抑制される。
なお、 この実施の形態では、 ィンダクタを実装することによって発生する寄生 容量と、 このインダクタとの共振によって生じる高速信号伝送線路から見たィン ピーダンス低下の防止素子として抵抗素子を用いるようにしているが、 純粋な抵 抗素子に限定されるものではなく、 特に、 インピーダンスの低下が顕著な共振周
'波数近傍において、 抵抗器として作用するものであればよいことは、 他の実施の 形態のときと同様である。
実施の形態 6 .
, 第 1 3図は、 この発明の実施の形態 6にかかるバイアス回路の構成を示す図で ある。 この実施の形態のバイアス回路は、 実施の形態 4のバイアス回路の好適な 構成の具体例を示すものである。
実施の形態 4のところで説明したように、 インダクタ 4に抵抗素子 3が並列に 接続されているので当該 L R並列回路のインピーダンスが抵抗成分を持たせるこ とができ、 また、 寄生容量であるキャパシタ 5に抵抗素子 3 bが並列に接続され ているので当該 R C並列回路のインピーダンス成分も抵抗成分を持たせることが できる。 2004/006110
13 '
つぎに、 実際に、 上記の LR並列回路のインピーダンス之 Lと、 RC並列回路 のインピーダンス Z cとを計算してみる。
まず、 L R並列回路のインピーダンス Z Lは次式で与えられる。 j ω LR^ ~ ω L)
R2+co2L
同様に、 R C並列回路のィンピーダンス Z cは次式で与えられる R2(i_jcoCR2)
一 . 2^,2 ~ · · ここで、 付加される各抵抗値を
1
Figure imgf000015_0001
(6) となるように選べば、 合成インピーダンス Z = ZL+ZCは、 式 （3) 、 式 （ 4) および式 （5) 式を用いて、 次式のように簡単ィ匕できる。
Ζ = , · · · ） 式 （7) によれば、 直流を含む全周波数領域において一定の実数値となる。 なお、 第 14A[¾は、 第 1 3図に示すバイアス回路において構成される LCR 共振回路のインピーダンス一周波数特性を示す模式図であり、 第 14 B図は、 当 該 LCR共振回路のインピーダンス軌跡を示す図である。 これらの図に示される 曲線は、 式 （7) に示す定インピーダンス特性を明確に表している。
このように、 ィンダクタ 4およびキャパシタ 5にそれぞれ付加される抵抗素子 3， 3 bの各抵抗値を、 式 （6) を満足するような値に設定すれば、 高周波信号 の入出力ポート 1， 2間の伝達関数は、 前述の Rと高周波信号線路のインピーダ ンスから決まる一定の実数の損失となるため、 ベースパンド信号の振幅が小さく なる以外は信号スぺク トル間の相対強度、 位相には一切影響を与えない無歪の回 路に設計することができる。
例えば、 第 1 3図に示すように、 タ 5のキャパシタンス Cがそれぞれ、 L = 8 0 0 n H, C = 0 . 8 p Fのとき、 抵抗素子 3 , 3 aの各抵抗値 を、 R L = 1 k Ωに設定すれば、 バイアス回路 のインピーダンスは、 常に l k Qであり、 信号入出力端から見た損失は常に 0 . 2 d Bを維持することができるので、 バイアス電源の安定供給が可能になる。 以上説明したように、 この実施の形態では、 インダクタや抵抗素子の値を所定 の値に設定しているので、 インダクタを実装することによつて発生した寄生容量 成分を打ち消した後でも一定の抵抗成分が残り、 伝送線路から見たィンピーダン スの低下が防止され、 ベースパンド信号の部分的欠落や、 信号特性の劣化が抑制 される。
なお、 この実施の形態では、 インダクタを実装することによって発生する寄生 容糞と、 このィンダクタとの共振によって生じる高速信号伝送線路から見たィン ピーダンス低下の防止素子として抵抗素子を用いるようにしているが、 純粋な抵 抗素子に限定されるものではなく、 特に、 インピーダンスの低下が顕著な共振周 波数近傍において、 抵抗器として作用するものであればよいことは、 他の実施の 形態のときと同様である。
また、 これまでの実施の形態では、 D Cバイアス回路 6の外部にインダクタ 4 や、 抵抗素子 3を付加する構成について説明してきたが、 D Cバイアス回路 6に 備えられる D C電源自身が、 上記のような構成を備えていてもよレ、。 例えば、 D C電源自身が、 数百 n H以上のインダクタンス成分を有し、 かつ当該インダクタ ンス成分に並列に付カ卩 （あるいは等価的に付加） される抵抗成分が、 実装段階で 発生する寄生容量と当該インダクタンス成分とにより式 （6 ) にて示される程度 の値を有していればよい。
産業上の利用可能性
以上のように、 本発明にかかるバイアス回路は、 ベースバンド信号のように直 流近傍の低周波から高周波に渡る広帯域なスぺクトル成分を持つ信号の増幅など を行う半導体素子や光変調器などに直流バイアスを印加するバイアス回路として 有用である。

Claims

請 求 の 範 囲
1 . 伝送線路上の一端にバイアス電圧またはバイアス電流を供給するバイアス 回路であって、
伝送線路上を伝送するベースパンド信号の高周波成分を阻止するとともに、 直 流近傍の周波数成分を通過させるィンダクタと、
前記ィンダクタを実装することによって発生する寄生容量と該ィンダクタのィ ンダクタンスとが共振を起こすことによって生じる前記伝送線路から見たインピ 一ダンスの低下を防止するためのインピーダンス低下防止素子と、
を備えたことを特徴とするバイアス回路。
2 . 前記インピーダンス低下防止素子が抵抗器であることを特徴とする請求の 範囲第 1項に記載のバイァス回路。
3 . 前記ィンピーダンス低下防止素子が前記ィンダクタに並列に接続されたこ とを特徴とする請求の範囲第 1項に記載のパイァス回路。
4 . 前記ィンピーダンス低下防止素子が前記微小寄生容量に直列に接続された ことを特徴とする請求の範囲第 1項に記載のバイアス回路。
5 . 前記ィンピーダンス低下防止素子が前記微小寄生容量に並列に接続された ことを特徴とする請求の範囲第 1項に記載のバイァス回路。
6 . 前記ィンピーダンス低下防止素子が前記ィンダクタおよぴ前記微小寄生容 量にそれぞれ並列に接続されたことを特徴とする請求の範囲第 1項に記載のパイ ァス回路。
7 . 一対の伝送線路で構成される差動線路上のそれぞれの一端にバイァス電圧 またはパイァス電流を供給するバイアス回路であって、
前記差動線路を構成する一対の伝送線路上を伝送するベースバンド信号の高周 波成分を阻止するとともに、 直流近傍の周波数成分を通過させるィンダクタと、 前記ィンダクタを実装することによって発生する寄生容量と該ィンダクタのィ ンダクタンス成分とが共振を起こすことによって生じる前記差動線線路のそれぞ れの線路から見たィンピーダンスの低下を防止するためのインピーダンス低下防 止素子と、
を一対の伝送線路ごとに備えたことを特徴とするバイァス回路。
8 . 前記ィンピーダンス低下防止素子が前記ィンダクタに並列に接続されたこ とを特徴とする請求の範囲第 7項に記載のバイアス回路。
9 . 前記ィンピーダンス低下防止素子が前記微小寄生容量に直列に接続された ことを特徴とする請求の範囲第 7項に記載のパイ了ス回路。
1 0 . 前記インピーダンス低下防止素子が前記微小寄生容量に並列に接続され たことを特徴とする請求の範囲第 7項に記載のバイァス回路。
1 1 . 前記インダクタのインダクタンスと、 前記インピーダンス低下防止素子 の抵抗成分と、 を有する直流電源を備え、
前記ィンダクタンスが数百 n H以上の値に設定され、 かつ前記抵抗成分が該ィ ンダクタンスと前記寄生容量との比の平方根の値に略設定されていることを特徴 とする請求の範囲第 1項に記載のバイアス回路。
PCT/JP2004/006110 2004-04-28 2004-04-28 バイアス回路 WO2005107063A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/587,678 US7501914B2 (en) 2004-04-28 2004-04-28 Bias circuit
JP2006512688A JP4588699B2 (ja) 2004-04-28 2004-04-28 バイアス回路
PCT/JP2004/006110 WO2005107063A1 (ja) 2004-04-28 2004-04-28 バイアス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/006110 WO2005107063A1 (ja) 2004-04-28 2004-04-28 バイアス回路

Publications (2)

Publication Number Publication Date
WO2005107063A1 true WO2005107063A1 (ja) 2005-11-10
WO2005107063A8 WO2005107063A8 (ja) 2007-06-14

Family

ID=35241977

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/006110 WO2005107063A1 (ja) 2004-04-28 2004-04-28 バイアス回路

Country Status (3)

Country Link
US (1) US7501914B2 (ja)
JP (1) JP4588699B2 (ja)
WO (1) WO2005107063A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570117B2 (en) 2009-10-07 2013-10-29 Ntt Docomo, Inc. Bias circuit
WO2018116345A1 (ja) * 2016-12-19 2018-06-28 三菱電機株式会社 高周波回路及び高周波電力増幅器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581693A (zh) * 2019-09-12 2019-12-17 重庆大学 一种超宽带功率放大器偏置电路
WO2022006385A2 (en) * 2020-07-01 2022-01-06 Macom Technology Solutions Holdings, Inc. Active bias circuit

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63191891U (ja) * 1987-05-27 1988-12-09
JPS6489707A (en) * 1987-09-30 1989-04-04 Nippon Telegraph & Telephone Amplifying circuit ic
JPH0115226Y2 (ja) * 1983-11-11 1989-05-08
JPH0521448U (ja) * 1991-08-27 1993-03-19 日本電気株式会社 パツケージ
JPH06196928A (ja) * 1992-12-25 1994-07-15 Murata Mfg Co Ltd 電圧制御形発振回路
JPH11220337A (ja) * 1998-01-30 1999-08-10 Sharp Corp 電力増幅器
JP2000151325A (ja) * 1998-11-13 2000-05-30 Sumitomo Metal Ind Ltd 積層チップ型ノイズフィルタ及びその製造方法
WO2001003290A1 (fr) * 1999-06-30 2001-01-11 Mitsubishi Denki Kabushiki Kaisha Amplificateur de micro-ondes
JP2002171143A (ja) * 2000-11-30 2002-06-14 Mitsubishi Electric Corp 高周波用電力増幅器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5354454A (en) * 1976-10-28 1978-05-17 Fujitsu Ltd Bias circuit for microwave amplifier
JPS62109410A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp マイクロ波増幅器用バイアス回路
JPH03216003A (ja) 1990-01-22 1991-09-24 Toshiba Corp 整合回路
US5105172A (en) * 1990-08-31 1992-04-14 Texas Instruments Incorporated Monolithically realizable radio frequency bias choke
JPH06188653A (ja) * 1992-11-26 1994-07-08 Fukushima Nippon Denki Kk バイアス回路
JPH06188654A (ja) * 1992-12-18 1994-07-08 Fujitsu Ltd 高周波増幅器
US5736901A (en) * 1995-04-04 1998-04-07 Matsushita Electric Industrial Co., Ltd. Radio frequency amplifier with stable operation and restrained oscillation at low frequencies
JPH098583A (ja) * 1995-06-22 1997-01-10 Toshiba Corp バイアスｔ回路
JPH09186536A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd 電力増幅回路
JP3761729B2 (ja) 1998-12-25 2006-03-29 株式会社ルネサステクノロジ バイアス回路
JP2002023122A (ja) * 2000-06-30 2002-01-23 Mitsubishi Electric Corp 光送信装置およびこれに用いる光変調器のバイアス電圧制御方法
JP2002204133A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 高周波増幅器
EP1659710B1 (en) 2003-08-27 2008-08-13 Mitsubishi Denki Kabushiki Kaisha Optical transmitter

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0115226Y2 (ja) * 1983-11-11 1989-05-08
JPS63191891U (ja) * 1987-05-27 1988-12-09
JPS6489707A (en) * 1987-09-30 1989-04-04 Nippon Telegraph & Telephone Amplifying circuit ic
JPH0521448U (ja) * 1991-08-27 1993-03-19 日本電気株式会社 パツケージ
JPH06196928A (ja) * 1992-12-25 1994-07-15 Murata Mfg Co Ltd 電圧制御形発振回路
JPH11220337A (ja) * 1998-01-30 1999-08-10 Sharp Corp 電力増幅器
JP2000151325A (ja) * 1998-11-13 2000-05-30 Sumitomo Metal Ind Ltd 積層チップ型ノイズフィルタ及びその製造方法
WO2001003290A1 (fr) * 1999-06-30 2001-01-11 Mitsubishi Denki Kabushiki Kaisha Amplificateur de micro-ondes
JP2002171143A (ja) * 2000-11-30 2002-06-14 Mitsubishi Electric Corp 高周波用電力増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570117B2 (en) 2009-10-07 2013-10-29 Ntt Docomo, Inc. Bias circuit
WO2018116345A1 (ja) * 2016-12-19 2018-06-28 三菱電機株式会社 高周波回路及び高周波電力増幅器
JPWO2018116345A1 (ja) * 2016-12-19 2019-06-24 三菱電機株式会社 高周波回路及び高周波電力増幅器

Also Published As

Publication number Publication date
US7501914B2 (en) 2009-03-10
WO2005107063A8 (ja) 2007-06-14
US20080048783A1 (en) 2008-02-28
JPWO2005107063A1 (ja) 2008-03-21
JP4588699B2 (ja) 2010-12-01

Similar Documents

Publication Publication Date Title
US7804361B2 (en) Low noise amplifier
US7863986B2 (en) Techniques for improving balun loaded-Q
JP3080723B2 (ja) フィルタ回路及びフィルタ集積回路
JP2008512058A (ja) 高周波無線受信機の回路および方法
US20160344086A1 (en) 0/90 Degree Coupler with Complex Termination
US20090231043A1 (en) Distributed amplifier and integrated circuit
JP7258612B2 (ja) 高周波回路
EP4218132A1 (en) Amplifier including magnetically coupled feedback loop and stacked input and output stages adapted for dc current reuse
WO2017149698A1 (ja) ベクトル合成型移相器及び無線通信機
WO2005107063A1 (ja) バイアス回路
US10164586B2 (en) Impedance-matching circuit
JPWO2018151020A1 (ja) 高周波増幅器
JP2018067878A (ja) 周波数逓倍器
US20030141941A1 (en) Group delay equalizer integrated with a wideband distributed amplifier monolithic microwave integrated circuit
JP7195480B2 (ja) 高周波増幅器、無線通信装置及びレーダ装置
US7613239B2 (en) Digital signal offset adjusting apparatus and pulse pattern generator using the same
JP2008085987A (ja) インピーダンス整合方法およびそれを用いた信号処理回路を製造する方法、信号処理回路、無線装置
JP4261555B2 (ja) デジタル信号オフセット調整装置およびパルスパターン発生装置
US11233393B2 (en) IC chip
JP4256894B2 (ja) デジタル信号オフセット調整装置及びそれを用いるパルスパターンジェネレータ
JP7351099B2 (ja) インターフェイス回路
KR101560522B1 (ko) 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치
JP7418662B2 (ja) ドハティ増幅器
WO2023228302A1 (ja) ドライバ回路
JPH1084230A (ja) 増幅器、光受信回路および回路装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006512688

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11587678

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11587678

Country of ref document: US