JPH03216003A - 整合回路 - Google Patents
整合回路Info
- Publication number
- JPH03216003A JPH03216003A JP1054690A JP1054690A JPH03216003A JP H03216003 A JPH03216003 A JP H03216003A JP 1054690 A JP1054690 A JP 1054690A JP 1054690 A JP1054690 A JP 1054690A JP H03216003 A JPH03216003 A JP H03216003A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- parallel
- emitter follower
- matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、例えば広帯域増幅回路用I C等に用いられ
る整合回路に関する。
る整合回路に関する。
(従来の技術)
伝送速度がG b / sの光通信システムに用いられ
る中継器回路は、数GHzの周波数帯域を持った増幅回
路IC(集積回路)か必要となる。このようなtCを中
継器回路に接続する場合、増幅回路ICの人力部に線路
の特性インピーダンスと整合のとれた整合回路を設け、
人力した信号の反射を抑えている。
る中継器回路は、数GHzの周波数帯域を持った増幅回
路IC(集積回路)か必要となる。このようなtCを中
継器回路に接続する場合、増幅回路ICの人力部に線路
の特性インピーダンスと整合のとれた整合回路を設け、
人力した信号の反射を抑えている。
第4図に従来の整合回路の一例を示す。第4図において
、RSは整合用抵抗で、トランジスタQ1とバイアス抵
抗R,とのエミッタフォロワー回路と並列に接続されて
いる。V,,V,,V,はそれぞれバイアス電圧である
。エミッタフォロワー回路は入力インピーダンスが高い
ため、第4図の人力端子から見た回路のインピーダンス
は、ほぼRSの値と等しくなる。従って線路の特性イン
ピーダンスと整合をとることができる。
、RSは整合用抵抗で、トランジスタQ1とバイアス抵
抗R,とのエミッタフォロワー回路と並列に接続されて
いる。V,,V,,V,はそれぞれバイアス電圧である
。エミッタフォロワー回路は入力インピーダンスが高い
ため、第4図の人力端子から見た回路のインピーダンス
は、ほぼRSの値と等しくなる。従って線路の特性イン
ピーダンスと整合をとることができる。
さて、通常のICの場合第4図に示す整合用抵抗RSの
一端はICパッケージのピンに接続され、パッケージの
外部よりバイアス電圧がかけられる。
一端はICパッケージのピンに接続され、パッケージの
外部よりバイアス電圧がかけられる。
第5図にその接続の様子を示す。第5図において1はI
Cパッケージのビンであり、2はボンディンクワイヤー
,3はホンディンクパノトてある。
Cパッケージのビンであり、2はボンディンクワイヤー
,3はホンディンクパノトてある。
図示するように整合用抵抗RSの一端はボンデ2fンク
パット3まて配線され、ボンディングワイヤ2てICパ
ッケージのビン1と接続されている。
パット3まて配線され、ボンディングワイヤ2てICパ
ッケージのビン1と接続されている。
人力端子も同様に接続されている。
ところで、ボンディングバットはIC基阪との間に寄生
容量を作る。またボンディングワイヤ自身はインダクタ
ンス成分となる。この容量成分のインダクタンス成分を
考慮した第5図の等価回路を第6図に示す。第6図にお
いてCB,およびCB,はボンディンクバットとIC基
板間に形成される容量成分てあり、LB,およびLB,
はボンディンクワイヤーのインダクタンス成分である。
容量を作る。またボンディングワイヤ自身はインダクタ
ンス成分となる。この容量成分のインダクタンス成分を
考慮した第5図の等価回路を第6図に示す。第6図にお
いてCB,およびCB,はボンディンクバットとIC基
板間に形成される容量成分てあり、LB,およびLB,
はボンディンクワイヤーのインダクタンス成分である。
またVSはIC最低電位(IC基板電位)である。
通常CB,,CB2は0.5pF〜1. OpF,
LBLB2は1,(’JnH−3、OnHなる値をとる
ことが多い。
LBLB2は1,(’JnH−3、OnHなる値をとる
ことが多い。
第7図にCB,=CB,−0.7ρF,LB,−LB,
=3.Onl{のときの整合の度合を表すSパラメータ
(S)の周波数特性の計算結果を示す。
=3.Onl{のときの整合の度合を表すSパラメータ
(S)の周波数特性の計算結果を示す。
第7図において縦軸はS・ぐラメータで中位ははデシヘ
ル[dll]. 176輔は人力15号の周波数で11
1.位はキカヘルツ[ G II z ]である。回路
の線路の特性インピーダンスは50Ωて、R S −
5 0Ωとする。また参所のためCB,,LB,を考慮
しない場合についても示す。図を見て明らかなように実
線で示すCB,,LB,の寄生成分を考慮した場合2G
llz〜5Gllzの周波数領域でSは上昇している。
ル[dll]. 176輔は人力15号の周波数で11
1.位はキカヘルツ[ G II z ]である。回路
の線路の特性インピーダンスは50Ωて、R S −
5 0Ωとする。また参所のためCB,,LB,を考慮
しない場合についても示す。図を見て明らかなように実
線で示すCB,,LB,の寄生成分を考慮した場合2G
llz〜5Gllzの周波数領域でSは上昇している。
従って、この周波数領域で反射特性は劣化していること
がわかる。第6図の回路のCB,,LB,による並列回
路の共振周波数Frは■式のようになる。
がわかる。第6図の回路のCB,,LB,による並列回
路の共振周波数Frは■式のようになる。
F r = 1 / 2 π , ・
, ・・・・・・■■式のLB,,CB+ にそれ
それ3.0nll0.7pFを代入するとFrは3.4
7GIlzとなる。
, ・・・・・・■■式のLB,,CB+ にそれ
それ3.0nll0.7pFを代入するとFrは3.4
7GIlzとなる。
このことから反射特性劣化の原因は、CB,とLB,に
よる並列回路の並列共振の及ほす影響が大きいと考えら
れる。広帯域の増幅回路では、2GHz〜5GHzの周
波数6n域が周波数帯域てあろことD・多く、このあた
りの帯域の反射特性の劣化は太きti問題であった。
よる並列回路の並列共振の及ほす影響が大きいと考えら
れる。広帯域の増幅回路では、2GHz〜5GHzの周
波数6n域が周波数帯域てあろことD・多く、このあた
りの帯域の反射特性の劣化は太きti問題であった。
(発明か屓決しようとする課題)
上述したように、従来の広帯域増幅口路IC等にδ(ブ
る整合回路では、線路の特性インピーダンスと整合をと
るための整合用抵抗の一端をIC外部に引き出してバイ
アス電圧をかける際、ボンディングバット−IC基板間
に生ずる寄生容量成分とボンデイングワイヤのインダク
タンス成分とで形成される並列回路の影響で反射特性が
劣化丁るという問題カ・あった。
る整合回路では、線路の特性インピーダンスと整合をと
るための整合用抵抗の一端をIC外部に引き出してバイ
アス電圧をかける際、ボンディングバット−IC基板間
に生ずる寄生容量成分とボンデイングワイヤのインダク
タンス成分とで形成される並列回路の影響で反射特性が
劣化丁るという問題カ・あった。
本発明は、上記の問題点に鑑みてなされたもので、回路
の反射特性の劣化を防ぐ整合回路を提供することを目的
とする。
の反射特性の劣化を防ぐ整合回路を提供することを目的
とする。
[発明の構成]
(課題を解決するための手段)
上記課題を解決するために本発明の整合回路は、集積回
路基板内に形成されたエミッタフτロワ一回路と、前記
エミノタフォロワー回路と並列に接続された第1の砥抗
と、前記集積回路の外部に設けられ一端が前記第1の抵
抗と接続されており、他端は交流的に接地されている第
2の抵抗とにより構成され、前記第1の抵抗の抵抗値と
第2の抵抗の抵抗値との和は線路の特性インピーダンス
と等しいことを特徴とする。
路基板内に形成されたエミッタフτロワ一回路と、前記
エミノタフォロワー回路と並列に接続された第1の砥抗
と、前記集積回路の外部に設けられ一端が前記第1の抵
抗と接続されており、他端は交流的に接地されている第
2の抵抗とにより構成され、前記第1の抵抗の抵抗値と
第2の抵抗の抵抗値との和は線路の特性インピーダンス
と等しいことを特徴とする。
(作用)
上記構成の整合回路では、集積回路の外部で第2の抵抗
がインダクタンス成分をもつボンディングワイヤと接続
されていることにより、並列共振時に容量とインダクタ
ンスでつくる並列回路のインピーダンスが大きくなるこ
とを抑え、2 GHz〜5GHzの周波数領域における
並列共振の反射特性に与える影響を抑えることができる
。
がインダクタンス成分をもつボンディングワイヤと接続
されていることにより、並列共振時に容量とインダクタ
ンスでつくる並列回路のインピーダンスが大きくなるこ
とを抑え、2 GHz〜5GHzの周波数領域における
並列共振の反射特性に与える影響を抑えることができる
。
(実施例)
本発明の実施例を図面を参照して説明する。
第1図は、本発明に係る整合回路の実施例を示す図であ
る。第1図においてRS,はICチップ内部に形成され
た第1の抵抗である。4はトランジスタQ,とバイアス
抵抗R,によるエミッタフオロワ−回路であり、第1の
抵抗と同様にICチップ内部に彩成される。第1の抵抗
RS, とエミッタフォロワー回路4に並列に接続さ
れている。
る。第1図においてRS,はICチップ内部に形成され
た第1の抵抗である。4はトランジスタQ,とバイアス
抵抗R,によるエミッタフオロワ−回路であり、第1の
抵抗と同様にICチップ内部に彩成される。第1の抵抗
RS, とエミッタフォロワー回路4に並列に接続さ
れている。
RS2はICチップ外部に形成された第2の抵抗であり
、第1の抵抗RS,と直列に接続されている。ここてR
S,の抵抗値とRS2の抵抗値は、2つの抵抗値の和(
R S + + R S z)が線路の特性インピー
ダンスと等しくなるように設定される。
、第1の抵抗RS,と直列に接続されている。ここてR
S,の抵抗値とRS2の抵抗値は、2つの抵抗値の和(
R S + + R S z)が線路の特性インピー
ダンスと等しくなるように設定される。
V,,V2,V,はバイアス電圧である。また第2の抵
抗の一端は交流的に接地されている。
抗の一端は交流的に接地されている。
第2図にボンディングバットIC基板との間に形成され
る容量成分,ボンディングワイヤー自身のもつインダク
タンス成分を考慮した第1図の等価回路を示す。第2図
で第6図と同一部分には同一符号を付し詳しい説明は省
略する。
る容量成分,ボンディングワイヤー自身のもつインダク
タンス成分を考慮した第1図の等価回路を示す。第2図
で第6図と同一部分には同一符号を付し詳しい説明は省
略する。
第2図においてLB,,RS2,CB,の並列回路のイ
ンピーダンスZは次の■式に示すようになる。
ンピーダンスZは次の■式に示すようになる。
(ただしV
2
f
f
は周波数)
■式を整理すると、
■式のようになる。
1
共振の場合■式は■式のようになる。
(ただしwr −
2
πrrI
frは共振周波数)
■式を見てわかるように、
RS,
がLB,
と直
列に接続されることにより、
共振時にインピーダ
ンスZか大きくなることを抑えることができる。
第2図の回路におけるSパラメータの特性の計算結果を
第3図に示す。各素子の数値はそれぞれC B+ −
CB2 =0.71)F,LB+ −LB2 ク3.
OnH,線路の特性インピーダンス−50Ω,RSI−
40Ω,RS,−10Ωとする。第3図を見てわかるよ
うに、実線で示す第2の抵抗RS,を接続しない従来の
場合と比較して点線で示す本発明の場合では、2 GH
z〜5 GHzの周波数領域の反射特性が改善されてい
る。従って、IC基板チップ外部に設けられた第2の抵
抗により、並列共振の及ぼす悪影響がとり除かれ整合を
良くとることかできる。
第3図に示す。各素子の数値はそれぞれC B+ −
CB2 =0.71)F,LB+ −LB2 ク3.
OnH,線路の特性インピーダンス−50Ω,RSI−
40Ω,RS,−10Ωとする。第3図を見てわかるよ
うに、実線で示す第2の抵抗RS,を接続しない従来の
場合と比較して点線で示す本発明の場合では、2 GH
z〜5 GHzの周波数領域の反射特性が改善されてい
る。従って、IC基板チップ外部に設けられた第2の抵
抗により、並列共振の及ぼす悪影響がとり除かれ整合を
良くとることかできる。
本実施例の整合回路は、光通信システムにおける中継器
回路に用いられる広帯域増幅回路ICに適用可能なこと
はもちろん、他のシステムにおける広帯域増幅回路IC
にも適用可能である。また整合回路に用いられるトラン
ジスタの接地はエミッタ接地に限らず人力インピーダン
スの大きい回路であれば種々の変型が可能である。
回路に用いられる広帯域増幅回路ICに適用可能なこと
はもちろん、他のシステムにおける広帯域増幅回路IC
にも適用可能である。また整合回路に用いられるトラン
ジスタの接地はエミッタ接地に限らず人力インピーダン
スの大きい回路であれば種々の変型が可能である。
[発明の効果]
以上詳述したように本発明の整合回路によれは、集積回
路の基板の外部に第2の抵抗を設けたことにより共振に
よる反射特性の劣化を抑えることができる。
路の基板の外部に第2の抵抗を設けたことにより共振に
よる反射特性の劣化を抑えることができる。
第1図は本発明にかかる整合回路の実施例を示す図,第
2図は寄生成分を考慮した第1図の等価回路を示す図,
第3図は第2図の回路の反射特性を示す図,第4図は従
来の整合回路を示す図第5図は第4図の回路にICパッ
ケードのピン,ボンディングワイヤー及びボンディング
パットを考慮した図,第6図は第5図の等価回路を示す
図,第7図は第6図の回路の反射特性を示す図である。 1・・・ICパッケージのビン, 2・・・ボンディングワイヤー 3・・・ボンディングバット, 4・・・エミッタフォロワー回路, Q,・・・トランジスタ, R,・・・バイアス抵抗, RS・整合用抵抗 RS,・・・第1の抵抗 RS,・・・第2の抵抗, CB,,CB, ・ホンディングバット寄生容量LB
,LB2・・ホンディングワイヤー寄生インタクタンス ■l + v2 + v3・・・ハイアス電圧,V
s・・IC最低電位
2図は寄生成分を考慮した第1図の等価回路を示す図,
第3図は第2図の回路の反射特性を示す図,第4図は従
来の整合回路を示す図第5図は第4図の回路にICパッ
ケードのピン,ボンディングワイヤー及びボンディング
パットを考慮した図,第6図は第5図の等価回路を示す
図,第7図は第6図の回路の反射特性を示す図である。 1・・・ICパッケージのビン, 2・・・ボンディングワイヤー 3・・・ボンディングバット, 4・・・エミッタフォロワー回路, Q,・・・トランジスタ, R,・・・バイアス抵抗, RS・整合用抵抗 RS,・・・第1の抵抗 RS,・・・第2の抵抗, CB,,CB, ・ホンディングバット寄生容量LB
,LB2・・ホンディングワイヤー寄生インタクタンス ■l + v2 + v3・・・ハイアス電圧,V
s・・IC最低電位
Claims (1)
- 集積回路の基板内に形成されたエミッタフォロワー回
路と、エミッタフォロワー回路と並列に接続された第1
の抵抗と、前記集積回路の外部に設けられ、一端が前記
第1の抵抗に接続されており他端は交流的に接地されて
いる第2の抵抗とを具備し、前記第1の抵抗の抵抗値と
第2の抵抗の抵抗値との和は、線路の特性インピーダン
スと等しいことを特徴とする整合回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1054690A JPH03216003A (ja) | 1990-01-22 | 1990-01-22 | 整合回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1054690A JPH03216003A (ja) | 1990-01-22 | 1990-01-22 | 整合回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03216003A true JPH03216003A (ja) | 1991-09-24 |
Family
ID=11753260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1054690A Pending JPH03216003A (ja) | 1990-01-22 | 1990-01-22 | 整合回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03216003A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7501914B2 (en) | 2004-04-28 | 2009-03-10 | Mitsubishi Electric Corporation | Bias circuit |
-
1990
- 1990-01-22 JP JP1054690A patent/JPH03216003A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7501914B2 (en) | 2004-04-28 | 2009-03-10 | Mitsubishi Electric Corporation | Bias circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040178497A1 (en) | Semiconductor integrated circuit | |
JP2004281625A (ja) | 半導体装置 | |
US6107684A (en) | Semiconductor device having a signal pin with multiple connections | |
US5233313A (en) | High power field effect transistor amplifier | |
EP0767532B1 (en) | Oscillation circuit and oscillation method | |
JP2000312122A (ja) | 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路 | |
US6788168B2 (en) | Integrated low-pass or band-pass filter | |
JPH1167486A (ja) | Esd保護回路及びesd保護回路を含むパッケージ | |
JPH08330517A (ja) | 集積回路装置および共振回路 | |
JP2880734B2 (ja) | 集積回路及びその接続回路 | |
JPH06152206A (ja) | 無反射終端 | |
US7863736B2 (en) | Semiconductor device and signal terminating method thereof | |
JP2788838B2 (ja) | 高周波集積回路 | |
JP3303845B2 (ja) | 内部整合型出力fet | |
JPH03216003A (ja) | 整合回路 | |
JP2635180B2 (ja) | 信号終端回路 | |
US5736913A (en) | Method and apparatus for providing grounding to microwave circuit by low impedance means | |
JPH0851179A (ja) | 集積回路装置およびリードフレーム | |
JPS62296611A (ja) | 半導体集積回路 | |
JPH046256Y2 (ja) | ||
JP2998742B1 (ja) | バイアホールインダクタンスの測定方法 | |
JPS60157240A (ja) | 半導体装置 | |
JP2000068755A (ja) | 帰還型アンプ | |
JP2000286660A (ja) | 平衡・不平衡変換回路 | |
JPS63164702A (ja) | マイクロ波発振器のバイアス回路 |