JP2635180B2 - 信号終端回路 - Google Patents
信号終端回路Info
- Publication number
- JP2635180B2 JP2635180B2 JP1235643A JP23564389A JP2635180B2 JP 2635180 B2 JP2635180 B2 JP 2635180B2 JP 1235643 A JP1235643 A JP 1235643A JP 23564389 A JP23564389 A JP 23564389A JP 2635180 B2 JP2635180 B2 JP 2635180B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- capacitor
- inductance
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H5/00—One-port networks comprising only passive electrical elements as network components
- H03H5/02—One-port networks comprising only passive electrical elements as network components without voltage- or current-dependent elements
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は広い周波数範囲で使用できる直流バイアス印
加可能な信号終端回路に関する。
加可能な信号終端回路に関する。
Gb/s（ギガビット／秒）の光通信用電子回路では直流
付近から伝送速度付近までの広帯域の周波数特性が要求
される。例えば、2.4Gb/sの光通信では10kHzから3GHzま
での帯域が必要である。 このようなマイクロ波の領域では、回路ブロック間は
分布伝送線路で結合される。この時、入力部で信号を広
帯域で終端する必要がある。 また、装置の小型化等を目的として、半導体集積回路
（以下ICという）が使用されている。ICは一般的にパッ
ケージに搭載される。GHz周波数帯域においては、信号
終端はパッケージ内とすることが必要である。また、IC
回路の入力端子はバイアス電圧を印加する必要があり、
終端抵抗の他端は直流的にフローティングに、高周波的
に接地される。 このような条件を満たす回路を第２図に示す。前段か
らの入力端子１、IC回路部２、パッケージ３、終端抵抗
RL、直流遮断容量Cbおよび接地容量Cp1とCp2で構成され
る。低周波の終端特性は接地容量の総容量値で決定され
る。一般に高周波特性の優れた容量は容量値が小さいた
め、複数の容量で広帯域をカバーしている。第３図に第
２図の終端方式で得られた終端インピーダンスの周波数
特性を示す。RL＝50Ω、Cp1＝80pFとCp2＝0.1μＦの部
品を用いた。第３図によれば、300MHz付近にピークが観
測される。これは、容量Cp1とCp2の寄生インダクタンス
と容量との共振によるものである。第３図で測定した回
路ではCp1とCp2の寄生インダクタンスはそれぞれ0.4nH
と2.5nHであった。この寄生インダクタンスは現実には
無くせないため、第２図の方式では終端インピーダンス
の周波数特性のピークは避けられなかった。
付近から伝送速度付近までの広帯域の周波数特性が要求
される。例えば、2.4Gb/sの光通信では10kHzから3GHzま
での帯域が必要である。 このようなマイクロ波の領域では、回路ブロック間は
分布伝送線路で結合される。この時、入力部で信号を広
帯域で終端する必要がある。 また、装置の小型化等を目的として、半導体集積回路
（以下ICという）が使用されている。ICは一般的にパッ
ケージに搭載される。GHz周波数帯域においては、信号
終端はパッケージ内とすることが必要である。また、IC
回路の入力端子はバイアス電圧を印加する必要があり、
終端抵抗の他端は直流的にフローティングに、高周波的
に接地される。 このような条件を満たす回路を第２図に示す。前段か
らの入力端子１、IC回路部２、パッケージ３、終端抵抗
RL、直流遮断容量Cbおよび接地容量Cp1とCp2で構成され
る。低周波の終端特性は接地容量の総容量値で決定され
る。一般に高周波特性の優れた容量は容量値が小さいた
め、複数の容量で広帯域をカバーしている。第３図に第
２図の終端方式で得られた終端インピーダンスの周波数
特性を示す。RL＝50Ω、Cp1＝80pFとCp2＝0.1μＦの部
品を用いた。第３図によれば、300MHz付近にピークが観
測される。これは、容量Cp1とCp2の寄生インダクタンス
と容量との共振によるものである。第３図で測定した回
路ではCp1とCp2の寄生インダクタンスはそれぞれ0.4nH
と2.5nHであった。この寄生インダクタンスは現実には
無くせないため、第２図の方式では終端インピーダンス
の周波数特性のピークは避けられなかった。
本発明の目的は第３図のようなピークの生じない、広
帯域の終端回路を提供することにある。
帯域の終端回路を提供することにある。
第３図のピークは容量とその寄生インダクタンスの共
振で生じている。そこで、共振を抑えるために、ダンピ
ング抵抗を挿入する。この抵抗を終端抵抗の一部とする
ことにより抵抗の損失は問題とならない。このため、抵
抗は信号線から接地までの各ルートで終端抵抗に等しく
しなければならない。更に、共振周波数で共振回路が抵
抗性に見えるように抵抗、容量またはインダクタンスを
調整すればピークを無くすることができる。
振で生じている。そこで、共振を抑えるために、ダンピ
ング抵抗を挿入する。この抵抗を終端抵抗の一部とする
ことにより抵抗の損失は問題とならない。このため、抵
抗は信号線から接地までの各ルートで終端抵抗に等しく
しなければならない。更に、共振周波数で共振回路が抵
抗性に見えるように抵抗、容量またはインダクタンスを
調整すればピークを無くすることができる。
第１図に本発明の原理図を示す。抵抗RL0、RL1、R
L2、接地容量Cp1、Cp2、寄生インダクタンスを含む等価
インダクタンスをLp1、Lp2で構成される。Cp1、Cp2とLp
1、Lp2、RL1、RL2の直列接続の共振回路の特性方程式の
解が実根となる条件にすれば共振は起らずピークを抑え
ることができる。また、重根となる条件にすれば、広帯
域で良好な終端特性が得られる。特性方程式が重根を取
る条件はCp1、Cp2とLp1、Lp2の直列和をそれぞれCpとLp
としたとき、 であり、 RL0＝RL−RL1 （２） とすれば、終端インピーダンス（値はRL）の周波数特性
は平坦になる。 この考え方は容量が３つ以上でも適用できることは明
らかである。すなわち、任意の２つの容量が作る回路ル
ープで上記の実根または重根条件を満たすように抵抗、
容量とインダクタンスを設定する。この時、インダクタ
ンスとして、容量および配線の寄生インダクタンス以外
にインダクタンスを付加することもある。 また、一般的に終端抵抗が50Ωであるため、ダンピン
グ抵抗を大きく設定できるため、前記の容量、インダク
タンスと抵抗の組合せが理想状態よりばらついても終端
特性のうねりはこのばらつきに鈍感である。ただし、抵
抗RL0＋RL1が終端抵抗値となるためこれに関してはばら
つきを小さくする必要がある。 また、一般に信号線に高周波特性を劣化させること無
くバイアス等の目的で電圧源を接続するのは難しい。と
ころが、本発明の回路系では所定の帯域を分割した周波
数成分を各容量が接地するため、低周波成分を接地する
容量が作るダンピング抵抗、インダクタンスとその容量
で構成される回路系に電圧源を接続することは容易であ
る。この時、高周波は別の容量を流れるため、影響を受
けない。 さらに、ICのパッケージ内で終端をする場合、高周波
成分だけ接地し大容量を要する低周波の接地をパッケー
ジ外で行うことにより、高周波特性を損なうこと無く小
型でより簡単なパッケージを実現できる。この時、低周
波用のダンピング抵抗は高周波用のそれとほぼ同じ値と
する必要があるが、低周波用のダンピング抵抗も内蔵化
することにより、内蔵抵抗のばらつきを測定すること無
しにICの周辺回路を設計できる。
L2、接地容量Cp1、Cp2、寄生インダクタンスを含む等価
インダクタンスをLp1、Lp2で構成される。Cp1、Cp2とLp
1、Lp2、RL1、RL2の直列接続の共振回路の特性方程式の
解が実根となる条件にすれば共振は起らずピークを抑え
ることができる。また、重根となる条件にすれば、広帯
域で良好な終端特性が得られる。特性方程式が重根を取
る条件はCp1、Cp2とLp1、Lp2の直列和をそれぞれCpとLp
としたとき、 であり、 RL0＝RL−RL1 （２） とすれば、終端インピーダンス（値はRL）の周波数特性
は平坦になる。 この考え方は容量が３つ以上でも適用できることは明
らかである。すなわち、任意の２つの容量が作る回路ル
ープで上記の実根または重根条件を満たすように抵抗、
容量とインダクタンスを設定する。この時、インダクタ
ンスとして、容量および配線の寄生インダクタンス以外
にインダクタンスを付加することもある。 また、一般的に終端抵抗が50Ωであるため、ダンピン
グ抵抗を大きく設定できるため、前記の容量、インダク
タンスと抵抗の組合せが理想状態よりばらついても終端
特性のうねりはこのばらつきに鈍感である。ただし、抵
抗RL0＋RL1が終端抵抗値となるためこれに関してはばら
つきを小さくする必要がある。 また、一般に信号線に高周波特性を劣化させること無
くバイアス等の目的で電圧源を接続するのは難しい。と
ころが、本発明の回路系では所定の帯域を分割した周波
数成分を各容量が接地するため、低周波成分を接地する
容量が作るダンピング抵抗、インダクタンスとその容量
で構成される回路系に電圧源を接続することは容易であ
る。この時、高周波は別の容量を流れるため、影響を受
けない。 さらに、ICのパッケージ内で終端をする場合、高周波
成分だけ接地し大容量を要する低周波の接地をパッケー
ジ外で行うことにより、高周波特性を損なうこと無く小
型でより簡単なパッケージを実現できる。この時、低周
波用のダンピング抵抗は高周波用のそれとほぼ同じ値と
する必要があるが、低周波用のダンピング抵抗も内蔵化
することにより、内蔵抵抗のばらつきを測定すること無
しにICの周辺回路を設計できる。
第４図に本発明の実施例を示す。特性インピーダンス
50Ωの分布線路10、11、パッケージ入りIC3、直流遮断
容量Cbと0.1μＦの容量Cp2出構成される。パッケージ入
りIC3はICチップ５、終端用集積回路ネットワーク４、5
0Ωに整合された入力信号用ピンP1、低周波終端用ピンP
2、ICチップ５の信号入力用パッドpad1、終端用集積回
路ネットワーク４の接続用パッドpad2、pad3、pad4、ピ
ン１とパッドpad1、pad2とを接続するボンディングワイ
ヤBW1、BW2、ピン２とパッドpad3を接続するボンディン
グワイヤBW3とパッドpad4と接地グランドを接続するボ
ンディングワイヤBW4で構成される。終端用集積回路ネ
ットワーク４は抵抗RL0、RL1、RL2、接地容量Cp1で構成
される。その容量値は80pFである。 接地容量Cp1の直列インダクタンスLp1はボンディング
ワイヤBW4のインダクタンスで0.4nHである。接地容量Cp
2の直列インダクタンスLp2はボンディングワイヤBW3、
ピンP2とピンP2−接地容量Cp2の配線のインダクタンス
で合計2.5nHである。本実施例での接地容量Cp1とCp2の
直列共振の特性方程式は Lp＊s2＋２＊RL1＊ｓ＋1/Cp＝０ ただし、 Lp＝Lp1＋Lp2＝ 2.9nH Cp＝Cp1Cp2＝79.9pF （は直列接続を表す。）である。この方程式が重根を
持つ条件は （RL1）２−Lp/Cp＝０ である。これより、 となり、RL0＝44Ω、RL1＝６Ω、RL2＝６Ωとすれば広
帯域に50Ωに終端可能である。 第５図に本実施例の終端特性を示す。3GHzまで平坦な
特性を示している。 本発明では、ICチップが入力バイアス電圧を発生して
いるため、特に外部より電圧源を接続する必要は無い。
もし、入力バイアス電圧を外部より与える場合は、電圧
源をCp2の接地していない端子に接続する。Cp2には500M
Hz以下の周波数成分が流れるだけなので、500MHz程度の
実装技術を適用すればよい。
50Ωの分布線路10、11、パッケージ入りIC3、直流遮断
容量Cbと0.1μＦの容量Cp2出構成される。パッケージ入
りIC3はICチップ５、終端用集積回路ネットワーク４、5
0Ωに整合された入力信号用ピンP1、低周波終端用ピンP
2、ICチップ５の信号入力用パッドpad1、終端用集積回
路ネットワーク４の接続用パッドpad2、pad3、pad4、ピ
ン１とパッドpad1、pad2とを接続するボンディングワイ
ヤBW1、BW2、ピン２とパッドpad3を接続するボンディン
グワイヤBW3とパッドpad4と接地グランドを接続するボ
ンディングワイヤBW4で構成される。終端用集積回路ネ
ットワーク４は抵抗RL0、RL1、RL2、接地容量Cp1で構成
される。その容量値は80pFである。 接地容量Cp1の直列インダクタンスLp1はボンディング
ワイヤBW4のインダクタンスで0.4nHである。接地容量Cp
2の直列インダクタンスLp2はボンディングワイヤBW3、
ピンP2とピンP2−接地容量Cp2の配線のインダクタンス
で合計2.5nHである。本実施例での接地容量Cp1とCp2の
直列共振の特性方程式は Lp＊s2＋２＊RL1＊ｓ＋1/Cp＝０ ただし、 Lp＝Lp1＋Lp2＝ 2.9nH Cp＝Cp1Cp2＝79.9pF （は直列接続を表す。）である。この方程式が重根を
持つ条件は （RL1）２−Lp/Cp＝０ である。これより、 となり、RL0＝44Ω、RL1＝６Ω、RL2＝６Ωとすれば広
帯域に50Ωに終端可能である。 第５図に本実施例の終端特性を示す。3GHzまで平坦な
特性を示している。 本発明では、ICチップが入力バイアス電圧を発生して
いるため、特に外部より電圧源を接続する必要は無い。
もし、入力バイアス電圧を外部より与える場合は、電圧
源をCp2の接地していない端子に接続する。Cp2には500M
Hz以下の周波数成分が流れるだけなので、500MHz程度の
実装技術を適用すればよい。
本発明は、以下の効果がある。終端抵抗の抵抗を分割
して、ダンピング抵抗として使用することにより、広い
周波数で平坦な終端特性が得られる。また、周波数成分
を分流して終端するため、比較的低周波の実装技術で高
周波特性に影響を与えること無くバイアス電圧を与える
ことができる。
して、ダンピング抵抗として使用することにより、広い
周波数で平坦な終端特性が得られる。また、周波数成分
を分流して終端するため、比較的低周波の実装技術で高
周波特性に影響を与えること無くバイアス電圧を与える
ことができる。
第１図は本発明の原理を説明する図、第２図は従来技術
による終端回路、第３図は第２図の終端回路特性、第４
図は本発明の一実施例、第５図は第４図の終端回路特性
である。 符号の説明 10、11……特性インピーダンス50Ωの分布線路、３……
パッケージ入りIC、４……終端用集積回路ネットワー
ク、５……ICチップ、Cb……直流遮断容量、Cp1、Cp2…
…接地容量、P1、P2……パッケージピン、pad1〜４……
パッド、BW1〜、BW2……ボンディングワイヤ、RL0、R
L1、RL2……抵抗。
による終端回路、第３図は第２図の終端回路特性、第４
図は本発明の一実施例、第５図は第４図の終端回路特性
である。 符号の説明 10、11……特性インピーダンス50Ωの分布線路、３……
パッケージ入りIC、４……終端用集積回路ネットワー
ク、５……ICチップ、Cb……直流遮断容量、Cp1、Cp2…
…接地容量、P1、P2……パッケージピン、pad1〜４……
パッド、BW1〜、BW2……ボンディングワイヤ、RL0、R
L1、RL2……抵抗。
Claims (5)
- 【請求項１】（１）回路ネットワークと第２の抵抗を有
し、 （２）上記回路ネットワークは、互いに並列に接続され
た複数の回路を含み、 （３）上記複数の回路は、その各々が直列に接続された
抵抗と容量とインダクタンスとを含み、 各回路の上記抵抗は、ほぼ同じ抵抗値を持ち、 （３）上記第２の抵抗は、その一端が上記回路ネットワ
ークに接続され、他端が入力信号線に接続されたことを
特徴とする信号終端回路。 - 【請求項２】上記回路ネットワークを構成する上記複数
の回路の１つに電圧源が接続されたことを特徴とする請
求項１に記載の回路ネットワーク。 - 【請求項３】信号終端回路を有する集積回路パッケージ
は、第１、第２および第３の抵抗と接地容量を含み、 上記第１の抵抗は、一の信号線と接続される端子と、上
記第２および第３の抵抗と接続される端子とを有し、 上記第２の抵抗は、上記容量と接続された一端子を有
し、 上記第３の抵抗は、一のインダクタンスと他の接地容量
を含む外部回路に接続された一端子を有することを特徴
とする信号終端回路。 - 【請求項４】信号終端回路は、一の入力信号線と接続さ
れた第１の抵抗と、上記第１の抵抗に各々接続された第
１および第２の回路とを含み、 上記第１の回路は、互いに直列に接続された第２の抵抗
と第１の容量と第１のインダクタンスとを含み、 上記第２の回路は、互いに直列に接続された第３の抵抗
と第２の容量と第２のインダクタンスとを含み、 各々の上記第３の抵抗の抵抗値は、上記第２の抵抗値に
ほぼ等しいことを特徴とする信号終端回路。 - 【請求項５】（１）集積回路と信号終端回路を有し、 （２）上記集積回路は入力信号線と接続され、 （３）上記終端回路は、入力信号線と接続された第１の
抵抗と、 上記第１の抵抗と接続され、かつ容量と直列に接続され
た第２の抵抗と、 上記第１の抵抗と接続された第３の抵抗と、 上記第３の抵抗をインダクタンスと接地容量を含む外部
回路と接続する手段とを含むことを特徴とする集積回路
パッケージ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235643A JP2635180B2 (ja) | 1989-09-13 | 1989-09-13 | 信号終端回路 |
| KR1019900013011A KR940006210B1 (ko) | 1989-09-13 | 1990-08-23 | 신호종단회로 |
| US07/577,033 US5130677A (en) | 1989-09-13 | 1990-09-04 | Signal termination circuit |
| DE69009638T DE69009638T2 (de) | 1989-09-13 | 1990-09-07 | Signalabschlussschaltung. |
| EP90117313A EP0417668B1 (en) | 1989-09-13 | 1990-09-07 | Signal termination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235643A JP2635180B2 (ja) | 1989-09-13 | 1989-09-13 | 信号終端回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0399510A JPH0399510A (ja) | 1991-04-24 |
| JP2635180B2 true JP2635180B2 (ja) | 1997-07-30 |
Family
ID=16989055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1235643A Expired - Lifetime JP2635180B2 (ja) | 1989-09-13 | 1989-09-13 | 信号終端回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5130677A (ja) |
| EP (1) | EP0417668B1 (ja) |
| JP (1) | JP2635180B2 (ja) |
| KR (1) | KR940006210B1 (ja) |
| DE (1) | DE69009638T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0785616B1 (en) * | 1996-01-22 | 2002-04-24 | Telefonaktiebolaget Lm Ericsson | A balanced integrated semiconductor device operating with a parallel resonator circuit |
| US5898576A (en) * | 1996-11-12 | 1999-04-27 | Bay Networks Inc. | Printed circuit board including a terminated power plane and method of manufacturing the same |
| DE69823415T2 (de) * | 1997-03-07 | 2004-09-02 | Deutsche Thomson-Brandt Gmbh | Schaltungsanordnung zum Vermeiden von parasitären Oszillatorbetriebszuständen in einer Oszillatorschaltung |
| US6600384B2 (en) * | 2001-05-18 | 2003-07-29 | Endwave Corporation | Impedance-compensating circuit |
| JP4349422B2 (ja) * | 2007-02-28 | 2009-10-21 | 株式会社デンソー | 終端回路、車載制御装置、車載通信システム |
| JP2009159059A (ja) * | 2007-12-25 | 2009-07-16 | Samsung Electro Mech Co Ltd | 高周波スイッチ回路 |
| JP2017524299A (ja) * | 2014-08-04 | 2017-08-24 | トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ | マルチバンド受信器のためのフィルタ終端の組み合わせ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE383240B (sv) * | 1975-01-23 | 1976-03-01 | Ericsson Telefon Ab L M | Kompenseringskrets. |
| DE2548207C3 (de) * | 1975-10-28 | 1978-07-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Abschlußwiderstand für den Mikrowellenbereich |
| FR2365216A1 (fr) * | 1976-09-17 | 1978-04-14 | Thomson Csf | Antenne fictive de puissance dans le domaine des ondes metriques a hectometriques et emetteur comportant une telle antenne fictive |
| US4553050A (en) * | 1983-12-27 | 1985-11-12 | International Business Machines Corporation | Transmission line terminator-decoupling capacitor chip for off-chip driver |
-
1989
- 1989-09-13 JP JP1235643A patent/JP2635180B2/ja not_active Expired - Lifetime
-
1990
- 1990-08-23 KR KR1019900013011A patent/KR940006210B1/ko not_active IP Right Cessation
- 1990-09-04 US US07/577,033 patent/US5130677A/en not_active Expired - Lifetime
- 1990-09-07 DE DE69009638T patent/DE69009638T2/de not_active Expired - Fee Related
- 1990-09-07 EP EP90117313A patent/EP0417668B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0417668B1 (en) | 1994-06-08 |
| EP0417668A2 (en) | 1991-03-20 |
| DE69009638D1 (de) | 1994-07-14 |
| EP0417668A3 (en) | 1991-07-24 |
| DE69009638T2 (de) | 1994-09-22 |
| US5130677A (en) | 1992-07-14 |
| KR940006210B1 (ko) | 1994-07-11 |
| KR910007250A (ko) | 1991-04-30 |
| JPH0399510A (ja) | 1991-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208225B1 (en) | Filter structures for integrated circuit interfaces | |
| US5105172A (en) | Monolithically realizable radio frequency bias choke | |
| JP3062485B2 (ja) | 半導体デバイス | |
| JP2635180B2 (ja) | 信号終端回路 | |
| US8890638B2 (en) | Stub-tuned wirebond package | |
| JP2000312122A (ja) | 高周波入力整合回路装置及び高周波出力整合回路装置及び、半導体集積回路 | |
| US20030001693A1 (en) | Integrated low-pass or band-pass filter | |
| US4947136A (en) | Variable gain distributed amplifier | |
| JPH07321828A (ja) | 電子装置 | |
| US6806569B2 (en) | Multi-frequency power delivery system | |
| JPH06152206A (ja) | 無反射終端 | |
| JPH1023664A (ja) | 電源ノイズ除去方法及び半導体装置 | |
| US5736913A (en) | Method and apparatus for providing grounding to microwave circuit by low impedance means | |
| CN111313856A (zh) | 一种集成dc耦合电容的芯片 | |
| JP2630311B2 (ja) | 半導体集積回路装置 | |
| CN211457097U (zh) | 一种集成dc耦合电容的芯片 | |
| US6643418B2 (en) | Electric or opto-electric component with a packaging of plastic and a method for varying the impedance of a terminal lead of the component by attaching a dielectric plate to at least one terminal lead | |
| Olsen et al. | Improving the high-frequency attenuation of shunt capacitor, low-pass filters | |
| JP3700439B2 (ja) | パッケージ基板およびそれを用いた電子装置 | |
| US11962056B2 (en) | Enhanced bandwidth interconnect | |
| JP7312840B2 (ja) | 広いビデオ帯域幅のｒｆパワーアンプ | |
| JP2672350B2 (ja) | 信号処理装置および信号処理方法 | |
| JP2998742B1 (ja) | バイアホールインダクタンスの測定方法 | |
| JPS62296611A (ja) | 半導体集積回路 | |
| JPH03216003A (ja) | 整合回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |