KR940006210B1 - 신호종단회로 - Google Patents

신호종단회로 Download PDF

Info

Publication number
KR940006210B1
KR940006210B1 KR1019900013011A KR900013011A KR940006210B1 KR 940006210 B1 KR940006210 B1 KR 940006210B1 KR 1019900013011 A KR1019900013011 A KR 1019900013011A KR 900013011 A KR900013011 A KR 900013011A KR 940006210 B1 KR940006210 B1 KR 940006210B1
Authority
KR
South Korea
Prior art keywords
resistor
circuit
coupled
resistance
termination
Prior art date
Application number
KR1019900013011A
Other languages
English (en)
Other versions
KR910007250A (ko
Inventor
아쯔시 다까이
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR910007250A publication Critical patent/KR910007250A/ko
Application granted granted Critical
Publication of KR940006210B1 publication Critical patent/KR940006210B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components
    • H03H5/02—One-port networks comprising only passive electrical elements as network components without voltage- or current-dependent elements

Landscapes

  • Non-Reversible Transmitting Devices (AREA)
  • Networks Using Active Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

내용 없음.

Description

신호종단회로
제 1 도는 본 발명의 실시예를 설명하는 도면.
제 2 도는 종래기술에 의한 종단회로도.
제 3 도는 제 2 도의 종단회로의 특성도.
제 4 도는 본 발명의 구체적인 실시예를 도시한 도면.
제 5 도는 제 4 도의 종단회로의 특성도.
본 발명은 넓은 주파수범위에서 사용할 수 있으며, 직류 바이어스 전압을 인가할 수 있는 신호종단회로에 관한 것이다.
Gb/s(기가비트/초)의 광통신용 전자회로에서는 직류부근에서 전송속도 부근까지의 광대역의 주파수 특성이 요구된다. 예를들면, 2.4Gb/s의 광통신에서는 10KHz에서 3GHz까지의 대역이 필요하다.
이와같은 마이크로파의 영역에서는 회로블럭사이가 분포 전송선로에 의해 결합된다. 이때, 회로블럭의 입력부에서 신호를 광대역으로 종단할 필요가 있다.
또, 장치의 소형화등을 목적으로 해서 반도체집적회로(이하, IC라 한다)가 사용되고 있다. IC는 일반적으로 패키지에 탑재된다. GHz 주파수대역에 있어서는 신호종단을 패키지내에 배치하는 것이 필요하다. 또, IC회로의 입력단자는 바이어스전압을 인가할 필요가 있고, 종단저항의 다른쪽 끝은 직류적으로 플로팅 상태로 또한 고주파수적으로 접지된다.
이와같은 조건을 만족시키는 회로를 제 2 도에 도시한다. 전단에 접속된 입력단자(1), 패키지 핀 P1, P2, IC회로부(2), 패키지 IC(3), 종단저항 RL, 직류차단용량 Cb 및 접지용량 Cp1, Cp2로 구성된다. 저주파와 종단특성은 접지용량의 총 용량값으로 결정된다. 일반적으로 고주파 특성이 우수한 용량은 용량값이 작기 때문에, 여러 용량으로 광대역을 카바하고 있다. 제 3 도에 제 2 도의 종단방식에서 얻어진 종단 임피던스의 주파수특성을 도시한다. 이때, RL=50Ω, Cp1=80pF 및 Cp2=0.1μF의 부품을 사용하였다. 제 3 도에 의하면, 300MHz 부근에 피크가 관측된다. 이것은 용량 Cp1과 Cp2의 기생 인덕턴스와 용량과의 공진에 의한 것이다. 제 3 도에서 측정한 회로에서는 Cp1과 Cp2의 기생 인덕턴스가 각각 0.4nH와 2.5nH이었다. 이 기생 인덕턴스는 현실적으로 없앨 수 없으므로, 제 2 도의 방식에서는 종단 임피던스의 주파수 특성의 피크는 피할 수 없었다.
본 발명의 목적은 제 3 도와 같은 피크의 발생을 방지할 수 있는 광대역의 종단회로를 제공하는 것이다.
제 3 도의 피크는 용량과 그 기생 인덕턴스의 공진에 의해 발생하고 있다. 그래서, 공진을 억제하기 위해서 댐핑저항을 삽입한다. 이 저항을 종단저항의 일부로 하는 것에 의해, 저항의 손실은 문제로 되지 않는다. 그러므로, 저항은 신호선으로 부터 접지까지의 각 루트에서 종단저항과 동일하게 하지 않으면 안된다. 또, 공진 주파수로 공진회로가 저항성을 띄도록 저항, 용량 또는 인덕턴스를 조정하면 피크를 없앨 수 있다.
제 1 도에 본 발명의 실시예를 도시한다. 본 발명의 종단회로는 저항 RL0, RL1, RL2, 접지용량 Cp1, Cp2, 기생 인덕턴스를 포함하는 등가 인덕턴스 Lp1,Lp2로 구성된다. 이 회로에서 Cp1, Cp2와 Lp1,Lp2, RL1,RL2의 직렬 접속의 공진회로의 특성 방정식의 해가 실근으로 되는 조건으로 하면, 공진은 일어나지 않아 피크를 억제할 수 있다. 또, 중근으로 되는 조건으로 하면, 광대역에서 양호한 종단특성이 얻어진다. 특성 방정식이 중근을 취하는 조건은 Cp1, Cp2와 Lp1,Lp2의 직렬의 합을 각각 Cp와 Lp로 하였을때,
Figure kpo00001
이고,
RL0=RL－RL1………………………………………………………………(2)
으로 하면, 종단 임피던스 (값은 RL)의 주파수 특성은 평탄하게 된다. 이 사상은 용량이 3개 이상이라도 적용할 수 있는 것은 물론이다. 즉, 임의의 2개의 용량이 만드는 회로루프에서 상기 실근 또는 중근조건을 만족시키도록 저항, 용량과 인덕턴스를 설정한다. 이때, 인덕턴스로서 용량 및 배선의 기생 인덕턴스 이외에 인덕턴스를 부가하는 일도 있다.
또, 일반적으로 종단저항이 50Ω이므로, 댐핑저항을 크게 설정할 수 있으므로, 상기의 용량, 인덕턴스와 저항의 조합이 이상적인 상태에서 불안정하게 되더라도 종단 특성의 굴곡은 이 불안정에 둔감하다. 단, 저항 RL0+RL1이 종단 저항값으로 되므로, 이것에 관해서는 불안정을 작게할 필요가 있다.
또, 일반적으로 신호선에 고주파 특성을 저하시키지 않고 바이어스등의 목적으로 전압원을 접속하는 것은 어렵다. 그러나, 본 발명의 회로계에서는 소정의 대역을 분할한 주파수 성분을 각 용량을 접지하므로, 저주파 성분을 접지하는 용량이 만드는 댐핑저항, 인덕턴스와 그 용량으로 구성되는 회로계에 전압원을 접속하는 것은 용이하다. 이때, 고주파는 다른 용량으로 흐르기 때문에, 영향을 받지 않는다.
또, IC의 패키지내에서 종단을 하는 경우, 고주파성분만 접지하고, 대용량을 요하는 저주파의 접지를 패키지 밖에서 실행하는 것에 의해, 고주파특성을 손상시키지 않고 소형으로 보다 간단한 패키지를 실현할 수 있다. 이때, 저주파용 댐핑저항은 고주파용의 댐핑저항과 대략 동일 값으로 할 필요가 있지만, 저주파용 댐핑저항도 내장하는 것에 의해, 내장저항의 불안정을 측정하지 않고 IC의 주변회로를 설계할 수 있다.
제 4 도에 본 발명의 구체적인 실시예를 도시한다. 제 4 도와 같이 본 발명은 특성 임피던스 50Ω의 분포선로(10),(11), 패키지 IC(3), 직류차단용량 Cb와 0.1μF의 용량 Cp2로 구성된다. 패키지 IC(3)은 IC칩(5), 종단용 집적회로 네트워크(4), 50Ω으로 정합된 입력신호용 핀 P1, 저주파 종단용핀 P2, IC칩(5)의 신호입력용 패드 pad1, 종단용 집적회로 네트워크(4)의 접속용 패드 pad2, pad3, pad4, 핀 p1과 패드 pad1, pad2를 접속하는 본딩와이어 BW1, BW2, 핀 P2와 패드 pad3을 접속하는 본딩와이어 BW3, 패드 pad4와 접지전위를 접속하는 본딩와이어 BW4로 구성된다. 종단용 집적회로 네트워크(4)는 저항 RL0,RL1,RL2, 접지용량 Cp1로 구성된다. 그 용량값은 80pF이다.
접지용량 Cp1의 직렬 인덕턴스 Lp1은 본딩와이어 BW4의 인덕턴스로서 그 값을 0.4nH이다. 접지용량 Cp2의 직렬 인덕턴스 Lp2는 본딩와이어 BW3, 핀 P2와 핀 P2-접지용량 Cp2의 배선의 인덕턴스로서, 그 합계 2.5nH이다. 본 실시예에서의 접지용량 Cp1과 Cp2의 직렬공진의 특성 방정식은
LP*s2+2*RL1*s+1/Cp=0
단,
LP=Lp1+Lp2=2.9nH
Cp=Cp1//Cp2=79.9pF
(//는 직렬접속을 나타낸다.)이다. 이 방정식의 중근을 갖는 조건은
(RL1)2－Lp/Cp=0
이다. 이것에서,
Figure kpo00002
으로 되고, RL0=44Ω, RL1=6Ω, RL2=6Ω으로 하면, 광대역에 걸쳐서 종단저항을 50Ω으로 설정할 수 있다.
제 5 도에 본 실시예의 종단특성을 나타낸다. 3GHz까지 평탄한 특성을 나타내고 있다.
본 발명에서는 IC칩이 입력 바이어스전압을 발생하고 있으므로, 특히 외부에서 전압원을 접속할 필요는 없다. 만약, 입력 바이어스전압을 외부에서 부여하는 경우는 전압원을 Cp2의 접지하고 있지 않은 단자에 접속한다. Cp2에는 500MHz이하의 주파성분이 흐를뿐이므로, 500MHz정도의 실장기술을 적용하면 좋다.
본 발명은 이하의 효과가 있다. 종단저항의 저항을 분할해서 댐핑저항으로서 사용하는 것에 의해, 넓은 주파수로 평탄한 종단특성이 얻어진다. 또, 주파수성분을 분류해서 종단하므로, 비교적 저주파의 실장기술로 고주파 특성에 영향을 미치는 일없이 바이어스전압을 부여할 수 있다.

Claims (5)

  1. 서로 병렬로 접속된 2개 이상의 회로를 구비하고, 각각의 회로가 직렬로 접속된 저항, 접지용량 및 기생 인덕턴스를 포함하는 회로 네트워크, 그의 한쪽의 단자가 상기 회로 네트워크에 접속되어 있고, 그의 다른쪽의 단자가 입력 신호선에 접속되어 있는 제 2 의 저항을 포함하고, 상기 각각의 회로내의 저항을 동일한 저항값을 갖는 것을 특징으로 하는 신호종단회로.
  2. 제 1 항에 있어서, 상기 회로 네트워크의 상기 회로중의 하나에는 전압원이 접속되어 있는 것을 특징으로 하는 신호종단회로.
  3. 제1, 제2 및 제 3 의 저항(RL0,RL1,RL2)와 접지용량(Cp1)을 구비하는 신호종단회로(4)를 포함하고, 상기 제 1 의 저항(RL0)은 신호선에 접속된 한쪽의 단자와 상기 제2 및 제 3 의 저항(RL1,RL2)에 접속된 다른쪽의 단자를 갖고, 상기 제 2 의 저항(RL1)은 상기 접지용량(Cp1)에 접속된 단자를 가지며, 상기 제 3 의 저항(RL2)는 다른 접지용량(Cp2)와 인덕턴스(LW2)를 포함하는 외부회로에 접속된 단자를 갖는 것을 특징으로 하는 집적회로 패키지.
  4. 입력신호선에 결합된 제 1 의 저항(RL0) ; 상기 제 1 의 저항(RL0)에 결합되고, 직렬로 결합된 제 2 의 저항(RL1), 제 1 의 접지용량(Cp1) 및 제 1 의 기생 인덕턴스(LP1)을 포함하는 제 1 의 회로, 상기 제 1 의 저항(RL0)에 결합되고, 직렬로 결합된 제 3 의 저항(RL2), 제 2 의 접지용량(Cp2) 및 제 2 의 기생 인덕턴스(Lp2)를 포함하는 제 2 의 회로를 포함하고, 상기 제 3 의 저항(RL2)의 저항값은 상기 제 2 의 저항(RL1)의 저항값과 동일한 것을 특징으로 하는 신호종단회로.
  5. 입력신호선에 결합된 집적회로(5)와 상기 입려신호에 결합된 제 1 의 저항(RL0), 접지용량(CP1)에 직렬로 결합되고 상기 제 1 의 저항(RL0) 에 결합된 제 2 의 저항(RL1), 상기 제 1 의 저항에 결합된 제 3 의 저항(RL2), 인덕턴스(LW2)와 접지용량(Cp2)를 구비하는 외부회로에 상기 제 3 의 저항(RL2)를 결합하는 수단을 구비하는 신호종단회로(4)를 포함하는 것을 특징으로 하는 집적회로 패키지.
KR1019900013011A 1989-09-13 1990-08-23 신호종단회로 KR940006210B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP235643 1989-09-13
JP1-235643 1989-09-13
JP1235643A JP2635180B2 (ja) 1989-09-13 1989-09-13 信号終端回路

Publications (2)

Publication Number Publication Date
KR910007250A KR910007250A (ko) 1991-04-30
KR940006210B1 true KR940006210B1 (ko) 1994-07-11

Family

ID=16989055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013011A KR940006210B1 (ko) 1989-09-13 1990-08-23 신호종단회로

Country Status (5)

Country Link
US (1) US5130677A (ko)
EP (1) EP0417668B1 (ko)
JP (1) JP2635180B2 (ko)
KR (1) KR940006210B1 (ko)
DE (1) DE69009638T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69620859T2 (de) * 1996-01-22 2002-10-31 Ericsson Telefon Ab L M Erdsymmetrische Halbleiterintegrierte Anordnung mit einer Parallelresonanzschaltung
US5898576A (en) * 1996-11-12 1999-04-27 Bay Networks Inc. Printed circuit board including a terminated power plane and method of manufacturing the same
DE69823415T2 (de) 1997-03-07 2004-09-02 Deutsche Thomson-Brandt Gmbh Schaltungsanordnung zum Vermeiden von parasitären Oszillatorbetriebszuständen in einer Oszillatorschaltung
US6600384B2 (en) * 2001-05-18 2003-07-29 Endwave Corporation Impedance-compensating circuit
JP4349422B2 (ja) * 2007-02-28 2009-10-21 株式会社デンソー 終端回路、車載制御装置、車載通信システム
JP2009159059A (ja) * 2007-12-25 2009-07-16 Samsung Electro Mech Co Ltd 高周波スイッチ回路
KR20170034390A (ko) * 2014-08-04 2017-03-28 톰슨 라이센싱 다중 대역 수신기용 필터-종단 결합

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE383240B (sv) * 1975-01-23 1976-03-01 Ericsson Telefon Ab L M Kompenseringskrets.
DE2548207C3 (de) * 1975-10-28 1978-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Abschlußwiderstand für den Mikrowellenbereich
FR2365216A1 (fr) * 1976-09-17 1978-04-14 Thomson Csf Antenne fictive de puissance dans le domaine des ondes metriques a hectometriques et emetteur comportant une telle antenne fictive
US4553050A (en) * 1983-12-27 1985-11-12 International Business Machines Corporation Transmission line terminator-decoupling capacitor chip for off-chip driver

Also Published As

Publication number Publication date
JP2635180B2 (ja) 1997-07-30
JPH0399510A (ja) 1991-04-24
EP0417668B1 (en) 1994-06-08
EP0417668A3 (en) 1991-07-24
EP0417668A2 (en) 1991-03-20
US5130677A (en) 1992-07-14
DE69009638T2 (de) 1994-09-22
DE69009638D1 (de) 1994-07-14
KR910007250A (ko) 1991-04-30

Similar Documents

Publication Publication Date Title
US6208225B1 (en) Filter structures for integrated circuit interfaces
KR100757577B1 (ko) 고대역폭 수동 집적회로 시험기 탐침 카드 조립체
JP3036629B2 (ja) プリント配線基板装置
TW439161B (en) Integrated circuit interconnect system
US7894173B2 (en) Enhancing bandwidth of ESD network using transformers
US8351170B2 (en) Impedance compensated electrostatic discharge circuit for protection of high-speed interfaces and method of using the same
US8890638B2 (en) Stub-tuned wirebond package
EP0930653B1 (en) High frequency semiconductor device
KR940006210B1 (ko) 신호종단회로
US8093954B1 (en) High-frequency input circuit
JPH07321828A (ja) 電子装置
US6806569B2 (en) Multi-frequency power delivery system
CN109495103B (zh) 一种集成了直流隔离的ic及其应用
CN111313856A (zh) 一种集成dc耦合电容的芯片
US5691673A (en) Semiconductor integrated circuit apparatus having input/output portions impedance-matched for transmission lines
CN211457097U (zh) 一种集成dc耦合电容的芯片
US11962056B2 (en) Enhanced bandwidth interconnect
CN117459007A (zh) 电子装置
JPH03216003A (ja) 整合回路
JPH10132658A (ja) 光電気変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee