CN117459007A - 电子装置 - Google Patents
电子装置 Download PDFInfo
- Publication number
- CN117459007A CN117459007A CN202311408726.4A CN202311408726A CN117459007A CN 117459007 A CN117459007 A CN 117459007A CN 202311408726 A CN202311408726 A CN 202311408726A CN 117459007 A CN117459007 A CN 117459007A
- Authority
- CN
- China
- Prior art keywords
- inductor
- electrically connected
- electronic device
- capacitor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 85
- 230000001808 coupling effect Effects 0.000 claims abstract description 6
- 230000003071 parasitic effect Effects 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 description 9
- 102100027043 Discoidin, CUB and LCCL domain-containing protein 2 Human genes 0.000 description 5
- 101000911787 Homo sapiens Discoidin, CUB and LCCL domain-containing protein 2 Proteins 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电子装置包括共用引脚和带宽扩展电路。电子装置通过共用引脚接收或发射信号。带宽扩展电路电性耦接共用引脚，包括第一电感、第二电感、第一电容、第二电容、第三电容。第一电感电性连接在共用引脚和节点之间。第二电感通过节点电性连接第一电感。第一电容电性连接在节点和接地点之间。第二电容电性连接在共用引脚和接地点之间。第三电容电性连接在第二电感和接地点之间。第一电感相异于第二电感。第一电感和第二电感之间无耦合效应。
Description
技术领域
本发明涉及电子装置，特别涉及用于改善共用引脚的阻抗匹配带宽的电子装置。
背景技术
在现有的集成电路(IC)设计中，T型线圈(T-coil)电路常被用来增加电路的带宽，且T型线圈电路中两电感中的节点常常被用来直接电性连接至接收电路和发射电路。然而，由于T型线圈电路中两电感中的节点同时连接至接收电路和发射电路，接收电路和发射电路本身所带有的寄生电容会全部叠加至节点，使得连接至节点的等效电容增加，造成带宽变小，或增加的带宽有限。
发明内容
依据本发明实施例的电子装置，包括共用引脚和带宽扩展电路。电子装置通过共用引脚接收或发射信号。带宽扩展电路电性耦接共用引脚，包括第一电感、第二电感、第一电容、第二电容、第三电容。第一电感电性连接在共用引脚和节点之间。第二电感通过节点电性连接第一电感。第一电容电性连接在节点和接地点之间。第二电容电性连接在共用引脚和接地点之间。第三电容电性连接在第二电感和接地点之间。第一电感相异于第二电感。第一电感和第二电感之间无耦合效应。
如上述的电子装置，还包括一高频阻抗匹配电路，电性连接在共用引脚和带宽扩展电路之间。高频阻抗匹配电路包括第三电感、第四电容、第五电容、第一电阻，以及第二电阻。第三电感电性连接在共用引脚和第一电感之间。第四电容电性连接第三电感的一侧。第五电容电性连接第三电感的另一侧。第一电阻电性连接在第四电容和接地点之间。第二电阻电性连接在第五电容和接地点之间。
如上述的电子装置，还包括开关和终端电阻。开关电性连接第二电感。终端电阻电性连接在开关和接地点之间。当电子装置通过共用引脚接收信号时，开关导通。当电子装置通过共用引脚发射该信号时，开关不导通。
如上述的电子装置，信号为一差分信号。
如上述的电子装置，还包括接收电路，电性连接节点，用以接收来自共用引脚的信号。
如上述的电子装置，还包括发射电路，电性连接第二电感，用以将信号发射至共用引脚。
如上述的电子装置，第一电容包括接收电路电性连接节点时所产生的寄生电容。
如上述的电子装置，第三电容包括发射电路电性连接第二电感时所产生的寄生电容。
如上述的电子装置，第一电容包括一静电放电(electrostatic discharge：ESD)二极管连接至节点时所产生的寄生电容。
如上述的电子装置，共用引脚为半导体封装的引脚。半导体封装包括半导体芯片。
如上述的电子装置，节点为半导体芯片的一引脚。第一电感和第二电感为用以电性连接至共用引脚的焊线(bonding wire)。
如上述的电子装置，信号包括高频成分信号和低频成分信号。当电子装置通过共用引脚接收信号，高频成分信号终结于第一电阻，且低频成分信号终结于终端电阻。
附图说明
图1为本发明实施例的电子装置100的示意图。
图2为现有技术中T型线圈(T-coil)200的示意图。
【符号说明】
100:电子装置
102p:共用引脚
102n:共用引脚
104:带宽扩展电路
106:高频阻抗匹配电路
108，RX:接收电路
110，TX:发射电路
112p:开关
112n:开关
Sp:正相信号
Sn:反相信号
LP1:电感
LP2:电感
LP:电感
LN1:电感
LN2:电感
LN:电感
CESDP:电容
CESDN:电容
CP1:电容
CP2:电容
CP3:电容
CP4:电容
CN1:电容
CN2:电容
CN3:电容
CN4:电容
RT1:电阻
RT2:电阻
RT:电阻
RT3:电阻
RT4:电阻
RT5:电阻
A:节点
B:节点
200:T型线圈
I/O:输入输出端
L1:电感
L2:电感
CESD:电容
CPAR:电容
R:终端电阻
C:节点
D:节点
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
本发明通篇说明书与所附的权利要求书中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子装置制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。在下文说明书与权利要求书中，“含有”与“包含”等词为开放式词语，因此其应被解释为“含有但不限定为…”的意。
术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的10％、5％、3％、2％、1％或0.5％以内。
说明书与权利要求书中所使用的序数例如“第一”、“第二”等之用词用以修饰元件，其本身并不意含及代表该(或这些)元件有任何之前的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的元件得以和另一具有相同命名的元件能作出清楚区分。权利要求书与说明书中可不使用相同用词，据此，说明书中的第一构件在权利要求书中可能为第二构件。
本发明中所叙述的电性连接或耦接，皆可以指直接连接或间接连接，在直接连接的情况下，两电路上元件的端点直接连接或以一导体线段互相连接，而在间接连接的情况下，两电路上元件的端点之间具有开关、二极管、电容、电感、电阻、其他适合的元件、或上述元件的组合，但不限于此。
须知悉的是，以下所举实施例可以在不脱离本发明的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与本发明所属技术领域的技术人员通常理解的相同涵义。能理解的是，这些用语例如在通常使用的字典中定义用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。
在集成电路(IC)的实现中，一般会使用静电放电(electrostatic discharge：ESD)保护电路来防止静电对IC造成伤害。但是ESD保护电路含有寄生电容，因而降低了IC的输出/输入端口电路的带宽，因而影响IC收发信号的质量。以往是用T型线圈(T-coil)电路吸收ESD保护电路的寄生电容来展延有ESD保护电路的输出/输入端口电路(I/O port)的带宽。
图2为现有技术中T型线圈(T-coil)200的示意图。如图2所示，T型线圈200包括一输入输出端I/O、一电感L1、一电感L2、一电容CESD、一电容CPAR，和一终端电阻R。电感L1电性连接在节点C和输入输出端I/O之间。电感L2电性连接在节点C和节点D之间。电容CESD电性连接在节点C和接地点之间。电容CPAR跨接电感L1和电感L2之间。终端电阻R电性连接在节点D和接地点之间。T型线圈200即为传统的T型线圈(T-coil)电路。
在图2中，电容CPAR为电感L1和电感L2之间的寄生电容。电容CESD为静电放电二极管连接至节点C时所产生的寄生电容。静电放电二极管是用以防护来自输入输出端I/O的静电脉冲。在传统的T型线圈电路的应用中，接收电路和发射电路皆电性连接在节点C，因此使得电容CESD为更会包括接收电路和发射电路电性连接至节点C时所产生的寄生电容。虽然T型线圈200也有将整个传输线路的带宽放大的功能，例如放大为原来的3倍，但由于受到发射电路和接收电路同时连接至T型线圈电路时所产生寄生电容的影响，整个传输线路的高频响应变差，使得整个传输线路的基础带宽变小，进而降低T型线圈电路放大带宽的效益。
再者，在图2中的传统的T型线圈(T-coil)电路200，C点是接收/发射信号的接点，而D点是用来终止特性阻抗，以达到阻抗匹配。但因为从输出/输入端口电路至D点是一个全通转移函数(All-pass transfer function)，这全通转移函数含有右半平面的零点，其并不适合做为串行数据传输(SerDes)的应用。因此才设计出本发明的具有高频阻抗匹配电路106的电子装置100，以下将会进行相关说明。
图1为本发明实施例的电子装置100的示意图。如图1所示，电子装置100包括共用引脚102p、共用引脚102n、带宽扩展电路104、高频阻抗匹配电路106、接收电路108、发射电路110、开关112p、开关112n、终端电阻RT，和终端电阻RT5。在一些实施例中，电子装置100通过共用引脚102p和共用引脚102n接收或发射一信号。在图1的实施例中，信号可例如为一差分信号。例如，信号可包括一正相信号Sp和一反相信号Sn。共用引脚102p用以接收或发射信号中的正相信号Sp。共用引脚102n用以接收或发射信号中的反相信号Sn。
然而，本发明不限定信号为差分信号。例如，若信号非为差分信号，则电子装置100只需要通过共用引脚102p和共用引脚102n中的一个进行信号的接收或发射。在一些实施例中，电子装置100可例如为一半导体封装。共用引脚102p可例如为半导体封装的一引脚。共用引脚102n可例如为半导体封装的另一引脚。在一些实施例中，半导体封装可利用任何业界现有的封装技术，例如为晶圆级芯片尺寸封装(Wafer Level Chip Scale Package：WLCSP)、覆晶薄膜封装(Chip on Flex：COF)、玻璃覆晶封装(Chip on Glass：COG)，以及塑胶覆晶封装(Chip on Plastic：COP)。
在图1的实施例中，带宽扩展电路104电性耦接共用引脚102p和共用引脚102n。详细来说，带宽扩展电路104通过高频阻抗匹配电路106电性耦接共用引脚102p和共用引脚102n。在图1的实施例中，带宽扩展电路104包括电感LP1、电感LP2、电容CESDP、电容CP1，和电容CP2。高频阻抗匹配电路106包括电感LP、电容CP3、电容CP4、电阻RT1，和电阻RT2。在一些实施例中，电感LP1电性连接在共用引脚102p(或电感LP)和一节点A之间。电感LP2通过节点A电性连接电感LP1。电容CESDP电性连接在节点A和一接地点之间。电容CP1电性连接在共用引脚102p(或电感LP)和接地点之间。电容CP2电性连接在电感LP2和接地点之间。
在一些实施例中，电感LP1相异于电感LP2，且电感LP1和电感LP2之间并无耦合效应。在一些实施例中，电感LP1和电感LP2之间并无互感，或尽可能减少两者间的互感。换句话说，电感LP1所产生的磁力线不与电感LP2所产生的磁力线相交。在一些实施例中，以俯视来看，电感LP1和电感LP2之间的夹角可为90度，但本发明不限于此。在一些实施例中，半导体封装包括一半导体芯片。半导体芯片可例如包括带宽扩展电路104。节点A为半导体芯片的一引脚。电感LP1和电感LP2为用以电性连接至共用引脚102p的焊线(bonding wire)。
在一些实施例中，带宽扩展电路104中的电容CESDP包括一静电放电(electrostatic discharge：ESD)二极管连接至节点A时所产生的寄生电容。ESD二极管是用以防护来自共用引脚102p的静电脉冲。电容CP1和电容CP2为半导体芯片中层与层之间所产生的寄生电容，和/或半导体芯片的电路布局中相邻导线所产生的寄生电容。
在图1的实施例中，高频阻抗匹配电路106包括电感LP、电容CP3、电容CP4、电阻RT1，和电阻RT2。在一些实施例中，电感LP电性连接在共用引脚102p和电感LP1之间。电容CP3电性连接电感LP的一侧。电容CP4电性连接电感LP的另一侧。电阻RT1电性连接电容CP3和接地点之间。电阻RT2电性连接电容CP4和接地点之间。在一些实施例中，开关112p电性连接电感LP2和电容CP2。终端电阻RT电性连接在开关112p和接地点之间。当电子装置100通过共用引脚102p接收信号时，开关112p导通。另一方面，当电子装置100通过共用引脚102p发射信号时，开关112p不导通。
在信号为差分信号的情况下，带宽扩展电路104还包括电感LN1、电感LN2、电容CESDN、电容CN1，和电容CN2。高频阻抗匹配电路106还包括电感LN、电容CN3、电容CN4、电阻RT3，和电阻RT4。在一些实施例中，电感LN1电性连接在共用引脚102n(或电感LN)和一节点B之间。电感LN2通过节点B电性连接电感LN1。电容CESDN电性连接在节点B和接地点之间。电容CN1电性连接在共用引脚102n(或电感LN)和接地点之间。电容CN2电性连接在电感LN2和接地点之间。
在一些实施例中，电感LN1相异于电感LN2，且电感LN1和电感LN2之间并无耦合效应。在一些实施例中，电感LN1和电感LN2之间并无互感，或尽可能减少两者间的互感。换句话说，电感LN1所产生的磁力线不与电感LN2所产生的磁力线相交。在一些实施例中，以俯视来看，电感LN1和电感LN2之间的夹角可为90度，但本发明不限于此。在一些实施例中，节点B为半导体芯片的一引脚。电感LN1和电感LN2为用以电性连接至共用引脚102n的焊线。
在一些实施例中，带宽扩展电路104中的电容CESDN包括静电放电二极管连接至节点B时所产生的寄生电容。静电放电二极管是用以防护来自共用引脚102n的静电脉冲。电容CN1和电容CN2为半导体芯片中层与层之间所产生的寄生电容，和/或半导体芯片的电路布局中相邻导线所产生的寄生电容。
在信号为差分信号的情况下，高频阻抗匹配电路106还包括电感LN、电容CN3、电容CN4、电阻RT3，和电阻RT4。在一些实施例中，电感LN电性连接在共用引脚102n和电感LN1之间。电容CN3电性连接电感LN的一侧。电容CN4电性连接电感LN的另一侧。电阻RT3电性连接电容CN3和接地点之间。电阻RT4电性连接电容CN4和接地点之间。在一些实施例中，开关112n电性连接电感LN2和电容CN2。终端电阻RT5电性连接在开关112n和接地点之间。当电子装置100通过共用引脚102n接收信号时，开关112n导通。另一方面，当电子装置100通过共用引脚102n发射信号时，开关112n不导通。
在信号为差分信号的情况下，信号可包括正相信号Sp和反相信号Sn。共用引脚102p用以接收或发射信号中的正相信号Sp。共用引脚102n用以接收或发射信号中的反相信号Sn。在一些实施例中，接收电路(RX)108电性连接节点A和节点B，用以接收来自共用引脚102p和共用引脚102n的信号(例如包括正相信号Sp和反相信号Sn)。发射电路(TX)110电性连接电感LP2和电感LN2用以将信号(例如包括正相信号Sp和反相信号Sn)发射至共用引脚102p和共用引脚102n。
在一些实施例中，电容CESDP和电容CESDN除了包括静电放电二极管连接至节点A和节点B时所产生的寄生电容，还包括接收电路108电性连接节点A和节点B时所产生的寄生电容。在一些实施例中，电容CP2和电容CN2除了包括半导体芯片中层与层之间所产生的寄生电容，和/或半导体芯片的电路布局中相邻导线所产生的寄生电容，还包括发射电路110电性连接电感LP2和电感LN2时所产生的寄生电容。
在信号为差分信号的情况下，正相信号Sp和反相信号Sn分别包括高频成分信号和低频成分信号。在图1的实际电路应用中，当电子装置100通过共用引脚102p和共用引脚102n分别接收信号正相信号Sp和反相信号Sn，由于对于高频成分信号而言，电容CP3和电容CN3的阻抗极小(相当于短路)，又电感LP和电感LN的阻抗极大(相当于开路)，正相信号Sp和反相信号Sn中的高频成分信号会穿过电容CP3和电容CN3，因而终结于电阻RT1和电阻RT3。因此，高频阻抗匹配电路106可有效改善电子装置100传输高频成分信号时的频率响应。
同理，当电子装置100通过共用引脚102p和共用引脚102n分别接收信号正相信号Sp和反相信号Sn，由于对于低频成分信号而言，电容CP3、电容CN3、电容CP4、电容CN4、电容CP1、电容CN1、电容CESDP、电容CESDN、电容CP2、电容CN2的阻抗极大(相当于开路)，又电感LP、电感LN、电感LP1、电感LN1、电感LP2、电感LN2的阻抗极小(相当于短路)，正相信号Sp和反相信号Sn中的低频成分信号会首先穿过电感LP、电感LN、电感LP1、电感LN1、电感LP2、电感LN2，接着穿过开关112p和开关112n(开关112p和开关112n为导通状态)，因而终结于终端电阻RT和终端电阻RT5。因此，电子装置100传输低频成分信号时的频率响应仍非常好。
本发明电子装置100的高频阻抗匹配电路106可有效改善整个传输线路的高频响应，使得整个传输线路的基础带宽变大，再加上只有接收电路108串接在带宽扩展电路104中的节点A、B，发射电路110串接在带宽扩展电路104的后级，寄生电容的叠加变少，最后搭配带宽扩展电路104将整个传输线路的基础带宽倍加，使得电子装置100不管是高频或低频皆具有良好的频率响应，亦即电子装置100所接收到的信号可几乎完全被传导，而被反射的部分很少。
另一方面，本发明为了使得电感LP1和电感LP2之间，及电感LN1和电感LN2之间没有耦合效应或互感，或尽可能减少两者间的互感，电感LP1和电感LP2之间的距离和电感LN1和电感LN2之间的距离势必增加。就算如此，本发明电子装置100仍然能有效的增加半导体封装和其内部半导体芯片之间的信号传输效率和传输质量，减少信号中所包括不同频率成分信号传输时造成的延迟，改善信号传输时的眼图(eye pattern)。本发明电子装置100适合高速且宽频带的串行数据传输相关应用，例如高速周边元件交互连接装置(PeripheralComponent Interconnect Express：PCI-E，通用串行总线(Universal Serial Bus：USB)，和串行ATA：Serial Advanced Technology Attachment：SATA，然不限于此。
虽然本发明的实施例如上述所描述，我们应该明白上述所呈现的只是范例，而不是限制。根据本实施例上述示范实施例的许多改变是可以在没有违反公开精神及范围下被执行。因此，本发明的广度及范围不该被上述所描述的实施例所限制。更确切地说，本发明的范围应该要以以下的权利要求书及其相等物来定义。尽管上述公开已被一或多个相关的执行来图例说明及描绘，等效的变更及修改将被根据上述规格及附图且熟悉这领域的其他人所想到。此外，尽管本发明的一特别特征已被相关的多个执行之一所示范，上述特征可能由一或多个其他特征所结合，以致于可能有需求及有助于任何已知或特别的应用。
本说明书所使用的专业术语只是为了描述特别实施例的目的，并不打算用来作为本发明的限制。除非上下文有明确指出不同，如本处所使用的单数型，一、该及上述的意思也包含复数型。再者，用词“包括”，“包含”，“(具、备)有”，“设有”，或其变化型不是被用来作为详细叙述，就是作为权利要求书。而上述用词意思是包含，且在某种程度上意思是等同于用词“包括”。除非有不同的定义，所有本文所使用的用词(包含技术或科学用词)是可以被本领域技术人员做一般地了解。我们应该更加了解到上述用词，如被定义在众所使用的字典内的用词，在相关技术的上下文中应该被解释为相同的意思。除非有明确地在本文中定义，上述用词并不会被解释成理想化或过度正式的意思。
Claims (12)
1.一种电子装置，包括：
共用引脚；其中，该电子装置通过该共用引脚接收或发射信号；
带宽扩展电路，电性耦接该共用引脚，包括：
第一电感，电性连接在该共用引脚和节点之间；
第二电感，通过该节点电性连接该第一电感；
第一电容，电性连接在该节点和接地点之间；
第二电容，电性连接在该共用引脚和该接地点之间；以及
第三电容，电性连接在该第二电感和该接地点之间；
其中，该第一电感相异于该第二电感，且该第一电感和该第二电感之间并无耦合效应。
2.如权利要求1所述的电子装置，还包括：
高频阻抗匹配电路，电性连接在该共用引脚和该带宽扩展电路之间，包括：
第三电感，电性连接在该共用引脚和该第一电感之间；
第四电容，电性连接该第三电感的一侧；
第五电容，电性连接该第三电感的另一侧；
第一电阻，电性连接在该第四电容和该接地点之间；以及
第二电阻，电性连接在该第五电容和该接地点之间。
3.如权利要求2所述的电子装置，还包括：
开关，电性连接该第二电感；
终端电阻，电性连接在该开关和该接地点之间；
其中，当该电子装置通过该共用引脚接收该信号时，该开关导通；
当该电子装置通过该共用引脚发射该信号时，该开关不导通。
4.如权利要求1所述的电子装置，其中，该信号为差分信号。
5.如权利要求1所述的电子装置，还包括：
接收电路，电性连接该节点，用以接收来自该共用引脚的该信号。
6.如权利要求1所述的电子装置，还包括：
发射电路，电性连接该第二电感，用以将该信号发射至该共用引脚。
7.如权利要求5所述的电子装置，其中，该第一电容包括该接收电路电性连接该节点时所产生的寄生电容。
8.如权利要求6所述的电子装置，其中，该第三电容包括该发射电路电性连接该第二电感时所产生的寄生电容。
9.如权利要求5所述的电子装置，其中，该第一电容包括静电放电(electrostaticdischarge：ESD)二极管连接至该节点时所产生的寄生电容。
10.如权利要求1所述的电子装置，其中，该共用引脚为一半导体封装的引脚；
其中，该半导体封装包括半导体芯片。
11.如权利要求10所述的电子装置，其中，该节点为该半导体芯片的引脚；
其中，该第一电感和第二电感为用以电性连接至该共用引脚的焊线(bonding wire)。
12.如权利要求3所述的电子装置，其中，该信号包括高频成分信号和低频成分信号；
其中，当该电子装置通过该共用引脚接收该信号，该高频成分信号终结于该第一电阻，且该低频成分信号终结于该终端电阻。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202363518088P | 2023-08-07 | 2023-08-07 | |
| US63/518,088 | 2023-08-07 | ||
| TW112139136 | 2023-10-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117459007A true CN117459007A (zh) | 2024-01-26 |
Family
ID=89594302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311408726.4A Pending CN117459007A (zh) | 2023-08-07 | 2023-10-27 | 电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117459007A (zh) |
-
2023
- 2023-10-27 CN CN202311408726.4A patent/CN117459007A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100638755B1 (ko) | 집적 회로 인터페이스용 필터 구조물 | |
| US7145413B2 (en) | Programmable impedance matching circuit and method | |
| US8324982B2 (en) | Integrated front-end passive equalizer and method thereof | |
| TW439161B (en) | Integrated circuit interconnect system | |
| US7894173B2 (en) | Enhancing bandwidth of ESD network using transformers | |
| US7557676B2 (en) | Signal transmission circuit, electronic device, cable, and connector | |
| KR20010102357A (ko) | 고대역폭 수동 집적회로 시험기 탐침 카드 조립체 | |
| US20060071320A1 (en) | Semiconductor device | |
| JP2006254303A (ja) | 信号伝送回路、ｉｃパッケージ、実装基板及びｉｃチップ | |
| US8355229B2 (en) | Semiconductor device with an inductor | |
| US5311122A (en) | RF test equipment and wire bond interface circuit | |
| US7003007B2 (en) | System and method for using an output transformer for packaged laser diode drivers | |
| US6838900B2 (en) | Middle pull-up point-to-point transceiving bus structure | |
| US10438732B2 (en) | Monolithic wideband trifilar transformer | |
| CN117459007A (zh) | 电子装置 | |
| JPH0923101A (ja) | 高周波スイッチ装置 | |
| KR940006210B1 (ko) | 신호종단회로 | |
| CN111313856A (zh) | 一种集成dc耦合电容的芯片 | |
| US6252760B1 (en) | Discrete silicon capacitor | |
| US20150358020A1 (en) | Transmitting apparatus with source termination | |
| CN211457097U (zh) | 一种集成dc耦合电容的芯片 | |
| US7002391B1 (en) | Selectable input attenuation | |
| TWI840993B (zh) | 用於射頻傳輸的防靜電保護電路 | |
| CN117913758A (zh) | 用于射频传输的防静电保护电路 | |
| US20190305993A1 (en) | Ethernet communication circuit capable of avoiding physical layer circuit from crash caused by surge event |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |