JP2006254303A - 信号伝送回路、ｉｃパッケージ、実装基板及びｉｃチップ - Google Patents

Abstract

【課題】複雑な回路を採用した従来の手法と同じ効果を、複雑な回路を使うことなく、つまり、簡単な回路で実現することができる信号伝送回路を得る。
【解決手段】信号を伝送する伝送路２１、２２と、所定の抵抗値を有する終端抵抗３３、３４と、伝送路２１、２２及び終端抵抗３３、３４に接続されたインダクタンス３１、３２と、伝送路２１、２２及びインダクタンス３１、３２の接続部で信号を受信する入力バッファ３５とを設けた。
【選択図】図１

Description

この発明は、高速なシリアル信号を伝送する情報処理装置などの信号伝送回路、ＩＣパッケージ、実装基板及びＩＣチップに関するものである。

従来の信号伝送回路は、例えばイコライザを使用して、ジッタを減らしていた（例えば、特許文献１参照）。

特開平８−２９７９２４号公報

パッシブイコライザ（Ｐａｓｓｉｖｅ−Ｅｑｕａｌｉｚｅｒ）の損失の周波数依存性は、伝送路の損失とは逆の周波数依存性損失となっていて、総合通過特性の損失は、周波数によらずほぼ一定となる。このため、レシーバＩＣ（集積回路）の受信波形はどのビットもほぼ同じ振幅となり、そのアイパターンもジッタが少なくなる。ただし、全周波数成分が一様に減衰するため、アイ開口振幅は小さくなる。しかしながら、パッシブイコライザを使用してジッタを減らす従来の回路は、インダクタンス、抵抗、コンデンサなどの素子を組み合わせた回路で構成され、ＩＣ内部に形成する場合はＩＣプロセスの複雑化を招き、チップ部品で基板上に構成する場合は部品点数や実装面積の増大を招くという問題点があった。

また、アクティブイコライザ（Ａｃｔｉｖｅ−Ｅｑｕａｌｉｚｅｒ）の利得は伝送路の損失を補償する特性としているので、総合通過特性は、全周波数にわたって損失の少ない特性になる。このため、レシーバＩＣの受信波形はドライバＩＣ（集積回路）の出力波形とほとんど変わらず、そのアイパターンも、ジッタが少なく、開口振幅も大きい。しかしながら、アクティブイコライザを使用してジッタを減らす従来の回路は、専用のＩＣを使用するか、その機能を受信ＩＣに内蔵させている。専用ＩＣを使用する場合は、部品点数の増大とコスト増加を招いている。受信ＩＣに内蔵させる場合は、ＩＣの複雑化、ＩＣ面積の増大、ＩＣ製造プロセスの微細化、およびこれらに伴うＩＣコストの増大を招くだけでなく、アクティブイコライザ通過後の波形が外部から観測できない。さらに、どちらの場合でも、利得を得るために、消費電力が大幅に増えるという問題点があった。

さらに、プリエンファシス（Ｐｒｅ−Ｅｍｐｈａｓｉｓ）をかけたドライバＩＣの出力波形は、反転直後のビットのみ、通常より振幅が大きい。このため、ドライバＩＣの出力波形のアイパターンは、Ｈｉｇｈ／Ｌｏｗともにレベルが二種類ある。この出力波形が伝送路の損失で高周波成分が減衰すると、レシーバＩＣの受信波形は、どのビットも本来のレベルになり、そのアイパターンはジッタが少なく、開口振幅は小さいレベルに揃う。ディエンファシス（Ｄｅ−Ｅｍｐｈａｓｉｓ）をかけたドライバＩＣの出力波形は、反転直後のビットのみ通常の振幅で、前と同じデータの場合は振幅を小さくする。このため、ドライバＩＣの出力波形のアイパターンは、Ｈｉｇｈ／Ｌｏｗともにレベルが二種類ある。この出力波形が伝送路の損失で高周波成分が減衰すると、レシーバＩＣの受信波形は、どのビットも小さい振幅レベルになり、そのアイパターンはジッタが少なく、開口振幅は小さいレベルに揃う。しかしながら、プリエンファシスやディエンファシスを使用してジッタを減らす従来の回路は、ドライバＩＣの出力に、連続２ビットのデータの比較回路と、データが連続する場合に、１ビット目又は２ビット目の振幅を変更する制御回路、および出力トランジスタの電圧を変更する電源回路などが必要であり、ＩＣの複雑化、ＩＣ面積の増大、ＩＣ製造プロセスの微細化、およびこれらに伴うＩＣコストの増大を招くという問題点があった。

この発明は、上述のような課題を解決するためになされたもので、その目的は、複雑な回路を採用した従来の手法と同じ効果を、複雑な回路を使うことなく、つまり、簡単な回路で実現することができる信号伝送回路を得るものである。

この発明に係る信号伝送回路は、信号を伝送する伝送路と、所定の抵抗値を有する終端抵抗と、前記伝送路に一端が接続され、かつ前記終端抵抗に他端が接続されたインダクタンスとを設け、前記伝送路及びインダクタンスの接続部で信号を受信するものである。

この発明に係る信号伝送回路は、複雑な回路を採用した従来の手法と同じ効果を、複雑な回路を使うことなく、つまり、簡単な回路で実現することができるという効果を奏する。

実施の形態１．
この発明の実施の形態１に係る信号伝送回路について図１及び図２を参照しながら説明する。図１は、この発明の実施の形態１に係る信号伝送回路の構成を等価回路で示す図である。なお、各図中、同一符号は同一又は相当部分を示す。

図１において、この実施の形態１に係る信号伝送回路は、信号出力等価回路１０と、伝送路２０と、信号受信等価回路３０とが設けられている。

信号出力等価回路１０は、データ信号源１１と、反転データ信号源１２と、データ信号の出力インピーダンス１３と、反転データ信号の出力インピーダンス１４とから構成されている。

伝送路２０は、データ信号の伝送路２１と、反転データ信号の伝送路２２とから構成されている。

信号受信等価回路３０は、データ信号の伝送路２１に接続されたインダクタンス３１と、反転データ信号の伝送路２２に接続されたインダクタンス３２と、データ信号の終端抵抗３３と、反転データ信号の終端抵抗３４と、入力バッファ３５とから構成されている。

すなわち、インダクタンス３１、３２を、それぞれ伝送路２１、２２と終端抵抗３３、３４との間に入れたものである。

つぎに、この実施の形態１に係る信号伝送回路の動作について図面を参照しながら説明する。

最初に、信号波形について、説明する。データ信号源１１と反転データ信号源１２とは、常に逆相となっている。信号源１１、１２から出力された信号は、周波数依存性損失のある伝送路２１、２２を通り、入力バッファ３５に達する。しかし、この時、インダクタンス３１、３２は高周波になるほどインピーダンスが高くなり、伝送路２１、２２とインダクタンス３１、３２との不整合を生じ、つまり、後者の特性インピーダンスが前者のそれより高いため、特に信号波形のエッジ部分に対して強く正の反射が発生し、振幅が大きくなる。

この振幅が増大した波形は、終端抵抗３３、３４に向かい、インダクタンス３１、３２と終端抵抗３３、３４との不整合により、つまり、前者の特性インピーダンスが後者の抵抗値より高いため、負の反射が発生する。

負の反射波は、インダクタンス３１、３２へ帰り、入力バッファ３５との接続部に達する。このため、入力バッファ３５が受信する波形は、はじめに本来の振幅より高い振幅になり、そのあと、終端抵抗３３、３４から帰ってきた負の反射により、本来の振幅に近い振幅になる。

振幅が高められたことによりエッジが急峻になり、伝送路２１、２２の損失により減衰した受信波形の高周波成分が増える。この結果、アイパターンのジッタが減少し、開口振幅も大きくなる。

図２は、図１に示す信号伝送回路の具体例として、ＦＲ−４基板配線約６０ｃｍに４Ｇｂｐｓの信号を伝送した場合の波形シミュレーション結果を示す図である。

図２において、（ａ）はインダクタンス３１、３２が無い場合の信号出力等価回路１０の出力差動波形、（ｂ）はインダクタンス３１、３２が無い場合の信号出力等価回路１０の出力差動波形のアイパターン、（ｃ）は配線（伝送路２１、２２）の通過特性、（ｄ）はインダクタンス３１、３２が無い場合と有る場合の入力バッファ３５の受信差動波形、（ｅ）はインダクタンス３１、３２が無い場合の入力バッファ３５の受信差動波形のアイパターン、（ｆ）はインダクタンス３１、３２が有る場合の入力バッファ３５の受信差動波形のアイパターンである。また、図２（ｄ）において、ｄ１はインダクタンス３１、３２が無い場合の入力バッファ３５の受信差動波形（実線）、ｄ２はインダクタンス３１、３２が有る場合の入力バッファ３５の受信差動波形（破線）である。

シミュレーション条件について説明する。出力インピーダンス１３、１４（Ｚｏｕｔ）は５０Ω、配線（伝送路２１、２２）の特性インピーダンス（Ｚｏ）も５０Ω、終端抵抗３３、３４も５０Ωで、インダクタンスが無い場合は完全にインピーダンス整合させている。インダクタンス３１、３２の値は、Ｌ＝１５ｎＨである。０より大きく３０ｎＨ以下でもよい。信号速度は４Ｇｂｐｓで、１ビットの時間は２５０ｐｓである。なお、実時間を１ビットの時間で規格化した単位を、ＵＩ（Ｕｎｉｔ Ｉｎｔｅｒｖａｌ）と呼び、例えば４Ｇｂｐｓでは２５０ｐｓは１ＵＩ、５０ｐｓは０．２ＵＩと表記する場合もある。

まず、インダクタンス３１、３２が無い場合の波形について、説明する。整合が取れているため、図２（ｂ）に示すように、信号出力等価回路１０の出力差動波形のアイパターンは、ジッタがほとんど無く、また、アイ開口振幅も出力電圧の±５００ｍＶに近い。しかし、図２（ｃ）に示した配線の通過特性に見られる周波数依存性損失により、伝送される信号は高い周波数成分ほど減衰し、図２（ｅ）に示すように、入力バッファ３５が受信するアイパターンの開口幅は約１８０ｐｓで、約７０ｐｓのジッタが存在する。この７０ｐｓは、４Ｇｂｐｓの場合、０．２８ＵＩに相当する。

次に、インダクタンス３１、３２による波形改善効果について、説明する。インダクタンス３１、３２により波形のエッジ部分に対して正反射が発生し、振幅が増大する。

すなわち、入力バッファ３５の取り込む波形は、伝送路２１、２２の周波数依存性損失により高周波成分が減衰していたが、インダクタンス３１、３２による反射でこの分が補われ、出力波形に近い形に戻る。これにより、アイパターンの開口幅は約２１０ｐｓまで回復し、ジッタは４０ｐｓまで減少し、アイ開口も約±１００ｍＶから、約±２５０ｍＶに広がる。

すなわち、この実施の形態１では、伝送路２１、２２と終端抵抗３３、３４との間に、特性インピーダンスが伝送路２１、２２の特性インピーダンスおよび終端抵抗３３、３４の抵抗値のいずれよりも高い、追加されたインダクタンス３１、３２を持ち、元の伝送路２１、２２と追加されたインダクタンス３１、３２との接続部で信号を受信することを特徴とする。

以上のように、この実施の形態１では、ＦＲ−４基板配線６０ｃｍ相当の伝送路に対して、パッシブイコライザ、アクティブイコライザ、プリエンファシス、ディエンファシスなどのＩＣの機能を用いなくても、アイパターンのジッタを減らし、アイ開口を広げることが可能である。

実施の形態２．
この発明の実施の形態２に係る信号伝送回路について図３を参照しながら説明する。図３は、この発明の実施の形態２に係る信号伝送回路の構成をレシーバＩＣパッケージで示す部分断面図である。この図３は、レシーバＩＣパッケージ用基板上にチップインダクタを、実装した例を示す。

図３において、この実施の形態２に係る信号伝送回路は、パッケージ基板表面に形成されたチップインダクタ３０１と、パッケージ基板表面に実装されたチップ抵抗などの終端抵抗３０３と、レシーバＩＣ（受信回路）チップ３０５と、伝送路の一部を形成するパッケージ基板配線３１２とが設けられている。なお、本明細書で言うレシーバＩＣとは信号受信用と送信用の両方の端子を持つＩＣも含み、この場合は受信部分に言及している。

パッケージ基板配線３１２は、ビア（Ｖｉａ）３１１ｂ、３１１ａ、パッケージ基板裏面に形成されたハンダボール３１０を経由し、実装基板配線を介してドライバＩＣ（図示せず）と繋がるとともに、ビア（Ｖｉａ）３１１ｃ、３１１ｄ、ハンダバンプ３１３を経由し、受信ＩＣ３０５と繋がる。なお、パッケージ基板のＧＮＤ３１４は、灰色（グレー）で表している。

つぎに、この実施の形態２に係る信号伝送回路の動作について図面を参照しながら説明する。

ドライバＩＣから出力された信号は、実装基板配線を介して、レシーバＩＣのパッケージに到達し、ハンダボール３１０やビア３１１ａ、３１１ｂを経由してパッケージ基板配線３１２を通り、さらにビア３１１ｃ、３１１ｄやハンダバンプ３１３を経由して、受信ＩＣ３０５に入力される。

パッケージ基板と受信ＩＣ３０５とを接続するハンダバンプ３１３直下から、パッケージ基板表面層の引き出し配線でチップインダクタ３０１と接続し、さらにその先で終端抵抗３０３と接続する。このチップインダクタ３０１の選択により所望のインダクタンスを得られる。これにより、パッケージ基板配線３１２と追加されたチップインダクタ３０１との不整合による正の反射、および追加されたチップインダクタ３０１と終端抵抗３０３との不整合による負の反射が発生する。

以上のように、この実施の形態２では、所望の回路が簡単に実現できる。さらに、この実施の形態２では、終端抵抗３０３をパッケージ基板表面上においているため、一般的に、受信ＩＣ３０５内部に形成されている抵抗は、不要となる。

なお、この実施の形態２では、終端抵抗３０３がチップ抵抗、インダクタ３０１がチップインダクタであるが、パッケージ基板内蔵の抵抗やインダクタでも構わない。あるいは、受信ＩＣ３０５の別のハンダバンプを介して、受信ＩＣ３０５内部の終端抵抗やインダクタと接続しても構わない。

実施の形態３．
この発明の実施の形態３に係る信号伝送回路について図４を参照しながら説明する。図４は、この発明の実施の形態３に係る信号伝送回路のＩＣパッケージの断面を示す図である。この図４は、上記実施の形態２のパッケージ基板を使用したＩＣパッケージの例を示す。

図４において、ＩＣパッケージ３００は、パッケージケース３２０と、パッケージケース３２０内部の充填材３２１と、受信信号伝送経路３３０と、送信信号伝送経路３３１とが設けられている。

つぎに、この実施の形態３に係る信号伝送回路の動作について図面を参照しながら説明する。

受信信号伝送経路３３０には、上記実施の形態２で説明した、追加されたチップインダクタ３０１と、終端抵抗３０３がある。しかし、送信信号伝送経路３３１は、その必要が無いので、ハンダバンプからハンダボールまで、４つのビアとパッケージ基板配線で接続されているだけである。

このＩＣパッケージ３００を使用することで、ＩＣを搭載するパッケージ基板裏面の受信ピン（ハンダボール）での波形のアイパターンの開き方が小さくても、実際にＩＣが検出するアイパターンは広くなる。

以上のように、パッケージ基板配線と終端抵抗の間にチップインダクタを挿入したパッケージ基板を使用することで、このＩＣパッケージのユーザーは、実装基板配線（図示せず）で劣化したアイパターンが回復するので、受信ピン（ハンダボール）でのジッタ耐性が強いＩＣパッケージを提供できる。

実施の形態４．
この発明の実施の形態４に係る信号伝送回路について図５を参照しながら説明する。図５は、この発明の実施の形態４に係る信号伝送回路のＩＣパッケージを搭載した実装基板の断面を示す図である。

図５において、実装基板４０１には、基板表面に搭載された、送受信ピンのあるＩＣパッケージ３００Ａと、同じく基板表面に搭載された、送受信ピンのあるＩＣパッケージ３００Ｂと、左側のＩＣパッケージ３００Ａから右側のＩＣパッケージ３００Ｂへの実装基板配線４０２と、右側のＩＣパッケージ３００Ｂから左側のＩＣパッケージ３００Ａへの実装基板配線４０３とが設けられている。これらＩＣパッケージ３００Ａ、３００Ｂは、上記実施の形態３のＩＣパッケージ３００と同様である。

つぎに、この実施の形態４に係る信号伝送回路の動作について図面を参照しながら説明する。

実装基板４０１の配線を伝送路とする場合、実装基板４０１の導体損失と誘電体損失のため、周波数依存性の損失が大きくなり、アイパターンがつぶれやすい。しかし、２つのＩＣパッケージ３００Ａ、３００Ｂは、パッケージ基板上にチップインダクタを搭載し、その先で終端しているため、アイパターンのジッタやアイ開口振幅が改善される。

以上のように、パッケージ基板配線と終端抵抗の間にチップインダクタを挿入したパッケージ基板を使用することで、このＩＣパッケージのユーザーは、実装基板配線で劣化したアイパターンが回復することを想定して使用できるので、よりアイパターンがつぶれる伝送路を持つシステムでも使用できる。

実施の形態５．
この発明の実施の形態５に係る信号伝送回路について図６を参照しながら説明する。図６は、この発明の実施の形態５に係る信号伝送回路の構成を実装基板で示す断面図である。この図６は、実装基板上にチップインダクタを、形成した例を示す。

図６において、この実施の形態５に係る信号伝送回路は、実装基板４０１の内部に形成された実装基板配線４０４と、実装基板４０１の表面に搭載されたチップインダクタ４０５と、実装基板４０１の表面に搭載された終端抵抗４０６と、実装基板４０１の表面に搭載された受信ＩＣパッケージ３００Ｃとが設けられている。

つぎに、この実施の形態５に係る信号伝送回路の動作について図面を参照しながら説明する。

実装基板４０１の配線４０４で形成された伝送路は、周波数依存性の損失があり、受信ＩＣパッケージ３００Ｃに達するまでにアイパターンのジッタが増え、アイ開口振幅は小さくなる。しかし、終端抵抗４０６を実装基板４０１表面上に置き、さらに受信ＩＣパッケージ３００Ｃとの間にチップインダクタ４０５を繋ぐことで、実装基板配線４０４とチップインダクタ４０５との不整合により正の反射、およびチップインダクタ４０５と終端抵抗４０６との不整合により負の反射が発生し、受信ＩＣパッケージ３００Ｃでのアイパターンはジッタが減少し、アイ開口が広がり、アイ開口振幅は大きくなる。

以上のように、この実施の形態５では、所望の回路が簡単に実現できる。さらに、この実施の形態５では、終端抵抗４０６を実装基板４０１上に置いているため、一般的に受信ＩＣチップ内部に形成されている抵抗は、不要となる。

なお、受信ＩＣパッケージ内部の配線は、信号速度に対して短い場合は、波形改善への影響は小さく、無視できる。また、この実施の形態５では、終端抵抗４０６やインダクタ４０５を実装基板４０１の表面に実装したチップ抵抗やチップインダクタで実現しているが、実装基板４０１内部に埋め込んでも構わない。あるいは、実装基板４０１の基板製造プロセスで形成した抵抗やインダクタでも構わない。さらに、終端抵抗４０６やインダクタ４０５をＩＣチップに形成し、ＩＣパッケージ３００Ｃの別の端子からＩＣパッケージを介してＩＣチップと接続しても構わない。

実施の形態６．
この発明の実施の形態６に係る信号伝送回路について図７を参照しながら説明する。図７は、この発明の実施の形態６に係る信号伝送回路の構成をＩＣチップで示す断面図である。この図７は、ＩＣチップ内にインダクタを形成した例を示す。このＩＣチップは、例えば図３に示す受信ＩＣ３０５に相当する。

図７において、この実施の形態６に係る信号伝送回路は、メタル配線層３４２の表面に形成されたハンダバンプ（外部伝送路接続部）３１３と、メタル配線層３４２に形成されたインダクタンス３５１と、メタル配線層３４２に形成された終端抵抗３５３と、半導体層３４１に形成された入力バッファ３５５とが設けられている。

通常、信号伝送路はハンダバンプ３１３を介して、メタル配線とビア（Ｖｉａ）により、終端抵抗３５３および入力バッファ３５５に繋がる。このとき、入力バッファ３５５と終端抵抗３５３との間にインダクタンス３５１を形成することで、終端抵抗３５３と直列に接続した回路となる。なお、インダクタンス３５１の値は、０より大きく３０ｎＨ以下である。

この実施の形態６では、ＩＣチップ内にあらかじめ必要なインダクタンス３５１を持っているので、伝送波形のアイパターン開口が狭くても、ＩＣチップでの波形のアイパターンを広げることができ、ジッタ耐性の高いＩＣチップを提供できる。

実施の形態７．
この発明の実施の形態７に係る信号伝送回路について図８を参照しながら説明する。図８は、この発明の実施の形態７に係る信号伝送回路の構成をＩＣチップで示す断面図である。この図８は、ＩＣチップ内にビア（Ｖｉａ）とメタル配線を使ってインダクタを、形成した例を示す。このＩＣチップは、例えば図３に示す受信ＩＣ３０５に相当する。

図８において、この実施の形態７に係る信号伝送回路は、第１層のメタル配線に形成したハンダバンプ３１３のパッド３６１と、ビア（Ｖｉａ）３６２、第２層のメタル配線３６３、及び第３層のメタル配線３６４から形成されたインダクタンスと、メタル配線層に形成された終端抵抗３５３と、半導体層に形成された入力バッファ３５５とが設けられている。なお、インダクタンスの値は、０より大きく３０ｎＨ以下である。

２層のメタル配線３６３、３６４およびビア（Ｖｉａ）３６２でコイル形状を形成することで、インダクタンスと終端抵抗３５３とを直列に接続した回路となる。ＩＣチップの配線幅やピッチは非常に小さいので、高いインダクタンスも形成できる。以上のように、この実施の形態７では、所望の回路が簡単に実現できる。

なお、上記各実施の形態のビア（Ｖｉａ）に代りに、スルーホールを使用してもよい。これらを柱状導体と称する。

この発明の実施の形態１に係る信号伝送回路の構成を等価回路で示す図である。 この発明の実施の形態１に係る信号伝送回路の具体例の信号波形を示す図である。 この発明の実施の形態２に係る信号伝送回路の構成をレシーバＩＣパッケージで示す部分断面図である。 この発明の実施の形態３に係る信号伝送回路のレシーバＩＣパッケージの断面を示す図である。 この発明の実施の形態４に係る信号伝送回路のレシーバＩＣパッケージを搭載した実装基板の断面を示す図である。 この発明の実施の形態５に係る信号伝送回路の構成を実装基板で示す断面図である。 この発明の実施の形態６に係る信号伝送回路の構成をＩＣチップで示す断面図である。 この発明の実施の形態７に係る信号伝送回路の構成をＩＣチップで示す断面図である。

符号の説明

１０ 信号出力等価回路、１１ データ信号源、１２ 反転データ信号源、１３ 出力インピーダンス、１４ 出力インピーダンス、２０ 伝送路、２１ 伝送路、２２ 伝送路、３０ 信号受信等価回路、３１ 高インピーダンス伝送路、３２ 高インピーダンス伝送路、３３ 終端抵抗、３４ 終端抵抗、３５ 入力バッファ、３００ ＩＣパッケージ、３００Ａ ＩＣパッケージ、３００Ｂ ＩＣパッケージ、３００Ｃ ＩＣパッケージ、３０１ パッケージ基板配線、３０３ 終端抵抗、３０５ ＩＣチップ、３１０ ハンダボール、３１１ａ、３１１ｂ、３１１ｃ、３１１ｄ ビア、３１２ パッケージ基板配線、３１３ ハンダバンプ、３２０ パッケージケース、３２１ 充填材、３３０ 受信信号伝送経路、３３１ 送信信号伝送経路、３４１ 半導体層、３４２ メタル配線層、３５１ インダクタンス、３５３ 終端抵抗、３５５ 入力バッファ、３６１ パッド、３６２ ビア（Ｖｉａ）、３６３ 第２層のメタル配線、３６４ 第３層のメタル配線、４０１ 実装基板、４０２ 実装基板配線、４０３ 実装基板配線、４０４ 実装基板配線、４０５ 高インピーダンス配線、４０６ 終端抵抗。

Claims (11)

1. 信号を伝送する伝送路と、
   所定の抵抗値を有する終端抵抗と、
   前記伝送路に一端が接続され、かつ前記終端抵抗に他端が接続されたインダクタンスとを備え、
   前記伝送路及びインダクタンスの接続部で信号を受信する
   ことを特徴とする信号伝送回路。
2. 前記インダクタンスの値は、０より大きく３０ｎＨ以下である
   ことを特徴とする請求項１記載の信号伝送回路。
3. 信号を伝送する伝送路と、
   所定の抵抗値を有する終端抵抗と、
   前記伝送路に一端が接続され、かつ前記終端抵抗に他端が接続されたインダクタンスとを備え、
   前記インダクタンスを
   表面実装したインダクタンス部品、
   内蔵したインダクタンス部品、
   配線及び柱状導体で構成したコイル
   のいずれか１つで形成し、
   前記伝送路及びインダクタンスの接続部で信号を受信する
   ことを特徴とする信号伝送回路。
4. 請求項３記載の信号伝送回路
   を備えたことを特徴とするＩＣパッケージ。
5. 外部から信号を受信する受信信号伝送経路と、
   外部へ信号を送信する送信信号伝送経路とを備えたＩＣパッケージであって、
   前記受信信号伝送経路は、
   パッケージ基板に形成された第１のパッケージ基板配線と、
   前記パッケージ基板に形成された終端抵抗と、
   前記パッケージ基板に形成され、前記第１のパッケージ基板配線に一端が接続され、かつ前記終端抵抗に他端が接続されたインダクタンスとから構成されているとともに、
   前記送信信号伝送経路は、前記パッケージ基板に形成された第２のパッケージ基板配線から構成され、
   前記第１のパッケージ基板配線及びインダクタンスの接続部で信号を受信するともに、前記第２のパッケージ基板配線へ信号を送信する受信回路
   をさらに備えたことを特徴とするＩＣパッケージ。
6. 請求項４、請求項５のいずか一方に記載の第１及び第２のＩＣパッケージを搭載した実装基板であって、
   前記第１のＩＣパッケージの送信信号端子と前記第２のＩＣパッケージの受信信号端子を接続する実装基板配線
   を備えたことを特徴とする実装基板。
7. 実装基板に設けられた実装基板配線と、
   前記実装基板に設けられた終端抵抗と、
   前記実装基板に設けられ、前記実装基板配線に一端が接続され、かつ前記終端抵抗に他端が接続されたインダクタンスとを備え、
   前記第実装基板配線及びインダクタンスの接続部で信号を受信する
   ことを特徴とする信号伝送回路。
8. 請求項７記載の信号伝送回路
   を備えたことを特徴とする実装基板。
9. 終端抵抗を内部にもつＩＣチップであって、
   外部伝送路接続部と終端抵抗との間に直列に接続したインダクタンス
   を備えたことを特徴とするＩＣチップ。
10. 前記インダクタンスをＩＣ内部の配線及び柱状導体で構成した
    ことを特徴とする請求項９記載のＩＣチップ。
11. 前記インダクタンスの値は、０より大きく３０ｎＨ以下である
    ことを特徴とする請求項９又は１０記載のＩＣチップ。

Images